JP5428665B2 - 光センサ装置及びそれを備える表示装置 - Google Patents

Description

本発明は、光センサ装置及び表示装置に関し、特に表示装置に内蔵されるタッチパネル等の２次元センサに好適な光センサ装置及びそれを備える表示装置に関する。

薄膜トランジスタ（ＴＦＴ）を用いた光センサは、ゲートに所定の電位（通常は負の電位）を与えた状態において、該ＴＦＴへの光入射によって生じる光電流信号（ドレイン電流）を検出するものである。近年では、このような光センサを表示装置の表示パネル内に組み込むことによって構成される光検出方式のタッチセンサについての提案が各種なされている。

ここで、特にアモルファスシリコンを用いたＴＦＴ（ａ−Ｓｉ ＴＦＴ）は経時変化や温度変化によってその電気的特性が変化することが知られている。このような経時変化や温度変化が生じると、ＴＦＴへの入射光の照度は変化していなくても、経時変化や温度変化の前後でＴＦＴから出力されるドレイン電流は異なるものとなってしまう。このＴＦＴからのドレイン電流の減少は光検出に悪影響を与える可能性がある。

特許文献１においては、ＴＦＴの経時劣化や温度変化が生じたとしても、劣化や温度変化によるドレイン電流の変化を補正可能な補正回路を適用した光センサについて提案がなされている。

特開２００９−８７９６１号公報

ここで、特許文献１では１つの光センサに対応した補正回路の構成を提案している。光センサをタッチパネル等の２次元センサとして利用する場合には、通常、光センサを２次元状に配置する必要がある。しかしながら、このように光センサを２次元状に配置する場合において、特許文献１の補正回路を適用しようとしても、例えば、配線領域が増加して表示パネルの表示品位が劣化したり、表示品位を損なわずに高い検出感度を得ることが難しかったりして、単純に適用することは難しかった。

本発明は、上記の事情に鑑みてなされたもので、特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる光センサ装置及びそれを備える表示装置を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様の光センサ装置は、２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタセンサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタセンサと、２次元配列された前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサを複数の領域に分割したものであって、隣接して配列された同じ数の前記第１の薄膜トランジスタセンサと前記第２の薄膜トランジスタセンサとを含んで２次元配列された複数の分割領域と、行方向に配列された前記各分割領域の前記各第１の薄膜トランジスタセンサ及び前記第２の薄膜トランジスタセンサのゲート電極に共通に接続されて設けられた、列方向に配列された前記分割領域の数と同数のセンサゲートラインと、列方向に配列された前記各分割領域の、前記各第１の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第１のドレイラインと、列方向に配列された前記各分割領域の、前記各第２の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第２のドレインラインとを具備することを特徴とする。

上記の目的を達成するために、本発明の第２の態様の表示装置は、複数の表示画素が２次元配列された表示パネルと、前記各表示画素の間に配設されて２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタセンサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタセンサと、２次元配列された前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサを複数の領域に分割したものであって、隣接して配列された同じ数の一対の前記第１の薄膜トランジスタセンサと前記第２の薄膜トランジスタセンサとを含んで２次元配列された複数の分割領域と、行方向に配列された前記各分割領域の前記各第１の薄膜トランジスタセンサ及び前記第２の薄膜トランジスタセンサのゲート電極に共通に接続されて設けられた、列方向に配列された前記各分割領域の数と同数のセンサゲートラインと、列方向に配列された前記各分割領域の、前記各第１の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第１のドレイラインと、列方向に配列された前記各分割領域の、前記各第２の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第２のドレインラインとを具備することを特徴とする。

本発明によれば、特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる。

本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ液晶表示装置の表示パネルの断面構造を示す図である。 液晶表示装置の表示パネルの正面図である。 タッチセンサのエリア分割の概要を示した図である。 図３のＡの部分の詳細な回路構成を示している。 センサドライバの構成の一例を示す回路図である。 ａ−Ｓｉ ＴＦＴの光−電流特性を示した図である。 遮光壁をカラーフィルタ基板上に設けた場合の変形例を示す図である。 センサドライバの変形例の構成を示す回路図である。 本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機ＥＬ表示装置の表示パネルの断面構造を示す図である。 有機ＥＬ表示装置の、分割エリアの一部の、回路構成を示した図である。

以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ液晶表示装置の表示パネル１０の断面構造を示す図である。また、図２は液晶表示装置の表示パネル１０の正面図である。なお、図１は、図２に示すＡ−Ａ方向に沿った断面を示している。

図１に示す液晶表示装置の表示パネル１０は、ＴＦＴ基板１０１と、カラーフィルタ基板１０２との間に液晶１０３が封入されて構成されている。さらに、ＴＦＴ基板１０１の下面にはバックライト１０４が設けられ、ＴＦＴ基板１０１の背面から白色光の照射が可能になされている。

第１の基板としての機能を有するＴＦＴ基板１０１はガラス基板等の透明性を有する基板から構成され、このＴＦＴ基板１０１上にはＴＦＴセンサＴ０、Ｔ１、及び画素ＴＦＴ Ｔ２がそれぞれ形成されている。なお、Ａ−Ａ断面で見ると、図１において画素ＴＦＴ Ｔ２は見えず、ドレインライン１０１１ｂのみが見えている状態となる。ドレインライン１０１１ｂはＴ２のドレイン電極に接続されているものであって、実質的に画素ＴＦＴ Ｔ２のドレイン電極をなすものでもあるため、以下においては、ドレインライン１０１１ｂを画素ＴＦＴ Ｔ２のドレイン電極とも言うこととする。

図１に示すように、第１の薄膜トランジスタセンサとしての機能を有するＴＦＴセンサＴ０は、ゲート電極１０１２ａと、ドレイン電極１０１２ｂと、ソース電極１０１２ｃと、アモルファスシリコン（ａ−Ｓｉ）膜による半導体層からなる光電変換部１０１２ｄと、を有している。ＴＦＴセンサＴ０のゲート電極１０１２ａはセンサゲートラインを構成するように表示パネル１０の行方向に沿って延伸形成され、後述するセンサドライバのゲート端子に接続されている。また、ＴＦＴセンサＴ０のドレイン電極１０１２ｂ、ソース電極１０１２ｃはそれぞれセンサドレインライン１０１２ｂ、センサソースライン１０１２ｃを構成するように表示パネル１０の列方向に沿って延伸され、後述するセンサドライバのドレイン端子、ソース端子にそれぞれ接続されている。

また、ＴＦＴセンサＴ０の光電変換部１０１２ｄを覆う位置には例えば金属や樹脂の遮光性を有する材料からなる遮光壁１０１３ａが形成されている。さらに、ＴＦＴセンサＴ０の各電極及び光電変換部１０１２ｄは、透明性を有する絶縁膜１０１４により絶縁されている。このような構成のＴＦＴセンサＴ０は、遮光壁１０１３ａによって光電変換部１０１２ｄが遮光された状態となっているので、バックライト１０４からの光はＴＦＴ Ｔ０の光電変換部１０１２ｄには入射しない。この場合、ＴＦＴ Ｔ０は、選択状態となったときであっても常に暗電流に相当する光電流信号（ドレイン電流）を出力する。

第２の薄膜トランジスタセンサとしての機能を有するＴＦＴセンサＴ１は、ゲート電極１０１２ａと、ドレイン電極１０１２ｂと、ソース電極１０１２ｃと、ａ−Ｓｉ膜による半導体層からなる光電変換部１０１２ｄと、を有している。ＴＦＴセンサＴ１のゲート電極１０１２ａはセンサゲートライン１０１２ａを構成するように延伸され、後述するセンサドライバのゲート端子に接続されている。また、ＴＦＴセンサＴ１のドレイン電極１０１２ｂ、ソース電極１０１２ｃはそれぞれセンサドレインライン１０１２ｂ、センサソースライン１０１２ｃを構成するように表示パネル１０の列方向に沿って延伸形成され、後述するセンサドライバのドレイン端子、ソース端子に接続されている。

また、ＴＦＴセンサＴ１の光電変換部１０１２ｄを囲むように例えば金属や樹脂の遮光性を有する材料からなる遮光壁１０１３ｂが形成されている。この遮光壁１０１３ｂは、カラーフィルタ基板１０２との間に所定の空隙（光バルブという）を形成するようにその高さ（図面垂直方向の長さ）が決定されている。さらに、ＴＦＴセンサＴ１の各電極及び光電変換部１０１２ｄは、透明性を有する絶縁膜１０１４により絶縁されている。このような構成のＴＦＴセンサＴ１は、ユーザの指等による外力によってカラーフィルタ基板１０２が押されていない間は、光バルブが開いた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部１０１２ｄが露出状態となり、バックライト１０４から出射された光が光バルブを介してＴＦＴセンサＴ１の光電変換部１０１２ｄに入射する。したがって、ＴＦＴセンサＴ１は、選択状態となったときに、入射した光の照度に応じたドレイン電流を出力する。一方、ユーザの指等による外力によってカラーフィルタ基板１０２に押し下げ圧力が加わった場合にはカラーフィルタ基板１０２の一部が変形して光バルブが閉じた状態（カラーフィルタ基板１０２と遮光壁１０１３ｂとの空隙が無い状態）となる。この状態では、ＴＦＴセンサＴ１の光電変換部１０１２ｄが遮光状態となり、ＴＦＴセンサＴ１は、暗電流に相当するドレイン電流を出力する。

なお、図１では図示を省略しているが、バックライト１０４から出射された光を効率良くＴＦＴセンサＴ１の光電変換部１０１２ｄに入射させるように、カラーフィルタ基板１０２のＴＦＴ基板１０１と対向する側の面上に、ＴＦＴセンサＴ１の光電変換部１０１２ｄと対向するように、アルミニウム薄膜等の反射膜を形成しておくことが望ましい。

画素ＴＦＴ Ｔ２は、ゲート電極１０１１ａと、ドレイン電極１０１１ｂと、ソース電極１０１１ｃを有している。画素ＴＦＴ Ｔ２のゲート電極１０１１ａは、図２に示す表示パネル１０のゲートライン１０１１ｄに接続されている。また、ドレイン電極１０１１ｂは、ゲートライン１０１１ｄに対して直交するように延伸されてドレインライン１０１１ｂを構成している。これらゲートライン１０１１ｄとドレインライン１０１１ｂは図示しない表示ドライバに接続されている。さらに、ソース電極１０１１ｃは画素電極１０１１ｅに接続されている。

第２の基板としての機能を有するカラーフィルタ基板１０２は透明なガラス基板等の透明性を有する基板から構成され、このカラーフィルタ基板１０２のそれぞれの画素電極１０１１ｅと対向する位置には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の何れかの色を有するカラーフィルタ１０２１が形成されている。さらに、カラーフィルタ１０２１を囲むように遮光膜１０２２が形成されており、この遮光膜１０２２がブラックマトリクスとして機能する。さらに、カラーフィルタ１０２１には例えばＩＴＯ（酸化インジウム錫）膜等の透明電極からなるコモン電極１０２３が形成されている。このコモン電極１０２３には、例えばその電位レベルが所定の中心電圧を中心として所定の期間（例えば表示パネル１０に１画面分の画像を表示する１フレーム期間）毎に反転する、コモン電圧が与えられている。

また、図１には示していないが、ＴＦＴ基板１０１とカラーフィルタ基板１０２とは、シール部材により接着され、また、このシール部材によって液晶１０３が封止される。

図２において、表示パネル１０のＲ、Ｇ、Ｂの各色に対応したサブ画素はそれぞれが画素ＴＦＴ Ｔ２と画素電極１０１１ｅの組を有して形成されている。そして、このようなＲ、Ｇ、Ｂの各色に対応した３つのサブ画素により１つの表示画素が構成されている。また、ゲートライン１０１１ｄに対して平行に容量ライン１０１５が形成され、容量ライン１０１５にはコモン電極１０２３に印加されるコモン電圧が与えられている。この容量ライン１０１５と画素電極１０１１ｅとで各サブ画素に対応した蓄積容量が形成されている。

さらに、このようにして構成された表示画素の両隣に隣接するように、ＴＦＴセンサＴ０（図２では遮光壁１０１３ａによって隠された状態を示している）とＴＦＴセンサＴ１が配置されている。

ここで、本実施形態においては、表示パネル１０の表示エリア（画素電極が配置されるエリア）を複数のエリアに分割し、分割エリア毎にユーザの指等の接触の有無を判定可能としている。図３は、このエリア分割の概要を示した図である。図３は、表示パネル１０の表示エリア（図示破線で示したエリア）を行方向に７分割、列方向に５分割した例を示している。図３に示すそれぞれの分割エリア（分割領域）１１は、人間の指の大きさ程度のエリアである、１辺が約５ｍｍの正方形エリアとなっている。そして、各分割エリア１１内には、図２に示したような表示画素が複数配置され、さらに、各表示画素の両隣に隣接するようにＴＦＴセンサＴ０及びＴＦＴセンサＴ１の対（センサ対）が配置されている。このようにしてＴＦＴセンサＴ０及びＴＦＴセンサＴ１を配置すると、１つのセンサ対としてはＴＦＴセンサＴ０とＴＦＴセンサＴ１とがほぼ同位置に配置されていると考えることができる。この場合、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とは素子温度がほぼ同一であると考えることができる。

また、本実施形態では、図３に示す分割エリア１１のうちで同一行（図示水平方向）に配置された分割エリア１１については表示エリアの外部でセンサゲートラインを共通化してセンサドライバ２０に接続するとともに、図３に示す分割エリア１１のうちで同一列（図示垂直方向）に配置された分割エリア１１については表示エリアの外部でセンサドレインライン、センサソースラインをそれぞれ共通化してセンサドライバ２０に接続する。なお、センサゲートライン、センサドレインライン、センサソースラインはそれぞれ表示エリアの外部で共通化することが好ましい。これは、センサゲートライン、センサドレインライン、センサソースラインを表示エリアの内部で共通化してしまうと、配線が複雑化するとともに、表示パネル１０に表示される画像に悪影響を与えるおそれもあるためである。

後述するが、本実施形態においては、一つの分割エリア１１内のＴＦＴセンサＴ０とＴＦＴセンサＴ１とのセンサ対は同時に駆動していく。このため、一つの分割エリア１１内のＴＦＴセンサＴ０とＴＦＴセンサＴ１とでセンサゲートラインを分ける必要はない。したがって、センサドライバ２０には分割エリアの行数分だけのゲート端子（図３に示すＧ１〜Ｇ５）を設ければ良い。これに対し、ＴＦＴセンサＴ０とＴＦＴセンサＴ１から出力されるドレイン電流は個別に取り込む必要がある。このため、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とでセンサドレインラインを分ける必要がある。したがって、センサドライバ２０には、分割エリアの列数分だけのＴＦＴセンサＴ０用のドレイン端子（図３に示すＤ１−０〜Ｄ７−０）と分割エリアの列数分だけのＴＦＴセンサＴ１用のドレイン端子（図３に示すＤ１−１〜Ｄ７−１）をそれぞれ設ける必要がある。また、ＴＦＴセンサＴ０とＴＦＴセンサＴ１のソース電極には同じ電圧を印加する。したがって、センサドライバ２０にはソース端子を１つのみ設ければ良い。このようにしてセンサドライバ２０に端子を設けることにより、各分割エリア１１から出力されるドレイン電流を増加させることができるとともに、センサドライバ２０の端子数の削減にも繋がる。

図４は、図３のＡの部分の詳細な回路構成を示している。図４に示すように、同一行に配置されたＴＦＴセンサＴ０、Ｔ１のセンサゲートライン１０１２ａは共通化され、さらに、共通化されたセンサゲートライン１０１２ａは複数本が表示エリアの外部で共通化されて共通ゲートラインＧＬ５に接続され、共通ゲートラインＧＬ５はセンサドライバ２０のゲート端子Ｇ５に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサドレインライン１０１２ｂは共通化され、さらに、共通化されたセンサドレインライン１０１２ｂは複数本が表示エリアの外部で共通化されて共通ドレインライン（第１のドレインライン）ＤＬ７０に接続され、共通ドレインラインＤＬ７０はセンサドライバ２０のドレイン端子Ｄ７−０に接続される。同様に、同一列に配置されたＴＦＴセンサＴ１のセンサドレインライン１０１２ｂは共通化され、さらに、共通化されたセンサドレインライン１０１２ｂは複数本が表示エリアの外部で共通化されて共通ドレインライン（第２のドレインライン）ＤＬ７１に接続され、共通ドレインラインＤＬ７１はセンサドライバ２０のドレイン端子Ｄ７−１に接続される。さらに、同一列に配置されたＴＦＴセンサＴ０、Ｔ１のセンサソースライン１０１２ｃは共通化され、さらに共通化されたセンサソースライン１０１２ｃは表示エリアの外部で共通化されてセンサドライバ２０のソース端子Ｓに接続される。

図５は、センサドライバ２０の構成の一例を示す回路図である。センサドライバ２０は、ゲート端子Ｇ１〜Ｇ５からセンサ走査信号を順次出力して、各ゲート端子に接続されているＴＦＴセンサＴ０とＴＦＴセンサＴ１の対を順次選択状態に設定するとともに、選択状態に設定されたＴＦＴセンサＴ１から出力される光電流信号（ドレイン電流）を順次取り込んで電圧信号に変換する。

図５に示す行方向シフトレジスタ２０１は表示パネル１０のゲート端子数と同数（図５の例では５個）の出力端子１〜５を有している。そして、行方向シフトレジスタ２０１の出力端子１〜５のそれぞれは、トランジスタＴ３のゲート電極に接続されているとともに、インバータ２０２を介してトランジスタＴ４のゲート電極にも接続されている。また、トランジスタＴ３のドレイン電極はこのトランジスタＴ３が接続されている出力端子と対応する番号を有するゲート端子Ｇ１〜Ｇ５に接続されている。また、トランジスタＴ３のソース電極は共通化されてオペアンプＡＭＰ２の出力端子に接続されている。さらに、トランジスタＴ４のドレイン電極は共通化されてソース端子Ｓの電位Ｖｓを与える電圧源に接続されている。また、トランジスタＴ４のソース電極はこのトランジスタＴ４が接続されている出力端子と対応する番号を有するゲート端子Ｇ１〜Ｇ５に接続されている。

また、列方向シフトレジスタ２０３は表示パネル１０のＴＦＴセンサＴ０又はＴＦＴセンサＴ１のドレイン端子数と同数（図５の例では７個）の出力端子１〜７を有している。そして、列方向シフトレジスタ２０３の出力端子１〜７のそれぞれは、トランジスタＴ５のゲート電極に接続されているとともに、インバータ２０４を介してトランジスタＴ６のゲート電極にも接続されている。また、トランジスタＴ５のドレイン電極はこのトランジスタＴ５が接続されている出力端子と対応する番号を有するドレイン端子Ｄ１−１〜Ｄ７−１に接続されている。また、トランジスタＴ５のソース電極は共通化されてオペアンプＡＭＰ１の反転入力端子に接続されている。さらに、トランジスタＴ６のドレイン電極は共通化されてソース端子Ｓの電位Ｖｓを与える電圧源に接続されている。また、トランジスタＴ６のソース電極はこのトランジスタＴ６が接続されている出力端子と対応する番号を有するドレイン端子Ｄ１−１〜Ｄ７−１に接続されている。

さらに、列方向シフトレジスタ２０３の出力端子１〜７はそれぞれがトランジスタＴ７のゲート電極にも接続されているとともに、インバータ２０５を介してトランジスタＴ８のゲート電極にも接続されている。また、トランジスタＴ７のドレイン電極はこのトランジスタＴ７が接続されている出力端子と対応する番号を有するドレイン端子Ｄ１−０〜Ｄ７−０に接続されている。また、トランジスタＴ７のソース電極は共通化されてオペアンプＡＭＰ１の非反転入力端子に接続されている。さらに、トランジスタＴ８のドレイン電極は共通化されてソース端子Ｓの電位Ｖｓを与える電圧源に接続されている。また、トランジスタＴ８のソース電極はこのトランジスタＴ６が接続されている出力端子と対応する番号を有するドレイン端子Ｄ１−０〜Ｄ７−０に接続されている。

また、オペアンプＡＭＰ１の反転入力端子と出力端子との間には抵抗Ｒｆが接続されており、オペアンプＡＭＰ１と抵抗Ｒｆとで電流−電圧変換回路を構成している。そして、オペアンプＡＭＰ１の出力端子はサンプルホールド（ＳＨ）回路２０６にも接続されている。そして、ＳＨ回路２０６はアナログ／デジタル変換回路（ＡＤＣ）２０７に接続されている。さらに、オペアンプＡＭＰ２の非反転入力端子はオペアンプＡＭＰ１の非反転入力端子に接続されているとともに、抵抗Ｒｄを介して電位Ｖｄｄを与える電圧源にも接続されている。また、オペアンプＡＭＰ２の反転入力端子は電位Ｖｄを与える電圧源にも接続されている。
ここで、図５において、Ｖｓ＜Ｖｄ＜Ｖｄｄの関係を有し、且つＶｓはＴＦＴセンサＴ０、Ｔ１をそれぞれ選択状態とするオンレベルの電圧よりも小さい電圧値を有するものとする。

以下、図１〜図５で示した液晶表示装置の動作について説明する。
まず、液晶表示装置の表示動作について説明する。なお、表示動作については従来の液晶表示装置と何ら変わらないのでここでは簡単に説明する。

１画面分の画像の表示に際し、図示しない表示ドライバは、図２に示す上側のゲートライン１０１１ｄから順次ハイレベルの走査信号を供給するとともに、各ドレインライン１０１１ｂに対応するサブ画素に表示させるべき画像の階調レベルに応じた階調信号を供給する。走査信号がハイレベルとなると、この走査信号がハイレベルとなったゲートライン１０１１ｄに接続されている１行分の画素ＴＦＴ Ｔ２が全てオン状態となり、サブ画素が選択状態となる。画素ＴＦＴ Ｔ２がオン状態となると、このオン状態となった画素ＴＦＴ Ｔ２を介してドレインライン１０１１ｂに供給された階調信号が画素電極１０１１ｅに印加される。このとき、階調信号の印加によって画素電極１０１１ｅに発生する画素電極電圧とコモン電極に印加されているコモン電圧との差の電圧が液晶１０３に印加され、対応するサブ画素での画像表示が行われる。また、この液晶１０３に印加される電圧は画素電極１０１１ｅに印加された階調信号は次の階調信号の印加がなされるまで、容量ライン１０１５と画素電極１０１１ｅと形成される蓄積容量に保持される。

次に、タッチセンサとしての動作について説明する。初期状態では行方向シフトレジスタ２０１及び列方向シフトレジスタ２０３からの電圧印加がなされていない。この状態では、トランジスタＴ３はオフ状態、トランジスタＴ４はオン状態となっており、ゲート端子Ｇ１〜Ｇ５の電圧、即ちＴＦＴセンサＴ０、Ｔ１のゲート電圧がＶｓに固定されている。一方、トランジスタＴ５、Ｔ７はオフ状態、トランジスタＴ６、Ｔ８はオン状態となっており、ドレイン端子Ｄ１−０〜Ｄ７−０、Ｄ１−１〜Ｄ７−１の電圧、即ちＴＦＴセンサＴ０、Ｔ１のドレイン電圧もＶｓに固定されている。なお、ソース電圧Ｖｓは例えば０［Ｖ］である。

このとき、表示エリア内の全てのＴＦＴセンサにおいて、選択状態のドレイン電流が流れない状態となっている。実際には、図６に示すように、ＴＦＴセンサが非選択状態（例えばＶｇｓ＝０［Ｖ］）のときであってもドレイン電流は流れるが、この非選択状態のドレイン電流は、選択状態（例えばＶｇｓ＝５［Ｖ］）のドレイン電流に比べて非常に小さいものである。

この状態において、行方向シフトレジスタ２０１は、まず、図３に示す１行目の分割エリア１１に対応したゲート端子Ｇ１に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、出力端子１の電圧をトランジスタＴ３のオンレベルの電圧とする。これにより、出力端子１に接続されたトランジスタＴ３がオン状態、トランジスタＴ４がオフ状態となり、ゲート端子Ｇ１、つまりＴＦＴセンサＴ０、Ｔ１のゲート電極がオペアンプＡＭＰ２の出力に接続される。

なお、ゲート端子Ｇ２〜Ｇ５に接続されているＴＦＴセンサＴ０、Ｔ１は非選択状態のままであり、それぞれゲート電圧がＶｓに固定されている。このため、ゲート端子Ｇ２〜Ｇ５に接続されているＴＦＴセンサＴ０、Ｔ１がゲート端子Ｇ２〜Ｇ５に接続されているＴＦＴセンサＴ０、Ｔ１によって影響を与えられることがない。また、非選択状態のＴＦＴセンサＴ０、Ｔ１についてはドレイン電圧もＶｓに固定しているので、選択状態のＴＦＴセンサＴ０、Ｔ１から出力されるドレイン電流にノイズ電流が混入するおそれもない。

行方向シフトレジスタ２０１によってゲート端子Ｇ１に接続されたＴＦＴセンサＴ０、Ｔ１が選択状態となった時点で、列方向シフトレジスタ２０３は１列目の分割エリア１１に対応したドレイン端子Ｄ１−０とＤ１−１の対にそれぞれ接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、出力端子１の電圧をトランジスタＴ５、Ｔ７のオンレベルの電圧とする。このとき、出力端子１に接続されたトランジスタＴ５、Ｔ７がオン状態、トランジスタＴ６、Ｔ８がオフ状態となり、図３に示した分割エリア１１のうちの１行１列目（図３の左上端）の分割エリア１１内のＴＦＴセンサＴ０、Ｔ１から、選択状態に対応したドレイン電流が出力される状態となる。これにより、１行１列目の分割エリア１１における指等の接触の有無を判定することが可能となる。

ここで、トランジスタＴ７がオン状態となっている間は、オペアンプＡＭＰ２のイマジナリーショートにより、ＴＦＴセンサＴ０のドレイン電圧がオペアンプＡＭＰ２の非反転入力端子の電圧、即ちオペアンプＡＭＰ２の反転入力端子の電圧Ｖｄに固定される。また、トランジスタＴ７がオン状態となっている間は、ＴＦＴセンサＴ０と電圧源Ｖｄｄとの間に抵抗Ｒｄが接続された状態となる。したがって、ＴＦＴセンサＴ０のドレイン電流が、電圧源Ｖｄの電圧値Ｖｄと、電圧源Ｖｄｄの電圧値Ｖｄｄと、抵抗Ｒｄの抵抗値Ｒｄによって決まることになる。具体的にはＴＦＴセンサＴ０のドレイン電流Ｉｒは、Ｉｒ＝（Ｖｄ−Ｖｄｄ）／Ｒｄという一定値となる。このため、ＴＦＴセンサＴ０、Ｔ１のゲート電圧、即ちオペアンプＡＭＰ２の出力電圧は、ＴＦＴセンサＴ０のドレイン電流をＩｒ＝（Ｖｄ−Ｖｄｄ）／Ｒｄに維持するような値になる。

また、トランジスタＴ５がオン状態となっている間は、オペアンプＡＭＰ１のイマジナリーショートによってＴＦＴセンサＴ１のドレイン電圧も電圧源Ｖｄの電圧Ｖｄに固定される。

したがって、ＴＦＴセンサＴ０の各電極とＴＦＴセンサＴ１の各電極とはそれぞれ等電圧となる。この状態において、ＴＦＴセンサＴ１の光電変換部１０１２ｄへのバックライト１０４からの光の入射がない場合、即ち１行１列目の分割エリア１１への指等の接触がない場合には、ＴＦＴセンサＴ１からは、ＴＦＴセンサＴ０のドレイン電流Ｉｒと同じ大きさのドレイン電流Ｉｄｓ０が出力される。この関係は、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とが同一サイズであると仮定した場合である。ＴＦＴセンサＴ０とＴＦＴセンサＴ１とが異なるサイズである場合のＴＦＴセンサＴ１のドレイン電流Ｉｄｓ０は、Ｉｄｓ０＝Ｉｒ×（Ｓ１／Ｓ０）となる。ここで、Ｓ１は、ＴＦＴセンサＴ１のチャネル幅をチャネル長で除算した値であり、Ｓ０は、ＴＦＴセンサＴ０のチャネル幅をチャネル長で除算した値である。

また、ＴＦＴセンサＴ１の光電変換部１０１２ｄへのバックライト１０４からの光の入射があった場合には入射した光の照度に応じてドレイン電流が増加する。この像分をΔＩｄｓとした場合、光入射時のドレイン電流ＩｄｓはＩｄｓ＝Ｉｄｓ０＋ΔＩｄｓとなる。

このようにして１行１列目の分割エリア１１から出力されるドレイン電流Ｉｄｓは、オペアンプＡＭＰ１と抵抗Ｒｆとから構成される電流−電圧変換回路（変換部）によって電圧に変換される。オペアンプＡＭＰ１の出力は、抵抗Ｒｆの抵抗値をＲｆとすると、−Ｉｄｓ×Ｒｆとなる。このオペアンプＡＭＰ１の出力電圧はＳＨ回路２０６によって保持される。その後、ＳＨ回路２０６によって保持された電圧がＡＤＣ２０７に入力されてデジタル信号に変換される。このデジタル信号出力Ｖｏｕｔが図示しないタッチセンサの制御回路に入力される。このタッチセンサの制御回路は、Ｖｏｕｔの電圧レベルがＩｄｓに対応したものかＩｄｓ０に対応したものかを判定することにより、１行１列目の分割エリア１１への指等の接触があったか否かを判定する。

１行１列目の分割エリア１１への指等の接触があったか否かの判定が終了した後、列方向シフトレジスタ２０３は２列目の分割エリア１１に対応したドレイン端子Ｄ２−０とＤ２−１の対にそれぞれ接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、出力端子２の電圧をトランジスタＴ５、Ｔ７のオンレベルの電圧とする。このとき、図３に示した分割エリア１１のうちの１行２列目の分割エリア１１内のＴＦＴセンサＴ０、Ｔ１から選択状態のドレイン電流が出力される状態となる。これにより、１行２列目の分割エリア１１における指等の接触の有無を判定することが可能となる。

以後、列方向シフトレジスタ２０３は、制御回路における分割エリア１１への指等の接触があったか否かの判定が終了する毎に、ドレイン端子Ｄ３−０とＤ３−１の対、ドレイン端子Ｄ４−０とＤ４−１の対、ドレイン端子Ｄ５−０とＤ５−１の対、ドレイン端子Ｄ６−０とＤ６−１の対、ドレイン端子Ｄ７−０とＤ７−１の対にそれぞれ接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、出力端子３〜７の電圧を順次トランジスタＴ５、Ｔ７のオンレベルの電圧とする。

また、１行７列目の分割エリア１１への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ２０１は、２行目の分割エリア１１に対応したゲート端子Ｇ２に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、出力端子２の電圧をトランジスタＴ３のオンレベルの電圧とする。これにより、出力端子２に接続されたトランジスタＴ３がオン状態、トランジスタＴ４がオフ状態となって２行目のＴＦＴセンサＴ０、Ｔ１が選択状態となる。この後、列方向シフトレジスタ２０３は、ドレイン端子Ｄ１−０とＤ１−１の対〜ドレイン端子Ｄ７−０とＤ７−１の対にそれぞれ接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、出力端子１〜７の電圧を順次トランジスタＴ５、Ｔ７のオンレベルの電圧とする。

以上のようなＴＦＴセンサＴ０、Ｔ１の選択動作が図３に示す全ての分割エリア１１に対しての指等の接触があったか否かの判定が終了するまで繰り返される。

以上説明したように、本実施形態においては、２次元状に配置されたＴＦＴセンサＴ０とＴＦＴセンサＴ１に対し、分割エリア１１単位でＴＦＴセンサＴ０とＴＦＴセンサＴ１を選択しつつＴＦＴセンサＴ１のドレイン電流を取り込むようにしている。ＴＦＴのドレイン電流は照度の他に、経時変化や温度変化によっても変化してしまうが、本実施形態では、ＴＦＴセンサＴ１のドレイン電流のうちＩｄｓ０を一定とすることができる。上述したように、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とはセンサ対として見ると同じ温度条件であると考えることができるから、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響は、Ｉｄｓ０に変化をもたらさず、ＴＦＴセンサＴ０やＴＦＴセンサＴ１のゲート電圧に変化をもたらす。このように、ＴＦＴセンサＴ１のドレイン電流Ｉｄｓは照度にのみ依存するものとなり、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響を廃したドレイン電流を取り込むことが可能である。

また、本実施形態の光センサ装置をタッチセンサとして用いることを考えた場合、表示画素単位のような微小エリア単位で接触の有無を判定する必要がない場合が多い。このため、図３のように、表示エリアを複数の表示画素を含んでなる複数の分割エリア１１単位に分割して分割エリア１１の単位で接触の有無を判定するようにすることが可能である。この場合、分割エリア１１の単位でゲートラインやドレインライン、ソースラインを共通化することができるのでセンサドライバ２０の端子数の削減に繋がる。また、分割エリア１１の単位でまとめてドレイン電流を取り出すようにすることで、ドレイン電流の増幅をすることなく大きなドレイン電流を取り出すことができる。これにより、接触の有無の判定における誤判定の可能性を低減することが可能である。

さらに、本実施形態では、同一行に配列されたＴＦＴセンサＴ０、Ｔ１についてはセンサゲートライン１０１２ａを共通化するとともに、同一列に配列されたＴＦＴセンサＴ０、Ｔ１についてはセンサドレインライン１０１２ｂ、センサソースライン１０１２ｃを共通化している。このような構成とすることにより、センサゲートライン１０１２ａ、センサドレインライン１０１２ｂ、センサソースライン１０１２ｃの本数を必要最低限とすることが可能である。

ここで、図６のａ−Ｓｉ ＴＦＴの光−電流特性に示されるように、ａ−Ｓｉ ＴＦＴを用いた光センサにおいては、ゲート電圧を負とした場合の照度に対するドレイン電流の増幅率が、ゲート電圧を正とした場合の照度に対するドレイン電流の増幅率よりも大きい。このため、通常、ＴＦＴを光センサとして用いる場合には、ＴＦＴに負のゲート電圧を印加するようにしている。しかしながら、本実施形態では同一列のＴＦＴを共通のセンサドレインライン１０１２ｂに接続している共通としているため、負のゲート電圧を印加してＴＦＴを用いると、同一列に属する全てのＴＦＴから常にドレイン電流が流れる状態となってしまい、分割エリア単位での接触の有無の判定を行うことができない。これに対し、正のゲート電圧を印加してＴＦＴを用いることで分割エリア単位での接触の有無の判定を行うことが可能である。ただし、正のゲート電圧を印加してＴＦＴを用いると、上述した経時変化や温度変化による影響が大きくなる。しかしながら、本実施形態では上述した構成により、経時変化や温度変化による影響を廃することができるので、配線数を少なくしつつ、分割エリア１１の単位で正しい接触の有無の判定を行うことが可能である。

また、本実施形態によれば、表示画素を構成する画素ＴＦＴ Ｔ２と光センサ装置を構成するＴＦＴセンサＴ０、Ｔ１とを同一プロセスで製造でき、製造コストを削減することも可能である。

さらに、ＴＦＴセンサＴ１の光電変換部１０１２ｄを囲むように遮光壁１０１３ｂを設けることで、分割エリア１１への指等の接触時にＴＦＴセンサＴ１の光電変換部１０１２ｄを完全に遮光することが可能である。なお、上述した実施形態では、ＴＦＴ基板１０１上に遮光壁１０１３ｂを設けるようにしているが、分割エリア１１への指等の接触時にＴＦＴセンサＴ１の光電変換部１０１２ｄを完全に遮光することができれば、必ずしもＴＦＴ基板１０１上に遮光壁１０１３ｂを設ける必要はない。例えば、図７に示すように、カラーフィルタ基板１０２上のＴＦＴセンサＴ１の光電変換部１０１２ｄを囲む位置に遮光壁１０１３ｂを設けるようにしても良い。

また、図５に示したセンサドライバ２０の回路構成も一例であって適宜変更可能である。例えば、図５の構成の代わりに図８に示すような変換回路２０８を有する構成としても良い。この図８の構成ではＴＦＴセンサＴ０、Ｔ１とのゲート電圧、ソース電圧を等しくした状態でＴＦＴ Ｔ１のドレイン電流を取り込むことが可能である。

さらに、上述した実施形態は、液晶表示装置にタッチセンサを組み込む場合の例を示したが、本実施形態の手法は液晶表示装置以外の例えば有機ＥＬ表示装置にも適用可能である。図９は、本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機ＥＬ表示装置の表示パネル３０の、上記図１と同等の切断位置での断面構造を示す図である。また、図１０は有機ＥＬ表示装置の表示パネル３０の、上記図４に対応する一つの分割エリアの一部の、回路構成を示す図である。

図９において、有機ＥＬ表示装置は、ガラス基板３０１と封止ガラス３０２とを有し、ガラス基板３０１と封止ガラス３０２との間は図示しないシール部材によって所定の間隔を有するように封止されている。

ガラス基板３０１には、各色のサブ画素に対応した有機ＥＬ表示素子におけるアノード電極３０１１が形成されている。そして、アノード電極３０１１には、電子輸送層とホール輸送層を含んでなる有機ＥＬ発光層３０１３が積層されている。さらに、有機ＥＬ発光層３０１３には例えばＩＴＯ等からなるカソード電極３０１２が設けられている。

また、このようにして構成される各色のサブ画素は、例えば絶縁層３０１５によって絶縁されている。さらに、この絶縁層３０１５中に、図１０に示すトランジスタＴ９（図９にはドレイン電極３０１４のみが示されている）と、上述したＴＦＴセンサＴ０、Ｔ１が設けられている。図１０に示すように、トランジスタＴ９は、トランジスタＴ１０、容量Ｃを介して有機ＥＬ表示素子に接続されている。さらに、トランジスタＴ９のゲート電極はセレクトライン３０１８に接続されている。また、絶縁層３０１５上には遮光壁３０１６が形成されており、この遮光壁３０１６により、ＲＧＢの各色に対応したサブ画素が区分されている。ＴＦＴセンサＴ０の光電変換部を遮光すべく、ＴＦＴセンサＴ０を覆う遮光壁３０１６には、例えば遮光性の高い高分子材料（水を含まない）からなる遮光インク３０１７が、例えばノズルコート法によって塗布されている。

ここで、図９においては、有機ＥＬ表示素子に比して遮光壁３０１６のほうが大きく図示されているが、図示の便宜上このように図示しているものであって、実際には有機ＥＬ表示素子のほうが大きいものである。

また、封止ガラス３０２には、ＴＦＴセンサＴ１に光を入射させるためのアルミニウム薄膜等の反射膜３０２１が成膜されている。ここで、遮光壁３０１６は、封止ガラス３０２の反射膜３０２１との間に、所定の空隙（光バルブ）を形成するように、その高さ（図面垂直方向の長さ）が決定されている。このような構成としておくことにより、ＴＦＴセンサＴ１は、ユーザの指等によって封止ガラス３０２が押されていない間は、光バルブが開いた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部が露出状態となり、ＴＦＴセンサＴ１の近傍の有機ＥＬ表示素子や表示パネル３０の外部からの光が光バルブを介してＴＦＴセンサＴ１の光電変換部に入射する。一方、ユーザの指等によって封止ガラス３０２に押し下げ圧力が加わった場合には封止ガラス３０２の一部が変形して光バルブが閉じた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部が遮光状態となる。

以上示したような有機ＥＬ表示装置においても、ＴＦＴセンサＴ０、Ｔ１を図１０に示すようにしてセンサドライバ４０に接続する。ＴＦＴセンサＴ０、Ｔ１の接続の仕方は図４で示したものと同様である。また、センサドライバ４０の構成は図５で示したものであっても、図８で示したものであっても良い。図１０のようにして、ＴＦＴセンサＴ０、Ｔ１をセンサドライバ４０に接続することで、上述した液晶表示装置の場合と同様の効果を得ることが可能である。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

１０，３０…表示パネル、２０，４０…センサドライバ、１０１…ＴＦＴ基板、１０２…カラーフィルタ基板、１０３…液晶、１０４…バックライト、２０１…行方向シフトレジスタ、２０２，２０４，２０５…インバータ、２０３…列方向シフトレジスタ、２０６…サンプルホールド（ＳＨ）回路、２０７…アナログ／デジタル変換回路（ＡＤＣ）、２０８…変換回路、３０１…ガラス基板、３０２…封止ガラス、１０１３ａ，１０１３ｂ…遮光壁、１０１４…絶縁膜、１０１５…容量ライン、１０２１…カラーフィルタ、１０２２…遮光膜、１０２３…コモン電極、３０１１…アノード電極、３０１２…カソード電極、３０１３…ＥＬ発光層、３０１５…絶縁層、３０１６…遮光壁、３０１７…遮光インク、３０２１…反射膜

Claims (16)

1. ２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタセンサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタセンサと、
   ２次元配列された前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサを複数の領域に分割したものであって、隣接して配列された同じ数の前記第１の薄膜トランジスタセンサと前記第２の薄膜トランジスタセンサとを含んで２次元配列された複数の分割領域と、
   行方向に配列された前記各分割領域の前記各第１の薄膜トランジスタセンサ及び前記第２の薄膜トランジスタセンサのゲート電極に共通に接続されて設けられた、列方向に配列された前記分割領域の数と同数のセンサゲートラインと、
   列方向に配列された前記各分割領域の、前記各第１の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第１のドレイラインと、
   列方向に配列された前記各分割領域の、前記各第２の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第２のドレインラインと、
   を具備することを特徴とする光センサ装置。
2. 前記各分割領域において、前記各第１の薄膜トランジスタセンサと前記各第２の薄膜トランジスタセンサとは、行方向に交互に配列されていることを特徴とする請求項１に記載の光センサ装置。
3. 行方向駆動部と、列方向駆動部と、変換部と、を具備し、
   前記行方向駆動部は、前記各センサゲートラインが接続される複数のゲート端子を有し、前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各分割領域の前記各第１の薄膜トランジスタセンサ及び前記各第２の薄膜トランジスタセンサを順次選択状態に設定し、
   前記列方向駆動部は、前記各第１のドレインラインが接続される複数の第１のドレイン端子と前記各第２のドレインラインが接続される複数の第２のドレイン端子とを有し、前記行方向駆動部によって選択状態に設定された前記各分割領域の前記各第１の薄膜トランジスタセンサと前記各第２の薄膜トランジスタセンサのそれぞれのドレイン電流信号を前記変換部に取り込むように設定し、
   前記変換部は、前記行方向駆動部によって選択状態に設定された前記各分割領域の前記各薄膜トランジスタセンサのゲート電極とソース電極の電圧を等電圧とした状態で、前記列方向駆動部によって取り込まれた前記各分割領域の前記各第２の薄膜トランジスタセンサからの前記ドレイン電流信号を電圧信号に変換する、
   ことを特徴とする請求項１又は２に記載の光センサ装置。
4. 前記各第２の薄膜トランジスタセンサの前記ドレイン電流信号は、前記半導体層に入射する光の入射量に応じた値を有することを特徴とする請求項３に記載の光センサ装置。
5. 前記行方向駆動部は、前記第１の薄膜トランジスタセンサと前記第２の薄膜トランジスタセンサのオンレベルに対応したゲート走査信号を出力することを特徴とする請求項３又は４に記載の光センサ装置。
6. 前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサが形成された第１の基板と、
   前記複数の第２の薄膜トランジスタセンサの各々の前記半導体層を囲むよう前記第１の基板に形成された遮光材料からなる遮光壁と、
   前記第１の基板に対向するように且つ前記遮光壁と間に空隙を有するように配置されるとともに、前記外力により前記遮光壁と間の前記空隙を減少するように変形可能な第２の基板と、
   をさらに具備することを特徴とする請求項１乃至５の何れか１項に記載の光センサ装置。
7. 前記第１の薄膜トランジスタセンサ及び前記第２の薄膜トランジスタセンサが形成された第１の基板と、
   前記第１の基板に対向するように配置され、前記複数の第２の薄膜トランジスタセンサの各々の前記半導体層を囲む位置に前記第１の基板との間に空隙を有するように形成された遮光壁を有し、前記外力により前記遮光壁と前記第１の基板との間の空隙を減少するように変形可能な第２の基板と、
   をさらに具備することを特徴とする請求項１乃至５の何れか１項に記載の光センサ装置。
8. 前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサはアモルファスシリコンで構成された薄膜トランジスタセンサであることを特徴とする請求項１乃至７の何れか１項に記載の光センサ装置。
9. 複数の表示画素が２次元配列された表示パネルと、
   前記各表示画素の間に配設されて２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタセンサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタセンサと、
   ２次元配列された前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサを複数の領域に分割したものであって、隣接して配列された同じ数の一対の前記第１の薄膜トランジスタセンサと前記第２の薄膜トランジスタセンサとを含んで２次元配列された複数の分割領域と、
   行方向に配列された前記各分割領域の前記各第１の薄膜トランジスタセンサ及び前記第２の薄膜トランジスタセンサのゲート電極に共通に接続されて設けられた、列方向に配列された前記各分割領域の数と同数のセンサゲートラインと、
   列方向に配列された前記各分割領域の、前記各第１の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第１のドレイラインと、
   列方向に配列された前記各分割領域の、前記各第２の薄膜トランジスタセンサのドレイン電極に共通に接続されて設けられた、行方向に配列された前記各分割領域の数と同数の第２のドレインラインと、
   を具備することを特徴とする表示装置。
10. 前記各分割領域において、前記各第１の薄膜トランジスタセンサと前記各第２の薄膜トランジスタセンサとは、行方向に交互に前記表示画素を介して隣接して配列されていることを特徴とする請求項９に記載の表示装置。
11. 行方向駆動部と、列方向駆動部と、変換部と、を具備し、
    前記行方向駆動部は、前記各センサゲートラインが接続される複数のゲート端子を有し、前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各分割領域の前記各第１の薄膜トランジスタセンサ及び前記各第２の薄膜トランジスタセンサを順次選択状態に設定し、
    前記列方向駆動部は、前記各第１のドレインラインが接続される複数の第１のドレイン端子と前記各第２のドレインラインが接続される複数の第２のドレイン端子とを有し、前記行方向駆動部によって選択状態に設定された前記各分割領域の前記各第１の薄膜トランジスタセンサと前記各第２の薄膜トランジスタセンサのそれぞれのドレイン電流信号を前記変換部に取り込むように設定し、
    前記変換部は、前記行方向駆動部によって選択状態に設定された前記各分割領域の前記各薄膜トランジスタセンサのゲート電極とソース電極の電圧を等電圧とした状態で、前記列方向駆動部によって取り込まれた前記各分割領域の前記各第２の薄膜トランジスタセンサからの前記ドレイン電流信号を電圧信号に変換する、
    ことを特徴とする請求項９又は１０に記載の表示装置。
12. 前記各第２の薄膜トランジスタセンサの前記ドレイン電流信号は、前記半導体層に入射する光の入射量に応じた値を有することを特徴とする請求項１１に記載の表示装置。
13. 前記行方向駆動部は、前記第１の薄膜トランジスタセンサと前記第２の薄膜トランジスタセンサのオンレベルに対応したゲート走査信号を出力することを特徴とする請求項１１又は１２に記載の表示装置。
14. 前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサが形成された第１の基板と、
    前記複数の第２の薄膜トランジスタセンサの各々の前記半導体層を囲むよう前記第１の基板に形成された遮光材料からなる遮光壁と、
    前記第１の基板に対向するように且つ前記遮光壁と間に空隙を有するように配置されるとともに、前記外力により前記遮光壁と間の前記空隙を減少するように変形可能な第２の基板と、
    をさらに具備することを特徴とする請求項９乃至１３の何れか１項に記載の表示装置。
15. 前記第１の薄膜トランジスタセンサ及び前記第２の薄膜トランジスタセンサが形成された第１の基板と、
    前記第１の基板に対向するように配置され、前記複数の第２の薄膜トランジスタセンサの各々の前記半導体層を囲む位置に前記第１の基板との間に空隙を有するように形成された遮光壁を有し、前記外力により前記遮光壁と前記第１の基板との間の空隙を減少するように変形可能な第２の基板と、
    をさらに具備することを特徴とする請求項９乃至１３の何れか１項に記載の表示装置。
16. 前記複数の第１の薄膜トランジスタセンサ及び前記複数の第２の薄膜トランジスタセンサはアモルファスシリコンで構成された薄膜トランジスタセンサであることを特徴とする請求項９乃至１５の何れか１項に記載の表示装置。

Images