JP5416931B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5416931B2 JP5416931B2 JP2008209459A JP2008209459A JP5416931B2 JP 5416931 B2 JP5416931 B2 JP 5416931B2 JP 2008209459 A JP2008209459 A JP 2008209459A JP 2008209459 A JP2008209459 A JP 2008209459A JP 5416931 B2 JP5416931 B2 JP 5416931B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor substrate
- ions
- element formation
- formation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
101 素子形成層
102 貫通配線
103a トランジスタ
103b トランジスタ
105 脆化層
107 イオン
110 支持基板
120 半導体基板
120a 半導体基板
120b 半導体基板
124 ギャップ
125 スペーサ
126 導電性材料
127 導電膜
130 ICチップ
130a ICチップ
130b ICチップ
130c ICチップ
130d ICチップ
150 インターポーザ
151 接続端子
152 配線
153 放熱シート
154 筐体
155 ヒートシンク
Claims (7)
- 表面に素子形成層が設けられ、且つ前記素子形成層と電気的に接続された第1の配線が埋め込まれた第1の半導体基板の裏面側からイオンを照射して、前記第1の半導体基板の表面から所定の深さの領域に脆化層を形成し、
前記脆化層に沿って前記第1の半導体基板の一部を分離することによって、前記素子形成層及び前記第1の配線を有する第1の半導体基板を形成するとともに、前記第1の配線の一部を露出させ、
前記素子形成層及び前記第1の配線を有する前記第1の半導体基板と、第2の配線が設けられた第2の基板とを、前記第1の配線及び前記第2の配線を挟んで積層し、
前記第1の配線の一部と前記第2の配線とを接着する導電性材料によって、前記素子形成層と前記第2の配線とを電気的に接続することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記導電性材料を、銀ペースト、銅ペースト又ははんだを用いて形成することを特徴とする半導体装置の製造方法。 - 表面に素子形成層が設けられ、且つ前記素子形成層と電気的に接続された第1の配線が埋め込まれた第1の半導体基板の裏面側からイオンを照射して、前記第1の半導体基板の表面から所定の深さの領域に脆化層を形成し、
前記脆化層に沿って前記第1の半導体基板の一部を分離することによって、前記素子形成層及び前記第1の配線を有する第1の半導体基板を形成するとともに、前記第1の配線の一部を露出させ、
前記素子形成層及び前記第1の配線を有する前記第1の半導体基板と、第2の配線を有する第2の基板とを、前記第1の配線及び前記第2の配線を挟んで積層し、
めっき処理により前記第1の配線の一部と前記第2の配線との間に導電膜を形成することによって、
前記素子形成層と前記第2の配線とを電気的に接続することを特徴とする半導体装置の製造方法。 - 請求項3において、
前記めっき処理を、銅、ニッケル、金、又は白金を用いて行うことを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項4のいずれか一項において、
前記イオンは、水素イオン、ハロゲンイオン又は希ガスイオンであることを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項4のいずれか一項において、
前記イオンは、H+イオン、H2 +イオン及びH3 +イオンを含み、
前記H3 +イオンの割合は、前記H+イオン及び前記H2 +イオンの割合よりも高いことを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項6のいずれか一項において、
前記第1の半導体基板にイオンを照射する前に、前記第1の半導体基板の裏面側から研削処理、研磨処理又はCMP処理を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209459A JP5416931B2 (ja) | 2007-08-24 | 2008-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219086 | 2007-08-24 | ||
JP2007219086 | 2007-08-24 | ||
JP2008209459A JP5416931B2 (ja) | 2007-08-24 | 2008-08-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076883A JP2009076883A (ja) | 2009-04-09 |
JP5416931B2 true JP5416931B2 (ja) | 2014-02-12 |
Family
ID=40611519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008209459A Expired - Fee Related JP5416931B2 (ja) | 2007-08-24 | 2008-08-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5416931B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186186A (ja) * | 1997-12-18 | 1999-07-09 | Denso Corp | 半導体基板の製造方法 |
JP4063944B2 (ja) * | 1998-03-13 | 2008-03-19 | 独立行政法人科学技術振興機構 | 3次元半導体集積回路装置の製造方法 |
JP4483123B2 (ja) * | 2001-05-07 | 2010-06-16 | ソニー株式会社 | 3次元半導体チップ及びその製造方法 |
JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
KR100618543B1 (ko) * | 2004-06-15 | 2006-08-31 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 |
JP2006041218A (ja) * | 2004-07-28 | 2006-02-09 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
JP5127178B2 (ja) * | 2005-07-29 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2008
- 2008-08-18 JP JP2008209459A patent/JP5416931B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009076883A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI483316B (zh) | 半導體裝置及其製造方法 | |
JP5981512B2 (ja) | 半導体装置 | |
JP6223623B1 (ja) | 半導体装置 | |
JP5403979B2 (ja) | 半導体装置 | |
JP5388503B2 (ja) | 半導体装置の製造方法 | |
JP5366517B2 (ja) | 半導体装置の作製方法 | |
US8581309B2 (en) | Semiconductor device | |
US7067926B2 (en) | Semiconductor chip and method for manufacturing the same | |
TW564471B (en) | Semiconductor device and peeling off method and method of manufacturing semiconductor device | |
TW200903898A (en) | Semiconductor device and manufacturing method thereof | |
JP2017041514A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5298216B2 (ja) | 半導体装置 | |
JP5416931B2 (ja) | 半導体装置の製造方法 | |
US9721900B2 (en) | Semiconductor package and its manufacturing method | |
JP2006294760A (ja) | 半導体装置の製造方法およびそれに用いる支持体 | |
JP5004537B2 (ja) | 半導体装置 | |
JP2011258826A (ja) | 半導体装置の製造方法 | |
JP2001057348A (ja) | 半導体チップの製造方法、半導体装置、回路基板ならびに電子機器 | |
JP2007073948A (ja) | 半導体装置の作製方法 | |
JP2012069812A (ja) | コンデンサとその製造方法ならびに多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5416931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |