JP5416842B2 - アクティブなプロセッサの数を変更することを容易にする資源管理 - Google Patents

アクティブなプロセッサの数を変更することを容易にする資源管理 Download PDF

Info

Publication number
JP5416842B2
JP5416842B2 JP2012528875A JP2012528875A JP5416842B2 JP 5416842 B2 JP5416842 B2 JP 5416842B2 JP 2012528875 A JP2012528875 A JP 2012528875A JP 2012528875 A JP2012528875 A JP 2012528875A JP 5416842 B2 JP5416842 B2 JP 5416842B2
Authority
JP
Japan
Prior art keywords
graphics processor
state
memory
memory associated
gpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012528875A
Other languages
English (en)
Other versions
JP2013504810A (ja
JP2013504810A5 (ja
Inventor
ゴットウォル デイビッド
ホドルコフスキー オレクサンドル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of JP2013504810A publication Critical patent/JP2013504810A/ja
Publication of JP2013504810A5 publication Critical patent/JP2013504810A5/ja
Application granted granted Critical
Publication of JP5416842B2 publication Critical patent/JP5416842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3265Power saving in display device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Image Processing (AREA)
  • Hardware Redundancy (AREA)

Description

本発明は概してグラフィクス処理に関し、より特定的には多重プロセッサ環境の態様を管理することに関する。
幾つかのコンピュータシステムは、グラフィクスタスクの並列処理を通して性能向上を可能にするために、多重グラフィクス処理ユニット(GPU)(多重ボード、ASIC、又は多重コアにおいて具現化されるであろう)を含むであろうグラフィクス処理システムにおいて見られるような例えば多重コプロセッサ等の多重プロセッサを有する。例えば、多重GPUを用いることによってもたらされる追加的な処理能力を有することを必要とするグラフィクス重視のアプリケーション、又はそのような追加的な処理能力を有することの利益を享受し得るグラフィクス重視のアプリケーションが、実行中であることがある。しかし、他のアプリケーションは、そのような処理能力の増大からの利益を享受しない。これらのアプリケーションが実行中である場合、1つ以上のGPUは使用されないかもしれない。
幾つかのオペレーティングシステムにおいては、不使用のGPUをオフにすることによって電力が節約され得る。GPUの電源が切られると、GPUに関連するメモリに記憶されている資源は喪失されあるいは期限切れになり得る。従って、不使用のGPUに関連するメモリに記憶されている資源にシステムの他のGPUがアクセス可能であり続けるように、不使用のGPUは電力供給されたままである必要があるかもしれない。不使用のGPUに電力供給し続けることで、結果としてシステムは更なる電力を使用し、またモバイルシステムの場合には、バッテリ寿命が短くなる。
従って、不使用のプロセッサ(例えば不使用のGPU)がオフにされたときに資源が保たれることを可能にする方法及びシステムが必要とされている。
ここに説明される実施形態は、多重プロセッサ環境内のプロセッサ(例えばGPU)の状態が電力を節約するために変化させられ得るように、メモリ内に記憶されている資源を管理することに関連している。例えば、第1のプロセッサ(例えばスレーブプロセッサ)の資源は、第1のプロセッサ及び関連メモリが副動作状態へ移行するのに先立ち、第2のプロセッサ(例えばマスタープロセッサ)に関連するメモリへ資源を複製することによって、保たれ得る。
ある実施形態においては、資源を管理する方法は、近々の移行に応答するプロセッサに関連する資源を識別することと、識別された資源をGPUに関連するメモリから又はGPUに関連するメモリへ複製することと、を含む。
別の実施形態においては、電力を管理するためのシステムは、プロセッサと、プロセッサと通信するメモリと、を含む。メモリは、近々の移行に応答するプロセッサに関連する資源を識別することと、識別された資源をプロセッサに関連するメモリから又はプロセッサに関連するメモリへ複製することと、をプロセッサに指示するための複数の処理命令を記憶する。
別の実施形態においては、資源を管理する方法を行うために1つ以上のプロセッサによる実行のための1つ以上の命令の1つ以上のシーケンスを伝えるコンピュータ可読媒体が提供され、命令は、1つ以上のプロセッサによって実行されるときに、1つ以上のプロセッサに、近々の移行に応答するプロセッサに関連する資源を識別することと、(i)識別された資源をプロセッサに関連するメモリから複製することと(ii)識別された資源をプロセッサに関連するメモリへ複製することとを含むグループから少なくとも1つを行うことと、をさせる。
本発明の更なる特徴及び利点の他、本発明の種々の実施形態の構成及び動作は、添付の図面を参照して以下に詳細に説明される。
ここに組み込まれ且つ出願書類の一部をなす添付の図面は、本発明を示し、そして明細書と共に、本発明の原理を説明すること及び関連分野を含めた当業者が本発明を作りそして使用するのを可能にすることに更に役立つ。
図1は従来のグラフィクスコンピューティング環境のブロック図である。
図2は本発明の実施形態に従うグラフィクスコンピューティング環境のブロック図である。
図3は本発明の実施形態に従う図2に示されるコンピューティング環境の簡易図(その1)である。 図4は本発明の実施形態に従う図2に示されるコンピューティング環境の簡易図(その2)である。 図5は本発明の実施形態に従う図2に示されるコンピューティング環境の簡易図(その3)である。 図6は本発明の実施形態に従う図2に示されるコンピューティング環境の簡易図(その4)である。
図7は本発明の実施形態に従う構成マネージャの例示的な動作を示す状態図である。
図8は本発明の実施形態に従い多重グラフィクス処理ユニットシステム内の資源を管理する例示的な方法のフローチャートである。
添付の図面を参照して本発明が説明されることになる。概して、ある要素が最初に現れる図面は、典型的には対応する参照番号の一番左の単一又は複数の桁によって示される。
概要及び要約の欄ではなく詳細な説明の欄が特許請求の範囲を解釈するために用いられることを意図されていることが理解されるべきである。概要及び要約の欄は、発明者によって検討されているような本発明の1つ以上であるが全てではない例示的な実施形態を記述している場合があり、従って、本発明及び添付の特許請求の範囲を限定することを意図されるものでは決してない。
特定の実施形態の上述した説明は、本発明の一般的性質を十分に明らかにするであろうから、他者は、当業者の知識を適用することによって、過度の実験を必要とせず、本発明の一般的概念から逸脱することなく、そのような特定の実施形態を容易に修正し且つ/又は種々の応用に適用することができる。従って、そのような適用及び修正は、ここに提示されている教示及び指針に基いて、開示されている実施形態と均等なものの意味及び範囲の範疇にあることが意図されている。ここでの用語等は、本出願書類の用語等が教示及び指針の下で当業者によって解釈されるべきであるという点において、説明を目的としたものであって限定を目的としていないことが理解されるべきである。
本発明の広さ及び範囲は、上述したいかなる例示的な実施形態によっても限定されるべきではない一方で、特許請求の範囲及びそれらと均等なものに従ってのみ画定されるべきである。
図1はコンピューティング環境100を示しており、コンピューティング環境100は、中央処理ユニット(CPU)102と、メモリ104と、マスターグラフィクス処理ユニット(GPU)106と、第1及び第2のスレーブGPU108及び110と、メモリ112〜116と、ディスプレイ118と、を含む。
ドライバ120はCPU102上で動作するプログラムである。ドライバ120は、マスターGPU106に特有の動作を処理するマスター向けドライバ122と、第1及び第2のスレーブGPU108及び110に特有の動作をそれぞれ処理するスレーブ向けドライバ124及び126と、を含む。ある実施形態においては、ドライバ120はGPU106〜110の動作を制御する。例えばドライバ120は、グラフィクスタスクをGPU106〜110の各々に割り当てることができる。
ここでの説明に基づいて関連分野を含めた当業者であれば理解するであろうように、GPU106〜110は、種々のグラフィクスタスク、例えばディスプレイを描画しまた駆動すること(rendering and driving a display)、を行うために用いられ得る。図1に示されるように、コンピューティング環境100は、2種類のGPU、即ちマスターGPU及びスレーブGPUを有している。ある実施形態においては、マスターGPUはディスプレイを駆動するGPUであり、またスレーブGPUはディスプレイを駆動しないGPUである。例えば図1に示されるように、マスターGPU106はディスプレイ118を駆動する。ディスプレイ118は、様々な異なる種類のディスプレイ、例えばモニタ又は他のスクリーン、であり得る。代替的な実施形態においては、マスターGPU106は、マルチプレクサ等の1つ以上の要素(図1には図示せず)を介してディスプレイ118を駆動することができる。
別の実施形態においては、スレーブGPUはディスプレイを駆動するために用いられ得る。そのような実施形態においては、マスターGPUは、最も高い処理能力を有し最も電力を消費するGPUであり得る。
GPU106、108及び110は、関連するメモリ112、114及び116にそれぞれ結合される。図1に示されるように、メモリ112〜116の各々は資源(resources)を記憶する。例えばメモリ112は、幾つかの資源1、2、3、4及び6を記憶する。同様にメモリ114及び116は、それぞれ、資源1、2、3、4及び5と、資源1、2、3、4及び7と、を記憶する。このようにメモリ112〜116は、全てのメモリ内に記憶される資源、例えば資源1、2、3及び4と、当該特定のメモリ上でのみ利用可能な他の資源、例えば資源5、6及び7と、を記憶する。ある実施形態においては、資源1〜7の1つ以上は、GPU106〜110のそれぞれのGPUによって描画される表面(surface rendered)又はGPUによって生成される他の種類のデータを含む。別の実施形態においては、資源1〜7の1つ以上は、CPU102によって生成される表面又は他のデータを含む。
全てのGPU106〜110にグラフィクス処理タスクを並列に完了させることは、高められた性能を提供する。しかし、他の状況においては、多重GPUをアクティブにすることによってもたらされる高い性能は過剰な電力使用を必要とし、あるいはそのような高い性能は必要とされない。例えばシステムがバッテリ等のDC電源によって電力供給されている場合、電力節約はグラフィクス性能よりも重要であることがあるので、スレーブGPU108及び/又はスレーブGPU110への電源を切ることが望ましいかもしれない。別の例では、CPU102は、全てのGPU106〜110がアクティブであることの利益を享受する又はそれを必要とするグラフィクス重視のゲーム等のアプリケーションをなんら実行中でないかもしれない。そのような例では、スレーブGPU108及び110の1つ以上は非アクティブであってよく、即ちグラフィクスタスクをなんら処理しなくてよい。図1に示されるように、スレーブGPU108及び110は、それらに関連するメモリが他の場所には記憶されていない資源を記憶しているという理由で、電源を切ることはできないし、あるいは非アクティブにすることはできない。このように、GPU108及び110は、それらが非アクティブである場合且つ/又はシステムが限定された電源(例えばDC電源)によって電力供給されている場合であっても、電力供給され続ける必要があるであろう。
ここに説明される実施形態においては、資源を管理して1つ以上のGPUが電力供給状態(powered state)から副動作電力状態(sub-operational power state)へ切り換えられることを可能にする方法及びシステムが提供される。例えば、ここに説明される方法及びシステムは、副動作電力状態へ移行することになるGPUに特有の資源が喪失されないように、電力供給状態を維持することになっている別の(例えばマスター)GPUに関連するメモリにそれらの資源が複製されることを可能にする。また、スレーブが副動作電力状態にあった間に喪失した資源又は期限切れになってしまった資源は、スレーブGPUが電力供給状態に戻ったときにスレーブGPUに提供し戻され得る。
ある実施形態においては、プロセッサ(例えばGPU)は、プロセッサに関連するメモリ内の資源が喪失されず且つ最新であり続けるように電力が供給されている場合に、電力供給状態にある。例えば、電力供給状態は、GPUの全ての回路ブロックに完全に電力が供給され且つメモリが通常通りにリフレッシュされると共にメモリのコンテンツへのアクセスが有効にされている状態であり得る。
副動作電力状態においては、プロセッサに関連するメモリ内に記憶されている少なくとも幾つかの資源は喪失され、又は期限切れになっている。例えばGPUは、その設定を副動作レベルへと切り換えることができる。例えば、GPUの動作周波数は大幅に減少させられてよく、GPUの動作電圧は、減少させられた周波数を維持するのに十分なより僅かに高く設定されてよく、位相ロックループ(PLL)及び入力/出力(I/O)パッド等の回路ブロックは完全に電源を切られてよい。同様に、副動作電力状態においては、メモリはその設定を副動作レベルへと切り換えることができる。例えば、メモリアクセスは無効にされてよく、またメモリは自己リフレッシュモードへ切り換えられてよい。別の実施形態においては、副動作電力状態にあるGPU又はメモリは、完全に電源を切られてよい。
図2は本発明の実施形態に従うコンピューティング環境200を示している。コンピューティング環境200は、CPU202と、メモリ204と、スレーブGPU206と、マスターGPU208と、メモリ210及び212と、ディスプレイ214と、を含む。当業者によって理解されるであろうように、GPU206及び208は、他のデバイスの一部を形成してよく、例えば単一の(又は多重の)CPUの一部、単一のデバイス(例えば多重GPUコアを伴うASIC)の一部、異なるデバイス(例えばノースブリッジ)の一部、又はこれらの組み合わせを形成してよい。
コンピューティング環境200は、単に簡潔さを目的として単一のスレーブGPU206及び単一のマスターGPU208のみを伴って図示されている。関連分野を含めた当業者であればここでの説明に基づいて理解するであろうように、ここに説明される実施形態は、2つ以上のマスターGPU又はスレーブGPUを含むシステムにも適用され得る。GPU206及び208は、種々のグラフィクスタスク、例えばディスプレイを描画しまた駆動すること、を行うために用いられ得る。マスターGPU208はディスプレイ214に結合される。ある実施形態においては、ディスプレイ214は、図1を参照して説明したディスプレイ118と実質的に同様である。
GPU206及び208は、関連するメモリ210及び212にそれぞれ結合される。図2に示されるように、メモリ210及び212の両方が資源1、2、3及び4を記憶しているが、メモリ210のみが資源5を記憶している。
CPU202は、その上で動作する構成マネージャモジュール216及びドライバ218を有する。ある実施形態においては、CPU202は、構成マネージャ216及び/又はドライバ218を実行するようにCPU202に指示する命令を記憶するメモリ、例えばメモリ204又は図2には図示されない他のメモリに結合される。構成マネージャ216は、システムイベントに関する情報を受信し、そしてGPU206及び208のための構成を決定する。特に、構成マネージャは、システムイベントに基づいてGPU206及び208の各々にグラフィクス負担(graphics responsibilities)を割り当てる。システムイベントは、例えば、壁コンセント電源等のAC電源からバッテリ電源等のDC電源への切り換えを含み得る。そのような実施形態においては、GPU206及び208の1つが、電力を節約するために副動作電力状態へと切り換えられ得る。別の実施形態においては、GPU206は高性能GPUであり、またGPU208は、GPU206よりも少ない電力を用いる比較的低性能なGPUである。そのような実施形態においては、電源がAC電源からDC電源に切り換えられると、高性能GPU206は副動作電力状態へ切り換えられ得るし、また比較的低性能なGPU208は電力供給状態へ切り換えられ得る。電源がDC電源からAC電源に切り換えられると、高性能GPU206は副動作電力状態から電力供給状態へと切り換えられ得るし、また比較的低性能な208は電力供給状態へ切り換えられる。
他のシステムイベントは、追加的なグラフィクス処理能力を必要とし又はその利益を享受するアプリケーションの開始又は停止を含み得る。構成マネージャ216の動作は、図3〜7に関して更に説明される。
ドライバ218はGPU206及び208の動作を制御する。ドライバ218は、電力マネージャモジュール220、資源マネージャモジュール224、スレーブ向けモジュール226、及びマスター向けモジュール228を含む。電力マネージャモジュール220は、構成マネージャ216によって決定されるGPU構成を受信し、そしてGPU206及び208の各々に対する電力状態を決定する。例えば電力マネージャモジュール220は、スレーブGPU206が副動作電力状態又は電力供給状態へ移行することになることを、それが構成マネージャ216によって割り当てられている負担に基づいて決定することができ、これは近い将来の又は近々の移行(upcoming or impending transition)と称され得る。資源マネージャモジュール224は、GPUが副動作電力状態へ移行する場合にメモリ210及び212の資源が喪失しないように、資源を管理する。近々の又は近い将来の移行は、例えばアプリケーション又はユーザ入力から受信される表示の結果であってよい。
ある実施形態においては、資源マネージャモジュール224はメモリ204にアクセスして、1つのメモリから他へ複製される必要のある資源を識別する。例えば資源マネージャモジュール224は、メモリ204内に記憶されるルックアップテーブルにアクセスして、1つのメモリに記憶されており且つ他には記憶されていない資源を識別する。そのようなルックアップテーブルは、リンクリスト(linked list)、アレイ、又はここでの説明に基づいて関連分野を含めた当業者に既知であろうような他のデータ構造として実装され得る。図2に示されるように、メモリ204内に記憶されるルックアップテーブルは、当該資源を保持しているメモリが関連付けられているGPUによって索引付けられる。他の実施形態においては、ルックアップテーブルは、資源に基づくような他の方法において索引付けられ得る。スレーブ向けモジュール226及びマスター向けモジュール228は、それぞれスレーブGPU206及びマスターGPU208に対応する。ある実施形態においては、スレーブ向けモジュール226及びマスター向けモジュール228は、CPU202とGPU206及び208との間の相互作用を容易にする。システムイベントに応答して資源を管理することに関するコンピューティング環境200の動作は、図3〜6に関して更に説明される。
図3はスレーブGPU206及びマスターGPU208の両方が電力供給状態にある場合におけるコンピューティング環境200の簡易図を示している。図3に示されるように、メモリ210(スレーブGPU206に関連している)は、メモリ212(マスターGPU208に関連している)内に記憶されていない資源5を記憶している。
図4はシステムイベントが発生したこと及び全てのグラフィクス負担がマスターGPU208に割り当てられることになることを構成マネージャ216が決定した後のシステム200の簡易図を示している。例えば構成マネージャ216は、限定された時間だけしか電力を供給することができずに電力使用をグラフィクス処理性能よりも懸念事項にしてしまうバッテリ等のDC電源に電源が切り換わったことを表示する情報を受信してよい。
CPU202上で実行中の電力マネージャモジュール220は、構成マネージャ216によって決定されるGPU構成を受信し、そしてスレーブGPU206及びマスターGPU208に対する電力状態を決定する。例えば電力マネージャモジュール220は、スレーブGPU206及びその関連メモリ210が副動作電力状態へと切り換えられること並びにマスターGPU208が電力供給状態のままでいることを決定する。資源マネージャモジュール224は、GPU206及び208に対して決定された電力状態を受信し、そして保たれることを必要とする資源をメモリ210が記憶しているかどうかを決定する。例えばスレーブGPU206及びその関連メモリ210が副動作電力状態へと切り換えられることになるという情報を受信した場合、資源マネージャモジュール224は、メモリ204、特にメモリ204内に記憶されているルックアップテーブルにアクセスし、そしてメモリ210に記憶されており且つメモリ212には記憶されていないものとして資源5を識別する。資源マネージャモジュール224は次いで、資源5をメモリ210からメモリ212へと複製するようにGPU206及び208に指示する。
図5はスレーブGPU206及びメモリ210が副動作電力状態へと切り換えられた後のシステム200の簡易図を示している。図5に示されるように、メモリ210のコンテンツは、喪失してしまっている(なぜならばメモリの当該部分への電源は実質的に切られた)か又はもはや最新ではない(なぜならばメモリは自己リフレッシュモードに切り換わっており、またスレーブGPU206が副動作電力状態にあった間に資源はグラフィクス処理を通して更新されている)かのいずれかである。
図5に示されるように、メモリ212は資源5を記憶している。状態移行に先立ち資源5をメモリ212へと複製することによって、資源5は保たれる。マスターGPU208は、通常通り、CPU202からグラフィクスタスクを受信することができ、またメモリ212内に記憶されている資源(資源5を含む)を更新することができる。ある実施形態においては、メモリ204内に記憶されているルックアップテーブルは、メモリ206がもはや最新の資源をなんら記憶していないことを反映するために更新される。更なる実施形態においては、ルックアップテーブルはまた、メモリ212のコンテンツにおける任意の変化、例えば既存の資源に対する更新又は追加的な資源の存在を反映するために更新される。
図6はスレーブGPU206及びその関連メモリ210が電力供給状態に戻ったときのシステム200の簡易図を示している。例えば、構成マネージャ216は、本質的に無制限の時間で電力を供給することができグラフィクス性能を電力使用よりも関心事にする壁コンセント電源等のAC電源に電源が切り換わったことを表示する情報を受信することができる。応答して、構成マネージャ216は、グラフィクス負担がスレーブGPU206及びマスターGPU208の両方に割り当てられることを可能にする。電力マネージャモジュール220は決定された構成を受信し、そしてスレーブGPU206及びマスターGPU208並びにそれらの関連するメモリに対する電力状態を決定する。
具体的には、電力マネージャモジュール220は、GPU206及び208並びにメモリ210及び212が電力供給状態になる予定であることを決定する。GPU206及び208が電力供給状態に戻る予定であることを示す情報を受信すると、資源マネージャモジュール224は、メモリ204内に記憶されているルックアップテーブル(メモリ210がなんら最新の資源を含んでいないことを示すように更新されてしまっている)にアクセスして、メモリ212上のどの資源がメモリ210へ複製されるべきかを決定する。資源マネージャモジュール224は次いで、資源1〜5をメモリ210に複製するようにマスターGPU208及びスレーブGPU206に指示する。このように、コンピューティング環境200は、図3に示され且つ上述した状態に戻される。GPU206及び208は、通常通り、即ちスレーブGPU206及びメモリ210があたかも副動作電力状態に移行しなかったかのように、グラフィクスタスクを処理することを継続することができる。
図7は本発明の実施形態に従う状態図700を示している。状態図700は、電源の変更及び増大されたグラフィクス性能の利益を享受する又はそれを必要とする3Dグラフィクスゲーム等のアプリケーションの開始又は停止に応答する構成マネージャ216の動作を示している。状態図700の各状態は、異なるGPU構成、即ちシステム内のGPUへのグラフィクス処理負担の異なる割り当てに対応する。負担割り当てに基づいて、電力マネージャモジュール220はシステム内の各GPUに対する電力状態を決定する。
図7に示されるように、状態図700は初期判断702及び状態704〜710を含む。システムが初期化されると、構成マネージャ216は、電源がAC電源であるのか又はDC電源であるのかを決定するために初期判断702を行う。初期判断ステップ702においてAC電源がシステムに電力供給していると決定されると、構成マネージャ216は状態704をエンターする。状態704においては、単一又は多重のいずれかのGPU構成が用いられる。例えば、システムがデスクトップシステム内に含まれている場合、システムは即座に多重GPU状態をエンターしてよい。代替的にシステムがモバイルシステム(例えばラップトップ)内に含まれている場合、システムは当初は単一GPU状態をエンターすることができる。システムの他のGPU(単一又は複数)は次いで副動作電力状態になることになる。いずれの場合においても、グラフィクスアプリケーションは未だ開始していないので、この構成におけるGPU(単一又は複数)は当初はアイドルであってよい。
図7に示されるように、一旦グラフィクスアプリケーションが始まると、構成マネージャ216は状態706への移行を生じさせる。多重GPU構成におけるGPUがアクティブである、即ちグラフィクスタスクを処理中であることを除いて、状態706は状態704と実質的に同様である。状態704が単一のアイドルGPUを含む実施形態においては、システムは、多重GPUの利益を享受することになるかどうか又はそれを必要とすることになるかどうかを決定することができる。該当する場合には、状態706は多重GPUをアクティブにすることを含むことになる。そうでない場合には、グラフィクスタスクを処理するために単一GPUが用いられることになる。
初期判断ステップ702においてDC電源がシステムに電力供給していると構成マネージャ216が決定すると、構成マネージャ216は状態708にエンターするようにシステムに指示する。状態708においては、グラフィクス処理タスクを処理するために単一のGPUが利用可能にされる。例えば、マスターGPUのみが、グラフィクス処理タスクを処理するために利用可能にされてよい。電力マネージャモジュール220は決定された負担(即ちグラフィクス処理タスクを処理するためにマスターGPUのみが利用可能であること)を受信し、そしてマスターGPU208が電力供給状態にある唯一のGPUであること及びスレーブGPUが副動作電力状態にあることを決定する。ある実施形態においては、DC電源モードに起因してマスターGPU208が低減された電力状態にあるであろうことを除いて、状態708は状態704と実質的に同様であり得る。状態708においては、グラフィクス処理アプリケーションは始まっていないので、マスターGPU208はアイドルであってよい。一旦グラフィクス処理アプリケーションが始まると、構成マネージャ216は、マスターGPUがアクティブである状態710への移行を生じさせる。
このように、グラフィクスアプリケーションの開始又は停止は、状態704及び708からそれぞれ状態706及び710への移行を生じさせる。DC電源からAC電源への移行又はその逆は、状態704及び706とそれぞれ状態708及び710との間での移行を生じさせる。電力供給の切り替え並びにグラフィクス処理アプリケーションの開始及び停止を含むシステムイベントに関して状態図700が説明されてきたが、関連分野を含めた当業者であれば、ここでの説明に基づき、構成マネージャ216が他のシステムイベント、例えばバッテリ電力のレベルが特定のレベルに達すること、ユーザ入力、等に基づいて状態移行を生じさせ得ることを認識するはずである。
図8は本発明の実施形態に従い多重GPUシステム内の資源を管理する例示的な方法800のフローチャートである。他の構成及び動作の実施形態が以下の議論に基づいて関連分野を含む当業者に明らかであろう。フローチャート800は図2の実施形態を参照して説明される。しかし、フローチャート800はその実施形態に限定されない。図8に示されるステップは、図示される順序で必ずしも生じる必要はない。図8のステップが以下に詳細に説明される。
ステップ802では、検出されたシステムイベントに基づいてGPUが第1の状態から第2の状態へ移行することになるのかが決定される。例えば図2において、構成マネージャ216は、AC電源からDC電源に切り換えられつつある電源に基づいて、スレーブGPU206がグラフィクス負担をなんら有しないことになると決定する。その結果、電力マネージャモジュール220は次いで、スレーブGPU206が電力供給状態から副動作電力状態へ移行することになると決定する。
別の実施形態においては、構成マネージャ216は、DC電源からAC電源に切り換えられつつある電源に基づいて、グラフィクス処理タスクを処理するためにスレーブGPU206が利用可能になることを決定する。その結果、電力マネージャモジュール220は、スレーブGPU206が副動作電力状態から電力供給状態へ移行することになると決定する。
ステップ804では、GPUに関連する資源が識別される。例えば図2においては、電力マネージャモジュール220によって決定される電力状態移行に基づいて、資源マネージャモジュール224は、メモリ210内に記憶されている資源5を、メモリ210内に記憶されており且つメモリ212内には記憶されていない資源であると識別する。メモリ資源5はメモリ210内にのみ記憶されているので、状態移行の後にもアクティブであり続けることになるメモリ、例えばメモリ212へと資源5が複製されないかぎり、メモリ210が副動作電力状態へと切り換えられたときに資源5は喪失することになる。ある実施形態においては、資源マネージャモジュール224は、メモリ204内に記憶されるルックアップテーブルにアクセスすることによって資源5を識別する。
別の実施形態においては、資源マネージャモジュール224は、スレーブGPU206が電力供給状態へ移行することになると決定された状態移行に基づいて、メモリ210に記憶されていない資源を識別する。例えば、資源マネージャモジュール224は、メモリ204内に記憶されているルックアップテーブルにアクセスして、メモリ210がもはや最新の資源をなんら有していないと決定することができ、またメモリ212内に記憶されている全ての資源をメモリ210のために識別することをGPU206及び208に指示することができる。
ステップ806では、識別された資源が複製される。例えば図2においては、資源マネージャモジュール224は、メモリ資源5がメモリ210からメモリ212へ複製されるように、スレーブ向けモジュール226及びマスター向けモジュール228を介してそれぞれスレーブGPU206及びマスターGPU208に指示してよい。
別の実施形態においては、資源マネージャモジュール224は、例えばスレーブGPU206が副動作電力状態から電力供給状態へと移行するときに、スレーブ向けモジュール226及びマスター向けモジュール228を介して、メモリ212の識別されたコンテンツをメモリ210へ複製するようスレーブGPU206及びマスターGPU208に指示してよい。
フローチャート800のステップは、GPUが異なる電力状態へ移行する実施形態を参照して説明されてきた。関連分野を含めた当業者に理解されるであろうように、フローチャート800のステップはまた、1つ以上の処理デバイスが異なる電力状態へ移行させられる多重処理デバイスを含む実施形態に適用されてもよく、あるいは1つ以上の処理コアが異なる電力状態へ移行させられる多重処理コアを含む単一の処理デバイスに適用されてもよい。
本発明は、ハードウエア、ソフトウエア、ファームウエア、又はこれらの任意の組み合わせにおいて具現化されてよい。本発明の実施形態又はその部分は、ハードウエア記述言語(HDL)、アセンブリ言語、及びC言語、等の多くのプログラミング言語において符号化されてよい。例えば、ベリログ(Verilog)等のHDLは、本発明の1つ以上の実施形態の態様を実装するデバイス、例えばプロセッサ、特定用途向け集積回路(ASIC)、及び/又は他のハードウエア要素、を合成し、シミュレートし、そして製造するために用いられ得る。ベリログコードは、コンテンツに応じたシームカービング(content-aware seam carving)を用いてフレームをスケーリングすることができるプロセッサをモデル化し、設計し、且つ/又は実装するために用いられ得る。例えば、ベリログは、コンテンツに応じたシームカービングを用いてフレームがスケーリングされ得るように命令を実行するために用いられ得る論理のレジスタ転送レベル(RTL)記述を作成するために用いられ得る。論理のRTL記述は次いで、所望の論理又はデバイスを製造するために用いられるデータ、例えばグラフィック設計システム(GDS)又はGDSIIデータ、を生成するために用いられ得る。ベリログコード、RTL記述、及び/又はGDSIIデータは、コンピュータ可読媒体上に記憶され得る。本発明の態様を実施するために論理によって実行される命令は、C及びC++等の種々のプログラミング言語においてコード化され得るし、また論理又は他のデバイスによって実行され得るオブジェクトコードへとコンパイルされ得る。
本発明の態様は、全体において又は一部においてコンピュータ可読媒体に記憶され得る。コンピュータ可読媒体に記憶される命令は、本発明を全体において又は一部において実施するようにプロセッサを適合させることができ、あるいは本発明を全体において又は一部において実施するように特に適合させられているデバイス、例えばプロセッサ、ASIC、他のハードウエア、を作り出すように適合させられ得る。
結論
特定の機能の実装及びそれらの関係性を示す機能構築ブロックを補助として、本発明が上述のように説明されてきた。これらの機能構築ブロックの境界は、説明の便宜上ここでは適宜画定されてきた。特定の機能及びそれらの関係性が適切に実施される限りにおいて、代替的な境界が画定され得る。
本発明の種々の実施形態がこれまで説明されてきたが、それらは例示のみを目的として提示されてきたものであり且つ限定を目的としていないことが理解されるべきである。本発明の精神及び範囲から逸脱することなしに形態及び詳細における種々の変更がここではなされ得ることが、関連分野を含めた当業者には明らかなはずである。従って、本発明の広さ及び範囲は、上述したいかなる例示的な実施形態によっても限定されるべきではなく、以下の特許請求の範囲及びそれらと均等なものに従ってのみ画定されるべきである。

Claims (18)

  1. 源を管理する方法であって、
    複数のプロセッサのうち第1のグラフィックプロセッサに関連する資源を、前記第1のグラフィックプロセッサの第1の状態から第2の状態への近々の移行に応じて識別するステップであって、前記複数のプロセッサのうち少なくとも第2のグラフィックプロセッサは、前記移行の前後において電力供給状態を維持するステップであって、前記第1のグラフィックプロセッサに関連するメモリのコンテンツを決定するために、演算処理装置(CPU)に関連するメモリにアクセスするステップを更に備えるステップと、
    前記第2の状態が副動作電力状態の場合に、識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから前記第2のグラフィックプロセッサに関連するメモリに複製するステップと、
    前記第2の状態が電力供給状態の場合に、識別された資源を、前記第2のグラフィックプロセッサに関連するメモリから前記第1のグラフィックプロセッサに関連するメモリに複製するステップと、を備える方法。
  2. 前記第2の状態は前記副動作電力状態である、請求項1の方法。
  3. 前記移行後に前記第1のグラフィックプロセッサが前記副動作電力状態になる予定であることを決定するステップ、を更に備える請求項2の方法。
  4. 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項2の方法。
  5. 前記第2の状態は前記電力供給状態である、請求項1の方法。
  6. 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項5の方法。
  7. 前記第2の状態は前記副動作電力状態であって、
    前記識別するステップは、前記第1のグラフィックプロセッサに関連するメモリに記憶されており、且つ、前記第2のグラフィックプロセッサに関連するメモリに記憶されていない資源を、前記CPUに関連するメモリに記憶されたルックアップテーブルを用いて識別するステップを備え、
    前記識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから複製するステップは、前記識別された資源のみを前記第2のグラフィックプロセッサに関連するメモリに複製するステップを備える請求項1の方法。
  8. 検出されたシステムイベントに基づき前記近々の移行を識別するステップ、を更に備える請求項1の方法。
  9. 記第1の状態又は前記第2の状態は、前記第1のグラフィックプロセッサに関連するメモリの少なくとも一部分に対するメモリリフレッシュが無効にされている状態である請求項1の方法。
  10. 制御処理ユニット(CPU)と、前記CPUと通信するメモリと、を備える電力管理のためのシステムであって、
    前記メモリは複数の処理命令を記憶するためのものであり、
    前記複数の処理命令は、前記CPUに、
    第1のグラフィックプロセッサに関連する資源を、前記第1のグラフィックプロセッサの第1の状態から第2の状態への近々の移行に応じて識別することであって、複数のプロセッサのうち少なくとも第2のグラフィックプロセッサは、前記移行の前後において電力供給状態を維持することであって、前記第1のグラフィックプロセッサに関連するメモリのコンテンツを決定するために、前記CPUと通信する前記メモリにアクセスすることと、
    前記第2の状態が副動作電力状態の場合に、識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから前記第2のグラフィックプロセッサに関連するメモリに複製することと、
    前記第2の状態が電力供給状態の場合に、識別された資源を、前記第2のグラフィックプロセッサに関連するメモリから前記第1のグラフィックプロセッサに関連するメモリに複製することと、
    を行うように指示する、システム。
  11. 前記第2の状態は前記副動作電力状態である、請求項10のシステム。
  12. 前記第1のグラフィックプロセッサが前記副動作電力状態になる予定であることを決定するように、前記CPUに指示するための複数の処理命令を更に備える請求項11のシステム。
  13. 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項11のシステム。
  14. 前記第2の状態は前記電力供給状態である、請求項10のシステム。
  15. 前記第2の状態は前記副動作電力状態であって、
    前記第1のグラフィックプロセッサに関連するメモリに記憶されており、且つ、前記第2のグラフィックプロセッサに関連するメモリに記憶されていない資源を、前記CPUに関連するメモリに記憶されたルックアップテーブルを用いて識別するように、前記CPUに指示するための複数の処理命令と、
    前記識別された資源のみを前記第2のグラフィックプロセッサに関連するメモリに複製するように、前記第1のグラフィックプロセッサに指示するための複数の処理命令と、を更に備える請求項10のシステム。
  16. 資源を管理する方法を行うために1つ以上のプロセッサによる実行のための1つ以上の命令の1つ以上のシーケンスを伝える非一時的なコンピュータ可読媒体であって、前記命令は、前記1つ以上のプロセッサによって実行されるときに、前記1つ以上のプロセッサに、
    第1のグラフィックプロセッサに関連する資源を、前記第1のグラフィックプロセッサの第1の状態から第2の状態への近々の移行に応じて識別することであって、複数のプロセッサのうち少なくとも第2のグラフィックプロセッサは、前記移行の前後において電力供給状態を維持することであって、前記第1のグラフィックプロセッサに関連するメモリのコンテンツを決定するために、制御処理ユニット(CPU)に関連するメモリにアクセスすることと、
    前記第2の状態が副動作電力状態の場合に、識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから前記第2のグラフィックプロセッサに関連するメモリに複製することと、
    前記第2の状態が電力供給状態の場合に、識別された資源を、前記第2のグラフィックプロセッサに関連するメモリから前記第1のグラフィックプロセッサに関連するメモリに複製することと、
    を行わせる、コンピュータ可読媒体。
  17. 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項16のコンピュータ可読媒体。
  18. 検出されたシステムイベントに基づき前記近々の移行を識別すること、を前記1つ以上のプロセッサに行わせることを更に備える請求項16のコンピュータ可読媒体。
JP2012528875A 2009-09-09 2010-09-08 アクティブなプロセッサの数を変更することを容易にする資源管理 Active JP5416842B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US24087209P 2009-09-09 2009-09-09
US61/240,872 2009-09-09
US12/695,863 2010-01-28
US12/695,863 US8305380B2 (en) 2009-09-09 2010-01-28 Managing resources to facilitate altering the number of active processors
PCT/US2010/048093 WO2011031732A1 (en) 2009-09-09 2010-09-08 Managing resources to facilitate altering the number of active processors

Publications (3)

Publication Number Publication Date
JP2013504810A JP2013504810A (ja) 2013-02-07
JP2013504810A5 JP2013504810A5 (ja) 2013-10-31
JP5416842B2 true JP5416842B2 (ja) 2014-02-12

Family

ID=43647397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012528875A Active JP5416842B2 (ja) 2009-09-09 2010-09-08 アクティブなプロセッサの数を変更することを容易にする資源管理

Country Status (7)

Country Link
US (1) US8305380B2 (ja)
EP (1) EP2476037B1 (ja)
JP (1) JP5416842B2 (ja)
KR (1) KR101633030B1 (ja)
CN (1) CN102597909B (ja)
IN (1) IN2012DN02815A (ja)
WO (1) WO2011031732A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8782190B2 (en) 2009-07-17 2014-07-15 Honeywell International, Inc. Demand response management system
US9124535B2 (en) 2009-07-17 2015-09-01 Honeywell International Inc. System for using attributes to deploy demand response resources
US9818073B2 (en) 2009-07-17 2017-11-14 Honeywell International Inc. Demand response management system
US9137050B2 (en) * 2009-07-17 2015-09-15 Honeywell International Inc. Demand response system incorporating a graphical processing unit
US20130187931A1 (en) * 2010-10-05 2013-07-25 Tao Zhao System and method for multiple native software applications user interface composition
US9153001B2 (en) 2011-01-28 2015-10-06 Honeywell International Inc. Approach for managing distribution of automated demand response events in a multi-site enterprise
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US10095295B2 (en) 2011-12-14 2018-10-09 Advanced Micro Devices, Inc. Method and apparatus for power management of a graphics processing core in a virtual environment
US8892919B2 (en) 2011-12-14 2014-11-18 Ati Technologies Ulc Method and apparatus for power management of a processor in a virtual environment
TWI449921B (zh) * 2011-12-21 2014-08-21 Acer Inc 調整電能消耗的裝置及其方法
US9390461B1 (en) * 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US20140081704A1 (en) 2012-09-15 2014-03-20 Honeywell International Inc. Decision support system based on energy markets
CN103793038B (zh) * 2012-10-29 2016-06-01 英业达科技有限公司 电子装置与电源控制方法
US9389850B2 (en) 2012-11-29 2016-07-12 Honeywell International Inc. System and approach to manage versioning of field devices in a multi-site enterprise
US10346931B2 (en) 2013-07-11 2019-07-09 Honeywell International Inc. Arrangement for communicating demand response resource incentives
US9691076B2 (en) 2013-07-11 2017-06-27 Honeywell International Inc. Demand response system having a participation predictor
US9989937B2 (en) 2013-07-11 2018-06-05 Honeywell International Inc. Predicting responses of resources to demand response signals and having comfortable demand responses
US20150091912A1 (en) * 2013-09-27 2015-04-02 Nvidia Corporation Independent memory heaps for scalable link interface technology
US9665078B2 (en) 2014-03-25 2017-05-30 Honeywell International Inc. System for propagating messages for purposes of demand response
US10776895B2 (en) * 2017-02-10 2020-09-15 Apple Inc. GPU power and performance management
US10541556B2 (en) 2017-04-27 2020-01-21 Honeywell International Inc. System and approach to integrate and manage diverse demand response specifications for multi-site enterprises
US11157064B2 (en) 2017-09-28 2021-10-26 Intel Corporation Techniques to dynamically enable and disable accelerator devices in compute environments
CN114123457A (zh) * 2021-12-01 2022-03-01 新华三信息技术有限公司 一种供电方法、装置及设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
US7015919B1 (en) * 2002-01-08 2006-03-21 Apple Computer, Inc. Virtualization of graphics resources
US7051163B2 (en) 2002-10-03 2006-05-23 Hewlett-Packard Development Company, L.P. Directory structure permitting efficient write-backs in a shared memory computer system
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7019752B1 (en) * 2003-06-04 2006-03-28 Apple Computer, Inc. Method and apparatus for frame buffer management
JP4402622B2 (ja) 2004-07-01 2010-01-20 パナソニック株式会社 マルチプロセッサ制御装置、その制御方法及び集積回路
US7730336B2 (en) 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
TWI322354B (en) 2005-10-18 2010-03-21 Via Tech Inc Method and system for deferred command issuing in a computer system
US7698579B2 (en) 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
US20090079746A1 (en) 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
EP2243080B1 (en) * 2007-12-13 2016-09-21 Advanced Micro Devices, Inc. Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods
US8022956B2 (en) * 2007-12-13 2011-09-20 Ati Technologies Ulc Settings control in devices comprising at least two graphics processors
KR100969322B1 (ko) 2008-01-10 2010-07-09 엘지전자 주식회사 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8266398B2 (en) * 2008-05-22 2012-09-11 Oracle America, Inc. Method and apparatus for preserving memory contents during a power outage
US20100211958A1 (en) * 2009-02-17 2010-08-19 Sun Microsystems, Inc. Automated resource load balancing in a computing system

Also Published As

Publication number Publication date
WO2011031732A1 (en) 2011-03-17
EP2476037B1 (en) 2016-10-26
KR20120062891A (ko) 2012-06-14
US20110057936A1 (en) 2011-03-10
JP2013504810A (ja) 2013-02-07
KR101633030B1 (ko) 2016-07-01
CN102597909B (zh) 2016-08-03
IN2012DN02815A (ja) 2015-07-24
US8305380B2 (en) 2012-11-06
CN102597909A (zh) 2012-07-18
EP2476037A1 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
JP5416842B2 (ja) アクティブなプロセッサの数を変更することを容易にする資源管理
JP5661774B2 (ja) デバイスを無効にするための方法及び装置
US8839012B2 (en) Power management in multi-GPU systems
US8689017B2 (en) Server power manager and method for dynamically managing server power consumption
US8233000B1 (en) System and method for switching between graphical processing units
US7730336B2 (en) Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7698579B2 (en) Multiplexed graphics architecture for graphics power management
US9865233B2 (en) Hybrid graphics display power management
JP4175838B2 (ja) 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法
US8766919B1 (en) Fast awake from low power mode
US8259119B1 (en) System and method for switching between graphical processing units
JP2012048243A (ja) 画像形成装置、SoCユニット、及び画像形成装置の駆動方法
EP0765499A4 (en) DYNAMIC MANAGEMENT OF PROCESSOR POWER AND PERFORMANCE IN A COMPUTER SYSTEM
JP2011509446A (ja) 複数のグラフィックサブシステムおよび低電力消費モードを有するコンピューティングデバイス用ドライバアーキテクチャ、ソフトウェアおよび方法
TW201435571A (zh) 資料處理裝置、顯示控制裝置、半導體晶片、顯示裝置之控制方法、及電腦可讀取媒體
JP2012150815A (ja) 複数の回路における性能パラメータの整合
JP2009289193A (ja) 情報処理装置
CN105426209B (zh) 一种移动终端的开机启动方法与装置
JP2006351013A (ja) 電子装置において保存/リストア手順を行なうための方法及びシステム
US20120240125A1 (en) System Resource Management In An Electronic Device
JP2011013775A (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
EP2503430A1 (en) System resource management in an electronic device
JP2013030178A (ja) 通信装置及びその制御方法、並びに、コンピュータプログラム
JPH03292527A (ja) 演算装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130909

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131115

R150 Certificate of patent or registration of utility model

Ref document number: 5416842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250