JP2013504810A - アクティブなプロセッサの数を変更することを容易にする資源管理 - Google Patents
アクティブなプロセッサの数を変更することを容易にする資源管理 Download PDFInfo
- Publication number
- JP2013504810A JP2013504810A JP2012528875A JP2012528875A JP2013504810A JP 2013504810 A JP2013504810 A JP 2013504810A JP 2012528875 A JP2012528875 A JP 2012528875A JP 2012528875 A JP2012528875 A JP 2012528875A JP 2013504810 A JP2013504810 A JP 2013504810A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- state
- memory
- transition
- gpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 133
- 230000007704 transition Effects 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000003362 replicative effect Effects 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000008901 benefit Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 208000003580 polydactyly Diseases 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Image Processing (AREA)
- Hardware Redundancy (AREA)
Abstract
資源を管理する方法が提供される。方法は、近々の移行に応答するプロセッサに関連する資源を識別することと、識別された資源をGPUに関連するメモリから又はGPUに関連するメモリへ複製することと、を含む。
【選択図】図2
Description
特定の機能の実装及びそれらの関係性を示す機能構築ブロックを補助として、本発明が上述のように説明されてきた。これらの機能構築ブロックの境界は、説明の便宜上ここでは適宜画定されてきた。特定の機能及びそれらの関係性が適切に実施される限りにおいて、代替的な境界が画定され得る。
Claims (20)
- プロセッサ内の資源を管理する方法であって、
近々の移行に応答する前記プロセッサに関連する資源を識別することと、
(i)前記識別された資源を前記プロセッサに関連するメモリから複製することと(ii)前記識別された資源を前記プロセッサに関連する前記メモリへ複製することとを含むグループから少なくとも1つを行うことと、を備える方法。 - 前記近々の移行は第1の状態から第2の状態への移行であり、前記第1の状態は電力供給状態であり、前記第2の状態は副動作電力状態であり、前記プロセッサは第1のプロセッサであり、複製することは、前記識別された資源を前記第1のプロセッサに関連する前記メモリから第2のプロセッサに関連するメモリへ複製することを備える請求項1の方法。
- 前記第1のプロセッサが前記副動作電力状態にある間に前記第2のプロセッサが電力供給状態にある予定であることを決定すること、を更に備える請求項2の方法。
- 前記第1のプロセッサはスレーブGPUであり、前記第2のプロセッサはマスターGPUである請求項2の方法。
- 前記近々の移行は第1の状態から第2の状態への移行であり、前記第1の状態は副動作電力状態であり、前記第2の状態は電力供給状態であり、前記プロセッサは第1のプロセッサであり、複製することは、前記識別された資源を前記第1のプロセッサに関連する前記メモリへ第2のプロセッサに関連するメモリから複製することを備える請求項1の方法。
- 前記第1のプロセッサはスレーブGPUであり、前記第2のプロセッサはマスターGPUである請求項5の方法。
- 前記メモリは第1のメモリであり、
識別することは、第2のメモリにアクセスして前記第1のメモリのコンテンツを決定することを備える請求項1の方法。 - 前記近々の移行は第1の状態から第2の状態への移行であり、前記メモリは第1のメモリであり、前記プロセッサは第1のプロセッサであり、前記第1のプロセッサは第2のプロセッサに結合され、前記第2のプロセッサは第2のメモリに関連し、前記第1の状態は電力供給状態であり、前記第2の状態は副動作電力状態であり、
識別することは、第3のメモリ内に記憶されるルックアップテーブルにアクセスして、前記第1のメモリ内に記憶され且つ前記第2のメモリ内に記憶されていないものとして前記資源を識別する請求項1の方法。 - 検出されたシステムイベントに基づき前記近々の移行を識別すること、を更に備える請求項1の方法。
- 前記近々の移行は第1の状態から第2の状態への移行であり、前記第1の状態又は前記第2の状態は、前記メモリの少なくとも一部分に対するメモリリフレッシュが無効にされている状態である請求項1の方法。
- プロセッサと、前記プロセッサと通信するメモリと、を備える電力管理のためのシステムであって、
前記メモリは複数の処理命令を記憶するためのものであり、
前記複数の命令は、前記プロセッサに、
近々の移行に応答するプロセッサに関連する資源を識別することと、
(i)前記識別された資源を前記プロセッサに関連するメモリから複製することと(ii)前記識別された資源を前記プロセッサに関連する前記メモリへ複製することとを含むグループから少なくとも1つを行うことと、を指示するためのものであるシステム。 - 前記近々の移行は第1の状態から第2の状態への移行であり、前記第1の状態は電力供給状態であり、前記第2の状態は副動作電力状態であり、前記プロセッサは第1のプロセッサであり、
前記プロセッサは前記識別された資源を前記第1のプロセッサに関連する前記メモリから第2のプロセッサに関連するメモリへ複製する請求項11のシステム。 - 前記プロセッサは前記第1のプロセッサが前記副動作電力状態にある間に前記第2のプロセッサが電力供給状態にある予定であることを決定する請求項12のシステム。
- 前記第1のプロセッサはスレーブGPUであり、前記第2のプロセッサはマスターGPUである請求項12のシステム。
- 前記近々の移行は第1の状態から第2の状態への移行であり、前記第1の状態は副動作電力状態であり、前記第2の状態は電力供給状態であり、前記プロセッサは第1のプロセッサであり、前記プロセッサは前記識別された資源を前記第1のプロセッサに関連する前記メモリへ第2のプロセッサに関連するメモリから複製する請求項11のシステム。
- 前記メモリは第1のメモリであり、
前記プロセッサは第2のメモリにアクセスして前記第1のメモリのコンテンツを決定する請求項11のシステム。 - 前記近々の移行は第1の状態から第2の状態への移行であり、前記メモリは第1のメモリであり、前記プロセッサは第1のプロセッサであり、前記第1のプロセッサは第2のプロセッサに結合され、前記第2のプロセッサは第2のメモリに関連し、前記第1の状態は完全な電力供給状態であり、前記第2の状態は副動作電力状態であり、
前記プロセッサは、第3のメモリ内に記憶されるルックアップテーブルにアクセスして、前記第1のメモリ内に記憶され且つ前記第2のメモリ内に記憶されていないものとして前記資源を識別する請求項11のシステム。 - 資源を管理する方法を行うために1つ以上のプロセッサによる実行のための1つ以上の命令の1つ以上のシーケンスを伝えるコンピュータ可読媒体であって、前記命令は、前記1つ以上のプロセッサによって実行されるときに、前記1つ以上のプロセッサに、
近々の移行に応答する前記プロセッサに関連する資源を識別することと、
(i)前記識別された資源を前記プロセッサに関連するメモリから複製することと(ii)前記識別された資源を前記プロセッサに関連する前記メモリへ複製することとを含むグループから少なくとも1つを行うことと、をさせるコンピュータ可読媒体。 - 前記第1のプロセッサはスレーブGPUであり、前記第2のプロセッサはマスターGPUである請求項18のコンピュータ可読媒体。
- 検出されたシステムイベントに基づき前記近々の移行を識別すること、を更に備える請求項18のコンピュータ可読媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24087209P | 2009-09-09 | 2009-09-09 | |
US61/240,872 | 2009-09-09 | ||
US12/695,863 | 2010-01-28 | ||
US12/695,863 US8305380B2 (en) | 2009-09-09 | 2010-01-28 | Managing resources to facilitate altering the number of active processors |
PCT/US2010/048093 WO2011031732A1 (en) | 2009-09-09 | 2010-09-08 | Managing resources to facilitate altering the number of active processors |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013504810A true JP2013504810A (ja) | 2013-02-07 |
JP2013504810A5 JP2013504810A5 (ja) | 2013-10-31 |
JP5416842B2 JP5416842B2 (ja) | 2014-02-12 |
Family
ID=43647397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012528875A Active JP5416842B2 (ja) | 2009-09-09 | 2010-09-08 | アクティブなプロセッサの数を変更することを容易にする資源管理 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8305380B2 (ja) |
EP (1) | EP2476037B1 (ja) |
JP (1) | JP5416842B2 (ja) |
KR (1) | KR101633030B1 (ja) |
CN (1) | CN102597909B (ja) |
IN (1) | IN2012DN02815A (ja) |
WO (1) | WO2011031732A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9124535B2 (en) | 2009-07-17 | 2015-09-01 | Honeywell International Inc. | System for using attributes to deploy demand response resources |
US9137050B2 (en) * | 2009-07-17 | 2015-09-15 | Honeywell International Inc. | Demand response system incorporating a graphical processing unit |
US8782190B2 (en) | 2009-07-17 | 2014-07-15 | Honeywell International, Inc. | Demand response management system |
US9818073B2 (en) | 2009-07-17 | 2017-11-14 | Honeywell International Inc. | Demand response management system |
WO2012045191A1 (en) * | 2010-10-05 | 2012-04-12 | Intel Corporation | System and method for multiple native software applications user interface composition |
US9153001B2 (en) | 2011-01-28 | 2015-10-06 | Honeywell International Inc. | Approach for managing distribution of automated demand response events in a multi-site enterprise |
US8924752B1 (en) | 2011-04-20 | 2014-12-30 | Apple Inc. | Power management for a graphics processing unit or other circuit |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US10095295B2 (en) | 2011-12-14 | 2018-10-09 | Advanced Micro Devices, Inc. | Method and apparatus for power management of a graphics processing core in a virtual environment |
US8892919B2 (en) | 2011-12-14 | 2014-11-18 | Ati Technologies Ulc | Method and apparatus for power management of a processor in a virtual environment |
TWI449921B (zh) * | 2011-12-21 | 2014-08-21 | Acer Inc | 調整電能消耗的裝置及其方法 |
US9390461B1 (en) * | 2012-05-08 | 2016-07-12 | Apple Inc. | Graphics hardware mode controls |
US20140081704A1 (en) | 2012-09-15 | 2014-03-20 | Honeywell International Inc. | Decision support system based on energy markets |
CN103793038B (zh) * | 2012-10-29 | 2016-06-01 | 英业达科技有限公司 | 电子装置与电源控制方法 |
US9389850B2 (en) | 2012-11-29 | 2016-07-12 | Honeywell International Inc. | System and approach to manage versioning of field devices in a multi-site enterprise |
US9691076B2 (en) | 2013-07-11 | 2017-06-27 | Honeywell International Inc. | Demand response system having a participation predictor |
US10346931B2 (en) | 2013-07-11 | 2019-07-09 | Honeywell International Inc. | Arrangement for communicating demand response resource incentives |
US9989937B2 (en) | 2013-07-11 | 2018-06-05 | Honeywell International Inc. | Predicting responses of resources to demand response signals and having comfortable demand responses |
US20150091912A1 (en) * | 2013-09-27 | 2015-04-02 | Nvidia Corporation | Independent memory heaps for scalable link interface technology |
US9665078B2 (en) | 2014-03-25 | 2017-05-30 | Honeywell International Inc. | System for propagating messages for purposes of demand response |
US10776895B2 (en) * | 2017-02-10 | 2020-09-15 | Apple Inc. | GPU power and performance management |
US10541556B2 (en) | 2017-04-27 | 2020-01-21 | Honeywell International Inc. | System and approach to integrate and manage diverse demand response specifications for multi-site enterprises |
US11157064B2 (en) | 2017-09-28 | 2021-10-26 | Intel Corporation | Techniques to dynamically enable and disable accelerator devices in compute environments |
CN114123457A (zh) * | 2021-12-01 | 2022-03-01 | 新华三信息技术有限公司 | 一种供电方法、装置及设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11202988A (ja) * | 1998-01-13 | 1999-07-30 | Hitachi Ltd | システム消費電力制御方法 |
JP2006048652A (ja) * | 2004-07-01 | 2006-02-16 | Matsushita Electric Ind Co Ltd | マルチプロセッサ制御装置、その制御方法及び集積回路 |
US20080034238A1 (en) * | 2006-08-03 | 2008-02-07 | Hendry Ian C | Multiplexed graphics architecture for graphics power management |
WO2009038902A1 (en) * | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
WO2009076671A2 (en) * | 2007-12-13 | 2009-06-18 | Advanced Micro Devices, Inc. | Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods |
WO2009073980A1 (en) * | 2007-12-13 | 2009-06-18 | Ati Technologies Ulc | Settings control in devices comprising at least two graphics processors |
US20090179903A1 (en) * | 2008-01-10 | 2009-07-16 | Jin-Suk Lee | Data processing unit with multi-graphic controller and method for processing data using the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015919B1 (en) * | 2002-01-08 | 2006-03-21 | Apple Computer, Inc. | Virtualization of graphics resources |
US7051163B2 (en) * | 2002-10-03 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Directory structure permitting efficient write-backs in a shared memory computer system |
US7093147B2 (en) * | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US7019752B1 (en) * | 2003-06-04 | 2006-03-28 | Apple Computer, Inc. | Method and apparatus for frame buffer management |
US7730336B2 (en) | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
TWI322354B (en) * | 2005-10-18 | 2010-03-21 | Via Tech Inc | Method and system for deferred command issuing in a computer system |
US8199155B2 (en) * | 2006-11-22 | 2012-06-12 | Nvidia Corporation | System, method, and computer program product for saving power in a multi-graphics processor environment |
US8615647B2 (en) * | 2008-02-29 | 2013-12-24 | Intel Corporation | Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state |
US8266398B2 (en) * | 2008-05-22 | 2012-09-11 | Oracle America, Inc. | Method and apparatus for preserving memory contents during a power outage |
US20100211958A1 (en) * | 2009-02-17 | 2010-08-19 | Sun Microsystems, Inc. | Automated resource load balancing in a computing system |
-
2010
- 2010-01-28 US US12/695,863 patent/US8305380B2/en active Active
- 2010-09-08 CN CN201080050596.6A patent/CN102597909B/zh active Active
- 2010-09-08 KR KR1020127009175A patent/KR101633030B1/ko active IP Right Grant
- 2010-09-08 EP EP10754629.3A patent/EP2476037B1/en active Active
- 2010-09-08 JP JP2012528875A patent/JP5416842B2/ja active Active
- 2010-09-08 WO PCT/US2010/048093 patent/WO2011031732A1/en active Application Filing
- 2010-09-08 IN IN2815DEN2012 patent/IN2012DN02815A/en unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11202988A (ja) * | 1998-01-13 | 1999-07-30 | Hitachi Ltd | システム消費電力制御方法 |
JP2006048652A (ja) * | 2004-07-01 | 2006-02-16 | Matsushita Electric Ind Co Ltd | マルチプロセッサ制御装置、その制御方法及び集積回路 |
US20080034238A1 (en) * | 2006-08-03 | 2008-02-07 | Hendry Ian C | Multiplexed graphics architecture for graphics power management |
WO2009038902A1 (en) * | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
WO2009076671A2 (en) * | 2007-12-13 | 2009-06-18 | Advanced Micro Devices, Inc. | Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods |
WO2009073980A1 (en) * | 2007-12-13 | 2009-06-18 | Ati Technologies Ulc | Settings control in devices comprising at least two graphics processors |
US20090179903A1 (en) * | 2008-01-10 | 2009-07-16 | Jin-Suk Lee | Data processing unit with multi-graphic controller and method for processing data using the same |
Also Published As
Publication number | Publication date |
---|---|
WO2011031732A1 (en) | 2011-03-17 |
KR101633030B1 (ko) | 2016-07-01 |
KR20120062891A (ko) | 2012-06-14 |
US8305380B2 (en) | 2012-11-06 |
EP2476037B1 (en) | 2016-10-26 |
CN102597909A (zh) | 2012-07-18 |
EP2476037A1 (en) | 2012-07-18 |
JP5416842B2 (ja) | 2014-02-12 |
CN102597909B (zh) | 2016-08-03 |
US20110057936A1 (en) | 2011-03-10 |
IN2012DN02815A (ja) | 2015-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5416842B2 (ja) | アクティブなプロセッサの数を変更することを容易にする資源管理 | |
JP5661774B2 (ja) | デバイスを無効にするための方法及び装置 | |
US8839012B2 (en) | Power management in multi-GPU systems | |
US8689017B2 (en) | Server power manager and method for dynamically managing server power consumption | |
US8233000B1 (en) | System and method for switching between graphical processing units | |
US8868945B2 (en) | Device having multiple graphics subsystems and reduced power consumption mode, software and methods | |
JP5427187B2 (ja) | 複数のグラフィックサブシステムおよび低電力消費モードを有するコンピューティングデバイス用ドライバアーキテクチャ、ソフトウェアおよび方法 | |
JP5254194B2 (ja) | ハイブリッド・グラフィック・ディスプレイ電力管理 | |
US8766919B1 (en) | Fast awake from low power mode | |
JP4175838B2 (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
US8259119B1 (en) | System and method for switching between graphical processing units | |
US20080100636A1 (en) | Systems and Methods for Low-Power Computer Operation | |
EP0765499A4 (en) | DYNAMIC MANAGEMENT OF PROCESSOR POWER AND PERFORMANCE IN A COMPUTER SYSTEM | |
JP2002543486A (ja) | 集積デバイスを低電力状態からパワーアップする方法および装置 | |
TW201435571A (zh) | 資料處理裝置、顯示控制裝置、半導體晶片、顯示裝置之控制方法、及電腦可讀取媒體 | |
JP2012048243A (ja) | 画像形成装置、SoCユニット、及び画像形成装置の駆動方法 | |
JP2012150815A (ja) | 複数の回路における性能パラメータの整合 | |
JP2009289193A (ja) | 情報処理装置 | |
KR100714677B1 (ko) | 운영 시스템 전환을 수행하는 컴퓨터 시스템 및 전환 방법 | |
CN105426209B (zh) | 一种移动终端的开机启动方法与装置 | |
US20120240125A1 (en) | System Resource Management In An Electronic Device | |
CA2771749A1 (en) | System resource management in an electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130909 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5416842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |