CN102597909A - 管理资源以促进现用处理器的数量的改变 - Google Patents

管理资源以促进现用处理器的数量的改变 Download PDF

Info

Publication number
CN102597909A
CN102597909A CN2010800505966A CN201080050596A CN102597909A CN 102597909 A CN102597909 A CN 102597909A CN 2010800505966 A CN2010800505966 A CN 2010800505966A CN 201080050596 A CN201080050596 A CN 201080050596A CN 102597909 A CN102597909 A CN 102597909A
Authority
CN
China
Prior art keywords
processor
state
gpu
storer
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800505966A
Other languages
English (en)
Other versions
CN102597909B (zh
Inventor
D·戈特沃特
O·霍多尔科夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of CN102597909A publication Critical patent/CN102597909A/zh
Application granted granted Critical
Publication of CN102597909B publication Critical patent/CN102597909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Image Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种管理资源的方法。该方法包括回应于即将发生的过渡而识别与处理器关联的资源，并从与GPU关联的存储器复制已识别的资源或复制已识别的资源到与GPU关联的存储器。

Description

管理资源以促进现用处理器的数量的改变
技术领域
本发明一般涉及图形处理，尤其涉及多处理器环境的管理方面。
背景技术
一些计算机系统具有多个处理器，诸如，例如，多个协处理器，像是在图形处理系统中可见者，其可包括多个图形处理单元（GPU）（其可体现在多个板子、ASIC、或多个核心中），而得以透过图形任务的平行处理获得性能增益。例如，图形敏感应用可能在需要或可受益于使用多个GPU所提供的额外的处理能力下运行。然而，其它应用则不受益于这种增加的处理能力。当运行这些应用时，可能不使用一个或多个GPU。
在一些操作系统中，可通过关闭未使用的GPU来节省电力。当关闭GPU时，存储在与那些GPU关联的存储器上的资源可能会丧失或变成过时。因此，未使用的GPU可能必须保持上电，使存储在其关联存储器上的资源可维持被系统的其它GPU存取。保持未使用的GPU会造成系统使用更多电力且，在移动系统的情况中，造成较短的电池寿命。
于是，需要当关闭未使用的处理器（诸如，例如，未使用的GPU）时允许保存资源的方法和系统。
发明内容
在此所述的实施例有关于管理存储在存储器中的资源，而得以改变多处理器环境中的处理器（如GPU）的状态来节省电力。例如，可在第一处理器和关联的存储器过渡(transition)到次操作状态(sub-operational state)前，透过复制资源到与第二处理器（如主处理器(master processor)）关联的存储器来保存第一处理器的资源（如从处理器(slave processor)）。
在一实施例中，一种管理资源的方法包括回应于即将发生的过渡而识别与处理器关联的资源，并从与GPU关联的存储器复制已识别的资源或复制已识别的资源到与GPU关联的存储器。
在另一实施例中，一种管理电力的系统包括处理器和与处理器通信的存储器。存储器存储多个处理指令，用于指导(direct)处理器来回应于即将发生的过渡而识别与处理器关联的资源，并从与处理器关联的存储器复制已识别的资源或复制已识别的资源到与处理器关联的存储器。
在另一实施例中，提供一种载有一个或多个序列的一个或多个指令的计算机可读取媒体，由一个或多个处理器执行指令以执行管理资源的方法，当由一个或多个处理器执行指令时，令一个或多个处理器：回应于即将发生的过渡而识别与处理器关联的资源；和执行来自包括（i）从与处理器关联的存储器复制已识别资源和（ii）复制已识别资源到与处理器关联的存储器的群组的至少之一。
于下参照附图详细叙述本发明的额外特征和优点，还有本发明的各种实施例的结构和操作。
附图说明
在此将附图并入并形成说明书的一部分，阐明本发明并且，连同说明，进一步用来解释本发明的原理并使本领域技术人员得以制造并使用本发明。
图1显示习知图形计算环境的方框图；
图2显示根据本发明的一实施例的图形计算环境的方框图；
图3-图6是根据本发明的实施例的图2中所示的计算环境的简化图；
图7是阐明根据本发明的一实施例的配置管理器的一种示范操作的状态图；以及
图8是根据本发明的一实施例的管理多图形处理单元系统中的资源的一种示范方法的流程图。
将参照附图来叙述本发明。一般来说，组件首次出现于其中的图通常是通过相应参考号码中的最左边的数字来加以表示。
[图中标记说明]
1-7 资源
100 计算环境
102 中央处理单元
104 存储器
106 主图形处理单元
108 第一从GPU
110 第二从GPU
112-116 存储器
118 显示器
120 驱动器
122 主特定驱动器
124 从特定驱动器
126 从特定驱动器
200 计算环境
202 中央处理单元
204 存储器
206 从GPU
208 主GPU
210-212 存储器
214 显示器
216 配置管理器模块
218 驱动器
220 电力管理器模块
224 资源管理器模块
226 从特定模块
228 主特定模块
700 状态图
702 初始决定
704-710 状态。
具体实施方式
应可理解到详细说明段落，且非发明内容和摘要段落，意图用来解释权利要求。发明内容和摘要段落可提出本发明人所设想的一个或多个但非全部的本发明的示范实施例，且因此，并不意图以任何方式限制本发明和所附的权利要求。
具体实施例的前述说明将完整显露本发明的一般性质，而使他人可通过应用本领域的技术轻易修改和/或适应各种应用，这种具体实施例，在无过度试验下，不背离本发明的一般概念。因此，依据在此呈现的教示和引导，这种适应和修改意图是在所揭露的实施例的等同者的意义和范围内。应了解到在此的用语或术语是为了说明而非限制，将由本领域技术人员有鉴于教示和引导下解释本说明书的这种用语或术语。
本发明的广度和范围不应被上述示范实施例所限制，而仅应根据权利要求和其等同者而界定。
图1显示计算环境100，其包括中央处理单元（CPU）102、存储器104、主图形处理单元（GPU）106、第一和第二从GPU 108和110、存储器112-116、和显示器118。
驱动器120是运行在CPU 102上的程序。驱动器120包括处置主GPU 106特定的操作的主特定驱动器122，和分别处置第一和第二从GPU 108和110特定的操作的从特定驱动器124和126。在一实施例中，驱动器120控制GPU 106-110的操作。例如，驱动器120可分配图形任务给GPU 106-110的每一个GPU。
依据在此说明的本领域技术人员将了解到，GPU 106-110可用来执行各种的图形任务，诸如显现或驱动显示器。如图1中所示，计算环境100具有两种的GPU，主GPU和从GPU。在一实施例中，主GPU是驱动显示器的GPU而从GPU是不驱动显示器的GPU。例如，如图1中所示，主GPU 106驱动显示器118。显示器118可以是各种不同类型的显示器，诸如监视器或其它屏幕。在替代实施例中，主GPU 106可透过诸如复用器的一个或多个组件（未显示在图1中）来驱动显示器118。
在另一个实施例中，从GPU可用来驱动显示器。在这种实施例中，主GPU可以是具有最多处理能力的最高耗电量的GPU。
GPU 106、108、和110分别耦合到关联的存储器112、114、和116。如图1中所示，存储器112-116的每一个存储器存储资源。例如，存储器112存储一些资源1、2、3、4、和6。类似地，存储器114和116分别存储资源1、2、3、4、和5与资源1、2、3、4、和7。因此，存储器112-116存储存储在所有存储器中的资源，例如资源1、2、3、和4，并且存储仅在那个特定存储器上可得的其它资源，例如资源5、6、和7。在一实施例中，资源1-7的一个或多个包括由GPU 106-110的一个别的GPU所显现的表面或由GPU所产生的其它类型的数据。在另一实施例中，资源1-7的一个或多个包括由CPU 102所产生的表面或其它数据。
让所有GPU 106-110平行完成处理任务提供增进的性能。然而，在其它情形中，透过使多个GPU现用(active)所提供的增进性能会需要太多电力使用或并非所需。例如，当系统是由例如电池的DC电力供电时，电力节省比图形性能可能更重要，且可能希望关闭至从GPU 108和/或从GPU 110的电力。在另一例子中，CPU 102可能不运行受益于或需要全部GPU 106-110都是现用的任何应用，例如，图形敏感游戏。在这一种例子中，从GPU 108和110的一个或多个可以是非现用，也就是，不处理任何图形任务。如图1中所示，无法关闭或禁用从GPU 108和110，因为其相关存储器存储没有在其它地方存储的资源。因此，GPU 108和110可能必须继续保持有电，即使它们是非现用且/或当由有限电源（如DC电力）供电给系统时。
于在此所述的实施例中，提供管理资源以允许一个或多个GPU从有电状态切换到次操作电力状态的方法和系统。例如，在此所述的方法和系统允许把将过渡到次操作电力状态的从GPU特定的资源复制到与将维持有电状态的另一个（例如主）GPU关联的存储器，使得资源将不会丧失。此外，可当GPU返回到有电状态时将在从属器在次操作电力状态中时所丧失或已变成过时的资源提供回到从GPU。
在一实施例中，处理器（例如，GPU）处于有电状态是当供应电力而使得与处理器关联的存储器中的资源不会丧失并保持最新的状态。例如，有电状态可以是GPU的所有电路块完全有电且正常刷新(refresh)存储器且启用对存储器的内容的存取。
在次操作电力状态中，存储在与处理器关联的存储器中的至少一些资源会丧失或变成过时。例如，GPU可使其的设定切换到次操作水平。例如，可实质减少GPU的操作频率，可将GPU的操作电压设定成刚好够高来维持减少的操作频率，可完全关闭诸如锁相回路（PLL）和输入/输出（I/O）垫的电路块。类似地，在次操作电力状态中，存储器可使其的设定切换到次操作水平。例如，可禁用存储器存取且存储器可切换到自刷新模式。在另一实施例中，在次操作电力状态中的GPU或存储器可完全关闭。
图2显示根据本发明的一实施例的计算环境200。计算环境200包括CPU 202、存储器204、从GPU 206、主GPU 208、存储器210和212、和显示器214。如本领域普通技术人员将了解到，GPU 206和208可形成其它装置的部分，诸如单一（或多个）CPU的部分、单一装置（例如，具有多个GPU核心的ASIC）的部分、不同装置（诸如，例如，北桥）的部分、或上述的组合。
为了简明，计算环境200仅显示有单一从GPU 206和单一主GPU208。依据在此的说明本领域技术人员将可理解到，在此所述的实施例也可应用至包括超过一个的主GPU或从GPU的系统。GPU 206和208可用来执行各种图形任务，诸如显现和驱动显示器。主GPU 208耦合到显示器214。在一实施例中，显示器214实质上和参照图1所述的显示器118类似。
GPU 206和208分别耦合到关联的存储器210和212。如图2中所示，存储器210和212两者都存储资源1、2、3、和4，而仅存储器210存储资源5。
CPU 202具有配置管理器模块216和驱动器218运行在其上。在一实施例中，CPU 202耦合到存储器，例如存储器204，或未显示在图2中的其它存储器，其存储指导CPU 202运行配置管理器216和/或驱动器218的指令。配置管理器216接收关于系统事件的信息并判定GPU206和208的配置。尤其，配置管理器依据系统事件分配图形责任(responsibility)给GPU 206和208的每一个GPU。系统事件可包括，例如，从例如墙插座电力的AC电力切换到例如电池电力的DC电力。在这种实施例中，GPU 206和208的一GPU可切换到次操作电力状态以省电。在另一实施例中，GPU 206是高性能GPU且GPU 208是相对较低性能且也比GPU 206使用较少电力的GPU。在这种实施例中，当电源从AC电力切换到DC电力时，高性能GPU 206可切换到次操作电力状态且相对较低性能GPU 208可切换至有电状态。当电源从DC电力切换至AC电力时，高性能GPU 206可从次操作电力状态切换到有电状态且对较低性能GPU 208可切换到有电状态。
其它系统事件可包括需要或受益于额外图形处理能力的应用的开始或停止。将参照图3-图7进一步叙述配置管理器216的操作。
驱动器218控制GPU 206和208的操作。驱动器218包括电力管理器模块220、资源管理器模块224、从特定模块226、和主特定模块228。电力管理器模块220接收由配置管理器216所判定的GPU配置并判定GPU 206和208的每一个GPU的电力状态。例如，电力管理器模块220可依据由配置管理器216分配给从GPU 206的责任来判定从GPU 206将过渡到次操作电力状态或有电状态－这可称为即将到来或即将发生的过渡。资源管理器模块224管理存储器210和212的资源，使得当GPU过渡到次操作电力状态时不会丧失资源。即将发生或即将到来的过渡可以是从例如应用或使用者输入接收到的指示的结果。
在一实施例中，资源管理器模块224存取存储器204以识别必须从一存储器复制到另一存储器的资源。例如，资源管理器模块224可存取存储在存储器204中的查找表(lookup table)以识别存储在一存储器而不在另一存储器中的资源。这种查找表可实现成链表(linked list)、阵列、或本领域技术人员依据在此说明将会知道的其它数据结构。如图2中所示，可通过与保持那个资源关联的存储器关联的GPU索引存储在存储器204中的查找表。在其它实施例中，可以其它方式索引查找表，诸如依据资源。从特定模块226和主特定模块228分别相应于从GPU 206和主GPU 208。在一实施例中，从特定模块226和主特定模块228促进CPU 202与GPU 206和208之间的互动。将参照图3-图6进一步叙述关于回应于系统事件而管理资源的计算环境200的操作。
图3显示当从GPU 206和主GPU 208皆在有电状态中时计算环境200的简化图。如图3中所示，存储器210（与从GPU 206关联）存储并未存储在存储器212（与主GPU 208关联）中的资源5。
图4显示在配置管理器216判定已发生系统事件且所有图形责任将分配至主GPU 208之后的系统200的简化图。例如，配置216可能接收到信息，其指示电源已经切换到仅可提供电力一段有限的时间的例如电池的DC电力，使得电力使用变成比图形处理性能更重要的考量。
运行在CPU 202上的电力管理器模块220接收由配置216判定的GPU配置，并判定从GPU 206和主GPU 208的电力状态。例如，电力管理器模块220判定从GPU 206和其关联的存储器210将切换到次操作电力状态且主GPU 208将维持在有电状态中。资源管理器模块224接收GPU 206和208的已判定电力状态，并判定存储器210是否存储着需保存的资源。例如，在接收到从GPU 206和其关联的存储器210将切换到次操作电力状态的信息后，资源管理器模块224存取存储器204，且尤其是存储器204中所存储的查找表，并识别资源5是存储在存储器210上而不在存储器212中。资源管理器模块224接着指导从GPU 206和主GPU 208从存储器210复制资源5到存储器212。
图5显示在从GPU 206和存储器210已经切换到次操作电力状态后的系统200的简化图。如图5中所示，存储器210的内容已经丧失（因为电力实质上不供应给存储器的那些部分）或已经不再是最新（因为在从GPU 206是在次操作电力状态中的同时，存储器已切换到自刷新模式且透过图形处理作更新）。
如图5中所示，存储器212存储资源5。在状态过渡前通过复制资源5到存储器212，保存资源5。主GPU 208可继续从CPU 202接收图形任务并且如正常般更新存储在存储器212中的资源（包括资源5）。在一实施例中，更新存储在存储器204中的查找表以反映存储器206不再存储任何最新的数据资源。在又一实施例中，也更新查找表以反映存储器212的内容中的任何改变，例如，对现有资源的更新或额外资源的存在。
图6显示当从GPU 206和其关联的存储器210返回到有电状态时系统200的简化图。例如，配置管理器216可接收信息，其指示电源已切换至AC电力，例如墙壁插座电力，其本质上无限时间提供电力，使得图形性能变成比电力使用更重要的考量。作为回应，配置管理器216允许图形责任被分配到从GPU 206和主GPU 208两者。电力管理器模块220接收已判定的配置并判定从GPU 206和主GPU 208和其个别关联的存储器的电力状态。
具体来说，电力管理器模块220判定GPU 206和208与存储器210和212将在有电状态中。在接收到指示从GPU 206和存储器210将返回到有电状态的信息后，资源管理器模块224存取存储在存储器204中的查找表（其已经更新来显示存储器210不包括任何最新的资源）以判定存储器210上的哪些资源应该被复制到存储器210。资源管理器模块224接着指导主GPU 208和从GPU 206以复制资源1-5到存储器210。因此，计算环境200返回到图3中所示并于上所述的状态。GPU206和208可继续正常处理图形任务，即如同从GPU 206和存储器210并未过渡到次操作电力状态。
图7显示根据本发明的一实施例的状态图700。状态图700阐明配置管理器216回应于电源改变和受益于或需要增加的图形性能的应用（如3D图形游戏）的开始或停止的操作。状态图700的每一个状态相应于不同的GPU配置，即至系统中的GPU的图形处理责任的不同分配。依据分配责任，电力管理器模块220判定系统中的每一个GPU的电力状态。
如图7中所示，状态图700包括初始决定702和状态704-710。当初始化系统时，配置管理器216做出初始决定702以判定电源是否是AC电力或DC电力。若在初始决定步骤702中，判定AC电源正供电给系统，配置管理器216进入状态704。在状态704中，使用单一或多个GPU配置。例如，若系统是包括在桌面系统中，系统可立即进入多GPU状态。或者，若系统是包括在移动系统中（如膝上型），系统一开始可进入单一GPU状态。系统的其它GPU则在次操作电力状态中。在这两情况任一情况中，因为尚未开始图形应用，此配置中的GPU一开始可以是闲置。
如图7中所示，一旦图形应用开始，配置管理器216造成到状态706的过渡。状态706实质上与状态704类似，除了在多GPU配置中的GPU是现用，即处理图形任务。在其中状态704包括单一闲置GPU的实施例中，系统可判定应用是否受益于或需要多个GPU。在这种情况中，状态706包括让多个GPU现用。否则。单一GPU将用来处理图形任务。
若在初始决定步骤702中配置管理器216判定DC电源供电给系统，配置管理器216指导系统进入状态708。在状态708中，仅提供单一GPU来处置图形处理任务。例如，仅主GPU可提供来处置图形处理任务。电力管理器模块220接收已判定的责任（即仅主GPU可供处置图形处理任务）并判定主GPU 208是唯一在有电状态中的GPU且从GPU是在次操作电力状态中。在一实施例中，状态708可实质上与状态704类似，除了主GPU 208因为DC电力模式可以是在减少的电力状态中。在状态708中，主GPU 208可以是闲置，因为没有图形处理应用有开始。一旦图形处理应用开始，配置管理器216造成至状态710的过渡，其中主GPU是现用。
因此，图形应用开始或停止会造成从状态704和708分别过渡到状态706和710。从DC到AC电力的过渡，或相反，会分别造成状态704和706，与状态708和710之间的过渡。虽已参照包括电源切换和图形处理应用的开始和停止的系统事件来叙述状态图700，本领域技术人员依据在此的说明将可认知到配置管理器216可依据其它系统事件来造成状态过渡，例如电池电力的水平达到特定水平、使用者输入、等等。
图8是根据本发明的管理多GPU系统中的资源的示范方法800的流程图。本领域技术人员依据下列讨论将可得到其它结构和操作实施例。参照图2的实施例叙述流程图800。然而，流程图800不限于那个实施例。图8中所示的步骤不一定非得以显示的顺序发生。于下详述图8的步骤。
在步骤802中，依据已检测的系统事件判定GPU将从第一状态过渡到第二状态。例如，在图2中，配置管理器216，依据电源从AC电力切换到DC电力，判定从GPU 206将不会具有任何图形责任。从而，电力管理器模块220接着判定从GPU 206将从有电状态过渡到次操作电力状态。
在另一例子中，配置管理器216，依据电源从DC电力切换到AC电力，判定从GPU 206将变成可供处置图形处理任务。从而，电力管理器模块220接着判定从GPU 206将从次操作电力状态过渡到有电状态。
在步骤804中，识别与GPU关联的资源。例如，在图2中，依据由电力管理器模块220所判定的电力状态过渡，资源管理器模块224识别存储在存储器210中的资源5是存储在存储器210中但不在存储器212中的资源。因为存储器资源5仅存储在存储器210中，当存储器210切换到次操作电力状态时其会丧失，除非将其复制到在状态过渡后仍会保持现用的存储器，如存储器212。在一实施例中，资源管理器模块224通过存储器204中存储的查找表来识别资源5。
在另一实施例中，资源管理器模块224，依据从GPU 206将过渡到有电状态的已判定状态过渡，识别并未存储在存储器210中的资源。例如，资源管理器模块224可存取存储在存储器204中的查找表以判定存储器210不再具有任何最新的资源，并指导GPU 206和208识别存储在存储器212中的所有资源到存储器210。
在步骤806，复制已识别的资源。例如，在图2中，资源管理器模块224透过从特定模块226和主特定模块228可分别指导从GPU 206和主GPU 208，使得存储器资源5从存储器210复制到存储器212。
在另一例子中，资源管理器模块224透过从特定模块226和主特定模块228可指导从GPU 206和主GPU 208复制存储器212的已识别内容至存储器210，例如当从GPU 206从次操作电力状态过渡到有电状态时。
已经参照其中GPU过渡到不同电力状态的实施例来叙述流程图800的步骤。本领域技术人员可理解到，流程图800的步骤也可应用到包括多个处理装置的实施例，其中一个或多个处理装置过渡到不同的电力状态，或包括多个处理核心的单一处理装置，其中一个或多个处理核心过渡到不同的电力状态。
本发明可体现在硬件、软件、固件、或上述的组合中。本发明的实施例或其部份可以许多编程语言编程，诸如硬件描述语言(HDL)、汇编语言、和C语言。例如，可使用HDL（如Verilog）来合成、模拟、并制造装置，例如，处理器、特定应用集成电路（ASIC）、和/或其它硬件组件，其实现本发明的一个或多个实施例的方面。Verilog码可用来模型化、设计、验证、和/或实现可使用内容感知细缝裁减（seamcarving）的缩放帧(scale frame)的处理器。例如，Verilog可用来产生逻辑寄存器传输级（RTL）描述，其可用来执行指令，使得可使用内容感知细缝裁减来缩放帧。逻辑RTL描述可接着用来产生数据，例如图形设计系统（GDS）或GDS II数据，用来制造希望的逻辑或装置。Verilog码、RTL描述、和/或GDS II数据可存储在计算机可读取媒体上。由逻辑执行以执行本发明的方面的指令可以各种编程语言编码，比如C和C++，并编译成可由逻辑或其它装置执行的对象代码。
本发明的方面可全部或部分存储在计算机可读取媒体上。存储在计算机可读取媒体上的指令可适应处理器来全部或部分执行本发明，或被适应成产生装置，例如，处理器、ASIC、其它硬件，其可特别适应成全部或部分执行本发明。
结论
已经在阐明本发明的特定功能和关系的实现例的功能建构块的辅助下叙述了本发明。在此为了方便说明而任意界定这些功能建构块的边界。可界定替代边界，只要适当执行其特定功能和关系。
虽已于上叙述本发明的各种实施例，应了解到仅举例而非限制性提出这些实施例。本领域技术人员可很容易做出各种形式和细节上的各种改变而不背离本发明的精神和范围。因此，不应通过任何上述示范实施例，而应仅根据权利要求和其等同者界定本发明的广度和范围。

Claims (20)

1.一种管理处理器中的资源的方法，包含：
回应于即将发生的过渡而识别与所述处理器关联的资源；以及
执行来自包括（i）从与所述处理器关联的存储器复制所述已识别资源和（ii）复制所述已识别资源到与所述处理器关联的所述存储器的群组的至少之一。
2.根据权利要求1所述的方法，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述第一状态是有电状态且所述第二状态是次操作电力状态，其中，所述处理器是第一处理器，且其中，复制包含：从与所述第一处理器关联的所述存储器复制所述已识别的资源到与第二处理器关联的存储器。
3.根据权利要求2所述的方法，进一步包含：
判定当所述第一处理器是在所述次操作电力状态中的同时，所述第二处理器将是在有电状态中。
4.根据权利要求2所述的方法，其中，所述第一处理器是从GPU且所述第二处理器是主GPU。
5.根据权利要求1所述的方法，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述第一状态是次操作电力状态且所述第二状态是有电状态，其中，所述处理器是第一处理器，且其中，复制包含：从与第二处理器关联的存储器复制所述已识别的资源到与所述第一处理器关联的所述存储器。
6.根据权利要求5所述的方法，其中，所述第一处理器是从GPU且所述第二处理器是主GPU。
7.根据权利要求1所述的方法，其中，所述存储器是第一存储器，且其中，识别包含：
存取第二存储器以判定所述第一存储器的内容。
8.根据权利要求1所述的方法，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述存储器是第一存储器，其中，所述处理器是第一处理器，其中，所述第一处理器耦合到第二处理器，其中，所述第二处理器与第二存储器关联，其中，所述第一状态是有电状态且所述第二状态是次操作电力状态，且其中，识别包含：
存取存储在第三存储器中的查找表，以识别所述资源是存储在所述第一存储器但不存储在所述第二存储器中。
9.根据权利要求1所述的方法，进一步包含：
依据检测到的系统事件来识别所述即将发生的过渡。
10.根据权利要求1所述的方法，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述第一状态或所述第二状态是其中存储器对于被禁用的所述存储器的至少一部分刷新的状态。
11.一种管理电力的系统，包含：
处理器；以及
与所述处理器通信的存储器，所述存储器用于存储多个处理指令，用于指导所述处理器以：
回应于即将发生的过渡而识别与处理器关联的资源；和
执行来自包括（i）从与所述处理器关联的存储器复制所述已识别资源和（ii）复制所述已识别资源到与所述处理器关联的所述存储器的群组的至少之一。
12.根据权利要求11所述的系统，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述第一状态是有电状态且所述第二状态是次操作电力状态，且其中，所述处理器是第一处理器，进一步包含所述处理器：
从与所述第一处理器关联的所述存储器复制所述已识别的资源到与第二处理器关联的存储器。
13.根据权利要求12所述的系统，进一步包含所述处理器：
判定当所述第一处理器是在所述次操作电力状态中的同时，所述第二处理器将是在完全有电状态中。
14.根据权利要求12所述的系统，其中，所述第一处理器是从GPU且所述第二处理器是主GPU。
15.根据权利要求11所述的系统，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述第一状态是次操作电力状态且所述第二状态是有电状态，且其中，所述处理器是第一处理器，进一步包含所述处理器：从与第二处理器关联的存储器复制所述已识别的资源到与所述第一处理器关联的所述存储器。
16.根据权利要求11所述的系统，其中，所述存储器是第一存储器，进一步包含所述处理器：
存取第二存储器以判定所述第一存储器的内容。
17.根据权利要求11所述的系统，其中，所述即将发生的过渡是从第一状态到第二状态的过渡，其中，所述存储器是第一存储器，其中，所述处理器是第一处理器，其中，所述第一处理器耦合到第二处理器，其中，所述第二处理器与第二存储器关联，其中，所述第一状态是完全有电状态且所述第二状态是次操作电力状态；进一步包含所述处理器：
存取存储在第三存储器中的查找表，以识别所述资源是存储在所述第一存储器但不存储在所述第二存储器中。
18.一种载有一个或多个序列的一个或多个指令的计算机可读取媒体，由一个或多个处理器执行所述指令以执行管理资源的方法，当由所述一个或多个处理器执行所述指令时，令所述一个或多个处理器：
回应于即将发生的过渡而识别与所述处理器关联的资源；以及
执行来自包括（i）从与所述处理器关联的存储器复制所述已识别资源和（ii）复制所述已识别资源到与所述处理器关联的所述存储器的群组的至少之一。
19.根据权利要求18所述的计算机可读取媒体，其中，所述第一处理器是从GPU且所述第二处理器是主GPU。
20.根据权利要求18所述的计算机可读取媒体，进一步包含：
依据检测到的系统事件来识别所述即将发生的过渡。
CN201080050596.6A 2009-09-09 2010-09-08 管理资源以促进现用处理器的数量的改变 Active CN102597909B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US24087209P 2009-09-09 2009-09-09
US61/240,872 2009-09-09
US12/695,863 2010-01-28
US12/695,863 US8305380B2 (en) 2009-09-09 2010-01-28 Managing resources to facilitate altering the number of active processors
PCT/US2010/048093 WO2011031732A1 (en) 2009-09-09 2010-09-08 Managing resources to facilitate altering the number of active processors

Publications (2)

Publication Number Publication Date
CN102597909A true CN102597909A (zh) 2012-07-18
CN102597909B CN102597909B (zh) 2016-08-03

Family

ID=43647397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080050596.6A Active CN102597909B (zh) 2009-09-09 2010-09-08 管理资源以促进现用处理器的数量的改变

Country Status (7)

Country Link
US (1) US8305380B2 (zh)
EP (1) EP2476037B1 (zh)
JP (1) JP5416842B2 (zh)
KR (1) KR101633030B1 (zh)
CN (1) CN102597909B (zh)
IN (1) IN2012DN02815A (zh)
WO (1) WO2011031732A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8782190B2 (en) 2009-07-17 2014-07-15 Honeywell International, Inc. Demand response management system
US9137050B2 (en) * 2009-07-17 2015-09-15 Honeywell International Inc. Demand response system incorporating a graphical processing unit
US9124535B2 (en) 2009-07-17 2015-09-01 Honeywell International Inc. System for using attributes to deploy demand response resources
US9818073B2 (en) 2009-07-17 2017-11-14 Honeywell International Inc. Demand response management system
WO2012045191A1 (en) * 2010-10-05 2012-04-12 Intel Corporation System and method for multiple native software applications user interface composition
US9153001B2 (en) 2011-01-28 2015-10-06 Honeywell International Inc. Approach for managing distribution of automated demand response events in a multi-site enterprise
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US10095295B2 (en) 2011-12-14 2018-10-09 Advanced Micro Devices, Inc. Method and apparatus for power management of a graphics processing core in a virtual environment
US8892919B2 (en) 2011-12-14 2014-11-18 Ati Technologies Ulc Method and apparatus for power management of a processor in a virtual environment
TWI449921B (zh) * 2011-12-21 2014-08-21 Acer Inc 調整電能消耗的裝置及其方法
US9390461B1 (en) * 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US20140081704A1 (en) 2012-09-15 2014-03-20 Honeywell International Inc. Decision support system based on energy markets
CN103793038B (zh) * 2012-10-29 2016-06-01 英业达科技有限公司 电子装置与电源控制方法
US9389850B2 (en) 2012-11-29 2016-07-12 Honeywell International Inc. System and approach to manage versioning of field devices in a multi-site enterprise
US9989937B2 (en) 2013-07-11 2018-06-05 Honeywell International Inc. Predicting responses of resources to demand response signals and having comfortable demand responses
US10346931B2 (en) 2013-07-11 2019-07-09 Honeywell International Inc. Arrangement for communicating demand response resource incentives
US9691076B2 (en) 2013-07-11 2017-06-27 Honeywell International Inc. Demand response system having a participation predictor
US20150091912A1 (en) * 2013-09-27 2015-04-02 Nvidia Corporation Independent memory heaps for scalable link interface technology
US9665078B2 (en) 2014-03-25 2017-05-30 Honeywell International Inc. System for propagating messages for purposes of demand response
US10776895B2 (en) * 2017-02-10 2020-09-15 Apple Inc. GPU power and performance management
US10541556B2 (en) 2017-04-27 2020-01-21 Honeywell International Inc. System and approach to integrate and manage diverse demand response specifications for multi-site enterprises
US11157064B2 (en) 2017-09-28 2021-10-26 Intel Corporation Techniques to dynamically enable and disable accelerator devices in compute environments
CN114123457A (zh) * 2021-12-01 2022-03-01 新华三信息技术有限公司 一种供电方法、装置及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040068620A1 (en) * 2002-10-03 2004-04-08 Van Doren Stephen R. Directory structure permitting efficient write-backs in a shared memory computer system
US20040215987A1 (en) * 2003-04-25 2004-10-28 Keith Farkas Dynamically selecting processor cores for overall power efficiency
US20070091099A1 (en) * 2005-10-18 2007-04-26 Via Technologies, Inc. Event memory assisted synchronization in multi-GPU graphics subsystem
WO2007140404A2 (en) * 2006-05-30 2007-12-06 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US20080034238A1 (en) * 2006-08-03 2008-02-07 Hendry Ian C Multiplexed graphics architecture for graphics power management
WO2009038902A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US20090153528A1 (en) * 2007-12-13 2009-06-18 Orr Stephen J Settings control in devices comprising at least two graphics processors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
US7015919B1 (en) * 2002-01-08 2006-03-21 Apple Computer, Inc. Virtualization of graphics resources
US7019752B1 (en) * 2003-06-04 2006-03-28 Apple Computer, Inc. Method and apparatus for frame buffer management
JP4402622B2 (ja) * 2004-07-01 2010-01-20 パナソニック株式会社 マルチプロセッサ制御装置、その制御方法及び集積回路
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
WO2009076671A2 (en) * 2007-12-13 2009-06-18 Advanced Micro Devices, Inc. Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods
KR100969322B1 (ko) * 2008-01-10 2010-07-09 엘지전자 주식회사 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8266398B2 (en) * 2008-05-22 2012-09-11 Oracle America, Inc. Method and apparatus for preserving memory contents during a power outage
US20100211958A1 (en) * 2009-02-17 2010-08-19 Sun Microsystems, Inc. Automated resource load balancing in a computing system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040068620A1 (en) * 2002-10-03 2004-04-08 Van Doren Stephen R. Directory structure permitting efficient write-backs in a shared memory computer system
US20040215987A1 (en) * 2003-04-25 2004-10-28 Keith Farkas Dynamically selecting processor cores for overall power efficiency
US20070091099A1 (en) * 2005-10-18 2007-04-26 Via Technologies, Inc. Event memory assisted synchronization in multi-GPU graphics subsystem
WO2007140404A2 (en) * 2006-05-30 2007-12-06 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US20080034238A1 (en) * 2006-08-03 2008-02-07 Hendry Ian C Multiplexed graphics architecture for graphics power management
WO2009038902A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US20090153528A1 (en) * 2007-12-13 2009-06-18 Orr Stephen J Settings control in devices comprising at least two graphics processors

Also Published As

Publication number Publication date
CN102597909B (zh) 2016-08-03
KR20120062891A (ko) 2012-06-14
KR101633030B1 (ko) 2016-07-01
WO2011031732A1 (en) 2011-03-17
IN2012DN02815A (zh) 2015-07-24
JP5416842B2 (ja) 2014-02-12
EP2476037B1 (en) 2016-10-26
JP2013504810A (ja) 2013-02-07
US20110057936A1 (en) 2011-03-10
EP2476037A1 (en) 2012-07-18
US8305380B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
CN102597909A (zh) 管理资源以促进现用处理器的数量的改变
CN102597908B (zh) 禁用装置的方法和装置
CN101405677B (zh) 自适应电源管理
CN101978352B (zh) 用于具有多重图形子系统、减少的功率消耗模式的计算装置的驱动程序架构、软件和方法
CN101536080B (zh) 具有多图形子系统及降能耗模式的设备、软件及方法
CN101740004B (zh) 采用混合系统架构的图片处理
US20110060924A1 (en) Power Management in Multi-GPU Systems
CN1189828C (zh) 图形控制器以及图形控制器中使用的电源管理方法
US20190163255A1 (en) Core off sleep mode with low exit latency
CN105184847A (zh) 3d游戏渲染引擎的渲染方法
CN105183566A (zh) 3d游戏渲染引擎的资源管理方法
CN203941679U (zh) 基于电子墨水显示屏的电脑显示器
CN114153477A (zh) Pcie驱动卡固件升级方法、装置、系统、设备及介质
CN102301307B (zh) 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
CN105204777A (zh) 电子装置
US20230004400A1 (en) System and method for providing system level sleep state power savings
KR101379835B1 (ko) 가상 머신에 가상 배터리를 제공하는 가상 머신 모니터, 가상 머신 호스트 시스템 및 가상 배터리 관리 방법
US10936047B2 (en) Power state management
CN104035792A (zh) 一种信号主板升级装置及方法
CN100480984C (zh) 局部显示模式显示器的运作方法
CN117631793B (zh) 复位方法、装置、计算机设备和存储介质
CN110196753B (zh) 基于容器的图形处理器gpu虚拟化方法、装置和可读介质
CN116339490A (zh) 用于使用硬件代理执行显示器的平台不可知控制的方法和装置
CN105005373A (zh) 超级计算机中基于PCI Express总线的多GPU供电控制装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant