JP5414757B2 - 漏電検知装置 - Google Patents

Description

本発明は、例えば電気自動車において、直流電源の漏電を検知するために用いられる漏電検知装置に関する。

電気自動車においては、モータや車載機器を駆動するための高電圧の直流電源が搭載される。この直流電源は、グランドに接地されている車体と電気的に絶縁されている。しかしながら、何らかの原因により、直流電源と車体との間で絶縁不良や短絡等が発生した場合、直流電源からグランドへ至る経路に電流が流れ、漏電が生じる。そこで、この漏電を検知するための漏電検知装置が、直流電源に付設される。

このような漏電検知装置として、カップリングコンデンサを用いたものが知られている。この漏電検知装置は、一端が直流電源に接続されるカップリングコンデンサと、カップリングコンデンサの他端にパルスを供給するパルス発生器と、 パルスにより充電されるカップリングコンデンサの電圧を検出する電圧検出部と、 電圧検出部が検出した電圧を閾値と比較し、その比較結果に基づいて直流電源の漏電の有無を判定する漏電判定部とを備えている。後掲の特許文献１、２には、このような構成を有する漏電検知装置が記載されている。

また、特許文献３には、モータ駆動装置の電源部における平滑コンデンサの蓄積エネルギーを利用し、当該コンデンサの充電電圧を電源回路で昇圧して、モータコイルとグランド間に印加することにより、モータの絶縁低下を検出する技術が記載されている。

ところで、カップリングコンデンサの電圧に基づいて漏電有無を検知するにあたっては、カップリングコンデンサに印加する電圧の大きさが検知精度を左右する。すなわち、図４に示すように、カップリングコンデンサの電圧Ｖａが小さいと、直流電源とグランド間の漏電抵抗が温度等により変動した場合に、コンデンサ電圧の変化幅αも小さくなる。つまり、ダイナミックレンジを大きくとることができないため、検知精度に限界がある。一方、図５に示すように、カップリングコンデンサの電圧Ｖｂが大きいと、漏電抵抗の変動に対して、コンデンサ電圧の変化幅βは大きくなる。つまり、ダイナミックレンジを大きくとることができるため、検知精度が向上する。

したがって、検知精度を上げるには、昇圧回路を設け、この昇圧回路で昇圧された電圧をカップリングコンデンサに印加すればよい。しかしながら、カップリングコンデンサの電圧が大きくなると、この電圧が、ＣＰＵの読み込み可能な電圧（例えば５Ｖ）を超えてしまい、ＣＰＵにおいて漏電有無の判定ができなくなるという問題がある。

特開２００５−１２７８２１号公報 特開２００７−１６３２９１号公報 特開２００７−１５９２８９号公報

本発明の課題は、検知精度を上げるためにカップリングコンデンサの印加電圧を大きくしても、漏電有無の判定を正常に行うことができる漏電検知装置を提供することにある。

本発明では、一端が直流電源に接続されるカップリングコンデンサと、このカップリングコンデンサの他端にパルスを供給するパルス発生手段と、このパルスにより充電されるカップリングコンデンサの電圧を検出する電圧検出手段と、この電圧検出手段が検出した電圧を閾値と比較し、その比較結果に基づいて直流電源の漏電の有無を判定する漏電判定手段とを備えた漏電検知装置において、カップリングコンデンサに昇圧されたパルス電圧を印加するための昇圧回路を更に設ける。パルス発生手段は、昇圧回路の出力電圧をパルス電圧に変換する。また、電圧検出手段は、昇圧回路の出力電圧に基づいてパルス電圧より低いオフセット電圧を生成するオフセット電圧生成回路と、カップリングコンデンサの電圧からオフセット電圧を減算した電圧を出力する演算回路とを含む。そして、漏電判定手段は、演算回路の出力電圧と閾値との比較結果に基づいて、漏電の有無を判定する。

このようにすると、カップリングコンデンサに印加されるパルス電圧が、昇圧された高い電圧であっても、電圧検出手段からは、カップリングコンデンサの電圧からオフセット電圧を減算した低い電圧が、検出電圧として出力される。このため、検出電圧を、漏電判定手段の読み込み可能な電圧の範囲内に収めることができる。その結果、漏電判定手段は、当該検出電圧に基づいて、漏電の有無を正常に判定することができる。

本発明において、パルス発生手段は、昇圧回路の出力電圧に基づいて定電圧の基準電圧を生成する基準電圧生成回路と、この基準電圧生成回路から出力される基準電圧をスイッチングしてパルス電圧に変換するスイッチング素子と、このスイッチング素子のＯＮ・ＯＦＦ動作を制御する制御部とを含むように構成されていてもよい。

また、本発明において、漏電判定手段は、パルス発生手段がパルスを発生するたびに、所定のタイミングで、演算回路の出力電圧と閾値とを比較して、漏電の有無を判定するようにしてもよい。

本発明によれば、検知精度を上げるためにカップリングコンデンサの印加電圧を大きくしても、漏電有無の判定を正常に行うことが可能な漏電検知装置を提供することができる。

本発明の実施形態に係る漏電検知装置を示した回路図である。 非漏電時における各部の信号の波形図である。 漏電時における各部の信号の波形図である。 カップリングコンデンサの印加電圧が小さい場合のダイナミックレンジを説明する図である。 カップリングコンデンサの印加電圧が大きい場合のダイナミックレンジを説明する図である。

以下、本発明の実施形態につき、図面を参照しながら説明する。ここでは、本発明を電気自動車に搭載される漏電検知装置に適用した場合を例に挙げる。

図１に示すように、漏電検知装置１００は、駆動電源１の正極が接続される端子Ｔ１、駆動電源１の負極が接続される端子Ｔ２、負荷電源１０の負極が接続される端子Ｔ３を備えている。駆動電源１は、例えば鉛蓄電池からなる低圧の直流電源であり、負荷電源１０は、例えばリチウムイオン電池からなる高圧の直流電源である。負荷電源１０は、車両に搭載されている各負荷へ電圧を供給する。負荷電源１０とグランドＧ（車体）との間には、浮遊容量Ｃｓが存在している。また、負荷電源１０の漏電時には、負荷電源１０とグランドＧとの間に、等価的に漏電抵抗Ｒｘが接続される。

漏電検知装置１００には、電源回路２、昇圧回路３、ＣＰＵ５、メモリ９、パルス発生回路１１、電圧検出回路１２、ダイオードＤ、抵抗Ｒ、およびカップリングコンデンサＣが備わっている。パルス発生回路１１は、基準電圧生成回路４とスイッチング素子Ｑとを有している。電圧検出回路１２は、フィルタ回路６と、オフセット電圧生成回路７と、演算回路８とを有している。

電源回路２は、ＣＰＵ５に駆動電圧を供給する回路であって、その入力側は、ダイオードＤを介して端子Ｔ１に接続されている。昇圧回路３は、駆動電源１の電圧を昇圧する回路であって、その入力側は、ダイオードＤを介して端子Ｔ１に接続されており、出力側は、基準電圧生成回路４およびオフセット電圧生成回路７に接続されている。

基準電圧生成回路４は、昇圧回路３の出力電圧に基づいて定電圧の基準電圧を生成する回路であって、その出力側には、スイッチング素子Ｑが接続されている。スイッチング素子Ｑは、例えばＦＥＴ（電界効果トランジスタ）からなり、基準電圧生成回路４から出力される基準電圧をスイッチングして、パルス電圧に変換する。スイッチング素子Ｑのドレインｄは基準電圧生成回路４に接続され、ソースｓは抵抗Ｒの一端に接続され、ゲートｇはＣＰＵ５に接続されている。スイッチング素子ＱのＯＮ・ＯＦＦ動作は、ＣＰＵ５によって制御される。

抵抗Ｒの他端と端子Ｔ３との間には、カップリングコンデンサＣが接続されている。このカップリングコンデンサＣは、漏電検知装置１００と負荷電源１０とを直流的に分離する。カップリングコンデンサＣの一端は、端子Ｔ３を介して負荷電源１０の負極に接続されている。カップリングコンデンサＣの他端は、抵抗Ｒを介してスイッチング素子Ｑに接続されているとともに、フィルタ回路６に接続されている。フィルタ回路６は、カップリングコンデンサＣの電圧からノイズを除去するための回路である。

オフセット電圧生成回路７は、昇圧回路３の出力電圧に基づいて、オフセット電圧を生成する。このオフセット電圧は、カップリングコンデンサＣに供給されるパルス電圧よりも低い。演算回路８の＋端子には、フィルタ回路６の出力が入力され、演算回路８の−端子には、オフセット電圧生成回路７の出力が入力される。演算回路８は、フィルタ回路６の出力であるカップリングコンデンサＣの電圧から、オフセット電圧生成回路７の出力であるオフセット電圧を減算した電圧を出力する。演算回路８の出力は、ＣＰＵ５に与えられる。ＣＰＵ５は、演算回路８の出力と閾値との比較結果に基づいて、負荷電源１０の漏電の有無を判定する。メモリ９には、上記の閾値が記憶されている。

以上において、パルス発生回路１１は、本発明における「パルス発生手段」の一例である。電圧検出回路１２は、本発明における「電圧検出手段」の一例である。ＣＰＵ５は、本発明における「漏電判定手段」および「制御部」の一例である。負荷電源１０は、本発明における「直流電源」の一例である。

次に、上述した構成からなる漏電検知装置１００の動作について説明する。

まず、負荷電源１０とグランドＧとの間に漏電が生じていない場合の動作について、図２を参照しながら説明する。

図２（ａ）に示すように、ＣＰＵ５は、所定の周波数を持った制御パルス信号を出力する。この制御パルス信号は、スイッチング素子Ｑのゲートｇに与えられる。このため、スイッチング素子Ｑは、制御パルス信号と同期してＯＮ・ＯＦＦ動作を行い、基準電圧生成回路４から出力される昇圧された基準電圧をスイッチングして、図２（ｂ）に示すようなパルス電圧に変換する。パルス電圧のピーク値Ｖ１は、基準電圧とほぼ同じである。このパルス電圧は、抵抗Ｒを介してカップリングコンデンサＣに供給され、当該コンデンサを充電する。このとき、浮遊容量Ｃｓも充電される。

漏電が生じていない場合は、負荷電源１０とグランドＧとの間に漏電抵抗Ｒｘが存在しないため、カップリングコンデンサＣの電圧（図１のｎ点の電位）は、図２（ｃ）に示すように、パルス電圧の印加によって急峻に立ち上がり、Ｖ１近くまで上昇する。そして、パルス電圧が印加されなくなると、充電された電荷が放電して、カップリングコンデンサＣの電圧は、ほぼ０Ｖまで下降する。なお、丸で囲んだ部分は、電圧波形に重畳したノイズを表している。

カップリングコンデンサＣの電圧は、フィルタ回路６に入力され、ここでノイズが除去される。図２（ｄ）は、フィルタ回路６の出力電圧の波形を表している。フィルタ回路６の出力電圧は、演算回路８の＋端子に入力される。一方、オフセット電圧生成回路７は、昇圧回路３の出力電圧に基づいて、図２（ｄ）に一点鎖線で示すようなオフセット電圧Ｖｏを出力する。ここで、Ｖｏ＜Ｖ１である。このオフセット電圧Ｖｏは、演算回路８の−端子に入力される。

演算回路８は、フィルタ回路６の出力電圧からオフセット電圧Ｖｏを減算する。この結果、図２（ｅ）に示すように、演算回路８からは、図２（ｄ）の電圧波形の、オフセット電圧Ｖｏよりも上の部分が抽出された電圧が出力される。この出力電圧を、以下では便宜上「検出電圧」と呼ぶ。検出電圧のピーク値Ｖ２は、パルス電圧のピーク値Ｖ１よりも小さくなっている。一例として、Ｖ１を１５〔Ｖ〕、Ｖｏを１０〔Ｖ〕とした場合、Ｖ２≒Ｖ１−Ｖｏ＝５〔Ｖ〕となり、検出電圧は、ＣＰＵ５が読み込むことができる電圧の範囲内に収まる。

ＣＰＵ５は、演算回路８の出力から読み込んだ検出電圧と、メモリ９に記憶されている閾値とを比較する。閾値は、図２（ｅ）にＶｓで示されている。そして、比較の結果、検出電圧が閾値Ｖｓ以上であれば、ＣＰＵ５は、負荷電源１０とグランドＧとの間に漏電が生じていないと判定する。一方、検出電圧が閾値Ｖｓ未満であれば、ＣＰＵ５は、負荷電源１０とグランドＧとの間に漏電が生じていると判定する。図２（ｅ）の場合は、検出電圧が閾値Ｖｓ以上であるので、漏電が生じていないと判定される。

なお、上述した漏電有無の判定は、図２（ｂ）のパルスが発生するたびに行われる。本実施形態では、パルスが立ち下がるタイミング（ｔ１，ｔ２，ｔ３，…）において、ＣＰＵ５は演算回路８の出力を読み込み、閾値Ｖｓと比較して漏電の有無を判定する。このため、漏電判定の回数が多くなって、漏電検知を迅速に行うことができる。なお、この判定のタイミングは、パルスが立ち下がる直前のタイミングであってもよい。

次に、負荷電源１０とグランドＧとの間に漏電が生じた場合の動作について、図３を参照しながら説明する。

ＣＰＵ５は、図３（ａ）に示す制御パルス信号を出力し、スイッチング素子Ｑは、この信号と同期して、基準電圧生成回路４の出力（基準電圧）をスイッチングし、図３（ｂ）に示すパルス電圧を出力する。このパルス電圧は、抵抗Ｒを介してカップリングコンデンサＣに供給され、当該コンデンサを充電する。このとき、浮遊容量Ｃｓも充電される。以上の点については、図２の場合と同じである。

漏電が生じている場合は、負荷電源１０とグランドＧとの間に漏電抵抗Ｒｘが存在し、カップリングコンデンサＣの充電電流が漏電抵抗Ｒｘにも流れる。このため、カップリングコンデンサＣの電圧（図１のｎ点の電位）は、図３（ｃ）に示すように、パルス電圧の印加によって比較的緩やかに立ち上がり、Ｖ１近くまでには達しない。パルス電圧が印加されなくなると、充電された電荷が放電して、カップリングコンデンサＣの電圧は、ほぼ０Ｖまで下降する。丸で囲んだ部分は、電圧波形に重畳したノイズを表している。

図２の場合と同様に、カップリングコンデンサＣの電圧は、フィルタ回路６に入力され、ここでノイズが除去される。図３（ｄ）は、フィルタ回路６の出力電圧の波形を表している。演算回路８は、フィルタ回路６の出力電圧からオフセット電圧Ｖｏを減算する。この結果、演算回路８からは、図３（ｅ）に示すような検出電圧が出力される。この検出電圧のピーク値Ｖ３は、図２（ｅ）の検出電圧のピーク値Ｖ２よりも更に小さくなっている。したがって、演算回路８から出力される検出電圧は、ＣＰＵ５が読み込むことができる電圧の範囲内に収まっている。

また、この検出電圧は、図３（ｅ）に示すように、閾値Ｖｓよりも小さくなっている。したがって、ＣＰＵ５は、負荷電源１０とグランドＧとの間に漏電が生じていると判定する。このように判定した場合、ＣＰＵ５は、図示しない通信線を介して、上位装置へ漏電の発生を通知する。

以上のように、本実施形態によれば、カップリングコンデンサＣに印加されるパルス電圧が、昇圧回路３によって昇圧された高い電圧であっても、演算回路８から出力される検出電圧は、カップリングコンデンサＣの電圧からオフセット電圧Ｖｏを減算した低い電圧となる。このため、検出電圧を、ＣＰＵ５の読み込み可能な電圧の範囲内に収めることができる。その結果、漏電検知の精度を上げるためにパルス電圧を高くしても、ＣＰＵ５において漏電の有無を正常に判定することができる。

本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、図１では、カップリングコンデンサＣの電圧を、フィルタ回路６を介して演算回路８に入力しているが、ノイズの影響が問題にならない場合は、フィルタ回路６を省略してもよい。

また、図１では、昇圧回路３の出力が、直接、オフセット電圧生成回路７に入力される構成となっているが、基準電圧生成回路４の出力がオフセット電圧生成回路７に入力される構成としてもよい。

また、図１では、スイッチング素子ＱとしてＦＥＴを用いたが、ＦＥＴの代わりに一般のバイポーラ型トランジスタを用いてもよい。あるいは、スイッチング素子Ｑとしてリレーを用いてもよい。

また、図２および図３においては、ＣＰＵ５から制御パルス信号が発生するたびに漏電有無の判定を行う例を挙げたが、例えば、制御パルス信号の１周期おきに、漏電有無の判定を行うようにしてもよい。

さらに、前記の実施形態では、車両に搭載される漏電検知装置に本発明を適用した例を挙げたが、本発明は、車両以外の用途に用いられる漏電検知装置にも適用することができる。

３ 昇圧回路
４ 基準電圧生成回路
５ ＣＰＵ
７ オフセット電圧生成回路
８ 演算回路
１０ 負荷電源
１１ パルス発生回路
１２ 電圧検出回路
１００ 漏電検知装置
Ｃ カップリングコンデンサ
Ｑ スイッチング素子

Claims (4)

1. 一端が直流電源に接続されるカップリングコンデンサと、
   前記カップリングコンデンサの他端にパルスを供給するパルス発生手段と、
   前記パルスにより充電される前記カップリングコンデンサの電圧を検出する電圧検出手段と、
   前記電圧検出手段が検出した電圧を閾値と比較し、その比較結果に基づいて前記直流電源の漏電の有無を判定する漏電判定手段と、
   を備えた漏電検知装置において、
   前記カップリングコンデンサに昇圧されたパルス電圧を印加するための昇圧回路を更に備え、
   前記パルス発生手段は、前記昇圧回路の出力電圧を前記パルス電圧に変換し、
   前記電圧検出手段は、前記昇圧回路の出力電圧に基づいて前記パルス電圧より低いオフセット電圧を生成するオフセット電圧生成回路と、前記カップリングコンデンサの電圧から前記オフセット電圧を減算した電圧を出力する演算回路とを含み、
   前記漏電判定手段は、前記演算回路の出力電圧と前記閾値との比較結果に基づいて、漏電の有無を判定することを特徴とする漏電検知装置。
2. 請求項１に記載の漏電検知装置において、
   前記パルス発生手段は、前記昇圧回路の出力電圧に基づいて定電圧の基準電圧を生成する基準電圧生成回路と、この基準電圧生成回路から出力される前記基準電圧をスイッチングして前記パルス電圧に変換するスイッチング素子と、このスイッチング素子のＯＮ・ＯＦＦ動作を制御する制御部とを含むことを特徴とする漏電検知装置。
3. 請求項１または請求項２に記載の漏電検知装置において、
   前記漏電判定手段は、前記パルス発生手段が前記パルスを発生するたびに、所定のタイミングで、前記演算回路の出力電圧と前記閾値とを比較して、漏電の有無を判定することを特徴とする漏電検知装置。
4. 一端が直流電源に接続されるカップリングコンデンサと、
   前記カップリングコンデンサの他端にパルスを供給するパルス発生手段と、
   前記パルスにより充電される前記カップリングコンデンサの電圧を検出する電圧検出手段と、
   を備えた漏電検知装置において、
   前記カップリングコンデンサに昇圧されたパルス電圧を印加するための昇圧回路を更に備え、
   前記パルス発生手段は、前記昇圧回路の出力電圧を前記パルス電圧に変換し、
   前記電圧検出手段は、前記昇圧回路の出力電圧に基づいて前記パルス電圧より低いオフセット電圧を生成するオフセット電圧生成回路と、前記カップリングコンデンサの電圧から前記オフセット電圧を減算した電圧を出力する演算回路とを含み、
   前記演算回路の出力電圧に基づいて、漏電を検知することを特徴とする漏電検知装置。

Images