JP5404490B2 - ディジタル保護制御装置 - Google Patents

ディジタル保護制御装置 Download PDF

Info

Publication number
JP5404490B2
JP5404490B2 JP2010071751A JP2010071751A JP5404490B2 JP 5404490 B2 JP5404490 B2 JP 5404490B2 JP 2010071751 A JP2010071751 A JP 2010071751A JP 2010071751 A JP2010071751 A JP 2010071751A JP 5404490 B2 JP5404490 B2 JP 5404490B2
Authority
JP
Japan
Prior art keywords
board
substrate
detection calculation
termination
protection control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010071751A
Other languages
English (en)
Other versions
JP2011205814A (ja
Inventor
和幸 長山
和久 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010071751A priority Critical patent/JP5404490B2/ja
Publication of JP2011205814A publication Critical patent/JP2011205814A/ja
Application granted granted Critical
Publication of JP5404490B2 publication Critical patent/JP5404490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

本発明はディジタル保護制御装置に係り、特にディジタル保護制御装置内がシリアルバス結合されたディジタル保護制御装置に関する。
ディジタル保護制御装置は、電力系統機器からの状態情報を取込み、これらの情報から電力系統機器の事故判定を行い、電力系統の遮断器の開放指令を与える。その保護対象は、変圧器や発電機といった電力機器であり、あるいは送電線であることから、ディジタル保護制御装置の保護動作原理や、保護対象などで分類すると多くの形式のものがある。
このため、ディジタル保護制御装置としては、標準化された構成とするのが有利である。つまり、ディジタル保護制御装置のハード構成としては、極力標準化構成を採用し、保護対象ごとの対策としては事故判定演算部分のソフトを動作原理などに応じて変更し、外部接続を変更することで対応する方式としている。
標準化構成として、具体的には、入力、出力、事故判定といったディジタル保護制御装置内の各種機能単位に基板を構成し、基板間を通信手段により結合することで、標準化を達成している。なお、基板間通信手段としては、パラレルバス結合方式、あるいはシリアルバス結合方式が採用される。
特許文献1には、各基板間がシリアルバス結合方式とされたディジタル保護制御装置が記載されている。
特開2007−20329号公報
上記のように、ディジタル保護制御装置内のハード構成は標準化構成とされているが、このことは逆の意味では拡張性にかけることを意味する。如何なる機種の場合にも対応できる標準化構成装置とすることには意味があるが、個別に機能拡張をしたいという事情があるときに標準化のためにできないということであってはならない。
例えば、パラレルバス結合方式で機能拡張する場合、従来のディジタル保護制御装置の入出力部は、入力/出力バスにパラレルに接続されている。これらの入力/出力バスはバックボードを用いて接続されて、バックボードにて終端されて入出力部の拡張を行っている。
このため、各ディジタル入力/出力手段をパラレルバスに接続する必要があり、基板サイズ(実装可能な基板枚数)が制限されるため、バス拡張に制約がありバックボードのスロット以上は各構成要素を拡張できない。その為、拡張性に制約があり、柔軟なシステム拡張に困難があった。
また、主検出の保護制御演算を行う保護演算手段と、事故検出の保護演算を行う事故検出手段に対応するディジタル入力/出力手段を多重に接続する為、主検出の保護制御演算の行う保護演算手段と、事故検出の保護演算を行う事故検出手段について、ディジタル入力/出力手段を各々備える必要があった。
以上のような拡張時の障害は、シリアルバス結合方式であっても生じ得、各種の機能拡張に対応できる方式であることが望ましい。
本発明の目的は、上記従来技術の問題点に鑑み、各構成要素の拡張性を容易に可能とし、主検出の保護制御演算を行う保護演算手段と、事故検出の保護演算を行う事故検出手段をシリアルバス結合において、多重化を容易に可能とするディジタル保護制御装置の終端方法を提供することにある。
本発明の保護制御装置においては、シリアルバスの一方端に事故検出演算を行う事故検出演算用基板を、シリアルバスの他方端に折り返し用基板を、事故検出演算用基板と折り返し用基板の間のシリアルバス上に中間基板を配置し、事故検出演算用基板に隣接する中間基板を終端基板とするとともに、シリアルバスは事故検出演算用基板から終端基板、中間基板を経由して折り返し用基板に至る第1の伝送路と、折り返し用基板で折り返した後に中間基板を経由して終端基板の終端処理部に至る第2の伝送路から構成される。
また、中間基板並びに折り返し用基板は、第1の伝送路または、第2の伝送路のいずれかに、事故検出演算用基板との間の信号伝送を行なう通信処理部を備えるのがよい。
また、2組の事故検出演算用基板を備え、シリアルバスは、2組の事故検出演算用基板の高速通信線と低速通信線の合計4つの信号線から構成されるのがよい。
また、事故検出演算用基板の追加を行うときに、終端基板の終端処理部に新しい事故検出演算用基板を備えるのがよい。
また、基板の追加を行うときに、終端基板と折り返し用基板の間に新しい基板を備えるのがよい。
本発明のディジタル保護制御装置は、各要素を拡張する場合において、終端基板と折り返し基板を変更することなく、基板を容易に拡張できる効果がある。
本発明のディジタル保護制御装置の詳細構成を示すブロック構成図。 ディジタル保護制御装置の各種基板とシリアルバスの接続を示す図。
以下、本発明の実施形態について図面を参照して説明する。
図2は、ディジタル保護制御装置を構成する各種基板がシリアルバス1fに接続されている様子を示す。図示から明らかなように、シリアルバス1fには、予め定めた演算処理に基づき主検出演算処理を施す保護演算手段1a、機器の接点情報を取込むと共に機器に対して、操作出力信号を与える主検出側及び、事故検出側の複数のディジタル入力/出力手段1b、予め定めた演算処理に基づきフェールセーフ用途の事故検出演算処理を施す保護演算手段1c、ディジタル入力/出力手段1eが接続されている。
ここで、1a、1b、1c、1d、1eが基板で構成されている。この構成において、保護演算手段1aと1cは端部に設置される。そして、保護演算手段1aと1c以外の複数の基板は、どのような順序で配置されてもよいが、本発明においては右端の基板1eと左端の基板1dが重要である。本発明のディジタル保護制御装置では、シリアルバス結合された保護演算手段1aと1cに近い側の基板を終端基板とし、保護演算手段1aと1cに最も遠い側の基板を折り返し基板とする。
次に、図2のシステム構成のディジタル保護制御装置の動作を説明する。まず、主検出演算処理を施す保護演算手段1aと事故検出演算処理を施す保護演算手段1cは、ディジタル入力/出力手段1b、1e、1dから遮断器接点情報を入力している。また、適宜電力系統の電流や電圧の情報を入力して、電力系統の事故を検出する。この判断結果は、シリアルバス1fを経由して、ディジタル入力/出力手段1b、1e、1dに与えられ、遮断出力及び外部機器への動作指令出力となる。
図1は、概略構成を示す図2の構成を詳細に示したものである。この図で明らかなように、保護演算手段1aと、各入力/出力基板1b、1e、1d間には、2種類の信号線、高速信号線100と低速信号線101が配置されている。また、保護演算手段1cと、各入力/出力基板1b、1e、1d間には、2種類の信号線、高速信号線102と低速信号線103が配置されている。高速信号線100,102は、電流、電圧の検出信号、遮断器の接点情報、遮断器の操作信号などの伝送に使用され、低速信号線101、103は監視・表示用などに使用される。これらの高速、低速の信号線がシリアルバス1fによるシリアル伝送路を形成している。
また、各入力/出力基板1b、1eには、通信制御部120が設けられていて、シリアルバス1fを形成する高速、低速の信号線100−103を介して、保護演算手段1a、1cと各基板内での信号伝送を実現する。
本発明の図1の構成の特徴の第1点は、保護演算手段1aと1cに最も遠い側の基板1eを折り返し基板としていることにある。つまり、本来基板1e側で終端処理すべきところ、終端処理をせずに折り返し処理をしている。
本発明の構成の特徴の第2点としては、折り返し信号線が中間の基板1bを経由して、保護演算手段1aと1cに近い側の基板1dを終端基板としたことである。300は、終端基板1dの終端処理部である。
この結果として、保護演算手段1a、1cと、他の基板との間の接続は、終端基板1dから始まり、複数の中間基板1bを経由して折り返し基板1eに至り、再度折り返し基板から複数の中間基板1bを経由して終端基板1dで終端する形となっている。
保護演算手段1a、1cから折り返し基板1eまでの伝送路を第1の伝送路、折り返し基板1eから終端処理部300までの伝送路を第2の伝送路とするなら、第2の伝送路は、通常の信号伝送には寄与しない。
本発明の構成の特徴の第3点としては、保護演算手段の拡張時に、終端処理部300を拡張接続部として使用することである。つまり、保護演算手段11aと11cを、保護演算手段1aと1cに追加して、シリアルバス1fによる信号伝送を行ないたいときに、終端基板1dの終端処理部300を拡張接続部として使用し、追加した保護演算手段11aと11cから第2の伝送路、折り返し基板1eに至り、第1の伝送路上の各基板に設けられた通信制御部120との間での交信を可能とする。
保護演算手段11aと11cを追加する場合には、既存のシリアルバス1fを使用するが、シリアルバス1fを構成する高速、低速の信号線がそのまま、追加した保護演算手段11a、11cの高速、低速の信号線として利用できるために、拡張の際に格別の対策を必要としない。そのうえ、主検出の保護制御演算を行う保護演算手段と、事故検出の保護演算を行う事故検出手段の信号をディジタル入出力手段に4系統で制御することで、主検出及び事故検出のディジタル入出力手段を容易に多重化できる効果がある。
なお、図示の終端基板1dは、通信制御部120を備えておらず、終端処理、あるいは拡張接続のための専用基板のような使用法としているが、これは通信制御部120を備えて通常の基板と同じ使用法とすることができる。
以上の説明においては、保護演算手段の拡張の場合の取り扱いについて述べたが、入出力用の基板の増設もありえる。この場合には、終端手段と折り返し手段の間で拡張(中間基盤を追設する)することで、容易に機能拡張することができるため、実装の自由度を大幅に増すことができる。
本発明によれば、標準化と、拡張性の両立を図ることができるために、多くの保護制御装置に適用することができる。
1a:保護演算手段(主検出側)
1b:ディジタル入力/出力手段
1c:保護演算手段(事故検出側)
1d:インタフェース手段
1e:ディジタル入力
1f:シリアルバス
120:通信制御部
100,102:高速通信線
101,103:低速通信線
300:終端処理部

Claims (5)

  1. 少なくとも2組の信号線を備えるシリアルバスと、該シリアルバスの一方端の各組の信号線に事故検出演算を行う事故検出演算用基板と主検出保護制御演算を行う主検出演算用基板を接続し、前記シリアルバス上に折り返し用基板と複数の中間基板を配置し、前記事故検出演算用基板および主検出演算用基板に隣接する前記中間基板を終端基板とするとともに、前記シリアルバスは前記事故検出演算用基板および主検出演算用基板から前記終端基板、前記中間基板を経由して前記折り返し用基板に至る第1の伝送路と、前記折り返し用基板で折り返した後に前記中間基板を経由して前記終端基板の終端処理部に至る第2の伝送路から構成されることを特徴とする保護制御装置。
  2. 請求項1記載の保護制御装置において、
    前記中間基板並びに前記折り返し用基板は、前記第1の伝送路に前記事故検出演算用基板および主検出演算用基板との間の信号伝送を行なう通信処理部を備えることを特徴とする保護制御装置。
  3. 請求項1記載の保護制御装置において、
    前記シリアルバスは、事故検出演算用基板および主検出演算用基板の高速通信線と低速通信線の合計4つの信号線から構成されることを特徴とする保護制御装置。
  4. 請求項1記載の保護制御装置において、
    事故検出演算用基板および主検出演算用基板の追加を行うときに、前記終端基板の終端処理部に新しい事故検出演算用基板および主検出演算用基板を備えることを特徴とする保護制御装置。
  5. 請求項1記載の保護制御装置において、
    基板の追加を行うときに、前記終端基板と前記折り返し用基板の間に新しい基板を備えることを特徴とする保護制御装置。
JP2010071751A 2010-03-26 2010-03-26 ディジタル保護制御装置 Active JP5404490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010071751A JP5404490B2 (ja) 2010-03-26 2010-03-26 ディジタル保護制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071751A JP5404490B2 (ja) 2010-03-26 2010-03-26 ディジタル保護制御装置

Publications (2)

Publication Number Publication Date
JP2011205814A JP2011205814A (ja) 2011-10-13
JP5404490B2 true JP5404490B2 (ja) 2014-01-29

Family

ID=44881838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010071751A Active JP5404490B2 (ja) 2010-03-26 2010-03-26 ディジタル保護制御装置

Country Status (1)

Country Link
JP (1) JP5404490B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61233859A (ja) * 1985-04-08 1986-10-18 Toshiba Corp プログラマブルコントロ−ラ
JP4349264B2 (ja) * 2004-11-12 2009-10-21 株式会社日立製作所 ディジタル保護制御装置
JP4283788B2 (ja) * 2005-07-08 2009-06-24 株式会社日立製作所 ディジタル保護制御装置

Also Published As

Publication number Publication date
JP2011205814A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5878656B2 (ja) マルチレーンpciエクスプレスio相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム
US8799702B2 (en) Cable redundancy and failover for multi-lane PCI express IO interconnections
TWI454961B (zh) 介面裝置、佈線板及資訊處理設備
JP6754461B2 (ja) 計算装置及びPCIe基板
JP5404490B2 (ja) ディジタル保護制御装置
JP3800937B2 (ja) ブリッジボード
JP3992702B2 (ja) 非同期回路設計に使用可能なプログラマブルロジックブロック
US9007943B2 (en) Methods and structure for reduced layout congestion in a serial attached SCSI expander
JP2008004062A (ja) 拡張可能なコンピューター間切替え装置
CN114138354B (zh) 一种支持multihost的板载OCP网卡系统及服务器
KR200443148Y1 (ko) 고속 케이블을 이용한 네트워크 확장장치
JP4935336B2 (ja) システムバスのインタフェース
WO2022202388A1 (ja) I/oユニット、マスターユニットおよび通信システム
JP5592189B2 (ja) ディジタル保護制御装置
JP2007335434A (ja) フレキシブル配線基板、回路基板およびフレキシブル配線断線時の修復方法
JP5495182B2 (ja) 接点出力回路
JP5176816B2 (ja) 情報処理装置、モジュール、及び通信リンクの形成方法
JP2002268830A (ja) ディスクアレイ装置
JP2017004487A (ja) 制御装置
JP2008299749A (ja) 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法
TWI539772B (zh) 旁路電路以及網路安全裝置
JP2636461B2 (ja) 制御リレーの動作確認方法
JP2009027571A (ja) 通信プロトコル切替方法
JP4788469B2 (ja) Cpu二重化システム
JP5064551B2 (ja) Hdd取付基板および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150