JP5404490B2 - ディジタル保護制御装置 - Google Patents
ディジタル保護制御装置 Download PDFInfo
- Publication number
- JP5404490B2 JP5404490B2 JP2010071751A JP2010071751A JP5404490B2 JP 5404490 B2 JP5404490 B2 JP 5404490B2 JP 2010071751 A JP2010071751 A JP 2010071751A JP 2010071751 A JP2010071751 A JP 2010071751A JP 5404490 B2 JP5404490 B2 JP 5404490B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- substrate
- detection calculation
- termination
- protection control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
1b:ディジタル入力/出力手段
1c:保護演算手段(事故検出側)
1d:インタフェース手段
1e:ディジタル入力
1f:シリアルバス
120:通信制御部
100,102:高速通信線
101,103:低速通信線
300:終端処理部
Claims (5)
- 少なくとも2組の信号線を備えるシリアルバスと、該シリアルバスの一方端の各組の信号線に事故検出演算を行う事故検出演算用基板と主検出保護制御演算を行う主検出演算用基板を接続し、前記シリアルバス上に折り返し用基板と複数の中間基板を配置し、前記事故検出演算用基板および主検出演算用基板に隣接する前記中間基板を終端基板とするとともに、前記シリアルバスは前記事故検出演算用基板および主検出演算用基板から前記終端基板、前記中間基板を経由して前記折り返し用基板に至る第1の伝送路と、前記折り返し用基板で折り返した後に前記中間基板を経由して前記終端基板の終端処理部に至る第2の伝送路から構成されることを特徴とする保護制御装置。
- 請求項1記載の保護制御装置において、
前記中間基板並びに前記折り返し用基板は、前記第1の伝送路に前記事故検出演算用基板および主検出演算用基板との間の信号伝送を行なう通信処理部を備えることを特徴とする保護制御装置。 - 請求項1記載の保護制御装置において、
前記シリアルバスは、事故検出演算用基板および主検出演算用基板の高速通信線と低速通信線の合計4つの信号線から構成されることを特徴とする保護制御装置。 - 請求項1記載の保護制御装置において、
事故検出演算用基板および主検出演算用基板の追加を行うときに、前記終端基板の終端処理部に新しい事故検出演算用基板および主検出演算用基板を備えることを特徴とする保護制御装置。 - 請求項1記載の保護制御装置において、
基板の追加を行うときに、前記終端基板と前記折り返し用基板の間に新しい基板を備えることを特徴とする保護制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071751A JP5404490B2 (ja) | 2010-03-26 | 2010-03-26 | ディジタル保護制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071751A JP5404490B2 (ja) | 2010-03-26 | 2010-03-26 | ディジタル保護制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205814A JP2011205814A (ja) | 2011-10-13 |
JP5404490B2 true JP5404490B2 (ja) | 2014-01-29 |
Family
ID=44881838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010071751A Active JP5404490B2 (ja) | 2010-03-26 | 2010-03-26 | ディジタル保護制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5404490B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61233859A (ja) * | 1985-04-08 | 1986-10-18 | Toshiba Corp | プログラマブルコントロ−ラ |
JP4349264B2 (ja) * | 2004-11-12 | 2009-10-21 | 株式会社日立製作所 | ディジタル保護制御装置 |
JP4283788B2 (ja) * | 2005-07-08 | 2009-06-24 | 株式会社日立製作所 | ディジタル保護制御装置 |
-
2010
- 2010-03-26 JP JP2010071751A patent/JP5404490B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011205814A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5878656B2 (ja) | マルチレーンpciエクスプレスio相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム | |
US8799702B2 (en) | Cable redundancy and failover for multi-lane PCI express IO interconnections | |
TWI454961B (zh) | 介面裝置、佈線板及資訊處理設備 | |
JP6754461B2 (ja) | 計算装置及びPCIe基板 | |
JP5404490B2 (ja) | ディジタル保護制御装置 | |
JP3800937B2 (ja) | ブリッジボード | |
JP3992702B2 (ja) | 非同期回路設計に使用可能なプログラマブルロジックブロック | |
US9007943B2 (en) | Methods and structure for reduced layout congestion in a serial attached SCSI expander | |
JP2008004062A (ja) | 拡張可能なコンピューター間切替え装置 | |
CN114138354B (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
KR200443148Y1 (ko) | 고속 케이블을 이용한 네트워크 확장장치 | |
JP4935336B2 (ja) | システムバスのインタフェース | |
WO2022202388A1 (ja) | I/oユニット、マスターユニットおよび通信システム | |
JP5592189B2 (ja) | ディジタル保護制御装置 | |
JP2007335434A (ja) | フレキシブル配線基板、回路基板およびフレキシブル配線断線時の修復方法 | |
JP5495182B2 (ja) | 接点出力回路 | |
JP5176816B2 (ja) | 情報処理装置、モジュール、及び通信リンクの形成方法 | |
JP2002268830A (ja) | ディスクアレイ装置 | |
JP2017004487A (ja) | 制御装置 | |
JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
TWI539772B (zh) | 旁路電路以及網路安全裝置 | |
JP2636461B2 (ja) | 制御リレーの動作確認方法 | |
JP2009027571A (ja) | 通信プロトコル切替方法 | |
JP4788469B2 (ja) | Cpu二重化システム | |
JP5064551B2 (ja) | Hdd取付基板および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5404490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |