JP5402551B2 - 電波修正時計およびその制御方法 - Google Patents

Description

本発明は、時刻情報を有する標準電波を受信し、受信した標準電波に基づいて時刻を修正する電波修正時計およびその制御方法に関する。

標準電波を受信して、時刻を修正する電波修正時計が知られている（例えば、特許文献１，２参照）。
前記標準電波は振幅変調であり、前記電波修正時計は、受信回路において、フィルターなどで受信信号の包絡線を抜き出した後、比較器（コンパレーター）などで包絡線信号と基準電圧とを比較して二値化する二値化回路を備えている。そして、電波修正時計は、この二値化回路で得られたタイムコード信号に基づいて時刻情報を入手し、時刻表示を行っている。
また、これらの電波修正時計では、受信信号の増幅率を自動制御するＡＧＣ回路（Automatic Gain Control）も備えている。

前記特許文献１では、ＡＧＣ電圧を２種類以上の参照電圧と比較する振幅レベル検出器と、この結果に基づきＡＧＣ電圧を昇降させるレベル調整アンプとを備え、レベル調整回路の出力とフィルター回路との出力を合成して情報信号として出力している。
これにより、復調された情報信号の信号レベルの変動を小さく抑えることができ、タイムコードの受信を安定的にかつ短時間で行えるようにしていた。

また、特許文献２では、受信信号を二値化した二値化信号の受信パルスデューティーを基準範囲値と比較し、前記受信パルスデューティーが基準範囲値内でない場合に、受信信号の増幅率を変更したり、二値化処理する際の閾値を変更して、受信信号に対する閾値の相対的なレベルを調整している。
これにより、閾値の前記相対レベルを受信信号に適したものにでき、受信環境の影響を軽減して正しいタイムコードを取得できるようになり、受信時間も短縮できて省電力化を実現できる。

特開２００９−１１８３９７号公報 特開２００９−１９９２１号公報

近年、電波修正時計では、複数の国の標準電波を受信可能なタイプも開発されている。例えば、日本の標準電波「ＪＪＹ」、アメリカ合衆国の標準電波「ＷＷＶＢ」、ドイツの標準電波「ＤＣＦ７７」の３種類の標準電波を切り替えて受信可能な電波修正時計が発売されている。
ここで、標準電波の信号（１，０，Ｍ又はＰ）のパルス幅等は各種の標準電波で異なる。従って、このような複数種類の標準電波を受信可能な電波修正時計において、各種の標準電波を受信する際の受信性能のさらなる向上が求められている。

本発明の目的は、標準電波を受信する際の受信性能を向上できる電波修正時計およびその制御方法を提供することにある。

本発明の電波修正時計は、標準電波を受信する受信部と、前記受信部で受信した信号を増幅する増幅回路と、前記増幅回路の利得を制御する自動利得制御回路と、前記増幅回路で増幅した受信信号を二値化して時刻情報を得る二値化回路とを備え、前記自動利得制御回路は、前記受信部で受信する信号に応じて、前記自動利得制御回路の応答速度を変更する応答速度変更手段を備え、前記受信部は、複数種類の標準電波を受信可能に構成され、前記応答速度変更手段は、前記受信部で受信する標準電波に含まれる各信号のパルスデューティーの差に応じて、前記自動利得制御回路の応答速度を変更することを特徴とする。

ここで、自動利得制御回路の応答速度とは、増幅回路の利得を制御する制御信号の変化速度を意味する。例えば、制御信号の電圧値を変化させて増幅回路の利得を制御する場合は、前記制御信号の電圧値の変化速度である。例えば、自動利得制御回路にコンデンサーを設け、このコンデンサーの電圧値で制御信号の電圧値を設定する場合には、前記コンデンサーの充放電の電流値を、第１の電流値およびこの第１の電流値よりも低い第２の電流値に切り替えることで、前記応答速度を変更できる。すなわち、電流値が大きな第１の電流値にすれば、第２の電流値に設定した場合に比べて、コンデンサーの電圧値つまり制御信号の電圧値の変化速度も速くなる。このため、増幅回路の利得（ゲイン）の変化速度も第２の電流値の場合に比べて高速にできる。このようにすれば、自動利得制御回路の応答速度を複数段階（少なくとも二段階）に切り替えて変更することができる。
本発明によれば、応答速度変更手段は、自動利得制御回路の応答速度（ＡＧＣ応答速度）を、受信部で受信する信号、例えば受信する標準電波の種類等に応じて変更する。
このため、受信する信号に応じて適切な応答速度に設定でき、ＡＧＣ応答速度を切り替えることができない場合に比べて、各種の受信信号を精度良く検出でき、ノイズの影響を軽減できて受信性能を向上できる。
すなわち、ＡＧＣ応答速度を高速および低速の二段階に切り替えることができる場合、例えば、ＪＪＹやＷＷＶＢを受信する場合は、ＡＧＣ応答速度を低速にし、ＤＣＦ７７を受信する場合は低速に設定すれば、各標準電波に適した増幅処理を行うことができ、ＡＧＣ応答速度が一定の場合に比べて、様々な標準電波を切り替えて用いた場合の受信性能を向上できる。なお、ＡＧＣ応答速度が高速、低速とは、お互いの速度を相対的に比較したものである。すなわち、ＡＧＣ応答速度が高速とは、低速の場合の速度よりも速い速度であることを意味し、低速とは高速の場合の速度よりも遅い速度であることを意味する。
例えば、ＪＪＹやＷＷＶＢのように、「１，０，Ｍ又はＰ」の各信号でパルスデューティーが大きく異なる場合は、ＡＧＣ応答速度が低速であり、各信号のパルスへの追従が多少遅れても、各信号を判別できる。一方で、ＡＧＣ応答速度が低速であれば、外部ノイズの影響でゲインを変動してしまうことも防止できる。このため、ＪＪＹやＷＷＶＢでは、ＡＧＣ応答速度を低速に設定することで、受信性能を向上できる。
一方、ＤＣＦ７７のように、「１」、「０」の各信号でパルスデューティーの相違が小さい場合は、ＡＧＣ応答速度が低速であり、各信号のパルスへの追従が遅れると、一方の信号を他方の信号と誤認識してしまう可能性が高い。そこで、ＡＧＣ応答速度を高速にし、検波波形の変化に敏感に反応して検出できるようにすれば、パルスデューティーの相違が小さい各信号を区別して判定することができる。このため、ＤＣＦ７７では、ＡＧＣ応答速度を高速に設定することで、受信性能を向上できる。

標準電波の種類に応じて、各信号のパルスデューティー等も異なる。従って、外来ノイズの影響を受けるおそれがあっても、受信信号に敏感に反応して細いパルスでも正確に判別したほうがよい標準電波（例えばＤＣＦ７７）は、その電波に合わせたＡＧＣ応答速度（高速および低速の二段階に切り替える場合は高速）に設定すればよい。
一方、受信信号に対する反応は多少緩やかでも各信号を判別できるため、外来ノイズの影響を軽減したほうがよい標準電波（例えばＪＪＹ）は、その電波に合わせたＡＧＣ応答速度（高速および低速の二段階に切り替える場合は低速）に設定すればよい。
このように標準電波の種類に応じて、自動利得制御回路の応答速度を変更すれば、各標準電波における受信性能をそれぞれ向上することができる。

本発明の電波修正時計において、前記応答速度変更手段は、前記受信部で受信する標準電波の時刻コードにおいて予め設定されたタイミングで、受信中に前記自動利得制御回路の応答速度を変更することが好ましい。

標準電波には、通常、パルスデューティーが異なる１信号、０信号、Ｍ（マーカー）信号、Ｐ（ポジションマーカー）信号が含まれるが、１信号と、０信号と、ＭおよびＰ信号とでパルス幅が異なる。ここで、Ｍ信号が送信されるタイミングは、標準電波のタイムコードフォーマットにおいて０秒のタイミングに固定されているので、Ｍ信号を受信するタイミングと、その他の信号を受信するタイミングとで、ＡＧＣ応答速度を変更すれば、各信号をより精度良く検出できて受信性能を向上できる。
例えば、ＪＪＹにおいてＭ信号は「１」や「０」の信号に比べてパルス幅が狭い。従って、Ｍ信号を受信するタイミングは、他の１信号や０信号を受信する場合に比べて、ＡＧＣ応答速度を速くしたほうが、Ｍ信号を精度良く検出でき、受信性能を向上できる。

本発明の電波修正時計において、前記自動利得制御回路は、自動利得制御回路の出力信号の電圧を制御するコンデンサーを備え、前記応答速度変更手段は、前記受信部で受信する信号に応じて、前記コンデンサーの充放電の電流値を変化させることで、前記自動利得制御回路の応答速度を変更することが好ましい。

コンデンサーの充放電の電流値を変化させれば、コンデンサーの電圧変化の速度が変化し、自動利得制御回路の出力信号の電圧変化速度つまりＡＧＣ応答速度を変更できる。
例えば、ＡＧＣ応答速度を２段階に切り替える場合、コンデンサーを充放電する系統を２つ設け、ＡＧＣ応答速度を低速にする場合には、１系統のみで充放電し、高速にする場合は、２系統で充放電し、コンデンサーの充放電の電流値を２段階に切り替えて変更すればよい。応答速度変更手段が、このような充放電の系統数を切り替える構成であれば、例えば、ＩＣ内に組み込むこともでき、部品を小型化できる。

本発明の電波修正時計において、前記自動利得制御回路は、自動利得制御回路の出力信号の電圧を制御するコンデンサーを備え、前記応答速度変更手段は、前記受信部で受信する信号に応じて、前記コンデンサーの容量を変化させることで、前記自動利得制御回路の応答速度を変更することが好ましい。

コンデンサーの容量を変化させれば、コンデンサーの電圧変化の速度が変化し、自動利得制御回路の出力信号の電圧変化速度つまりＡＧＣ応答速度を変更できる。
例えば、ＡＧＣ応答速度を２段階に切り替える場合、２つのコンデンサーを用意し、ＡＧＣ応答速度を低速にする場合には、２つのコンデンサーを並列に接続して容量を大きくし、高速にする場合は、一方のコンデンサーのみを利用して容量を小さくし、コンデンサーの容量を２段階に切り替えて変更すればよい。応答速度変更手段が、このようなコンデンサーの接続を切り替える構成であれば、例えば、様々な容量のコンデンサーを組み込んでみることで、その製品のアンテナ特性などに応じて受信性能が最適となるように調整することができる。

本発明の電波修正時計において、前記応答速度変更手段は、前記自動利得制御回路の応答速度を、第１応答速度と、この第１応答速度よりも遅い第２応答速度に切り替え可能に構成され、前記受信部による受信動作の開始時は、前記自動利得制御回路の応答速度を前記第１応答速度に設定し、受信動作の開始から所定時間経過後に、前記受信部で受信する信号に応じて前記第１応答速度または前記第２応答速度に設定することが好ましい。

受信動作の開始時は、受信する信号の種類に関係なく、第２応答速度よりも高速な第１応答速度に設定しているので、前記増幅回路の利得を最適な値に変更するまでの時間も短くなり、標準電波の受信を開始してから、所定のタイムコードが出力されるまでの起動時間を短縮することができる。

本発明の電波修正時計の制御方法は、標準電波を受信する受信部と、前記受信部で受信した信号を増幅する増幅回路と、前記増幅回路の利得を制御する自動利得制御回路と、前記増幅回路で増幅した受信信号を二値化して時刻情報を得る二値化回路とを備えた電波修正時計の制御方法であって、前記受信部は、複数種類の標準電波を受信可能に構成され、前記受信部で受信する標準電波に含まれる各信号のパルスデューティーの差に応じて、前記自動利得制御回路の応答速度を変更することを特徴とする。

本発明によれば、自動利得制御回路の応答速度（ＡＧＣ応答速度）を、受信部で受信する標準電波に含まれる各信号のパルスデューティーの差に応じて変更する。
このため、受信する信号に応じて適切な応答速度に設定でき、ＡＧＣ応答速度を切り替えることができない場合に比べて、各種の受信信号を精度良く検出でき、ノイズの影響を軽減できて受信性能を向上できる。

本発明の第１実施形態に係る電波修正時計の構成を示すブロック図である。 第１実施形態のＡＧＣ回路の構成を示す回路図である。 ＡＧＣ電圧と増幅回路のゲインの関係を示すグラフである。 日本における標準電波「ＪＪＹ」の各信号に対する受信パルスデューティーおよび振幅変化を示す図である。 アメリカ合衆国における標準電波「ＷＷＶＢ」の各信号に対する受信パルスデューティーおよび振幅変化を示す図である。 ドイツにおける標準電波「ＤＣＦ７７」の各信号に対する受信パルスデューティーおよび振幅変化を示す図である。 日本における標準電波「ＪＪＹ」のタイムコードフォーマットを示す図である。 ＡＧＣ応答速度の設定データを示す図である。 第１実施形態の受信処理を示すフローチャートである。 起動初期のＡＧＣ電圧とＴＣＯを示す波形図である。 電波波形、タイムコード、ＡＧＣ電圧、検波波形、ＴＣＯを示す波形図である。 第２実施形態のＡＧＣ回路の構成を示す回路図である。 ＡＧＣコンデンサーの容量と受信感度との関係を示すグラフである。 第３実施形態の受信処理を示すフローチャートである。 ＡＧＣ応答速度が速い場合と遅い場合のＴＣＯを示す波形図である。

以下、本発明の第１実施形態に係る電波修正時計１を図面に基づいて説明する。
〔電波修正時計の構成〕
電波修正時計１は、図１に示すように、アンテナ２と、受信回路部３と、制御回路部４と、表示部５と、外部操作部材６と、水晶振動子４８とを備えている。
アンテナ２は、長波標準電波（以下、「標準電波」と称す）を受信し、受信した標準電波の信号を受信回路部３に出力する。
受信回路部３は、アンテナ２にて受信した標準電波の受信信号を復調して、ＴＣＯ（Time Code Out：タイムコード出力）として制御回路部４に出力する。なお、受信回路部３の詳細な説明は、後述する。

制御回路部４は、入力されたＴＣＯをデコードしてＴＣ（タイムコード、時刻データ）を生成し、生成したＴＣに基づいて時刻カウンター４３の時刻を設定する。また、制御回路部４は、時刻カウンター４３の時刻を表示部５に表示させる制御をする。さらに、制御回路部４は、受信回路部３に制御信号を出力する。なお、制御回路部４の詳細な説明は、後述する。

表示部５は、制御回路部４の駆動回路部４６により駆動制御され、時刻カウンター４３でカウントされる時刻を表示させる。この表示部５としては、例えば液晶パネルを備え、液晶パネルに時刻を表示させる構成であってもよく、文字板および指針を備え、制御回路部４により指針を運針させて時刻を表示させる構成であってもよい。

外部操作部材６は、例えばリューズや設定ボタンなどにより構成され、利用者により操作されることで制御回路部４に所定の操作信号を出力する。この操作信号としては、例えば、アンテナ２で受信される標準電波の種類（例えば、日本におけるＪＪＹ、アメリカ合衆国におけるＷＷＶＢ、ドイツにおけるＤＣＦ７７など）を設定する旨の電波種類設定データ、標準電波を受信して時刻を修正させる旨の修正要求情報などが挙げられる。

基準クロック用の水晶振動子４８は、所定の基準信号（基準クロック、例えば32.768kHzの信号）を出力するものであり、この水晶振動子４８から出力された基準信号が制御回路部４に入力されている。

〔受信回路部の構成〕
受信回路部３は、図１に示すように、同調回路３１と、増幅回路としての第１増幅回路３２と、バンドパスフィルター（Band-pass filter，以下、「ＢＰＦ」と略す場合がある）３３と、第２増幅回路３４と、包絡線検波回路３５と、自動利得制御回路としてのＡＧＣ（Auto Gain Control）回路３６と、二値化回路３７と、デコード回路３９とを備えて構成されている。

同調回路３１は、コンデンサーを備えて構成され、当該同調回路３１とアンテナ２とにより並列共振回路が構成される。この同調回路３１は、制御部４７からの制御信号ＳＬで同調周波数が切り替えられ、特定の周波数の電波をアンテナ２で受信させる。この同調回路３１により、アンテナ２で受信された標準電波が電圧信号に変換され、第１増幅回路３２に出力される。なお、本実施形態の受信回路部３では、日本の標準電波「ＪＪＹ」の他、アメリカ合衆国の標準電波「ＷＷＶＢ」、ドイツの標準電波「ＤＣＦ７７」、イギリスの標準電波「ＭＳＦ」などの各地域における標準電波を受信可能に構成されている。
従って、アンテナ２および同調回路３１により、複数種類の標準電波を受信可能な受信部が構成されている。

第１増幅回路３２はＡＧＣアンプであり、後述するＡＧＣ回路３６から入力する信号（ＡＧＣ電圧）に応じてゲインを調整し、同調回路３１から入力する受信信号を一定の振幅としてＢＰＦ３３に入力するように増幅する。すなわち、第１増幅回路３２は、ＡＧＣ回路３６から入力する信号に応じて、振幅が大きい場合にはゲインを低くし、振幅が小さい場合にはゲインを高くして、受信信号を一定の振幅となるように増幅する。

ＢＰＦ３３は、所望の周波数帯の信号を抽出するフィルターである。すなわち、ＢＰＦ３３を介することにより、第１増幅回路３２から入力した受信信号から搬送波成分以外が除去される。
第２増幅回路３４は、ＢＰＦ３３から入力する受信信号を、固定のゲインでさらに増幅する。

包絡線検波回路３５は、図示しない整流器と、図示しないローパスフィルター（Low-Pass Filter，ＬＰＦ）とを備えて構成され、第２増幅回路３４から入力した受信信号を整流およびろ波し、ろ波して得られた包絡線信号を、ＡＧＣ回路３６および二値化回路３７に出力する。

ＡＧＣ回路３６は、包絡線検波回路３５から入力した受信信号に基づいて、第１増幅回路３２にて受信信号を増幅する際のゲインを決定する信号を出力する。このＡＧＣ回路３６は、本発明の特徴でもあるため、その詳細な説明は後述する。

二値化回路３７は、包絡線検波回路３５から入力する包絡線信号を、所定の基準電圧（閾値）と比較して二値化した二値化信号すなわちＴＣＯ信号を出力する。
具体的に、二値化回路３７は、包絡線信号の電圧が基準電圧を上回っている場合にはＨｉレベルの電圧を有する信号を、また、包絡線信号の電圧が基準電圧を下回っている場合には、Ｈｉレベルの信号より電圧値の低いＬｏｗレベルの信号を、ＴＣＯ信号として、制御回路部４のＴＣＯデコード部４１に出力する。
なお、包絡線信号の電圧が基準電圧を上回っている場合にはＬｏｗレベルを、包絡線信号の電圧が基準電圧を下回っている場合にはＨｉレベルの信号を、ＴＣＯ信号として、制御回路部４のＴＣＯデコード部４１に出力するように構成することも可能である。
また、二値化回路３７で包絡線信号と比較する基準電圧は、予め設定した固定値でもよいし、受信信号の種類やＳＮ比などに応じて調整してもよい。

デコード回路３９は、後述する制御回路部４と、シリアル通信線ＳＬを介して接続されている。そして、このデコード回路３９は、制御回路部４から入力する制御信号をデコードし、当該制御信号に含まれるコードに基づいて、受信回路部３を制御する信号を出力する。

〔ＡＧＣ回路の構成〕
ＡＧＣ回路３６は、例えば、図２に示すような回路で構成できる。すなわち、ＡＧＣ回路３６は、コンパレーター３６１と、ＡＧＣコンデンサー３６２と、第１〜４の定電流源３６３〜３６６と、スイッチとして機能するＦＥＴ（電界効果トランジスター）３６７〜３６９と、インバーター３７０，３７１と、プルダウン抵抗３７２と、第１基準電圧を出力する定電圧源３７３と、第２基準電圧を出力する定電圧源３７４と、起動回路３７５を備えている。

コンパレーター３６１は、２つの入力端子を備える。一方の入力端子（プラス入力）は、低電位の電源ＶＳＳに接続されて第１基準電圧を出力する定電圧源３７３に接続され、他方の入力端子（マイナス入力）は、包絡線検波回路３５に接続されている。
このため、コンパレーター３６１は、包絡線検波回路３５から入力される包絡線信号の電圧が、第１基準電圧未満であればＨｉレベルの信号を出力し、第１基準電圧以上であればＬｏｗレベルの信号を出力する。

第１の定電流源３６３は、電源ＶＳＳよりも高電位の電源ＶＤＤとＡＧＣコンデンサー３６２間に接続されている。第１の定電流源３６３は、コンパレーター３６１からＨｉレベル信号が出力されるとオン状態となり、Ｌｏｗレベル信号が出力されるとオフ状態となる。
第２の定電流源３６４は、ＡＧＣコンデンサー３６２と電源ＶＳＳ間に接続されている。コンパレーター３６１および第２の定電流源３６４間にはインバーター３７０が配置されているので、第２の定電流源３６４は、コンパレーター３６１からＬｏｗレベル信号が出力されるとオン状態となり、Ｈｉレベル信号が出力されるとオフ状態となる。

従って、コンパレーター３６１からＨｉレベル信号が出力されると、第１の定電流源３６３がオン、第２の定電流源３６４がオフとなり、定電流源３６３は一定値の電流を流してＡＧＣコンデンサー３６２を充電する。
ＡＧＣコンデンサー３６２が充電されると、第１増幅回路３２に入力されるＡＧＣ電圧（ＡＧＣ制御電圧）が上昇する。ここで、本実施形態の第１増幅回路３２は、図３に示すように、ＡＧＣ電圧が高くなると、第１増幅回路３２のゲイン（利得）が大きくなるように構成されている。従って、ＡＧＣコンデンサー３６２が充電されてＡＧＣ電圧が上昇すると、第１増幅回路３２のゲイン（利得）は大きくなる。

一方、コンパレーター３６１からＬｏｗレベル信号が出力されると、第１の定電流源３６３がオフ、第２の定電流源３６４がオンとなり、定電流源３６４は一定値の電流を流してＡＧＣコンデンサー３６２を放電する。
ＡＧＣコンデンサー３６２が放電されると、第１増幅回路３２に入力されるＡＧＣ電圧が下降し、第１増幅回路３２のゲイン（利得）が小さくなる。

〔応答速度変更手段の構成〕
上記の第１の定電流源３６３、第２の定電流源３６４によるＡＧＣコンデンサー３６２の充放電によって、ＡＧＣ電圧が変化する速度を第２応答速度とした場合、ＡＧＣ電圧を第２応答速度よりも高速な第１応答速度で変更する構成（応答速度変更手段）を以下に説明する。
この応答速度変更手段は、第３の定電流源３６５、第４の定電流源３６６、ＦＥＴ３６７，３６８、インバーター３７１で構成され、後述する制御回路部４の制御部４７から出力されるＡＧＣ制御信号によって制御される。

第３の定電流源３６５は、電源ＶＤＤに接続されたＦＥＴ３６７と、ＡＧＣコンデンサー３６２間に接続されている。第３の定電流源３６５は、第１の定電流源３６３と同じく、コンパレーター３６１からＨｉレベル信号が出力されるとオン状態となり、Ｌｏｗレベル信号が出力されるとオフ状態となる。
第４の定電流源３６６は、ＡＧＣコンデンサー３６２と、電源ＶＳＳに接続されたＦＥＴ３６８間に接続されている。第４の定電流源３６６は、第２の定電流源３６４と同じく、コンパレーター３６１からＬｏｗレベル信号が出力されるとオン状態となり、Ｈｉレベル信号が出力されるとオフ状態となる。

ＦＥＴ３６７，３６８は、後述する制御回路部４の制御部４７から出力されるＡＧＣ制御信号によって、オン・オフが制御される。すなわち、ＦＥＴ３６７，３６８は、ｐチャネル、ｎチャネルのＦＥＴであり、一方のＦＥＴ３６７は、制御部４７に対してインバーター３７１を介して接続されている。
このため、制御部４７から出力されるＡＧＣ制御信号がＨｉレベルになると、ＦＥＴ３６７，３６８は共にオン状態となる。このＦＥＴ３６７，３６８がオン状態で、コンパレーター３６１からＨｉレベル信号が出力されると、第１の定電流源３６３だけでなく、第３の定電流源３６５からも電流が流れる。すなわち、ＡＧＣコンデンサー３６２を充電する電流が二系統となり、第１の定電流源３６３からの電流のみで充電する場合に比べて充電電流が増え、ＡＧＣコンデンサー３６２の電圧変化速度も高くなる。

また、コンパレーター３６１からＬｏｗレベル信号が出力されると、第２の定電流源３６４だけでなく、第４の定電流源３６６にも電流が流れる。すなわち、ＡＧＣコンデンサー３６２を放電する電流が二系統となり、第２の定電流源３６４のみで放電する場合に比べて放電電流が増え、ＡＧＣコンデンサー３６２の電圧変化速度も高くなる。
従って、ＡＧＣ回路３６から第１増幅回路３２に出力されるＡＧＣ電圧が増減して第１増幅回路３２のゲインを変化させる際の変化速度、つまりＡＧＣ回路３６の応答速度（応答速度）が速くなる（時定数が小さくなる）。

一方、制御部４７から出力されるＡＧＣ制御信号がＬｏｗレベルになると、ＦＥＴ３６７，３６８は共にオフ状態となる。このＦＥＴ３６７，３６８がオフ状態で、コンパレーター３６１からＨｉレベル信号が出力されると、第１の定電流源３６３のみから電流が流れる。すなわち、ＡＧＣコンデンサー３６２を充電する電流が１系統となり、２系統で充電する場合に比べて充電電流が減少し、ＡＧＣコンデンサー３６２の電圧変化速度も遅くなる。
また、コンパレーター３６１からＬｏｗレベル信号が出力されると、第２の定電流源３６４のみに電流が流れる。すなわち、ＡＧＣコンデンサー３６２を放電する電流が１系統となり、２系統で放電する場合に比べて放電電流が減少し、ＡＧＣコンデンサー３６２の電圧変化速度も遅くなる。
従って、ＡＧＣ回路３６から第１増幅回路３２に出力されるＡＧＣ電圧が増減して第１増幅回路３２のゲインを変化させる際の変化速度、つまりＡＧＣ回路３６の応答速度（応答速度）が遅くなる（時定数が大きくなる）。
このように、本実施形態の応答速度変更手段によれば、ＡＧＣ回路３６の応答速度を、高速および低速の二段階に変更することができる。

ＡＧＣコンデンサー３６２は、１秒程度の時定数を実現するために、数μＦ程度の容量に設定されている。このＡＧＣコンデンサー３６２は、受信回路部３や制御回路部４を構成するＩＣの外に設けられたセラミックコンデンサーやタンタルコンデンサーで構成されている。

起動回路３７５は、制御部４７から受信回路部３を起動するためのＰＷＲＯＮ信号が入力された際に、ＦＥＴ３６９に１パルスの起動信号を出力するように構成されている。
ＦＥＴ３６９は、電源ＶＤＤに接続されて第２基準電圧を出力する定電圧源３７４と、ＡＧＣコンデンサー３６２間に接続されている。そして、起動回路３７５からの起動信号が入力されることで、ＦＥＴ３６９は受信回路部３の起動直後の所定期間のみオン状態とされる。従って、ＡＧＣコンデンサー３６２は、受信回路部３の起動直後の所定期間は、定電圧源３７４に接続されて充電される。

ここで、前記第２基準電圧は、第１増幅回路３２をフルゲインとするＡＧＣ電圧と、ミニマムゲインとするＡＧＣ電圧との中間値程度に設定されている。このように、第２基準電圧を中間値程度に設定することで、受信回路部３を起動してからＴＣＯが出力し始めるまでの起動時間を最も短縮できる可能性が高くなる。
また、受信回路部３の起動直後は、前記ＡＧＣ制御信号をＨｉレベル信号としてＦＥＴ３６７，３６８をオン状態としてＡＧＣ回路３６の応答速度を速い設定にしている。これにより、所望のＡＧＣ電圧に到達する速度、つまり第１増幅回路３２のゲインを適切な値にできる速度が速くなり、ＴＣＯが出力されるまでの起動時間も短縮できる。

〔制御回路部の構成〕
制御回路部４は、前述のように、受信回路部３の動作を制御するものであり、受信回路部３のデコード回路３９に対して制御信号を出力する。具体的には、制御回路部４の制御部４７は、受信する標準電波に応じた同調コンデンサーの切り替えやバンドパスフィルターの切り替えを指示する制御信号を、デコード回路３９を通してシリアル通信で行い、受信回路部３を起動するＰＷＲＯＮ信号の受信開始時に送信する。

また、制御部４７は、ＡＧＣ回路３６にＡＧＣ制御信号を出力し、ＡＧＣ応答速度の切り替え制御を行う。このＡＧＣ制御は、例えば、タイムコードフォーマットにおける所定のタイミングで応答速度を切り替えるなど、タイミングの管理が求められるため、リアルタイムで行う必要がある。このため、ＡＧＣ制御信号は、前記デコード回路３９に対するシリアル通信とは別系統で独立して送信されている。

また制御回路部４は、二値化回路３７から入力するＴＣＯ信号をデコードして、デコードされて生成したタイムコードに基づいて、時刻カウンター４３の時刻を設定する。さらには、制御回路部４は、時刻カウンター４３の時刻を表示部５に表示させる制御をする。
この制御回路部４は、図１に示すように、ＴＣＯデコード部４１と、記憶部４２と、時刻カウンター４３と、駆動回路部４６と、制御部４７とを備えて構成されている。なお、制御部４７には、前記水晶振動子４８から出力された基準信号が入力されている。

ＴＣＯデコード部４１は、受信回路部３の二値化回路３７から入力するＴＣＯ信号をデコードして、当該ＴＣＯ信号に含まれる日付情報および時刻情報等を有するタイムコード（ＴＣ、時刻データ）を抽出する。そして、ＴＣＯデコード部４１は、抽出したＴＣを制御部４７に出力する。
具体的には、ＴＣＯデコード部４１は、ＴＣＯ信号の波形を認識し、所定のパルス幅（例えば１Ｈｚ）に対する受信パルスデューティーを計測する。そして、この受信パルスデューティーの違いによりＴＣＯ信号からＴＣを認識する。

例えば、日本国内において用いられる標準電波（ＪＪＹ）では、ハイレベル信号とローレベル信号の振幅変化は１０％である。また、パルスデューティーは、図４に示すように、１秒のパルス幅に対して、ハイレベル信号のパルス幅が０．５秒である場合（つまり、デューティーが５０％である場合）、「１」の信号（１信号）を認識する。また、１秒のパルス幅に対して、ハイレベル信号のパルス幅が０．８秒である場合（つまり、デューティーが８０％である場合）、「０」の信号（０信号）を認識する。１秒のパルス幅に対して、ハイレベル信号のパルス幅が０．２秒である場合（つまり、デューティーが２０％である場合）、「Ｍ」信号（マーカー信号）および「Ｐ」信号（ポジションマーカー信号）を認識する。そして、ＴＣＯデコード部４１は、これら認識した１信号、０信号、およびＭ、Ｐ信号の並びにより所定のＴＣを認識する。

なお、上記において、ＪＪＹにおけるＴＣの認識を例示したが、受信された標準電波が他の種類である場合、それぞれの電波に対応するデューティーにより、ＴＣを認識する。
例えば、図５、６に示すように、アメリカ合衆国における標準電波（ＷＷＶＢ）では、振幅変化は３３％であり、ハイレベル信号のパルス幅が０．５秒（ローレベル信号のパルス幅が０．５秒）つまりデューティーが５０％である場合に１信号、ハイレベル信号のパルス幅が０．８秒（ローレベル信号のパルス幅が０．２秒）つまりデューティーが８０％である場合に０信号、ハイレベル信号のパルス幅が０．２秒（ローレベル信号のパルス幅が０．８秒）つまりデューティーが２０％である場合にＭ信号およびＰ信号を認識する。
また、ドイツにおける標準電波（ＤＣＦ７７）では、振幅変化は２５％であり、ローレベル信号のパルス幅が０．２秒つまりローレベル信号のデューティーが２０％である場合に１信号、ローレベル信号のパルス幅が０．１秒つまりローレベル信号のデューティーが１０％である場合に０信号を認識する。
また、図示を略すが、イギリスにおける標準電波（ＭＳＦ）では、ローレベル信号のパルス幅が０．２秒つまりローレベル信号のデューティーが２０％である場合に１信号、ローレベル信号のパルス幅が０．１秒つまりローレベル信号のデューティーが１０％である場合に０信号、ローレベル信号のパルス幅が０．５秒つまりローレベル信号のデューティーが５０％である場合にＭ信号およびＰ信号を認識する。

そして、標準電波毎のタイムコードフォーマットにおいて、上記１，０，Ｍ，Ｐの各信号を用いることで時刻情報を送信している。
例えば、ＪＪＹのタイムコードフォーマットでは、図７に示すように、１秒ごとに一つの信号が送信され、６０秒で１レコードとして構成されている。つまり、１フレームが６０ビットのデータである。また、データ項目として分、時の現時刻情報と、現在年の１月１日からの通算日、年（西暦下２桁）、曜日等のカレンダー情報とが含まれている。各項目の値は、各秒毎に割り当てられた数値の組み合わせによって構成され、この組み合わせのＯＮ、ＯＦＦが信号の種類から判断される。さらに、Ｐ信号およびＭ信号が連続して入力された場合、つまりハイレベル信号のパルス幅が０．２秒の信号が連続して入力された場合の、２番目の信号のタイミングが０秒位置となる。従って、０．２秒の信号を２つ連続で検出すると分同期を認識することができる。
他の標準電波も、図示を略すが、タイムコードフォーマットがそれぞれ規定されている。

記憶部４２は、制御回路部４による受信回路部３の制御等に必要な各種データやプログラム等を記憶するメモリーである。このような記憶部４２は、電波修正時計１の製造時に設定され、ＡＧＣの応答速度などを設定するＡＧＣ設定情報が記憶されるＡＧＣ設定記憶部４２１を備えている。

このＡＧＣ設定記憶部４２１に記憶されるＡＧＣ設定情報は、図８に示すように、電波種類データと、ＡＧＣ設定データとが関連付けられて記憶されている。
ここで、電波種類データは、受信回路部３にて受信される標準電波の種類に関する情報であり、例えば、ＪＪＹ、ＷＷＶＢ、ＤＣＦ７７などが記録されている。
ＡＧＣ設定データには、電波種類データにて特定される標準電波毎に、ＡＧＣの応答速度を高速または低速のどちらに設定するのかを示すＡＧＣ応答速度基本設定と、所定のタイミングで応答速度を切り替える場合の切替タイミングとが記録されている。

例えば、ドイツＤＣＦ７７は、図６に示すように、信号が「１」、「０」のみであり、それぞれ１００msec、２００msecとパルス幅も近い。このため、ＪＪＹやＷＷＶＢに比べて、ドイツＤＣＦ７７の信号識別は困難であり、「１」を「０」と誤判定したり、「０」を「１」と誤判定したり、幅が細いパルスノイズを信号と判断してしまうエラーを生じやすい。従って、ＴＣの正確なデコードを行うには、パルス幅を正確に判断することが重要である。
このため、ＤＣＦ７７のＡＧＣ応答速度の基本設定は、「高速（第１応答速度）」に設定されている。
これに対し、ＪＪＹやＷＷＶＢは、図４，５に示すように、各信号のパルスデューティーの差が大きいため、ＡＧＣ応答速度の基本設定は、「低速（第２応答速度）」に設定されている。

また、ＡＧＣ応答速度の基本設定が「低速」であるＪＪＹ、ＷＷＶＢでは、ＡＧＣの応答速度を高速および低速に切り替える切替タイミングも記録されている。すなわち、図７に示すようなタイムコードフォーマットにおいて、毎正分のマーカーを受信するタイミングではＡＧＣ応答速度を高速に設定できるように、毎正分の５秒前である５５秒のタイミングで「低速から高速」に切り替え、毎正分の１秒後である１秒のタイミングで「高速から低速」に切り替えるように設定されている。
なお、第１実施形態の受信処理では、後述するように、切替タイミングの情報は利用しておらず、後述する第３実施形態で利用している。

時刻カウンター４３は、水晶振動子４８から出力される基準信号に基づいて、時間（内部時刻）をカウントする。具体的には、時刻カウンター４３は、秒をカウントする秒カウンター、分をカウントする分カウンター、時をカウントする時カウンターを備えている。
秒カウンターは、例えば水晶振動子４８が接続されている制御部４７内の発振回路（図示せず）から１Ｈｚの基準信号が出力されている場合、その信号を６０カウントつまり６０秒でループするカウンターである。分カウンターは、１Ｈｚの基準信号を６０回係数したところで１カウントし、６０カウント、すなわち６０分でループするカウントである。時カウンターは、１Ｈｚの基準信号を３６００回係数したところで１カウントし、２４カウント、すなわち２４時間でループするカウントである。
なお、分カウンターは、秒カウンターが６０カウントするごとに秒カウンターから分カウンターに信号を出力して分カウンターをカウントアップさせる構成としてもよい。同様に、時カウンターは、分カウンターが６０カウントするごとに分カウンターから時カウンターに信号を出力され、時カウンターをカウントアップさせる構成としてもよい。

駆動回路部４６は、制御部４７から出力される時刻表示制御信号に基づいて、表示部５の表示状態を制御し、表示部５に時刻を表示させる制御をする。例えば、表示部５が液晶パネルを有し、液晶パネルに時刻を表示させる構成である場合、駆動回路部４６は、時刻表示制御信号に基づいて、液晶パネルを制御し、液晶パネルに時刻を表示させる制御をする。また、表示部５が文字板および指針を有する構成である場合、駆動回路部４６は、指針を駆動させるステッピングモーターに、パルス信号を出力し、ステッピングモーターの駆動力により指針を運針させる制御をする。

制御部４７は、水晶振動子４８から入力される駆動周波数に基づいて駆動し各種制御処理を実施する。すなわち、制御部４７は、ＴＣＯデコード部４１から入力されるＴＣを、時刻カウンター４３に出力し、時刻カウンター４３のカウントを修正する制御をする。また、制御部４７は、時刻カウンター４３にてカウントされる時刻を表示部５に表示させる旨の時刻表示制御信号を駆動回路部４６に出力する。

なお、制御部４７と、デコード回路３９とは、前述のように、シリアル通信線ＳＬにより接続され、制御信号は、シリアル通信線ＳＬを介してデコード回路３９に入力される。
ここで、制御部４７と受信回路部３とのシリアル通信においては、制御部４７と受信回路部３との間で双方向通信が可能な２線の同期式インターフェースを用いて、それぞれによる双方向のシリアル通信を行うようにしてもよい。このような場合、制御部４７から受信回路部３に制御信号を出力した後、当該受信回路部３が、受信および認識した制御信号を制御部４７に再度転送し、制御部４７にて出力した制御信号と入力した制御信号とのデータの差異を確認することで、より信頼性の高いシリアル通信を行うことができる。
さらに、制御部４７は、ＡＧＣ設定記憶部４２１に記憶された情報に基づいて、ＡＧＣ制御信号をＡＧＣ回路３６に出力する。

〔電波修正時計の動作〕
次に、上記のような電波修正時計１における、標準電波による時刻修正動作について説明する。
図９は、電波修正時計１の時刻修正動作を示すフローチャートである。
図１０は、受信回路部３の起動時のＡＧＣ電圧やＴＣＯ信号の波形を示す図である。
図１１は、標準電波の波形と、ＴＣと、ＡＧＣ電圧と、標準電波を受信した際の包絡線信号の検波波形と、包絡線信号を基準電圧と比較する二値化回路３７の出力であるＴＣＯ信号の波形とを示す図である。

電波修正時計１の製造時には、図８に示すＡＧＣ設定情報が記憶部４２のＡＧＣ設定記憶部４２１に書き込まれて記憶される。

電波修正時計１の制御部４７は、外部操作部材６から時刻修正を実施する旨の操作信号が入力されたり、予め設定された時刻となったりしたことを認識すると、受信回路部３にＰＷＲＯＮ信号を入力して受信回路部３を起動し、アンテナ２による標準電波の受信を開始する（ステップ１、以下ステップを「Ｓ」と略す）。

この際、制御部４７は、アンテナ２での受信に影響しないように、駆動回路部４６を介して秒針の運針を停止している。
また、制御部４７からＰＷＲＯＮ信号が出力されると、図２に示すように、ＡＧＣ回路３６の起動回路３７５からワンパルス信号が出力され、ＦＥＴ３６９を短時間オンする。このため、ＡＧＣコンデンサー３６２は、ＦＥＴ３６９がオンされた時間だけ定電圧源３７４の第２基準電圧で充電される。従って、図１０に示すように、ＡＧＣコンデンサー３６２の電圧は上昇する。ここで、第２基準電圧は、前述の通り、第１増幅回路３２を中間ゲインに設定する電圧であるため、ＡＧＣ回路３６から出力されるＡＧＣ電圧の初期値Ｖ１も中間ゲインの電圧に設定される。

さらに、制御部４７は、ＡＧＣ回路３６にＨｉレベルのＡＧＣ制御信号を出力してＦＥＴ３６７，３６８をオンし、受信する標準電波の種類に関係なく、起動時のＡＧＣ回路３６の応答速度を高速に設定する。
このように、受信回路部３の起動直後（ＰＷＲＯＮ→Ｈｉ）は、第１増幅回路３２が中間ゲインに設定され、受信信号の振幅が大きいため、その包絡線信号のレベルは二値化回路３７における閾値よりも高くなり、図１０に示すように、二値化回路３７から出力されるＴＣＯはＨｉレベルの信号が連続して出力する。
このＨｉレベル信号は、ＡＧＣ回路３６のコンパレーター３６１で比較する第１基準電圧よりも高くなるように設定されているので、コンパレーター３６１の出力はＬｏｗレベルとなる。従って、ＡＧＣコンデンサー３６２を放電する第２、４の定電流源３６４、３６６がオン状態となる。
このため、図１０に示すように、前記定電圧源３７４の第２基準電圧で電圧値Ｖ１まで上昇したＡＧＣ電圧は、放電に伴って低下し、第１増幅回路３２のゲインも低下する。よって、受信信号の振幅も小さくなり、受信信号のＬｏｗレベル部分の包絡線信号が二値化回路３７の閾値を下回るようになるため、受信信号のＨｉレベル状態およびＬｏｗレベル状態とで二値化回路３７の出力（ＴＣＯ）もＨｉレベルおよびＬｏｗレベルに変化し、受信信号に含まれるタイムコードに応じたＴＣＯが出力されるようになる。この間、ＡＧＣ電圧はＡＧＣコンデンサー３６２の充放電を繰り返して、実際には図１１に示すように細かく変動している。受信回路部３の起動時から、タイムコードに応じたＴＣＯが出力されるまでの期間が起動時間となり、この起動時間は通常２〜３秒程度である。
一方、受信回路部３の動作停止後（ＰＷＲＯＮ→Ｌｏｗ）は、プルダウン抵抗３７２によりＡＧＣコンデンサー３６２の電荷が放電され、ＡＧＣ電圧はＶＳＳ電位となっていく。

また、本実施形態の電波修正時計１は、受信対象として設定可能な標準電波の種類が、ＪＪＹ、ＷＷＶＢ、ＤＣＦ７７の３種類とされている。そして、今回の受信処理で受信する標準電波として、ＤＣＦ７７が設定されているか否かを判断する（Ｓ２）。
ここで、受信する標準電波の種類は、初期設定（デフォルト設定）は「ＪＪＹ」とされ、外部操作部材６を操作することで、上記３種類の標準電波から選択できるように設定されている。
そして、ＪＪＹまたはＷＷＶＢを受信するように設定されている場合、制御部４７はＳ２で「Ｎｏ」と判断し、ＤＣＦ７７を受信するように設定されている場合、制御部４７はＳ２で「Ｙｅｓ」と判断する。

制御部４７は、Ｓ２で「Ｙｅｓ」、「Ｎｏ」のいずれの場合も、設定された標準電波の種類に合わせて同調周波数を設定する（Ｓ３、Ｓ１２）。
例えば、長波標準電波（ＪＪＹ）が選択されている場合は、４０ｋＨｚ（東日本）と６０ｋＨｚ（西日本）のいずれかに設定される。具体的には、ＪＪＹ（東日本）とＪＪＹ（西日本）とを利用者が選択している場合には、制御部４７は、選択された周波数に設定し、選択されていない場合は、前回の受信周波数に設定する。また、制御部４７は、ＤＣＦ７７では７７．５ｋＨｚ、ＷＷＶＢでは６０ｋＨｚに設定する。

Ｓ３の処理後、制御部４７は所定時間経過したか否かを判定する（Ｓ４）。Ｓ４の所定時間は、前記受信回路部３の起動時間に応じて設定されており、例えば、２〜３秒程度に設定される。
そして、Ｓ４で「Ｙｅｓ」と判定されると、制御部４７は、ＡＧＣ制御信号をＬｏｗにしてＡＧＣ応答速度を低速に設定する（Ｓ５）。

なお、Ｓ４で所定時間経過するまでＳ５の処理を行わないのは、ＡＧＣ応答速度を速い設定（ＡＧＣ制御信号がＨｉ）にしておくことで、適切なＡＧＣ電圧に到達してＴＣＯが出力されるようになるまでの起動時間を短縮することができるためである。
従って、Ｓ２で「Ｙｅｓ」の場合は、ＡＧＣ応答速度は高速の設定のままで処理を継続し、ＡＧＣ応答速度を低速に切り替える必要がないため、Ｓ４の所定時間経過を判定する処理も行わない。

適切なＡＧＣ電圧に到達すると、受信信号の振幅に応じてＡＧＣ電圧が変化し、第１増幅回路３２のゲインが適切に調整されるため、受信信号のタイムコードに応じたＴＣＯが出力する。
図１１は、ＪＪＹを受信している場合の各波形を示す図である。図１１における元の波形とは、受信した標準電波の波形であり、タイムコードの「１，０，Ｍ，Ｐ」の各信号に応じて振幅が大きいハイレベル信号部分と振幅が小さいローレベル信号部分の比率（パルスデューティー）が設定されている。
図１１の検波波形は、包絡線検波回路３５の出力波形であり、この検波波形を二値化回路３７で閾値と比較して二値化することでＴＣＯが出力される。

また、検波波形はＡＧＣ回路３６のコンパレーター３６１に入力され、検波波形の変化によってＡＧＣ電圧が変化する。
すなわち、検波波形の電圧レベルが低い場合は、コンパレーター３６１の出力がＨｉレベルとなり、第１の定電流源３６３がオン状態となる。なお、ＪＪＹを受信中は、ＡＧＣ制御信号はＬｏｗレベルであり、ＦＥＴ３６７，３６８がオフ状態であるため、第３の定電流源３６５、第４の定電流源３６６は作動しない。

第１の定電流源３６３がオン状態であるため、ＡＧＣコンデンサー３６２が充電され、ＡＧＣ電圧は徐々に上昇する。このため、第１増幅回路３２のゲインも徐々に上昇する。
一方、検波波形の電圧レベルが高い状態に切り替わると、コンパレーター３６１の出力がＬｏｗとなり、第２の定電流源３６４がオン状態となる。このため、ＡＧＣコンデンサー３６２が放電され、ＡＧＣ電圧は徐々に下降する。そして、ＡＧＣ電圧がミニマムゲインとなる電圧値まで低下すると、ＡＧＣ電圧はその値で維持される。
そして、再度、検波波形の電圧レベルが低い状態に切り替わると、前述したＡＧＣコンデンサー３６２の充電動作が行われ、ＡＧＣ電圧も上昇する。従って、Ｍ信号やＰ信号のように、検波信号の電圧レベルが低い状態が長い場合は、他の信号に比べてＡＧＣ電圧も高くなり、第１増幅回路３２のゲインも大きくなる。

なお、標準電波がＤＣＦ７７の場合には、ＡＧＣ制御信号がＨｉレベルとなり、ＦＥＴ３６７，３６８がオン状態とされるため、充電量や放電量が大きくなるため、ＡＧＣ電圧の変化速度も速くなる。すなわち、図１１におけるＡＧＣ電圧波形の傾きが急になる。このため、第１増幅回路３２のゲイン変化速度つまりＡＧＣ応答速度も速くなる。
また、図１１のＡＧＣ電圧波形では、充電時の波形の傾きに比べて放電時の波形の傾きが急であるが、これは、充電用の定電流源３６３の電流値と、放電用の定電流源３６４の電流値とを異ならせているためである。なお、各定電流源３６３、３６４の電流値を同じにすることなどで、充電時と放電時とのＡＧＣ電圧波形の傾きを同じものとしてもよい。

制御部４７は、Ｓ５でＡＧＣ応答速度を低速に設定後、二値化回路３７からＴＣＯデコード部４１に出力されるＴＣＯに基づいて秒同期を確立できたかを判断する（Ｓ６）。例えば、日本の標準電波（ＪＪＹ）では、１秒間隔でパルスが立ち上がるため、１秒間隔のパルス立ち上がりを検出することができれば秒同期を確立することができる。
Ｓ６で秒同期を確率して「Ｙｅｓ」と判定された場合、制御部４７は、マーカーの取得により分同期を確立できたかを判断する（Ｓ７）。例えば、日本の標準電波では、図７に示すように、ポジションマーカー（Ｐ）とマーカー（Ｍ）が連続する部分がタイムコードの開始時点（０秒位置）となり、この連続するポジションマーカーＰおよびマーカーＭを検出することができれば分同期を確立することができる。

Ｓ７で分同期を確立して「Ｙｅｓ」と判定された場合、制御部４７は、ＴＣＯデコード部４１から時刻情報を取得し、その整合性を確認する（Ｓ８）。
整合性の確認方法としては、例えば、標準電波は１分間隔で時刻情報を送信しているため、１分毎に取得した時刻情報が１分間隔の時刻であるかで整合性を確認したり、時刻カウンター４３で計時している内部時刻と受信時刻とを比較して整合性を確認する方法が利用できる。

Ｓ８で時刻情報を取得でき、かつ、整合性も確認できて、「Ｙｅｓ」と判定された場合、制御部４７は受信処理を終了し（Ｓ９）、時刻修正処理を行う（Ｓ１０）。
Ｓ１０の時刻修正処理では、取得した時刻データで時刻カウンター４３を更新し、駆動回路部４６を介して表示部５における時刻表示を修正する。
その後、制御部４７は、通常の運針処理に復帰する（Ｓ１１）。

一方、受信対象の標準電波がＤＣＦ７７に設定されており、Ｓ２で「Ｙｅｓ」と判断され、Ｓ１２でＤＣＦ７７用の周波数に設定された場合、制御部４７は、ＡＧＣ制御信号をＨｉレベルに維持してＡＧＣ応答速度を高速に設定したまま、受信処理を行う。
そして、制御部４７は、Ｓ６〜８と同様に、秒同期の判定（Ｓ１３）、マーカー取得および分同期の判定（Ｓ１４）、時刻情報取得および整合性の判定（Ｓ１５）を行う。Ｓ１３〜Ｓ１５のすべてで「Ｙｅｓ」と判定された場合、制御部４７は、受信終了（Ｓ９）、時刻修正（Ｓ１０）を行って、通常運針に戻る（Ｓ１１）。

また、以上の各処理Ｓ６〜Ｓ８、Ｓ１３〜Ｓ１５のいずれかで「Ｎｏ」と判断された場合、つまり、秒同期や分同期を確立できなかったり、時刻情報を取得できなかった場合や、取得した時刻情報に整合性が無かった場合は、制御部４７は受信処理を終了し（Ｓ１６）、通常運針に戻る（Ｓ１１）。

このような本実施形態によれば、次のような効果がある。
（１）本実施形態では、標準電波の種類に応じて、ＡＧＣ応答速度を高速または低速に切り替えているので、各標準電波の受信性能を向上することができる。
例えば、ＡＧＣの応答速度を低速に設定した場合は、ＡＧＣ電圧変化が緩やかである。このため、ＤＣＦ７７では、「１」、「０」のいずれの信号も振幅が小さい期間が短く、ＡＧＣ電圧が十分に上昇しないため、標準電波の振幅が大きくなっても（ＤＣＦ７７の０信号では０．１秒経過時点であり、１信号では０．２秒経過時点）、検波波形の信号レベルが高くならず、二値化回路３７から出力されるＴＣＯがＨｉレベルとなるタイミングが遅れてしまう場合がある。このため、ＤＣＦ７７の０信号を１信号と誤って判別してしまい、エラーが生じるおそれがある。従って、ＤＣＦ７７のように、各信号のパルスデューティーの差が小さい場合には、ＡＧＣの応答速度を高速に設定し、標準電波の振幅変化に迅速に追従してＡＧＣ電圧を変化させたほうが、エラーの発生を抑えて受信性能を向上することができる。
一方、ＡＧＣの応答速度を高速に設定した場合、ＡＧＣ電圧変化が急峻であるため、標準電波の１パルス（１秒間の信号）の期間でもＡＧＣ電圧が大きく変化し、最適レベルから大きくずれてしまう可能性がある。この場合、外来ノイズにも反応してしまって誤ったＴＣＯパルスを発生してしまう可能性がある。特に、ＪＪＹやＷＷＶＢのように、「１，０，Ｍ又はＰ」の各信号でパルスデューティーが大きく異なる場合には、各信号の種類によってＡＧＣ電圧の変化が大きく相違し、第１増幅回路３２のゲインの変動幅も大きくなり、適切なゲインからずれてノイズの影響を受けやすくなる。従って、ＪＪＹやＷＷＶＢのように、各信号のパルスデューティーの差が大きい場合には、ＡＧＣの応答速度を低速に設定し、ゲインの変動幅を小さくしたほうが、ノイズの影響を軽減できてエラーの発生を抑えて受信性能を向上することができる。

（２）また、本実施形態では、受信回路部３の起動時に、起動回路３７５からワンパルスを出力してＡＧＣコンデンサー３６２を第２基準電圧で充電し、初期電圧をフルゲインおよびミニマムゲインの各電圧値の中間値程度の電圧Ｖ１に設定しているので、起動時間を短縮できる確率を高くできる。
さらに、本実施形態では、受信回路部３の起動時には、受信する標準電波の種類に関係なく、ＡＧＣの応答速度を高速に設定しているので、適切なＡＧＣ電圧に到達する速度が速くなり、この点でも起動時間を短縮することができる。

（３）また、本実施形態では、ＡＧＣの応答速度を切り替える構成として、ＡＧＣコンデンサー３６２の充放電の系統を２系統設け、低速の場合には１系統で充放電を行い、高速の場合には２系統で充放電を行うように設定している。ＡＧＣの応答速度を切り替えるには、複数のコンデンサーを設けて容量を切り替えることで実現する方法もあるが、本実施形態によれば、複数のコンデンサーを設ける場合に比べて、回路構成を小型化できてＩＣ内に組み込むことができる。

［第２実施形態］
次に、本発明の第２実施形態の電波修正時計について、図面に基づいて説明する。
図１２は、第２実施形態に係るＡＧＣ回路３６Ａの構成を示す回路図である。
図１３は、第２実施形態におけるＡＧＣコンデンサーの容量と受信感度の関係を示すグラフである。
なお、前記第１実施形態と同一または類似の構成に関しては、同一の符号を付し、説明を省略または簡略する。

第２実施形態は、ＡＧＣ応答速度をＡＧＣコンデンサーの容量を切り替えることで実現している点のみが、充放電の系統数を切り替えることで実現していた第１実施形態と相違する。従って、ＡＧＣ回路３６以外の構成や、受信時の制御方法は、第１実施形態と同一であるため、説明を省略する。
第２実施形態のＡＧＣ回路３６Ａは、図１２に示すように、第１実施形態のＡＧＣ回路３６における充放電の２系統目を構成する第３の定電流源３６５、第４の定電流源３６６、ＦＥＴ３６７，３６８、インバーター３７１は設けられていない。
一方で、第２のＡＧＣコンデンサー３６２Ａと、この第２のＡＧＣコンデンサー３６２Ａを作動するスイッチとして機能するＦＥＴ３７６と、ＡＧＣ制御信号を反転するインバーター３７７とを備えている。この第２のＡＧＣコンデンサー３６２Ａも、ＡＧＣコンデンサー３６２と同様に、数μＦ程度の容量であり、ＩＣの外に配置されたセラミックコンデンサーやタンタルコンデンサーで構成される。

そして、ＡＧＣ制御信号がＬｏｗの場合、つまりＡＧＣ応答速度が低速に設定されている場合は、ＡＧＣ制御信号はインバーター３７７で反転されてＨｉレベルとなり、ＦＥＴ３７６はオン状態に制御される。このため、ＡＧＣコンデンサー３６２および第２のＡＧＣコンデンサー３６２Ａが並列に接続され、ＡＧＣコンデンサーの容量は増加する。ＡＣＧコンデンサーの容量が増加すれば、コンパレーター３６１の出力で充放電が行われた際のＡＧＣ電圧の変化速度も低くなり、ＡＧＣ応答速度は低速に設定される。

一方、ＡＧＣ制御信号がＨｉの場合、つまりＡＧＣ応答速度が高速に設定されている場合は、ＡＧＣ制御信号はインバーター３７７で反転されてＬｏｗとなり、ＦＥＴ３７６はオフ状態に制御される。このため、第２のＡＧＣコンデンサー３６２Ａは作動せず、各ＡＧＣコンデンサー３６２，３６２Ａが並列に接続された場合に比べて、ＡＧＣコンデンサーの容量は低下する。ＡＣＧコンデンサーの容量が低下すれば、コンパレーター３６１の出力で充放電が行われた際のＡＧＣ電圧の変化速度は速くなり、ＡＧＣ応答速度は高速に設定される。
従って、第２実施形態では、第２のＡＧＣコンデンサー３６２Ａと、ＦＥＴ３７６と、インバーター３７７とで、ＡＧＣ応答速度を高速および低速の二段階に変更する応答速度変更手段が構成されている。

図１３は、ＡＧＣコンデンサーの容量に対する受信感度の変化を、所定の条件下で標準電波毎にシミュレーションした結果を示すグラフである。縦軸の受信感度は具体的な数値は様々な条件で変動するために記入していないが、１目盛が１ｄＢの相対値であり、縦軸の下方向に向かうほど値が小さくなり、受信感度も高性能となる。
この図１３からも明らかなように、ＤＣＦ７７は、ＡＧＣコンデンサー容量が６μＦ程度の場合が最も受信性能が高い。一方、ＪＪＹやＷＷＶＢは、ＡＧＣコンデンサー容量が１０μＦ程度の場合が最も受信性能が高い。また、ＤＣＦ７７と、ＪＪＹやＷＷＶＢとを最も受信感度が高い部分で比較すると、ＤＣＦ７７の受信感度のほうが約２ｄＢ低いことになる。
従って、例えば、ＡＧＣコンデンサー３６２の容量を６μＦとし、第２のＡＧＣコンデンサー３６２Ａの容量を４μＦとし、ＤＣＦ７７を受信する場合に、ＡＧＣ制御信号をＨｉレベルとすればよい。この場合、ＡＧＣコンデンサー３６２のみでＡＧＣ電圧が制御されるので、ＡＧＣ応答速度は高速となり、ＤＣＦ７７を受信する上では最も受信性能を向上できる。
一方、ＪＪＹやＷＷＶＢを受信する場合には、ＡＧＣ制御信号をＬｏｗとすればよい。この場合、ＡＧＣコンデンサー３６２、３６２Ａは並列に接続されて容量が１０μＦとなり、ＡＧＣコンデンサー３６２のみでＡＧＣ電圧を制御する場合に比べてＡＧＣ応答速度は低速となり、ＪＪＹやＷＷＶＢを受信する上では最も受信性能を向上できる。

このような第２実施形態においても、前記第１実施形態の（１）、（２）と同じ効果を奏することができる。
さらに、ＡＧＣ応答速度を切り替える手段として、２つのＡＧＣコンデンサー３６２，３６２Ａを設け、コンデンサーの容量を切り替えているので、後から最適な調整を行うことができる効果もある。
すなわち、第１実施形態の場合、２系統の充放電回路は、ＩＣ内に予め組み込むために小型化できる利点がある反面で、充放電の特性を変更する場合にはＩＣ自体の回路設計を見直さなければならず、実現が難しい。
これに対し、第２実施形態では、各コンデンサー３６２，３６２Ａは、ＩＣの外に設けられるために部品が大きくなってしまうが、アンテナ特性などに応じて容量の異なるコンデンサーを組み込むことなどで、後からでも最適な調整を行うことができる利点がある。すなわち、図１３にも示すように、ＡＧＣコンデンサーの容量が１〜２μＦ程度異なっても受信感度が変化するため、回路に組み込むコンデンサーを変更できるようにしておけば、受信特性上、最適な調整を行うことができる。

［第３実施形態］
次に、本発明の第３実施形態について、図１４，１５に基づいて説明する。
図１４は、第３実施形態に係る受信処理を示すフローチャートである。
図１５は、ＪＪＹの受信において、ＡＧＣ応答速度を高速にした場合と低速にした場合とのＴＣＯの出力波形を示す図である。

第３実施形態は、第１，２実施形態と受信処理のフローが相違するだけであり、回路構成等は前記第１，２実施形態のいずれの場合でも適用できる。従って、本実施形態では、前記各実施形態と異なる受信処理のみ説明する。

第３実施形態においても、電波修正時計１の制御部４７は、外部操作部材６から時刻修正を実施する旨の操作信号が入力されたり、予め設定された時刻となったりしたことを認識すると、受信回路部３にＰＷＲＯＮ信号を入力して受信回路部３を起動し、アンテナ２による標準電波の受信を開始する（Ｓ３１）。この際、制御部４７は、前記実施形態と同じく、アンテナ２での受信に影響するために、駆動回路部４６を介して秒針の運針を停止するとともに、受信対象の標準電波の種類（例えばＪＪＹ）に応じて同調周波数を設定する。

また、制御部４７は、前記実施形態と同様に、起動時間を短縮するために、ＡＧＣ応答速度を高速の設定に切り替える（Ｓ３２）。
次に、制御部４７は、二値化回路３７からＴＣＯデコード部４１に出力されるＴＣＯに基づいて秒同期を確立できたかを判断する（Ｓ３３）。
Ｓ３３で秒同期を確率して「Ｙｅｓ」と判定された場合、制御部４７は、Ｐ信号およびＭ信号を連続して取得することによるマーカーの取得により分同期を確立できたかを判断する（Ｓ３４）。

Ｓ３４で分同期を確立して「Ｙｅｓ」と判定された場合、制御部４７は、ＡＧＣ制御信号をＬｏｗにしてＡＧＣ応答速度を低速に設定する（Ｓ３５）。図１４のフローは、ＪＪＹを受信する場合のフローであるため、前記実施形態と同様に、ＡＧＣ応答速度の基本設定は、低速に設定している。

次に、制御部４７は、ＴＣＯデコード部４１から時刻情報を取得する（Ｓ３６）。
そして、制御部４７は、受信している標準電波が５５秒のタイミングになったかを判定する（Ｓ３７）。具体的には、Ｓ３４で分同期が確立しているので、毎正分から５５秒経過したことを、水晶振動子４８の基準クロックや時刻カウンター４３を用いて計測し、５５秒のタイミングになるまでＳ３７の判定を継続する。

５５秒のタイミングになってＳ３７で「Ｙｅｓ」と判定されると、制御部４７は、ＡＧＣ制御信号をＨｉレベルとし、ＡＧＣ応答速度を速い設定に切り替える（Ｓ３８）。
次に、制御部４７は、毎正分を過ぎて１秒のタイミングになったかを判定する（Ｓ３９）。そして、１秒のタイミングになってＳ３９で「Ｙｅｓ」と判定されると、制御部４７は、ＡＧＣ制御信号をＬｏｗレベルとし、ＡＧＣ応答速度を遅い設定に切り替える（Ｓ４０）。
なお、このＡＧＣ応答速度の切替タイミングは、図８に示すように、ＡＧＣ設定記憶部４２１のＡＧＣ設定データに記憶されている。

そして、制御部４７は、前記実施形態と同様に、受信した時刻データの整合性を判定する（Ｓ４１）。そして、整合性がＯＫであれば、受信を終了し（Ｓ４２）、時刻修正を行い（Ｓ４３）、通常運針に戻る（Ｓ４４）。
一方、Ｓ４１で整合性がＯＫと判定されなかった場合は、制御部４７は、受信時間が予め設定した設定時間をオーバーしたかを判定する（Ｓ４５）。ここで、設定時間は、例えば、５〜１０分程度とされ、電波修正時計１が標準電波を受信できない環境で長時間の受信処理を継続して電力を無駄に消費することを防止できるように設定している。

Ｓ４５で「Ｎｏ」と判定した場合は、制御部４７はＳ３６に戻り処理を継続する。Ｓ４５で「Ｙｅｓ」と判定した場合は、制御部４７は受信を終了し（Ｓ４６）、通常運針に戻る（Ｓ４４）。

このような第３実施形態においても前記各実施形態と同様の効果を奏することができる。
その上、基本的にはＡＧＣ応答速度が低速に設定されているＪＪＹを受信する場合でも、５５秒から１秒間はＡＧＣ応答速度を高速に設定しているので、パルス幅が細いＰ信号やＭ信号を精度良く検出することができる。このため、時刻データの取得中も、毎正分のマーカーを確実に検出することができ、誤受信することなく受信性能を向上させることができる。

すなわち、図１５に示すように、ＪＪＹを受信する場合、ＡＧＣ応答速度が速い場合には、二値化回路３７から出力されるＴＣＯは、検波波形に敏感となり、細かいパルス状のノイズの影響を受けやすくなる。一方、ＡＧＣ応答速度が遅い場合には、図に示すように、細かいパルス状のノイズの影響を軽減できる。細かいパルスノイズは、制御部４７のソフト処理である程度除去することは可能であるが、ＡＧＣ応答速度を遅くしておけばＴＣＯに対するノイズの影響を軽減できるので、ＪＪＹの受信においては、ＡＧＣ応答速度の基本設定は低速にすることが望ましい。特に、長波の標準電波は、インバーター機器などの電気機器のノイズが多い周波数帯であり、外来ノイズの対策は重要である。

一方、ＡＧＣ応答速度を遅くしておくと、Ｐ信号やＭ信号のような細いパルスを精度良く検出することが難しくなる。
また、ＡＧＣ応答速度が遅い（時定数が大きい）と、収束に時間がかかるため、同じ信号が続いた後のビットにエラーが生じやすい。さらに、一旦、突発的な外来ノイズを受けるとＡＧＣ電圧を適切なレベルに復帰させるまでの時間が掛かり、数ビットのエラーが生じてしまうおそれもある。

これらに対し、本実施形態では、毎正分のマーカーを受信するタイミングでは、ＡＧＣ応答速度を速くして、細いパルスのＰ信号およびＭ信号を精度良く検出できるようにし、それ以外のタイミングはＡＧＣ応答速度を遅くして、外来ノイズの影響を軽減できるようにしたので、全体として受信性能を向上することができる。

〔他の実施の形態〕
なお、本発明は前述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。

例えば、第３実施形態では、ＪＪＹを受信する場合に処理フローについて説明したが、ＷＷＶＢを受信する場合に適用してもよい。
さらに、前記各実施形態では、ＪＪＹ，ＷＷＶＢ，ＤＣＦ７７の３種類の標準電波を受信する場合について説明したが、ＭＳＦ等の他の標準電波を受信する場合に、本発明を適用してもよい。すなわち、各標準電波の各信号のパルスデューティーなどに基づいて、基本的なＡＧＣ応答速度や、時刻データ受信中のＡＧＣ応答速度の切替タイミングを設定すればよい。

さらに、前記各実施形態では、ＡＧＣ応答速度を２段階に切り替えていたが、３段階以上に切り替えてもよい。３段階以上に切り替えるには、例えば、充放電系統を３系統以上用意して充放電の電流を３段階以上に切り替えることができるようにしたり、ＡＧＣコンデンサーを３個以上設けて、コンデンサーの容量を３段階以上に切り替えることができるようにすればよい。
このようにＡＧＣ応答速度を３段階以上に切り替えることができれば、例えば、ＪＪＹ、ＷＷＶＢ、ＤＣＦ７７等の標準電波毎に最適なＡＧＣ応答速度を設定でき、標準電波の受信性能をより向上できる。また、ＪＪＹやＷＷＶＢにおいて、分同期のマーカー受信時のＡＧＣ応答速度を、ＡＧＣ応答速度基本設定とは異なる速度に設定でき、標準電波の受信性能をより向上できる。

また、前記実施形態では、受信開始時には、ＡＧＣ応答速度を高速（第１応答速度）に設定していたが、受信開始時点から標準電波の種類に応じてＡＧＣ応答速度を設定してもよい。例えば、ＪＪＹやＷＷＶＢが選択されている場合は、受信開始時からＡＧＣ応答速度を低速（第２応答速度）に設定してもよい。

さらに、前記実施形態では、ＡＧＣ回路３６，３６Ａに、定電圧源３７４や起動回路３７５を設けて、起動直後にＡＧＣ電圧が所定の電圧Ｖ１となるように設定していたが、定電圧源３７４や起動回路３７５を設けずに制御してもよい。

その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。

１…電波修正時計、２…アンテナ、３…受信回路部、４…制御回路部、５…表示部、６…外部操作部材、３１…同調回路、３２…第１増幅回路、３５…包絡線検波回路、３６，３６Ａ…ＡＧＣ回路、３７…二値化回路、４２…記憶部、４７…制御部、３６２，３６２Ａ…ＡＧＣコンデンサー、３６３〜３６６…定電流源、３６７〜３６９…ＦＥＴ、４２１…ＡＧＣ設定記憶部。

Claims (6)

1. 標準電波を受信する受信部と、
   前記受信部で受信した信号を増幅する増幅回路と、
   前記増幅回路の利得を制御する自動利得制御回路と、
   前記増幅回路で増幅した受信信号を二値化して時刻情報を得る二値化回路とを備え、
   前記自動利得制御回路は、前記受信部で受信する信号に応じて、前記自動利得制御回路の応答速度を変更する応答速度変更手段を備え、
   前記受信部は、複数種類の標準電波を受信可能に構成され、
   前記応答速度変更手段は、前記受信部で受信する標準電波に含まれる各信号のパルスデューティーの差に応じて、前記自動利得制御回路の応答速度を変更する
   ことを特徴とする電波修正時計。
2. 請求項１に記載の電波修正時計において、
   前記応答速度変更手段は、前記受信部で受信する標準電波の時刻コードにおいて予め設定されたタイミングで、受信中に前記自動利得制御回路の応答速度を変更する
   ことを特徴とする電波修正時計。
3. 請求項１または請求項２に記載の電波修正時計において、
   前記自動利得制御回路は、自動利得制御回路の出力信号の電圧を制御するコンデンサーを備え、
   前記応答速度変更手段は、前記受信部で受信する信号に応じて、前記コンデンサーの充放電の電流値を変化させることで、前記自動利得制御回路の応答速度を変更する
   ことを特徴とする電波修正時計。
4. 請求項１または請求項２に記載の電波修正時計において、
   前記自動利得制御回路は、自動利得制御回路の出力信号の電圧を制御するコンデンサーを備え、
   前記応答速度変更手段は、前記受信部で受信する信号に応じて、前記コンデンサーの容量を変化させることで、前記自動利得制御回路の応答速度を変更する
   ことを特徴とする電波修正時計。
5. 請求項１から請求項４のいずれかに記載の電波修正時計において、
   前記応答速度変更手段は、前記自動利得制御回路の応答速度を、第１応答速度と、この第１応答速度よりも遅い第２応答速度に切り替え可能に構成され、
   前記受信部による受信動作の開始時は、前記自動利得制御回路の応答速度を前記第１応答速度に設定し、受信動作の開始から所定時間経過後に、前記受信部で受信する信号に応じて前記第１応答速度または前記第２応答速度に設定する
   ことを特徴とする電波修正時計。
6. 標準電波を受信する受信部と、
   前記受信部で受信した信号を増幅する増幅回路と、
   前記増幅回路の利得を制御する自動利得制御回路と、
   前記増幅回路で増幅した受信信号を二値化して時刻情報を得る二値化回路とを備えた電波修正時計の制御方法であって、
   前記受信部は、複数種類の標準電波を受信可能に構成され、
   前記受信部で受信する標準電波に含まれる各信号のパルスデューティーの差に応じて、前記自動利得制御回路の応答速度を変更する
   ことを特徴とする電波修正時計の制御方法。

Images