JP5383501B2 - 低エネルギーの高用量ヒ素、リン、ホウ素注入ウエハの安全な取り扱い - Google Patents

低エネルギーの高用量ヒ素、リン、ホウ素注入ウエハの安全な取り扱い Download PDF

Info

Publication number
JP5383501B2
JP5383501B2 JP2009541642A JP2009541642A JP5383501B2 JP 5383501 B2 JP5383501 B2 JP 5383501B2 JP 2009541642 A JP2009541642 A JP 2009541642A JP 2009541642 A JP2009541642 A JP 2009541642A JP 5383501 B2 JP5383501 B2 JP 5383501B2
Authority
JP
Japan
Prior art keywords
layer
exposing
plasma
implanted
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009541642A
Other languages
English (en)
Other versions
JP2010514166A (ja
JP2010514166A5 (ja
Inventor
マジード エー． フォード，
マノージ ヴェライカル，
カルティク サンタナム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2010514166A publication Critical patent/JP2010514166A/ja
Publication of JP2010514166A5 publication Critical patent/JP2010514166A5/ja
Application granted granted Critical
Publication of JP5383501B2 publication Critical patent/JP5383501B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、半導体製造プロセスの分野に関し、より具体的には、ヒ素、リン、又はホウ素で注入された基板の取り扱いをより安全にする方法に関する。
関連技術の説明
[0002]集積回路は、基板（例えば、半導体ウエハ）上に形成される百万を超えるマイクロ電界効果型トランジスタ(例えば、相補型金属酸化半導体（ＣＭＯＳ）電界効果型トランジスタ)を含み、回路内で様々な機能を行うように協調することができるものである。ＣＭＯＳトランジスタは、基板内に形成されるソース領域とドレイン領域の間に配置されるゲート構造を備えている。ゲート構造は、一般に、ゲート電極とゲート誘電体層を備えている。ゲート電極は、ゲート誘電体層の下のドレイン領域とソース領域の間に形成されるチャンネル領域において荷電キャリアの流れを制御するようにゲート誘電体層の上に配置される。
[0003]イオン注入プロセスは、典型的には、基板内にイオンを注入するとともにドープするのに用いられ、基板上に所要の形状と濃度でゲートとソースドレイン構造を形成する。イオン注入プロセス中、異なるプロセスガス或いはガス混合物を用いて、ヒ素、リン、又はホウ素のようなイオン源化学種を与えることができる。特に、ヒ素は、水分にさらされる場合に反応して、以下の反応によって酸化ヒ素とアルシンガスを生成する。
Figure 0005383501
[0004]アルシンガスは、可燃性でもある非常に有害なガスである。高用量（即ち、約１×１０１６ｌ／ｃｍ２以上）のドーパントと低注入エネルギー（即ち、約２ｋＶ）が加えられる場合、ドーパント用量は層スタックに深く注入しない。従って、より多くのドーパントが層スタックの表面近くに或いは表面に存在し、チャンバから取り除くに当たり水分にさらされることになる。表面近くにあるヒ素が反応して、アルシンガスを形成することは望ましいことではない。
[0005]それ故、ドーパントが注入された後に形成する毒性化合物を防止する方法が求められている
[0006]本発明は、一般的には、注入プロセス後の有害ガス形成を防止する方法を含む。基板に配置された膜に注入される場合、ある種のドーパントは、水分にさらされる場合に反応して、有害ガス及び／又は可燃性ガスを形成する。一実施形態において、ドーパントは、最初に基板上に形成される膜に注入され、次に注入された膜が酸素含有ガスにさらされて、酸化物保護層を形成する。酸化物層は、膜が注入されたチャンバと同一チャンバ内で形成されることになる。
[0007]他の実施形態において、基板処理法は、処理チャンバ内に配置される膜にドーパントを注入するステップと、注入された膜を酸素含有プラズマにさらして、注入された膜上に酸化物層を形成すると共に注入された膜を大気中の酸素にさらす前に膜の中にドーパントをトラップするステップとを含む。
[0008]他の実施形態において、ドーパントを最初に基板上に形成される膜に注入し、次に注入された膜の上にキャッピング層を堆積させることができる。キャッピング層は、膜を注入した同一チャンバ内で堆積させることができる。
[0009]他の実施形態において、基板処理法は、処理チャンバ内で基板上に配置される膜にドーパントを注入するステップと、注入された膜を大気中の酸素にさらす前にドーパントの注入された膜の上にキャッピング層を堆積させるステップであって、キャッピング層が、炭素層、シリコン層、酸化シリコン層、窒化シリコン層、炭化シリコン層、有機層、及びこれらの組み合わせからなる群より選ばれる、前記ステップとを含む。
[0010]他の実施形態において、基板処理法は、処理チャンバ内で基板上に配置された膜にドーパントを注入するステップと、注入された膜を大気中の酸素にさらす前にＮＦ３から形成されるプラズマで注入された膜をエッチングすることによって余分なドーパントを除去するステップとを含む。
[0011]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、その一部が添付の図面に示される実施形態によって参照することができる。しかしながら、添付の図面は、本発明の典型的な実施形態のみを示すので、本発明の範囲を制限するものと考えられるべきでなく、本発明は他の等しく効果的な実施形態を許容してもよいことは留意されるべきである。
図１Ａは、本発明の実施に適切なプラズマイオン注入ツールを示す一実施形態である。 図１Ｂは、本発明の実施に適切なプラズマイオン注入ツールを示す一実施形態である。 図２は、本発明の一実施形態のドーパント酸化物形成プロセスのための方法を示すプロセスダイアグラムである。 図３は、本発明の一実施形態のインサイチュキャッピングプロセスのための方法を示すプロセスダイアグラムである。 図４は、経時アルシンガス形成を示すグラフである。
[0016]理解を図るために、可能なところでは同じ参照番号を用いて、各図に共通な同じ構成要素を示している。一つの実施形態の構成要素と特徴部は更に繰り返すことなく他の実施形態にも便宜的に組み込まれてもよいことは企図されることである。
[0017]しかしながら、添付の図面は、本発明の例示的実施形態のみを示すので、本発明の範囲を制限するものと考えられるべきでなく、本発明は他の等しく効果的な実施形態を許容することは留意されるべきである。
詳細な説明
[0018]本発明は、注入プロセス後に有害ガスの形成を防止する方法を記載する。図１Ａは、本発明の一実施形態のイオン注入と、酸化物層形成と、キャッピング層形成を実施するのに用いることができるプラズマリアクタ１００を示す図である。本発明を実施するのに適合させることができる一つの適切なリアクタは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手可能なＰ３ｉＴＭリアクタである。本発明を実施するのに適合させることができる他のリアクタは、２００６年１２月８日に出願の米国特許出願第１１／６０８,３５７号に記載され、この開示内容は本願明細書に全体で援用されている。本明細書に記載される方法が他の製造業者からのものを含む、他の適当に適合されたプラズマリアクタにおいて実施されてもよいことは企図される。
[0019]プラズマリアクタ１００は、プロセス領域１０４を封入する底部１２４、最上部１２６、側壁１２２を持つチャンバ本体１０２を含んでいる。基板支持アセンブリ１２８は、チャンバ本体１０２の底部１２４から支持され、処理のために基板１０６を受容するように適合される。ガス分配プレート１３０は、基板支持アセンブリ１２８に面しているチャンバ本体１０２の最上部１２６に結合される。ポンプポート１３２は、チャンバ本体１０２の中に画成され、真空ポンプ１３４に結合される。真空ポンプ１３４は、スロットルバルブ１３６を通じてポンプポート１３２に結合される。ガス源１５２は、ガス分配プレートに結合されて、基板１０６上で行われるプロセスに対してガス状前駆化合物を供給する。
[0020]図１Ａに示されるリアクタ１００は、更に、図１Ｂの透視図に最適に示されるプラズマ源１９０を含んでいる。プラズマ源１９０は、互いに交差して(或いは図１Ｂに示される例示的実施形態のように互いに直交して) 配置されたチャンバ本体１０２の最上部１２６の外側の上に取り付けられた一対の分離した外部再入可能コンジット１４０、１４０’を含んでいる。第一外部コンジット１４０は、チャンバ本体１０２内のプロセス領域１０４の第一側面に、最上部１２６に形成される開口１９８を通じて結合される第一終端１４０ａを有している。第二終端１４０ｂは、プロセス領域１０４の第二側面に結合される開口１９６を有している。第二再入可能コンジット１４０ｂは、プロセス領域１０４の第三側面に結合される開口１９４を有する第一終端１４０ａ’とプロセス領域１０４の第四側面に開口１９２を有する第二終端１４０ｂ’を有している。一実施形態において、第一と第二の外部再入可能コンジット１４０、１４０’は互いに直交するように構成され、それによってチャンバ本体の最上部１２６の周囲に約９０度間隔で配置された各外部再入可能コンジット１４０、１４０'の両端１４０ａ、１４０ａ’、１４０ｂ、１４０ｂ’を与える。外部再入可能コンジット１４０、１４０'の直交形状（configuration）は、プロセス領域全体に一様に配分されるプラズマ源を可能にする。第一と第二の外部再入可能コンジット１４０、１４０’は、プロセス領域１０４に一様なプラズマ分布を与えるように用いられる他の分配として構成されてもよいことは企図される。
[0021]磁気的に透過性のドーナツ状コア１４２、１４２’が外部再入可能コンジット１４０、１４０’の対応するコンジットの一部を取り囲んでいる。導電性コイル１４４、１４４’は、それぞれのインピーダンス整合回路或いは素子１４８、１４８’を通してそれぞれのＲＦプラズマ源の電力発生器１４６、１４６’に結合される。各々の外部再入可能コンジット１４０、１４０’は、それぞれの外部再入可能コンジット１４０、１４０’の両端１４０ａ、１４０ｂ(また１４０ａ’、１４０ｂ’)の間に別の連続する電気的通路をさえぎる絶縁環状リング１５０、１５０’によってそれぞれさえぎられる、中空導電管である。基板表面におけるイオンエネルギは、インピーダンス整合回路或いは素子１５６を通して基板支持アセンブリ１２８に結合されるＲＦプラズマバイアス電力発生器によって制御される。
[0022]図１Ａに戻って、プロセスガス源１５２から供給されるガス状化合物を含むプロセスガスは、上にあるガス分配プレート１３０を通じてプロセス領域１０４に導入される。ＲＦ源のプラズマ電力１４６は、電力供給器１４２、１４４からコンジット１４０内に供給されるガスに結合され、これは外部再入可能コンジット１４０とプロセス領域１０４を含む第一閉鎖ドーナツ状通路内に循環するプラズマ電流を生成する。また、ＲＦ源の電力１４６’は、その他の電力供給器１４２’、１４４’から第二コンジット１４０’におけるガスに結合されることになり、これは第一ドーナツ状通路を横断する(例えば、直交する)第二閉鎖ドーナツ状通路に循環するプラズマ電流を生成する。第二ドーナツ状通路は、第二外部再入可能コンジット１４０’とプロセス領域１０４を含んでいる。各々の通路のプラズマ電流は、相互に同じでもよく、わずかにオフセットしてもよいそれぞれのＲＦ源の電力発生器１４６、１４６’の周波数で発振(例えば、逆方向に)する。
[0023]一実施形態において、プロセスガス源１５２は、基板１０６に注入されるイオンを与えるのに用いることができる別の異なるプロセスガスを与える。プロセスガスの適切な例としては、特に、Ｂ２Ｈ６、ＢＦ３、ＳｉＨ４、ＳｉＦ４、ＰＨ３、Ｐ２Ｈ５、ＰＯ３、ＰＦ３、ＰＦ５及びＣＦ４が挙げられる。各プラズマ源電力生成器１４６、１４６’の電力は、これらの合わせた効果が効率的にプロセスガス源１５２から供給されるプロセスガスを解離するとともに基板１０６の表面に所要のイオンのフラックスを生成するように作動させる。ＲＦプラズマのバイアス電力生成器１５４の電力は、プロセスガスから解離されたイオンエネルギーが基板表面に向けて加速され且つ所要のイオン濃度で基板１０６の最上面の下に所要の深さで注入される選択レベルに制御される。相対的に低いＲＦ電力、例えば、約５０ｅＶ未満で、相対的に低いプラズマイオンエネルギーが得られる場合がある。低いイオンエネルギーで解離されたイオンは、基板表面から約０オングストローム〜約１００オングストロームの浅い深さに注入されることになる。代わりに、高いＲＦ電力、例えば、約５０ｅＶを超える電力から与えられ生成される高いイオンエネルギーで解離されたイオンは、基板表面からの深さが実質的に１００オングストロームを超える深さの基板に注入されることになる。
[0024]制御されたＲＦプラズマ源電力とＲＦプラズマバイアス電力の組み合わせは、処理チャンバ１００において十分な運動量と所要のイオン分布を持つガス混合物中のイオンを解離する。イオンは基板表面に向けてバイアスされ駆動され、それによって所要のイオン濃度と分布と基板表面からの深さで基板にイオンが注入される。更に、供給されるプロセスガスからの制御されたイオンエネルギーと異なる種類のイオン種は、基板１０６内に注入されるイオンを促進させ、基板１０６上のゲート構造とソースドレイン領域のような所要のデバイス構造が形成される。
[0025]図２は、注入プロセス後のドーパント酸化物層を形成する方法２００を示すプロセス流れ図である。方法２００は、ドーパントが基板上に形成される膜に注入されるステップ２０２から始まる。用語の膜は、基板上に積み重ねることができる一つ以上の物質層を包含する一般用語である。一実施形態において、ドーパントはヒ素を含む。他の実施形態において、ドーパントは、リンを含む。更に他の実施形態において、ドーパントは、ホウ素を含む。
[0026]ドーパントが層スタックに注入された後、方法はステップ２０４で継続し、ここで、注入（例えば、ドープ）された層が酸素含有ガスにさらされる。層が注入された同一チャンバ内でインサイチュでさらされてもよい。ドープされた層を持つ基板は、注入後にチャンバ内に残ったままであり、ドーパントと反応して有害或いは可燃性のガスを形成することができる水分にドーパントがさらされないことを確実にする。一実施形態において、注入された（例えば、ドープされた）層は、大気、従って水分に層をさらすことなく別のチャンバ内の酸素含有ガスにさらすことができる。
[0027]注入された層を酸素含有ガスにさらすことにより、酸素が反応して、ステップ２０６で注入された膜の表面上に酸化物を形成する。酸化物は、ドーパント及び／又は注入された膜の酸化物でもよい。用いることができる適切な酸素含有ガスは、原子状酸素（Ｏ）、酸素（Ｏ２）、オゾン（Ｏ３）、一酸化窒素（Ｎ２Ｏ）、酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、五酸化二窒素（Ｎ２Ｏ５）、これらのプラズマ、これらのラジカル、これらの誘導体、これらの組み合わせ、又は他の適切な酸素源を含む。酸素含有ガスは、プラズマに点火されてもよい。一実施形態において、酸素含有ガスは、注入と同一の処理チャンバ内で点火される。他の実施形態において、プラズマは、遠隔で点火され、チャンバに分配される。プラズマは、容量ソース及び／又は誘導ソースによって生成させることができる。
[0028]一実施形態において、注入された層は、水素含有ガスにさらされてもよい。注入された層は、酸素含有ガスにさらす前に或いは後に水素含有ガスにさらされてもよい。一実施形態において、水素含有ガスは、水素ガスを含む。水素含有ガスにさらし、酸素含有ガスにさらすことが、複数回繰り返される。水素含有ガスは、プラズマに点火されてもよい。一実施形態において、水素含有ガスは、注入と同一処理チャンバ内で点火される。他の実施形態において、プラズマは、遠隔で点火され、チャンバに分配される。プラズマは、容量ソース及び／又は誘導ソースによって生成させることができる。水素含有ガスにさらし、酸素含有ガスにさらすことは、同一処理チャンバ内であるが別の間隔で行われてもよい。
[0029]一実施形態において、キャッピング層は、注入された層上に形成される酸化物層の上に堆積されてもよい。キャッピング層は、炭素層、シリコン層、酸化シリコン層、窒化シリコン層、炭化シリコン層、有機層、及びこれらの組み合わせからなる群より選ばれてもよい。キャッピング層は、注入と同一の処理チャンバ内で酸化物層の上に堆積されてもよい。一実施形態において、キャッピング層は、大気、従って、水分に層をさらすことなく別のチャンバ内で堆積させることができる。キャッピング層は、アニールの後に除去することができる。
[0030]なお他の実施形態において、注入された層をガスにさらして、余分なドーパントを除去することができる。余分なドーパントを除去することによって、ドーパントは、活性化することができず、従って、水素化物の形成を低減させることができる。一実施形態において、ガスは、エッチングガスを含んでもよい。他の実施形態において、ガスはＮＦ３を含んでもよい。余分なドーパントの除去は、注入と同一の処理チャンバ内で行うことができる。一実施形態において、余分なドーパントの除去は、大気、従って、水分に層をさらすことなく別のチャンバ内で行うことができる。
[0031]酸化物層の形成、キャッピング層の形成、余分なドーパントの除去は、どのような組み合わせでも用いることができる。一実施形態において、酸化物層が形成され、キャッピング層は形成されず、余分なドーパントは除去されない。他の実施形態において、キャッピング層は形成され、酸化物層は形成されず、余分なドーパントは除去されない。他の実施形態において、余分なドーパントは除去されるが、酸化物層もキャッピング層も形成されない。他の実施形態において、酸化物層とキャッピング層は形成されるが、余分なドーパントは除去されない。他の実施形態において、酸化物層は形成され、余分なドーパントは除去されるが、キャッピング層は形成されない。他の実施形態において、キャッピング層は形成され、余分なドーパントは除去されるが、酸化物層は形成されない。更に、上記酸化物層形成、キャッピング層形成、余分なドーパントの除去とのいかなる組み合わせでも水素含有ガスにさらすことが行われてもよい。
[0032]酸化物層の形成において、酸素含有ガスは、約３００ｓｃｃｍ〜約４５０ｓｃｃｍの流量でチャンバに供給することができる。他の実施形態において、酸素含有ガスの流量は４５０ｓｃｃｍ以上であってもよい。酸化物層は、注入された膜を約１５ミリトール〜約３００ミリトールのチャンバ圧で３秒〜１０秒間さらすことによってチャンバ内で形成される。酸素含有ガスは、キャリアガスと同時にチャンバに流される。キャリアガスの流量は、約５０ｓｃｃｍであってもよい。キャリアガスは、不活性ガスを含んでもよい。一実施形態において、キャリアガスはアルゴンを含む。
[0033]図３は、注入プロセス後にキャッピング層を形成する方法３００を示すプロセス流れ図である。方法３００は、ドーパントが基板上に形成される膜内に注入されるステップ３０２から始まる。ドーパントは上記のようなものである。
[0034]ドーパントが膜に注入された後、方法は、ステップ３０６においてドープされた層スタックの上にキャッピング層を堆積するのに用いることができるガスが供給されるステップ３０４に続く。キャッピング層は層が注入された同一チャンバ内でインサイチュ堆積されてもよい。同一チャンバ内で注入された基板をインサイチュキャッピングすることによって、ドーパントと反応して有害或いは可燃性のガスを形成することができる、水分にドーパントがさらされないことを確実にする。
[0035]キャッピング層は、化学気相堆積（ＣＶＤ）プロセスによって堆積させることができる。用いることができる一つの具体的なＣＶＤプロセスは、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）を含む。キャッピング層には、シリコン、酸素、窒素、炭素、これらの組み合わせが含まれてもよい。チャンバに導入することができる適切なガスには、シリコン含有ガス、上記の酸素含有ガス、窒素含有ガス、炭素含有ガスが含まれる。一実施形態において、キャッピング層は、シリコン層を備える。他の実施形態において、キャッピング層は、酸化シリコン層を備える。また他の実施形態において、キャッピング層は、窒化シリコン層を備える。なお他の実施形態において、キャッピング層は炭化シリコン層を備える。
[0036]キャッピング層を形成するのに適切なシリコンガスの例としては、アミノシラン、アミノジシラン、シリルアジド、シリルヒドラジン、又はこれらの誘導体が挙げられる。シリコンガスのいくつかの特定の例としては、ビス(ｔｅｒｔブチルアミノ)シラン（ＢＴＢＡＳ）或いは（ｔＢｕ(Ｈ)Ｎ)２ＳｉＨ２）、ヘキサクロロジシラン（ＨＣＤ或いはＳｉ２Ｃｌ６）、テトラクロロシラン（ＳｉＣｌ４）、ジクロロシラン（Ｈ２ＳｉＣｌ２）、1,2-ジエチルーテトラキス(ジエチルアミノ)ジシラン（（ＣＨ２ＣＨ３((ＣＨ３ＣＨ２)２Ｎ)２Ｓｉ)２）、１,２-ジクロロテトラキス(ジエチルアミノ)ジシラン（（Ｃｌ((ＣＨ３ＣＨ２)２Ｎ)２Ｓｉ)２）、ヘキサキス(Ｎ-ピロリジニオ)ジシラン（（（Ｃ４Ｈ９Ｎ)３)Ｓｉ)２）、１,１,２,２-テトラクロロビス(ジ(トリメチルシリル)アミノ)ジシラン、（(Ｃｌ２((ＣＨ３)３Ｓｉ)２Ｎ)Ｓｉ)２）、１,１,２,２-テトラクロロビス(ジイソプロピルアミノ)ジシラン、（(Ｃｌ２((Ｃ３Ｈ７)２Ｎ)Ｓｉ)２）、１,２-ジメチルテトラキス(ジエチルアミノ)ジシラン（（ＣＨ３(ＣＨ３ＣＨ２Ｎ)２Ｓｉ)２）、トリス(ジメチルアミノ)シランアジド（（（ＣＨ３)２Ｎ)３ＳｉＮ３）、トリス(メチルアミノ)シランアジド（（（ＣＨ３(Ｈ)Ｎ)３ＳｉＮ３）、２,２-ジメチルヒドラジンジメチルシラン（（ＣＨ３)２(Ｈ)Ｓｉ)(Ｈ)ＮＮ(ＣＨ３)２）、トリシリルアミン（（ＳｉＨ３)３Ｎ或いはＴＳＡ）、及びヘキサキス(エチルアミノ)ジシラン（（（ＥｔＨＮ)３Ｓｉ)２）、これらのラジカル、これらのプラズマ、これらの誘導体、又はこれらの組み合わせが挙げられる。用いることができる他の適切なシリコンガスには、ビス(ｔｅｒｔブチルアミノ)シラン（ＢＴＢＡＳ或いは（ｔＢｕ(Ｈ)Ｎ)２ＳｉＨ２）或いはヘキサクロロジシラン（ＨＣＤ或いはＳｉ２Ｃｌ６）のような一つ以上のＳｉ-Ｎ結合或いはＳｉ-Ｃｌ結合を有する化合物が含まれる。
[0037]上記の好ましい結合構造を有するシリコンガスは、以下の化学式を有する。
（Ｉ） Ｒ２ＮＳｉ(Ｒ'２)Ｓｉ(Ｒ'２)ＮＲ２（アミノジシラン）、
（ＩＩ） Ｒ３ＳｉＮ３（シリルアジド）、又は
（ＩＩＩ）Ｒ'３ＳｉＮＲＮＲ２（シリルヒドラジン）
[0038]上記化学式において、ＲとＲ’はハロゲン、一つ以上の二重結合を有する有機基、一つ以上の三重結合を有する有機基、脂肪族アルキル基、環状アルキル基、芳香族基、有機シリル基、アルキルアミノ基、又はＮ或いはＳｉを含有する環状基、又はこれらの組み合わせの群より独立して選ばれる一つ以上の官能基であってもよい。特定の官能基には、、クロロ（-Ｃｌ）、メチル（-ＣＨ３）、エチル（-ＣＨ２ＣＨ３）、イソプロピル（-ＣＨ（ＣＨ３)２）、ｔｅｒｔブチル（-Ｃ(ＣＨ３)３）、トリメチルシリル（-Ｓｉ(ＣＨ３)３）、ピロリジン、又はこれらの組み合わせが含まれる。
[0039]適切なシリコンガスのその他の例としては、シリルアジドＲ３ＳｉＮ３とシリルヒドラジン類のガスＲ３ＳｉＮＲＮＲ２、Ｒ基のいかなる組み合わせも有する直鎖及び環状が挙げられる。Ｒ基は、Ｈ又はメチル、エチル、プロピル、ブチル等（ＣｘＨｙ）のいかなる有機官能基であってもよい。Ｓｉに結合したＲ基は、必要により、他のアミノ基ＮＨ２又はＮＲ２であってもよい。特定のシリルアジド化合物の例としては、トリメチルシリルアジド（（ＣＨ３)３ＳｉＮ３）（ペンシルバニア州ブリストルにあるＵｎｉｔｅｄ Ｃｈｅｍｉｃａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ社から入手可能である）及びトリ(ジメチルアミン)シリルアジド（（（ＣＨ３)２Ｎ)３ＳｉＮ３）が挙げられる。特定のシリルヒドラジン化合物の例は、１,１-ジメチル-２-ジメチルシリルヒドラジン（（ＣＨ３)２ＨＳｉＮＨＮ（ＣＨ３)２）である。他の実施形態において、シリコン-窒素ガスは、（Ｒ３Ｓｉ)３Ｎ、（Ｒ３Ｓｉ)２ＮＮ(ＳｉＲ３)２及び（Ｒ３Ｓｉ)ＮＮ(ＳｉＲ３）の少なくとも一つであってもよく、ここで、Ｒは、各々独立して水素又はアルキル、例えば、メチル、エチル、プロピル、ブチル、フェニル、又はこれらの組み合わせである。適切なシリコン-窒素ガスの例としては、トリシリルアミン（（Ｈ３Ｓｉ)３Ｎ）、（Ｈ３Ｓｉ)２ＮＮ(ＳｉＨ３)２、（Ｈ３Ｓｉ)ＮＮ(ＳｉＨ３）、又はこれらの誘導体が挙げられる。
[0040]適切な窒素ガスの例としては、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、有機アミン、有機ヒドラジン、有機ジアジン（例えば、メチルジアジン（（Ｈ３Ｃ)ＮＮＨ））、シリルアジド、シリルヒドラジン、アジ化水素（ＨＮ３）、シアン化水素（ＨＣＮ）、原子状窒素（Ｎ）、窒素（Ｎ２）、フェニルヒドラジン、アゾ-ｔｅｒｔ-ブタン、エチルアジド、これらの誘導体、又はこれらの組み合わせを含む。有機アミンには、ＲｘＮＨ３-ｘを含み、ここで、Ｒは、各々独立してアルキル基又はアリール基であり、ｘは、１、２又は３である、が含まれる。有機アミンの例としては、トリメチルアミン（（ＣＨ３)３Ｎ）、ジメチルアミン（（ＣＨ３)２ＮＨ）、メチルアミン（（ＣＨ３)ＮＨ２））、トリエチルアミン（（ＣＨ３ＣＨ２)３Ｎ）、ジエチルアミン（（ＣＨ３ＣＨ２)２ＮＨ）、エチルアミン（（ＣＨ３ＣＨ２))ＮＨ２））、ｔｅｒｔブチルアミン（（（ＣＨ３)３Ｃ)ＮＨ２）、これら誘導体、又はこれらの組み合わせが挙げられる。有機ヒドラジンには、ＲｘＮ２Ｈ４-ｘ、ここで、Ｒは、各々独立してアルキル基又はアリール基であり、ｘは、１、２、３、又は４である、が含まれる。有機ヒドラジンの例としては、メチルヒドラジン（（ＣＨ３)Ｎ２Ｈ３）、ジメチルヒドラジン（（ＣＨ３)２Ｎ２Ｈ２）、エチルヒドラジン（（ＣＨ３ＣＨ２)Ｎ２Ｈ３）、ジエチルヒドラジン（（ＣＨ３ＣＨ２)２Ｎ２Ｈ２）、ｔｅｒｔブチルヒドラジン（（（ＣＨ３)３Ｃ)Ｎ２Ｈ３）、ジｔｅｒｔブチルヒドラジン（（（ＣＨ３)３Ｃ)２Ｎ２Ｈ２）、これらのラジカル、これらのプラズマ、これらの誘導体、又はこれらの組み合わせが挙げられる。
[0041]炭素源には、有機シラン、エチル、プロピル、、ブチルのアルキル、アルケン、アルキンが含まれる。このような炭素源には、メチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３)２ＳｉＨ２）、エチルシラン（ＣＨ３ＣＨ２ＳｉＨ３）、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エチン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、プロペン（Ｃ３Ｈ６）、ブチン（Ｃ４Ｈ６）等が含まれる。
[0042]キャッピング層の形成ガスは、キャリアガスとともにチャンバに供給することができる。一実施形態において、アルゴンがキャリアガスとして用いられ、約３００ｓｃｃｍの流量で供給することができる。ＲＦ電力は、ＣＶＤ中、約２００ワット〜約２０００ワットで供給することができる。
[0043]一実施形態において、二酸化シリコン層は、シランガスを１５ｓｃｃｍで、酸素ガスを約５０ｓｃｃｍ〜約６０ｓｃｃｍで、アルゴンガスを約３００ｓｃｃｍで流し、約２００ワットのＲＦ電力を印加することによって注入された膜の上に堆積させることができる。堆積は、約１分〜約２分の間行われ、約５０オングストローム〜６０オングストロームの厚さの二酸化シリコンのキャッピング層を堆積させる。必要により、キャッピング層は、方法２００を用いて形成される酸化物層の上にも堆積させることができる。
[0044]ステップ３０８において、キャッピング層は、更に処理する前に除去される。インサイチュ堆積された酸化物層又はキャッピング層は、後の処理中に除去されてもよく、ドーパントが有害及び／又は可燃性のガスを生成することから低減させ更に／又は防止させるのに充分な厚さでなければならない。しかしながら、酸化物層或いはキャッピング層は、また、例えば、余分の処理時間を加えたり、層スタックに損傷を与えることなく、例えば、ストリッピングプロセスによって、容易に除去し得るのに充分薄くなければならない。
[0045]表Ｉは、２ｋＶの注入電力と１×１０１６ｌ／ｃｍ２の用量レベルでドーパントとしてヒ素を用いて注入された五つの異なる基板に対するデータである。各基板に対して、異なる曝露／キャッププロセスが行われた。
Figure 0005383501
[0046]基板１に対して、注入後インサイチュ曝露は行われていない。ヒ素が水分にさらされる場合、アルシンガスと共に酸化ヒ素層が当然形成する。酸化ヒ素層は、最初の日に３４.８５オングストロームの厚さまで形成され、その厚さは５日目までに４２.６５オングストロームまで増加した。
[0047]基板２に対して、注入された膜は、プラズマに当てることなく十秒間酸素ガスにさらした。酸化ヒ素の層は、３７.３８オングストロームの厚さまで形成された。厚さは５日目までに３６.７５オングストロームに低減された。生成されるアルシンガスの量は検出できなかった。
[0048]基板３に対して、注入された膜は、バイアスを加えることなく３秒間酸素プラズマにさらした。酸化ヒ素の層は、５１.１９オングストロームの厚さまで形成された。厚さは５日までに５６.１９オングストロームまで増加した。生成されるアルシンガスの量は検出できなかった。
[0049]基板４に対して、注入された膜は、バイアスを加えることなく、７秒間酸素プラズマにさらした。酸化ヒ素の層は、４７.１５オングストロームの厚さまで形成され、三日目までに４７.５７オングストロームに増加し、五日目までに４９.９３オングストロームまで増加した。生成されるアルシンガスの量は検出できなかった。
[0050]基板５に対して、二酸化シリコンの層は、ＳｉＨ２とＯ２のプラズマを３秒間導入することによって注入された膜の上に堆積された。二酸化シリコンの層は５６.７３オングストロームの厚さまで形成された。五日目までに厚さは５９.５２オングストロームまで増加した。生成されるアルシンガスの量は検出できなかった。
[0051]基板１−４に対するアルシンの発生を図４に示される。図４からわかるように、インサイチュで形成される酸化物層を持たない基板１は、最初に多量のアルシンガスを酸化物層に加えて形成させる。他方、基板２−４は、形成を可能にするアルシンガスの量が非常に少ない。上記のように、基板２−４は、層が注入されるのと同一のチャンバ内でインサイチュで酸素にさらされるので、水分にさらされる際にアルシンガスを生成するのに利用し得るヒ素が非常に少ない。ヒ素がほとんど形成されないことから、基板２−４は取り扱いが非常に安全である。
[0052]インサイチュでドーパントが注入される膜を酸化し更に／又はインサイチュでドーパントが注入される膜の上にキャッピング層を堆積させると、層スタックを水分にさらす際に生成されることになる毒性及び／又は可燃性のガスの量が低減する。注入と酸化（或いはキャッピング）のステップは、基板が注入と酸化／キャッピングプロセスの間で真空を維持する限り、別のチャンバ内で行われてもよいことも企図されることである。
[0053]上記は、本発明の実施形態に関するものであるが、本発明の他の多くの実施形態が本発明の基本的範囲から逸脱することなく構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
１００…プラズマリアクタ、１０２…チャンバ本体、１０４…プロセス領域、１０６…基板、１２２…側壁、１２４…底部、１２６…最上部、１２８…基板支持アセンブリ、１３０…ガス分配プレート、１３２…ポンプポート、１３４…真空ポンプ、１３６…スロットルバルブ、１４０、１４０’…外部再入可能コンジット、１４０ａ…第一端、１４０ｂ…第二端、１４２、１４２’…ドーナツ状コア、１４４、１４４’…導電性コイル、１４６…ＲＦ源プラズマ電力、１５０、１５０’…絶縁環状コイル、１５２…ガス源、１５４…ＲＦプラズマバイアス電力生成器、１９０…プラズマ源、１９２…開口、１９６…開口。

Claims (11)

  1. 基板処理方法であって、
    処理チャンバ内に配置される膜にドーパントを注入するステップと、
    注入された該膜を酸素含有プラズマにさらして、注入された該膜上に酸化物層を形成すると共に注入された該膜を大気中の酸素にさらす前に該膜中に該ドーパントをトラップするステップと、
    注入された該膜を該酸素含有プラズマと別に水素含有プラズマにさらすステップと、
    を含む、方法。
  2. 該ドーパントが、ヒ素、リン、ホウ素、及びこれらの組み合わせからなる群より選ばれる、請求項１に記載の方法。
  3. 該酸素含有プラズマが、酸素ガスから生成される、請求項２に記載の方法。
  4. 注入する該ステップとさらす該ステップが、同一処理チャンバ内で行われる、請求項３に記載の方法。
  5. 該プラズマが、容量結合ソースによって生成され、該プラズマが該容量結合ソースに加えて誘導結合プラズマソースによって生成される、請求項４に記載の方法。
  6. 該プラズマが、誘導結合ソースによって生成される、請求項４記載の方法。
  7. 注入された該膜を水素含有プラズマにさらす該ステップが、注入する該ステップ後と酸素含有プラズマにさらす該ステップ前に行われ、水素含有プラズマにさらす該ステップと酸素含有プラズマにさらす該ステップが、複数回行われる、請求項１に記載の方法。
  8. 注入された該膜を水素含有プラズマにさらす該ステップが、注入する該ステップ後と酸素含有プラズマにさらす該ステップ後に行われ、水素含有プラズマにさらす該ステップと酸素含有プラズマにさらす該ステップが、複数回行われる、請求項１に記載の方法。
  9. 該酸化物層の上にキャッピング層を堆積させるステップであって、該キャッピング層が、炭素層、シリコン層、酸化シリコン層、窒化シリコン層、炭化シリコン層、有機層、及びこれらの組み合わせからなる群より選ばれる、前記ステップを更に含み、注入する該ステップ後であってさらす該ステップの前に該膜をエッチングするステップであって、余分なドーパントを除去し、注入された該層をＮＦ３から形成されるプラズマにさらす工程を含む、前記ステップを更に含む、請求項１に記載の方法。
  10. 基板処理方法であって、
    処理チャンバ内の基板上に配置される膜にドーパントを注入するステップと、
    注入された該膜が大気中の酸素にさらされる前に該ドーパントの注入された膜の上にキャッピング層を堆積させるステップであって、該キャッピング層が、炭素層、シリコン層、酸化シリコン層、窒化シリコン層、炭化シリコン層、有機層、及びこれらの組み合わせからなる群より選ばれる、前記ステップと、
    注入する該ステップ後であって堆積させる該ステップ前に該膜をエッチングするステップであって、余分なドーパントを除去し、注入された該層をＮＦ３から形成されるプラズマにさらす工程を含む、前記ステップと、
    を含む、方法。
  11. 注入する該ステップと堆積させる該ステップが、同一処理チャンバ内で行われる、請求項１０に記載の方法。
JP2009541642A 2006-12-18 2007-12-18 低エネルギーの高用量ヒ素、リン、ホウ素注入ウエハの安全な取り扱い Expired - Fee Related JP5383501B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US87057506P 2006-12-18 2006-12-18
US60/870,575 2006-12-18
PCT/US2007/087894 WO2008077020A2 (en) 2006-12-18 2007-12-18 Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers

Publications (3)

Publication Number Publication Date
JP2010514166A JP2010514166A (ja) 2010-04-30
JP2010514166A5 JP2010514166A5 (ja) 2010-12-09
JP5383501B2 true JP5383501B2 (ja) 2014-01-08

Family

ID=39537046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009541642A Expired - Fee Related JP5383501B2 (ja) 2006-12-18 2007-12-18 低エネルギーの高用量ヒ素、リン、ホウ素注入ウエハの安全な取り扱い

Country Status (6)

Country Link
US (3) US20080153271A1 (ja)
JP (1) JP5383501B2 (ja)
KR (1) KR101369993B1 (ja)
CN (1) CN101548190A (ja)
TW (1) TWI508142B (ja)
WO (1) WO2008077020A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8118946B2 (en) * 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
US8288257B2 (en) * 2008-10-31 2012-10-16 Applied Materials, Inc. Doping profile modification in P3I process
US7858503B2 (en) * 2009-02-06 2010-12-28 Applied Materials, Inc. Ion implanted substrate having capping layer and method
JP2013534712A (ja) * 2010-06-23 2013-09-05 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US8501605B2 (en) * 2011-03-14 2013-08-06 Applied Materials, Inc. Methods and apparatus for conformal doping
TW201246305A (en) * 2011-05-11 2012-11-16 Applied Materials Inc Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
WO2013164940A1 (ja) * 2012-05-01 2013-11-07 東京エレクトロン株式会社 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
KR102065329B1 (ko) 2014-05-30 2020-01-13 다우 실리콘즈 코포레이션 다이아이소프로필아미노-다이실란의 합성 공정
FR3033079B1 (fr) * 2015-02-19 2018-04-27 Ion Beam Services Procede de passivation d'un substrat et machine pour la mise en oeuvre de ce procede
EP3513426A4 (en) * 2016-09-14 2020-06-10 Applied Materials, Inc. DEGASSING CHAMBER FOR ARSENIC ASSOCIATED PROCESSES

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226667A (en) * 1978-10-31 1980-10-07 Bell Telephone Laboratories, Incorporated Oxide masking of gallium arsenide
JP3103629B2 (ja) * 1990-11-08 2000-10-30 松下電子工業株式会社 砒化化合物半導体装置の製造方法
US5196370A (en) * 1990-11-08 1993-03-23 Matsushita Electronics Corporation Method of manufacturing an arsenic-including compound semiconductor device
US6039851A (en) * 1995-03-22 2000-03-21 Micron Technology, Inc. Reactive sputter faceting of silicon dioxide to enhance gap fill of spaces between metal lines
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
EP0932191A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching doped polysilicon layers with uniform etch rates
US6376285B1 (en) * 1998-05-28 2002-04-23 Texas Instruments Incorporated Annealed porous silicon with epitaxial layer for SOI
US6239034B1 (en) * 1998-11-02 2001-05-29 Vanguard International Semiconductor Corporation Method of manufacturing inter-metal dielectric layers for semiconductor devices
US20020033233A1 (en) * 1999-06-08 2002-03-21 Stephen E. Savas Icp reactor having a conically-shaped plasma-generating section
JP2001085392A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6586318B1 (en) * 1999-12-28 2003-07-01 Xerox Corporation Thin phosphorus nitride film as an N-type doping source used in laser doping technology
US7037813B2 (en) * 2000-08-11 2006-05-02 Applied Materials, Inc. Plasma immersion ion implantation process using a capacitively coupled plasma source having low dissociation and low minimum plasma voltage
US7064399B2 (en) * 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
KR100428769B1 (ko) * 2001-06-22 2004-04-28 삼성전자주식회사 반도체 롬 장치 형성 방법
JP4151884B2 (ja) * 2001-08-08 2008-09-17 独立行政法人理化学研究所 固体表面に複合金属酸化物のナノ材料が形成された材料の製造方法
US7003111B2 (en) * 2001-10-11 2006-02-21 International Business Machines Corporation Method, system, and program, for encoding and decoding input data
JP3578345B2 (ja) * 2002-03-27 2004-10-20 株式会社半導体先端テクノロジーズ 半導体装置の製造方法および半導体装置
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US6743651B2 (en) * 2002-04-23 2004-06-01 International Business Machines Corporation Method of forming a SiGe-on-insulator substrate using separation by implantation of oxygen
WO2004006303A2 (en) * 2002-07-02 2004-01-15 Applied Materials, Inc. Method for fabricating an ultra shallow junction of a field effect transistor
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
US20060011906A1 (en) * 2004-07-14 2006-01-19 International Business Machines Corporation Ion implantation for suppression of defects in annealed SiGe layers
US7037818B2 (en) * 2004-08-20 2006-05-02 International Business Machines Corporation Apparatus and method for staircase raised source/drain structure
US7141457B2 (en) * 2004-11-18 2006-11-28 International Business Machines Corporation Method to form Si-containing SOI and underlying substrate with different orientations
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
US7504314B2 (en) * 2005-04-06 2009-03-17 International Business Machines Corporation Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom

Also Published As

Publication number Publication date
US20080153271A1 (en) 2008-06-26
TW200834681A (en) 2008-08-16
US8927400B2 (en) 2015-01-06
US20140248759A1 (en) 2014-09-04
JP2010514166A (ja) 2010-04-30
TWI508142B (zh) 2015-11-11
CN101548190A (zh) 2009-09-30
KR101369993B1 (ko) 2014-03-06
KR20090100421A (ko) 2009-09-23
WO2008077020A3 (en) 2008-08-28
WO2008077020A2 (en) 2008-06-26
US20100173484A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5383501B2 (ja) 低エネルギーの高用量ヒ素、リン、ホウ素注入ウエハの安全な取り扱い
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
US7989329B2 (en) Removal of surface dopants from a substrate
US9478415B2 (en) Method for forming film having low resistance and shallow junction depth
US8084105B2 (en) Method of depositing boron nitride and boron nitride-derived materials
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
JP5331703B2 (ja) プラズマ浸漬イオン注入プロセス
KR20180073483A (ko) 기판 상의 구조물 형성 방법
US20060105106A1 (en) Tensile and compressive stressed materials for semiconductors
TW202317808A (zh) 在反應空間中在基板上形成氮化矽薄膜的方法
US20140273524A1 (en) Plasma Doping Of Silicon-Containing Films
KR20120057570A (ko) 프로세스 챔버벽들 상의 실리콘 코팅을 사용하는 잔여 불소 라디칼들의 강화된 스캐빈징
JP2010510677A (ja) ゲートスタック構造の順次処理のクラスター化方法
US8288257B2 (en) Doping profile modification in P3I process
KR20210109046A (ko) 질화규소를 증착하는 방법들
JP2012525014A (ja) 側部ガス出口を有する基板支持体および方法
CN112204706B (zh) 脉冲等离子体沉积蚀刻阶梯覆盖率的改良

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees