JP5383010B2 - Ｌｅｄ駆動回路 - Google Patents

Description

本発明は、ＬＥＤ駆動回路に関する。

ラジオ受信機能を有し、時刻をＬＥＤでデジタル表示する時計が一般的に用いられている（例えば、特許文献１）。図５は、このような時計の時刻表示部の一例を示す図である。時刻表示部１００には、時刻をデジタル表示するための複数のセグメント（１１０〜１１６等）が設けられており、各セグメントが１つのＬＥＤによって点灯されるようになっている。例えば、十分の桁を表示するための７つのセグメント１１０〜１１６のうち、４つのセグメント１１０〜１１３が点灯すると“４”が表示されることとなる。また、例えば、２つのセグメント１１２，１１３が点灯すると“１”が表示されることとなる。

このように複数のＬＥＤの駆動を制御するための回路として、ＬＥＤ駆動回路が用いられる。図６は、ＬＥＤ駆動回路の一般的な構成例を示す図である。ＬＥＤ駆動回路１２０は集積化されており、複数の駆動制御回路（１２１，１２２等）及び複数の接続端子（Ｔ１１，Ｔ１２等）を含んで構成されている。ＬＥＤ駆動回路１２０では、端子数を削減するため、２つのＬＥＤごとに１つの接続端子が設けられている。例えば、ＬＥＤ１３０，１３１に対して接続端子Ｔ１１が設けられ、ＬＥＤ１３２，１３３に対して接続端子Ｔ１２が設けられている。そして、ＬＥＤ１３０，１３２のアノードには、駆動電圧ＣＯＭ１が抵抗Ｒ１１を介して印加され、ＬＥＤ１３１，１３３のアノードには、駆動電圧ＣＯＭ２が抵抗Ｒ１２を介して印加されている。

図７は、駆動電圧ＣＯＭ１，ＣＯＭ２の一例を示す図である。駆動電圧ＣＯＭ１，ＣＯＭ２は、例えば５０Ｈｚの交流電圧ＡＣを半波整流して得られる互いに位相が１８０度異なる電圧である。ここで、駆動電圧ＣＯＭ１により駆動されるＬＥＤをＡグループ、駆動電圧ＣＯＭ２により駆動されるＬＥＤをＢグループとすると、ＡグループのＬＥＤとＢグループのＬＥＤとは交互に駆動されることとなる。例えば、ＬＥＤ１３０〜１３３が順に時刻表示部１００のセグメント１１０〜１１３に対応することとする。そして、例えば、ＡグループのＬＥＤ１３０，１３２とＢグループのＬＥＤ１３１，１３３とが例えば５０Ｈｚの周波数で交互に駆動されることにより、視覚上は“４”が表示された状態となる。
特開平６−２１８３９号公報

このように、ＬＥＤ駆動回路１２０では、複数のＬＥＤを２つのグループに分割してＬＥＤが時分割駆動されている。各グループでは、複数のＬＥＤの中から表示する時刻に応じたＬＥＤが点灯されることとなるため、表示する時刻によって点灯するＬＥＤの数が異なる。したがって、グループ内で点灯しているＬＥＤの数が増えるに連れて、グループ内の各ＬＥＤを流れる電流が減少して輝度が低くなる。そして、表示する時刻によって各グループで点灯するＬＥＤの数が異なる場合、ＡグループのＬＥＤの輝度とＢグループのＬＥＤの輝度とが異なり、時刻表示に輝度むらが生じてしまうこととなる。

本発明は上記課題を鑑みてなされたものであり、ＬＥＤの輝度むらを改善することが可能なＬＥＤ駆動回路を提供することを目的とする。

上記目的を達成するため、本発明のＬＥＤ駆動回路は、第１〜第４ＬＥＤを駆動するＬＥＤ駆動回路であって、前記第１及び第２ＬＥＤと、前記第３及び第４ＬＥＤとを交互に駆動すべく前記第１〜第４ＬＥＤのアノードに印加される駆動電圧の、電圧レベルに応じた駆動電流を生成する電流生成回路と、前記第１及び第３ＬＥＤのカソードと接続され、前記第１又は第３ＬＥＤの駆動を制御する第１制御信号に応じて、前記第１又は第３ＬＥＤを前記駆動電流により駆動する第１駆動制御回路と、前記第２及び第４ＬＥＤのカソードと接続され、前記第２又は第４ＬＥＤの駆動を制御する第２制御信号に応じて、前記第２又は第４ＬＥＤを前記駆動電流により駆動する第２駆動制御回路と、を備え、前記駆動電圧は、交流電圧を半波整流して得られる互いに位相が１８０度異なる第１及び第２駆動電圧であり、前記第１駆動電圧が前記第１及び第２ＬＥＤのアノードに印加され、前記第２駆動電圧が前記第３及び第４ＬＥＤのアノードに印加され、前記電流生成回路は、前記第１及び第２ＬＥＤを駆動する期間においては前記第１駆動電圧に応じた電圧を出力し、前記第３及び第４ＬＥＤを駆動する期間においては前記第２駆動電圧に応じた電圧を出力する駆動電圧選択回路と、前記駆動電圧選択回路から出力される前記第１又は第２駆動電圧に応じた前記電圧を分圧した分圧電圧を出力する分圧回路と、前記分圧回路から出力される前記分圧電圧の最高レベルを所定レベルとすべく、前記分圧回路の分圧比を制御する分圧比制御回路と、前記分圧回路から出力される前記分圧電圧の電圧レベルに応じた前記駆動電流を生成する電圧電流変換回路と、を含んで構成されることとする。

ＬＥＤの輝度むらを改善することが可能なＬＥＤ駆動回路を提供することができる。

図１は、本発明の一実施形態であるＬＥＤ駆動回路の構成例を示す図である。ＬＥＤ駆動回路１０は、ラジオ受信機能を有する時計の時刻をデジタル表示するための複数のＬＥＤ（２０〜２３等）を、マイコン１５の制御により駆動する集積回路であり、複数の接続端子（Ｔ１，Ｔ２等）、電流生成回路３０、複数の駆動制御回路（３１，３２等）、及び制御レジスタ３３を含んで構成されている。

集積回路の端子数を削減するため、ＬＥＤを接続するための接続端子には、それぞれ、２つのＬＥＤが接続されている。例えば、接続端子Ｔ１には、ＬＥＤ２０，２１が接続され、接続端子Ｔ２には、ＬＥＤ２２，２３が接続されている。そして、複数のＬＥＤは、駆動電圧ＣＯＭ１がアノードに印加されるＡグループと、駆動電圧ＣＯＭ２がアノードに印加されるＢグループとに分割されている。例えば、ＬＥＤ２０（第１ＬＥＤ）及びＬＥＤ２２（第２ＬＥＤ）はＡグループ、ＬＥＤ２１（第３ＬＥＤ）及びＬＥＤ２３（第４ＬＥＤ）はＢグループとなっている。

電流生成回路３０は、駆動電圧ＣＯＭ１（第１駆動電圧）及び駆動電圧ＣＯＭ２（第２駆動電圧）の電圧レベルに応じた駆動電流Ｉｄｒｖを生成する。図２は、駆動電圧ＣＯＭ１，ＣＯＭ２及び駆動電流Ｉｄｒｖの変化の一例を示す図である。駆動電圧ＣＯＭ１，ＣＯＭ２は、例えば５０Ｈｚの交流電圧ＡＣを、トランスを用いて半波整流して得られる、互いに位相が１８０度異なる電圧である。また、駆動電流Ｉｄｒｖは、駆動電圧ＣＯＭ１，ＣＯＭ２の半波に応じて変化する波形となっている。なお、駆動電流Ｉｄｒｖの最大レベルは、所定レベルとなるように制御されている。そして、このような駆動電圧ＣＯＭ１，ＣＯＭ２及び駆動電流Ｉｄｒｖにより、駆動電圧ＣＯＭ１に半波が発生している期間にＡグループのＬＥＤが駆動され、駆動電圧ＣＯＭ２に半波が発生している期間にＢグループのＬＥＤが駆動される。

なお、例えば急激に変化するパルス状の電圧ではなく、緩やかに変化する駆動電圧ＣＯＭ１，ＣＯＭ２によってＬＥＤを時分割駆動することにより、ＬＥＤ駆動回路１０とともに実装されるラジオ受信回路に対するノイズを低減することが可能となる。

駆動制御回路３１（第１駆動制御回路）は、制御レジスタ３３から出力される制御信号（第１制御信号）に基づいて、ＬＥＤ２０，２１の駆動を制御する。また、駆動制御回路３２（第２駆動制御回路）は、制御レジスタ３３から出力される制御信号（第２制御信号）に基づいて、ＬＥＤ２２，２３の駆動を制御する。例えば、ＡグループのＬＥＤが駆動される期間に制御レジスタ３３から出力される制御信号が、ＬＥＤ２０，２２の点灯を指示するものである場合、駆動制御回路３１は、ＬＥＤ２０に駆動電流Ｉｄｒｖを通電させ、駆動制御回路３２は、ＬＥＤ２２に駆動電流Ｉｄｒｖを通電させる。また、例えば、ＢグループのＬＥＤが駆動される期間に制御レジスタ３３から出力される制御信号が、ＬＥＤ２１，２３の点灯を指示するものである場合、駆動制御回路３１は、ＬＥＤ２１に駆動電流Ｉｄｒｖを通電させ、駆動制御回路３２は、ＬＥＤ２３に駆動電流Ｉｄｒｖを通電させる。このように、駆動制御回路３１，３２は、各グループで点灯するＬＥＤの数によらず、駆動電流ＩｄｒｖでＬＥＤを駆動する。したがって、各グループで点灯するＬＥＤの数が異なる場合でも、各ＬＥＤを流れる電流が同じであるため、輝度むらが改善されることとなる。

制御レジスタ３３には、表示する時刻に応じて各ＬＥＤの駆動を制御するための制御信号がマイコン１５から書き込まれている。制御信号には、ＡグループのＬＥＤの駆動を制御するための制御信号と、ＢグループのＬＥＤの駆動を制御するための制御信号が含まれており、これら２つの制御信号が各グループの駆動タイミングに合わせて出力される。

図３は、電流生成回路３０及び駆動制御回路３１，３２の構成例を示す図である。電流生成回路３０は、コンパレータ４０，４１、オペアンプ４２、エッジパルス生成回路４３、ＲＳフリップフロップ４４，４５、カウンタ４６，４７、セレクタ４８、デコーダ４９、ＡＮＤ回路Ａ１，Ａ２、ＮＯＴ回路Ｎ１，Ｎ２、抵抗Ｒ１〜Ｒ１２、トランスファゲートＧ１〜Ｇ１２、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ２）、及びＰチャネルＭＯＳＦＥＴ（Ｍ３，Ｍ４）を含んで構成されている。また、駆動制御回路３１は、ＮチャネルＭＯＳＦＥＴ（Ｍ５）、抵抗Ｒ３０、トランスファゲートＧ２０，Ｇ２１、及びＮＯＴ回路Ｎ３を含んで構成されている。同様に、駆動制御回路３２は、ＮチャネルＭＯＳＦＥＴ（Ｍ６）、抵抗Ｒ３１、トランスファゲートＧ２２，Ｇ２３、及びＮＯＴ回路Ｎ４を含んで構成されている。

コンパレータ４０は、駆動電圧ＣＯＭ１，ＣＯＭ２の電圧レベルを比較し、比較結果を示す信号ＺＣＲＳを出力する。本実施形態では、駆動電圧ＣＯＭ１の電圧レベルが駆動電圧ＣＯＭ２の電圧レベルより高い場合に信号ＺＣＲＳがＨレベルとなり、駆動電圧ＣＯＭ１の電圧レベルが駆動電圧ＣＯＭ２の電圧レベルより低い場合に信号ＺＣＲＳがＬレベルとなることとする。つまり、信号ＺＣＲＳがＨレベルの場合にＡグループのＬＥＤが駆動され、信号ＺＣＲＳがＬレベルの場合にＢグループのＬＥＤが駆動されることとなる。

トランスファゲートＧ１は、入力される信号ＺＣＲＳに応じて駆動電圧ＣＯＭ１の出力を制御するスイッチ回路である。また、トランスファゲートＧ２は、ＮＯＴ回路Ｎ１を介して入力される信号ＺＣＲＳに応じて駆動電圧ＣＯＭ２の出力を制御するスイッチ回路である。本実施形態では、信号ＺＣＲＳがＨレベルの場合に、トランスファゲートＧ１がオン、トランスファゲートＧ２がオフとなり、駆動電圧ＣＯＭ１が抵抗Ｒ１の一端に印加される。また、信号ＺＣＲＳがＬレベルの場合に、トランスファゲートＧ１がオフ、トランスファゲートＧ２がオンとなり、駆動電圧ＣＯＭ２が抵抗Ｒ１の一端に印加される。

なお、コンパレータ４０、トランスファゲートＧ１，Ｇ２、及びＮＯＴ回路Ｎ１により構成される回路が、本発明の駆動電圧選択回路に相当する。

抵抗Ｒ１〜Ｒ１０及びトランスファゲートＧ３〜Ｇ１２は、抵抗Ｒ１の一端に印加される駆動電圧ＣＯＭ１，ＣＯＭ２を分圧して得られる分圧電圧Ｖｄｉｖを出力する分圧回路である。トランスファゲートＧ３〜Ｇ１２は、デコーダ４９から出力される信号によって何れか一つがオンとなる。つまり、トランスファゲートＧ３〜Ｇ１２のうち、オンとするトランスファゲートを変更することにより、分圧回路の分圧比を変更することができる。例えば、抵抗Ｒ１の一端に印加される電圧を所定レベルとすると、オンとするトランスファゲートをトランスファゲートＧ３〜Ｇ１２の順に変更するにつれて、分圧電圧Ｖｄｉｖは低くなっていく。

オペアンプ４２、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ２）、ＰチャネルＭＯＳＦＥＴ（Ｍ３，Ｍ４）、及び抵抗Ｒ１１，Ｒ１２は分圧電圧Ｖｄｉｖに応じた駆動電流Ｉｄｒｖを生成する電圧電流変換回路である。オペアンプ４２の＋入力端子に分圧電圧Ｖｄｉｖが印加され、−入力端子が抵抗Ｒ１１の一端に接続されているため、オペアンプ４２の動作により、抵抗Ｒ１１の一端の電圧は分圧電圧Ｖｄｉｖと同レベルなり、抵抗Ｒ１１の抵抗値をＲ１１とすると、Ｉｄｒｖ＝Ｖｄｉｖ／Ｒ１１となる。また、ＰチャネルＭＯＳＦＥＴ（Ｍ３，Ｍ４）はカレントミラー接続されており、ＰチャネルＭＯＳＦＥＴ（Ｍ３，Ｍ４）のサイズが同一であるとすると、ＰチャネルＭＯＳＦＥＴ（Ｍ４）、ＮチャネルＭＯＳＦＥＴ（Ｍ２）、及び抵抗Ｒ１２にも駆動電流Ｉｄｒｖが流れることとなる。

コンパレータ４１（比較回路）は、分圧電圧Ｖｄｉｖと所定レベルの基準電圧Ｖｒｅｆとを比較し、比較結果を示す信号ＣＭＰを出力する。なお、基準電圧Ｖｒｅｆは、例えばバンドギャップ回路等により生成される例えば１．０Ｖ程度の安定した電圧である。

エッジパルス生成回路４３は、信号ＺＣＲＳの立ち上がりエッジ及び立ち下がりエッジを検出し、立ち上がりエッジに応じてパルス状に変化する信号ＺＰＥＤＧＥと、立ち下がりエッジに応じてパルス状に変化する信号ＺＮＥＤＧＥを生成して出力する。

ＳＲフリップフロップ４４（第１保持回路）は、ＡグループのＬＥＤが駆動されている期間に、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆを超えたかどうかを記憶する回路である。ＡＮＤ回路Ａ１には、信号ＺＣＲＳ及び信号ＣＭＰが入力されており、ＡＮＤ回路Ａ１から出力される信号がＳＲフリップフロップ４４のセット端子Ｓに入力されている。また、ＳＲフリップフロップ４４のリセット端子Ｒには、エッジパルス生成回路４３から出力される信号ＺＰＥＤＧＥが入力されている。したがって、ＳＲフリップフロップ４４の出力端子Ｑから出力される信号ＵＤ１は、ＡグループのＬＥＤが駆動される期間の開始時にＬレベルにリセットされ、ＡグループのＬＥＤが駆動されている間に分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆを超えるとＨレベルにセットされる。

ＳＲフリップフロップ４５（第２保持回路）は、ＢグループのＬＥＤが駆動されている期間に、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆを超えたかどうかを記憶する回路である。ＡＮＤ回路Ａ２には、信号ＺＣＲＳをＮＯＴ回路Ｎ２で反転した信号と、信号ＣＭＰとが入力されており、ＡＮＤ回路Ａ２から出力される信号がＳＲフリップフロップ４５のセット端子Ｓに入力されている。また、ＳＲフリップフロップ４５のリセット端子Ｒには、エッジパルス生成回路４３から出力される信号ＺＮＥＤＧＥが入力されている。したがって、ＳＲフリップフロップ４５の出力端子Ｑから出力される信号ＵＤ２は、ＢグループのＬＥＤが駆動される期間の開始時にＬレベルにリセットされ、ＢグループのＬＥＤが駆動されている間に分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆを超えるとＨレベルにセットされる。

カウンタ４６（第１分圧比制御回路）は、ＡグループのＬＥＤが駆動される期間における抵抗Ｒ１〜Ｒ１０による分圧回路の分圧比を制御するための信号Ｑ１（第１分圧信号）を、ＳＲフリップフロップ４４から出力される信号ＵＤ１に応じて更新する回路である。カウンタ４６の入力端子ＵＤには、ＳＲフリップフロップ４４から出力される信号ＵＤ１が入力されており、クロック端子Ｃには、エッジパルス生成回路４３から出力される信号ＺＮＥＤＧＥが入力されている。本実施形態では、信号ＺＮＥＤＧＥの立ち上がり時に、信号ＵＤ１がＨレベルであれば信号Ｑ１はカウントダウンされ、信号ＵＤ１がＬレベルであれば信号Ｑ１はカウントアップされる。

カウンタ４７（第２分圧比制御回路）は、ＢグループのＬＥＤが駆動される期間における抵抗Ｒ１〜Ｒ１０による分圧回路の分圧比を制御するための信号Ｑ２（第２分圧信号）を、ＳＲフリップフロップ４５から出力される信号ＵＤ２に応じて更新する回路である。カウンタ４７の入力端子ＵＤには、ＳＲフリップフロップ４５から出力される信号ＵＤ２が入力されており、クロック端子Ｃには、エッジパルス生成回路４３から出力される信号ＺＰＥＤＧＥが入力されている。本実施形態では、信号ＺＰＥＤＧＥの立ち上がり時に、信号ＵＤ２がＨレベルであれば信号Ｑ２はカウントダウンされ、信号ＵＤ２がＬレベルであれば信号Ｑ２はカウントアップされる。

なお、本実施形態では、信号Ｑ１，Ｑ２は、００１０から１０１１の範囲で変化する４ビットの信号であることとする。

セレクタ４８は、信号ＺＣＲＳに応じて、カウンタ４６，４７から出力される信号Ｑ１，Ｑ２のうち、駆動するグループに応じた信号を、分圧比を制御するための信号ＳＯとしてデコーダ４９に出力する。本実施形態では、信号ＺＣＲＳがＨレベルの場合、カウンタ４６から出力される信号Ｑ１が出力され、信号ＺＣＲＳがＬレベルの場合、カウンタ４７から出力される信号Ｑ２が出力されることとなる。

デコーダ４９は、セレクタ４８から出力される信号ＳＯに基づいて、トランスファゲートＧ３〜Ｇ１２の何れか一つをオンとする信号を出力する。本実施形態では、信号ＳＯは００１０から１０１１の範囲で変化する４ビットの信号であり、信号ＳＯが１０１１から００１０に１ずつカウントダウンされるにつれて、オンとなるトランスファゲートもＧ３からＧ１２の順に変化していく。

なお、エッジパルス生成回路４３、ＡＮＤ回路Ａ１，Ａ２、ＮＯＴ回路Ｎ２、ＳＲフリップフロップ４４，４５、カウンタ４６，４７、セレクタ４８、及びデコーダ４９により構成される回路が本発明の分圧比制御回路に相当する。また、セレクタ４８及びデコーダ４９により構成される回路が本発明の分圧比選択回路に相当する。

駆動制御回路３１を構成するＮチャネルＭＯＳＦＥＴ（Ｍ５）は、ドレインが接続端子Ｔ１に接続され、ソースが抵抗Ｒ３０を介して接地され、ゲートはトランスファゲートＧ２０を介してＮチャネルＭＯＳＦＥＴ（Ｍ２）のドレイン及びゲートと接続されるか、トランスファゲート２１を介して接地される。トランスファゲート２０がオン、トランスファゲート２１がオフの場合、ＮチャネルＭＯＳＦＥＴ（Ｍ５）はＮチャネルＭＯＳＦＥＴ（Ｍ２）と電流ミラー接続され、ＮチャネルＭＯＳＦＥＴ（Ｍ２，Ｍ５）のサイズが同一であるとすると、ＮチャネルＭＯＳＦＥＴ（Ｍ５）を流れる電流もＩｄｒｖとなり、接続端子Ｔ１に接続されるＬＥＤ２０，２１を流れる電流もＩｄｒｖとなる。トランスファゲート２０がオフ、トランスファゲート２１がオンの場合、ＮチャネルＭＯＳＦＥＴ（Ｍ５）がオフとなり、接続端子Ｔ１に接続されるＬＥＤ２０，２１には電流が流れない。したがって、本実施形態では、信号ＺＣＲＳがＨレベルの期間に、制御レジスタ３３から駆動制御回路３１に出力される信号がＬレベルであればＬＥＤ２０が点灯状態となり、ＨレベルであればＬＥＤ２０が消灯状態となる。また、信号ＺＣＲＳがＬレベルの期間に、制御レジスタ３３から駆動制御回路３１に出力される信号がＬレベルであればＬＥＤ２１が点灯状態となり、ＨレベルであればＬＥＤ２１が消灯状態となる。同様に、本実施形態では、信号ＺＣＲＳがＨレベルの期間に、制御レジスタ３３から駆動制御回路３２に出力される信号がＬレベルであればＬＥＤ２２が点灯状態となり、ＨレベルであればＬＥＤ２２が消灯状態となる。また、信号ＺＣＲＳがＬレベルの期間に、制御レジスタ３３から駆動制御回路３２に出力される信号がＬレベルであればＬＥＤ２３が点灯状態となり、ＨレベルであればＬＥＤ２３が消灯状態となる。

図４は、ＬＥＤ駆動回路１０の動作の一例を示すタイミングチャートである。前述したように、駆動電圧ＣＯＭ１，ＣＯＭ２は、交流電圧ＡＣを半波整流することにより生成されている。なお、図４に示す例では、駆動電圧ＣＯＭ１，ＣＯＭ２を生成するトランスとして、例えばコストが低く小さいものが用いられており、トランスの内部抵抗の影響により、点灯するＬＥＤの数に応じて駆動電圧ＣＯＭ１，ＣＯＭ２の電圧レベルが変動している。また、図４に示す例では、初期状態として、信号ＺＣＲＳがＬレベル、信号ＵＤ１がＨレベル、信号ＵＤ２がＬレベル、信号Ｑ１の値が“６”（０１１０）、信号Ｑ２の値が“３”（００１１）となっていることとする。

時刻Ｔ１に、駆動電圧ＣＯＭ１が駆動電圧ＣＯＭ２より高くなって信号ＺＣＲＳがＨレベルになると、信号ＺＰＥＤＧＥにパルスが発生し、信号ＵＤ１がＬレベルにリセットされる。信号ＺＣＲＳがＨレベルであるため、信号Ｑ１“６”が信号ＳＯとして出力され、分圧電圧Ｖｄｉｖは、信号ＳＯに応じた分圧比で駆動電圧ＣＯＭ１を分圧した電圧となる。そして、分圧電圧Ｖｄｉｖの電圧レベルに応じた駆動電流Ｉｄｒｖによって、ＡグループのＬＥＤが駆動される。また、信号ＵＤ２がＬレベルであるため、信号ＺＰＥＤＧＥのパルスにより、信号Ｑ２がカウントアップされて“４”になる。そして、駆動電圧ＣＯＭ１に伴って分圧電圧Ｖｄｉｖが変化し、時刻Ｔ２に、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆより高くなると、信号ＣＭＰがＨレベルとなる。このとき、ＳＲフリップフロップ４４のセット端子Ｓに入力される信号がＨレベルとなるため、信号ＵＤ１がＨレベルにセットされる。その後、時刻Ｔ３に、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆより低くなると、信号ＣＭＰがＬレベルとなる。

時刻Ｔ４に、駆動電圧ＣＯＭ２が駆動電圧ＣＯＭ１より高くなって信号ＺＣＲＳがＬレベルになると、信号ＺＮＥＤＧＥにパルスが発生する。信号ＺＣＲＳがＬレベルであるため、信号Ｑ２“４”が信号ＳＯとして出力され、分圧電圧Ｖｄｉｖは、信号ＳＯに応じた分圧比で駆動電圧ＣＯＭ２を分圧した電圧となる。そして、分圧電圧Ｖｄｉｖの電圧レベルに応じた駆動電流Ｉｄｒｖによって、ＢグループのＬＥＤが駆動される。また、信号ＵＤ１がＨレベルであるため、信号ＺＮＥＤＧＥのパルスにより、信号Ｑ１がカウントダウンされて“５”になる。そして、駆動電圧ＣＯＭ２に伴って分圧電圧Ｖｄｉｖが変化し、時刻Ｔ５に、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆより高くなると、信号ＣＭＰがＨレベルとなる。このとき、ＳＲフリップフロップ４５のセット端子Ｓに入力される信号がＨレベルとなるため、信号ＵＤ２がＨレベルにセットされる。その後、時刻Ｔ６に、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆより低くなると、信号ＣＭＰがＬレベルとなる。

時刻Ｔ７〜Ｔ１０の期間においては、時刻Ｔ１〜Ｔ４の期間と同様に、ＡグループのＬＥＤが駆動される。なお、時刻Ｔ１〜Ｔ４の期間の分圧電圧Ｖｄｉｖの変化によって信号Ｑ１がカウントダウンされているため、分圧電圧Ｖｄｉｖの最大レベルは、時刻Ｔ１〜Ｔ４の期間より低く、基準電圧Ｖｒｅｆに近づいている。ただし、時刻Ｔ７〜Ｔ１０の期間においても分圧電圧Ｖｄｉｖの最大レベルは基準電圧Ｖｒｅｆより高いため、信号Ｑ１は、時刻Ｔ１０にさらにカウントダウンされて“４”になる。

時刻Ｔ１０〜Ｔ１１の期間においては、時刻Ｔ４〜Ｔ７の期間と同様に、ＢグループのＬＥＤが駆動される。なお、時刻Ｔ４〜Ｔ７の期間の分圧電圧Ｖｄｉｖの変化によって信号Ｑ２がカウントダウンされているため、分圧電圧Ｖｄｉｖの最大レベルは、時刻Ｔ４〜Ｔ７の期間より低い。そして、時刻Ｔ１０〜Ｔ１１の期間において、分圧電圧Ｖｄｉｖは基準電圧Ｖｒｅｆより低いため、信号ＣＭＰはＬレベルのままであり、信号ＵＤ２もＬレベルのままとなる。

そして、時刻Ｔ１１〜Ｔ１２の期間においては、ＡグループのＬＥＤが駆動される。なお、信号Ｑ１がカウントダウンされて“４”となっているため、分圧電圧Ｖｄｉｖの最大レベルは、時刻Ｔ７〜Ｔ１０の期間より低く、基準電圧Ｖｒｅｆより低くなっている。そのため、信号ＣＭＰはＬレベルのままであり、信号ＵＤ１もＬレベルのままとなる。また、時刻Ｔ１１に信号ＺＰＥＤＧＥに発生するパルスにより、信号ＵＤ２がカウントアップされて“４”になる。

また、時刻Ｔ１２〜Ｔ１５の期間においては、ＢグループのＬＥＤが駆動される。なお、信号Ｑ２がカウントアップされて“４”となっているため、分圧電圧Ｖｄｉｖの最大レベルは、時刻Ｔ４〜Ｔ７の期間と同じである。そのため、時刻Ｔ１３〜Ｔ１４の期間において、信号ＣＭＰがＨレベルとなる。したがって、次にＡグループのＬＥＤが駆動される際に、信号Ｑ２はカウントダウンされて“３”に変化することとなる。また、時刻Ｔ１２に信号ＺＮＥＤＧＥに発生するパルスにより、信号ＵＤ１がカウントアップされて“５”になる。これにより、次にＡグループのＬＥＤが駆動される際の分圧電圧Ｖｄｉｖは、時刻Ｔ７〜Ｔ１０の期間と同様に変化することとなる。

このように、ＬＥＤ駆動回路１０では、分圧電圧Ｖｄｉｖの最大レベルが基準電圧Ｖｒｅｆとなるように分圧比が調整され、分圧電圧Ｖｄｉｖに応じた駆動電流ＩｄｒｖによってＬＥＤが駆動される。

そのため、例えば、点灯するＬＥＤの数による駆動電圧ＣＯＭ１，ＣＯＭ２の変動を無視できる程度とすると、駆動電流Ｉｄｒｖは、点灯するＬＥＤの数によらず安定したものとなり、各グループのＬＥＤの点灯する数が異なる場合の輝度むらを改善することが可能となる。

また、ＬＥＤ駆動回路１０では、例えば、駆動電圧ＣＯＭ１，ＣＯＭ２を生成するためのトランスの内部抵抗の影響により、点灯するＬＥＤの数によって駆動電圧ＣＯＭ１，ＣＯＭ２が変動する場合であっても、駆動電圧ＣＯＭ１，ＣＯＭ２の変動に応じて、分圧電圧Ｖｄｉｖの最大レベルが基準電圧Ｖｒｅｆとなるように分圧比が制御される。そして、分圧電圧Ｖｄｉｖに応じた駆動電流ＩｄｒｖによってＬＥＤが駆動されるため、駆動電圧ＣＯＭ１，ＣＯＭ２が点灯するＬＥＤの数によって変動する場合であっても、ＬＥＤの駆動電流Ｉｄｒｖの変動が抑制され、輝度むらを改善することが可能となる。

なお、駆動電圧ＣＯＭ１，ＣＯＭ２の変動に応じた分圧比の制御は、分圧電圧Ｖｄｉｖと基準電圧Ｖｒｅｆとを比較するコンパレータ４２と、コンパレータ４２から出力される信号ＣＭＰに応じて各グループを駆動する際の分圧比を制御する信号Ｑ１，Ｑ２を更新するカウンタ４６，４７とを用いて行うことができる。

また、ＬＥＤ駆動回路１０では、セレクタ４８によって、信号Ｑ１，Ｑ２のうち、駆動するグループに応じた信号が選択され、選択された信号がデコーダ４９でデコードされて、抵抗Ｒ１〜Ｒ１０による分圧比が調整される。つまり、グループごとに分圧回路が設けられているわけではなく、１つの分圧回路を両グループで共有する構成となっている。そのため、グループごとに分圧回路を設ける場合と比較して回路規模の増大を抑制することが可能となる。

また、ＬＥＤ駆動回路１０では、Ａグループの分圧比を制御するための信号Ｑ１は、Ｂグループが駆動している期間に更新され、Ｂグループの分圧比を制御するための信号Ｑ２は、Ａグループが駆動している期間に更新される。したがって、ＬＥＤの点灯中に分圧比が変更されて駆動電流Ｉｄｒｖが変動してしまうことを抑制することができる。すなわち、ＬＥＤの点灯中に輝度が変化してしまうことを抑制することが可能となる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

本発明の一実施形態であるＬＥＤ駆動回路の構成例を示す図である。 駆動電圧及び駆動電流の変化の一例を示す図である。 電流生成回路及び駆動制御回路の構成例を示す図である。 ＬＥＤ駆動回路の動作の一例を示すタイミングチャートである。 時刻表示部の一例を示す図である。 ＬＥＤ駆動回路の一般的な構成例を示す図である。 駆動電圧の一例を示す図である。

符号の説明

１０ ＬＥＤ駆動回路
１５ マイコン
２０〜２３ ＬＥＤ
３１，３２ 駆動制御回路
３３ 制御レジスタ
４０，４１ コンパレータ
４２ オペアンプ
４３ エッジパルス生成回路
４４，４５ ＳＲフリップフロップ
４６，４７ カウンタ
４８ セレクタ
４９ デコーダ
Ｇ１〜Ｇ１２，Ｇ２０〜Ｇ２３ トランスファゲート
Ａ１，Ａ２ ＡＮＤ回路
Ｎ１〜Ｎ４ ＮＯＴ回路
Ｒ１〜Ｒ１２，Ｒ３０，Ｒ３１ 抵抗
Ｍ１，Ｍ２，Ｍ５，Ｍ６ ＮチャネルＭＯＳＦＥＴ
Ｍ３，Ｍ４ ＰチャネルＭＯＳＦＥＴ

Claims (4)

1. 第１〜第４ＬＥＤを駆動するＬＥＤ駆動回路であって、
   前記第１及び第２ＬＥＤと、前記第３及び第４ＬＥＤとを交互に駆動すべく前記第１〜第４ＬＥＤのアノードに印加される駆動電圧の、電圧レベルに応じた駆動電流を生成する電流生成回路と、
   前記第１及び第３ＬＥＤのカソードと接続され、前記第１又は第３ＬＥＤの駆動を制御する第１制御信号に応じて、前記第１又は第３ＬＥＤを前記駆動電流により駆動する第１駆動制御回路と、
   前記第２及び第４ＬＥＤのカソードと接続され、前記第２又は第４ＬＥＤの駆動を制御する第２制御信号に応じて、前記第２又は第４ＬＥＤを前記駆動電流により駆動する第２駆動制御回路と、
   を備え、
   前記駆動電圧は、交流電圧を半波整流して得られる互いに位相が１８０度異なる第１及び第２駆動電圧であり、
   前記第１駆動電圧が前記第１及び第２ＬＥＤのアノードに印加され、
   前記第２駆動電圧が前記第３及び第４ＬＥＤのアノードに印加され、
   前記電流生成回路は、
   前記第１及び第２ＬＥＤを駆動する期間においては前記第１駆動電圧に応じた電圧を出力し、前記第３及び第４ＬＥＤを駆動する期間においては前記第２駆動電圧に応じた電圧を出力する駆動電圧選択回路と、
   前記駆動電圧選択回路から出力される前記第１又は第２駆動電圧に応じた前記電圧を分圧した分圧電圧を出力する分圧回路と、
   前記分圧回路から出力される前記分圧電圧の最高レベルを所定レベルとすべく、前記分圧回路の分圧比を制御する分圧比制御回路と、
   前記分圧回路から出力される前記分圧電圧の電圧レベルに応じた前記駆動電流を生成する電圧電流変換回路と、
   を含んで構成されること、
   を特徴とするＬＥＤ駆動回路。
2. 請求項１に記載のＬＥＤ駆動回路であって、
   前記分圧比制御回路は、
   前記分圧回路から出力される前記分圧電圧を前記所定レベルの基準電圧と比較する比較回路と、
   前記第１及び第２ＬＥＤを駆動する期間における前記比較回路の比較結果に基づいて、前記第１及び第２ＬＥＤを駆動する期間における前記分圧電圧を前記所定レベルとすべく前記分圧回路の前記分圧比を制御する第１分圧比制御回路と、
   前記第３及び第４ＬＥＤを駆動する期間における前記比較回路の比較結果に基づいて、前記第３及び第４ＬＥＤを駆動する期間における前記分圧電圧を前記所定レベルとすべく前記分圧回路の前記分圧比を制御する第２分圧比制御回路と、
   を含んで構成されること、
   を特徴とするＬＥＤ駆動回路。
3. 請求項２に記載のＬＥＤ駆動回路であって、
   前記第１分圧比制御回路は、
   前記第１及び第２ＬＥＤを駆動する期間における前記比較回路の比較結果に基づいて、前記第１及び第２ＬＥＤを駆動する期間における前記分圧電圧を前記所定レベルとすべく、前記分圧回路の前記分圧比を制御するための第１分圧信号を更新して出力し、
   前記第２分圧比制御回路は、
   前記第３及び第４ＬＥＤを駆動する期間における前記比較回路の比較結果に基づいて、前記第３及び第４ＬＥＤを駆動する期間における前記分圧電圧を前記所定レベルとすべく、前記分圧回路の前記分圧比を制御するための第２分圧信号を更新して出力し、
   前記分圧比制御回路は、
   前記第１及び第２ＬＥＤを駆動する期間においては前記第１分圧比制御回路から出力される前記第１分圧信号に基づいて前記分圧回路の前記分圧比を制御し、前記第３及び第４ＬＥＤを駆動する期間においては前記第２分圧比制御回路から出力される前記第２分圧信号に基づいて前記分圧回路の前記分圧比を制御する分圧比選択回路を更に含んで構成されること、
   を特徴とするＬＥＤ駆動回路。
4. 請求項３に記載のＬＥＤ駆動回路であって、
   前記分圧比制御回路は、
   前記第１及び第２ＬＥＤを駆動する期間における前記比較回路の比較結果を保持する第１保持回路と、
   前記第３及び第４ＬＥＤを駆動する期間における前記比較回路の比較結果を保持する第２保持回路と、
   を更に含んで構成され、
   前記第１分圧比制御回路は、
   前記第１保持回路に保持された前記比較結果に基づいて、前記第１及び第２ＬＥＤを駆動していない期間に前記第１分圧信号を更新し、
   前記第２分圧比制御回路は、
   前記第２保持回路に保持された前記比較結果に基づいて、前記第３及び第４ＬＥＤを駆動していない期間に前記第２分圧信号を更新すること、
   を特徴とするＬＥＤ駆動回路。

Images