JP5382311B2 - 波形測定装置 - Google Patents

波形測定装置 Download PDF

Info

Publication number
JP5382311B2
JP5382311B2 JP2009012041A JP2009012041A JP5382311B2 JP 5382311 B2 JP5382311 B2 JP 5382311B2 JP 2009012041 A JP2009012041 A JP 2009012041A JP 2009012041 A JP2009012041 A JP 2009012041A JP 5382311 B2 JP5382311 B2 JP 5382311B2
Authority
JP
Japan
Prior art keywords
display
trigger
trigger condition
signal
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009012041A
Other languages
English (en)
Other versions
JP2010169524A (ja
Inventor
昌文 中村
吉信 杉原
茂 竹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2009012041A priority Critical patent/JP5382311B2/ja
Publication of JP2010169524A publication Critical patent/JP2010169524A/ja
Application granted granted Critical
Publication of JP5382311B2 publication Critical patent/JP5382311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

本発明は波形測定装置に関し、詳しくは、トリガ条件の設定・表示の改善に関するものである。
図6は波形測定装置の一例を示すブロック図であり、非特許文献1に記載されている4チャネル入力構成のデジタルオシロスコープの例を示している。
図6において、各測定チャネルCH1〜CH4の入力端子1に入力されるアナログ入力信号は、アッテネータ2でプリアンプ3が扱える所定のレベルに調整され、A/D変換器4およびコンパレータ5に入力される。
プリアンプ3は、オフセット設定に応じたオフセット電圧を加算した後、垂直軸感度設定に応じた利得でアナログ入力信号を増幅し、各測定チャネルの帯域制限設定に応じて帯域制限された信号をA/D変換器4およびコンパレータ5に入力する。
A/D変換器4は、プリアンプ3から入力されるアナログ入力信号を所定のサンプリング周期でデジタル信号に変換して信号処理部6に入力する。
コンパレータ5は、プリアンプ3から入力されるアナログ入力信号の振幅レベルを個別に設定される閾値レベルと比較し、それらの比較結果信号をトリガ回路7に出力する。
信号処理部6は、A/D変換器4から入力されるデジタル信号に対して設定に応じた間引きなどのデータ処理を行いアクイジションデータとしてアクイジション(ACQ)メモリに格納するとともに、これらACQメモリに格納されたアクイジションデータに基づき表示画面に対応してビットマップ化された表示データを生成したり、各種の波形パラメータの演算処理なども行って、これらをデータメモリに格納する。
トリガ回路7は、コンパレータ5から入力される比較結果信号およびCPU12から入力されるトリガ条件式に基づきトリガ信号を生成して信号処理制御部9を介して信号処理部6に入力するとともに、必要に応じて外部からもトリガが入力される。
タイムベース8は、信号処理制御部9から入力される制御信号にしたがって所定のサンプリングクロックを生成してA/D変換器4に入力するとともに、トリガ信号の時間関係の基準になるタイミング信号を信号処理制御部9に入力する。
信号処理制御部9は、トリガ回路7、タイムベース8およびCPU12から入力される各種の制御信号や設定信号に基づき、信号処理部6の信号処理動作を制御する。
画像処理部10は、信号処理部6で生成された波形表示データに対して、CPU12から設定される表示条件に基づく表示輝度や表示色などの画像処理を行い、生成された画像データをグラフィックメモリ11に格納するとともに、表示部14に表示する。
CPU12は、操作パネルやキーボードなどの操作部13により設定されるトリガ条件式を含む測定条件や表示条件に基づき、波形測定装置の各部の動作を統括的に制御する。
図7は、従来の表示部の表示画面例図である。表示画面14は、(A)に示すように、波形表示領域14aと波形表示領域14aの右側に設けられた複数の表示ブロックよりなるファンクションメニュー領域14bとで構成されている。波形表示領域14aには、各種の測定波形が表示される。ファンクションメニュー領域14bの各表示ブロックには、設定された表示モードに応じて、各種の画面が表示される。
図7において、ファンクションメニュー領域14bの各表示ブロックは、測定チャネルCH1〜CH4の全ての信号を組み合わせてトリガ条件が設定される例を示していて、具体的には、CH2〜CH4の全てがHighレベルの状態で、測定チャネルCH1にL→Hへの立ち上がりエッジが入力された場合にトリガ条件が成立する。
(B)はトリガソースとして測定チャネルCH1が選択されている状態を示し、(C)はトリガソースとして選択された測定チャネルCH1の立ち上がりエッジを条件としている状態を示し、(D1)〜(D3)は測定チャネルCH2〜CH4の全てがHighレベルの状態を条件としていることを示し、(E)は測定チャネルCH1の条件と測定チャネルCH2〜CH4の各条件の「論理積」をトリガ条件とすることを示している。
図6の動作を説明する。
オペレータは、ファンクションメニュー領域14bの各表示ブロック画面を見ながら操作部13を操作して測定チャネルCH1〜CH4それぞれのトリガ条件を設定し、測定を開始する。
測定チャネルCH1〜CH4の各入力端子1に入力されるアナログ入力信号は、アッテネータ2およびプリアンプ3を介してA/D変換器4に入力されて所定のサンプリング周期でデジタル信号に変換され、時系列順に信号処理部6に入力される。
一方、トリガ回路7には、測定チャネルCH1〜CH4のそれぞれの系統に設けられているコンパレータ5の出力信号およびCPU12で生成される論理積や論理和などのトリガ条件式が入力されていて、これらコンパレータ5の出力信号がファンクションメニュー領域14bに表示設定されているトリガ条件を満たすことを検出した時点で、信号処理制御部9にトリガ信号を出力する。
信号処理制御部9は、トリガ回路7から入力されるトリガ信号のタイミングをタイムベース8から入力されるタイミング信号に基づいてA/D変換器4のサンプリングクロックと同期するように調整した後、信号処理部6に入力する。
信号処理部6は、信号処理制御部9から入力されるトリガ信号を基準として、A/D変換器4から変換出力されるトリガ信号前後の所望時間分のデジタル信号を、トリガ信号ごとにACQメモリに格納する。
ACQメモリに格納されたデジタル信号は、さらに信号処理部6で表示画面に対応するようにビットマップ化された波形表示データに変換されてデータメモリに格納されるとともに、画像処理部10に入力される。
画像処理部10は、前述のように、信号処理部6で生成された波形表示データに対してCPU12から設定される表示条件に基づく表示輝度や表示色などの画像処理を行い、生成された画像データをグラフィックメモリ11に格納するとともに、表示部14に表示する。
堀内 仁 外3名、「ミックスドシグナルオシロスコープDL9700/DL9500シリーズ」、横河技報、横河電機株式会社、2007年10月22日発行、Vol.51、No.4、13−16頁
ところで、近年、トリガ条件は複雑化しており、図7の(B)と(C)に示すような1個の測定チャネルCH1のみのトリガ条件ではなく、(D1)〜(D3)に示すように他の測定チャネルCH2〜CH4と組み合わせ、(E)に示すようにそれらの論理積や論理和などを組み合わせてたとえば「CH1↑&(CH2&CH3)|CH4」のようにトリガ条件の論理式を指定することも行われている。
しかし、図7の構成では、ファンクションメニュー領域14bにはトリガ条件式が表示されないので、トリガ条件の設定内容をユーザーが直感的に設定・把握することは困難であるという問題がある。
本発明は、このような問題を解決するものであり、その目的は、ユーザーがトリガ条件を直感的かつ的確に設定・把握できる波形測定装置を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
任意に設定されるトリガ条件論理式に基づき測定波形データを取り込み表示画面に表示するように構成され、前記表示画面の一部に、前記任意に設定されるトリガ条件論理式を表示するトリガ条件論理式表示部を設けた波形測定装置において、
前記表示画面は波形表示領域と波形表示領域に隣接して設けられたファンクションメニュー領域とで構成され、
前記トリガ条件論理式表示部は、このファンクションメニュー領域の一部に設けられ、
前記トリガ条件論理式は、複数の測定チャネル間の論理関係を示す論理記号を含むことを特徴とする。
請求項2記載の発明は、請求項1記載の波形測定装置において、
前記トリガ条件論理式は、アナログ入力信号に対するトリガとロジック入力信号に対するトリガを組み合わせて設定されることを特徴とする。
本発明によれば、複雑なトリガ条件であっても、トリガ条件論理式表示部の表示に基づき、直感的かつ的確に設定・把握できる。
本発明の一実施例を示すブロック図である。 本発明に基づく表示部14の具体例図である。 本発明の他の実施例を示すブロック図である。 4系統PodA〜PodDのそれぞれのロジック入力信号に対するトリガ条件としてのビット設定画面例図である。 図3の実施例における表示部14の具体例図である。 波形測定装置の一例を示すブロック図である。 従来の表示部の表示画面例図である。
以下、本発明について、図面を用いて詳細に説明する。図1は本発明の一実施例を示すブロック図であり、図6と共通する部分には同一の符号を付けている。図1と図6の相違点は、図1にはトリガ条件式表示処理部15が設けられていることである。
トリガ条件式表示処理部15は、CPU12で操作部13の操作に基づき生成されてトリガ回路7に入力されるトリガ条件の論理式を表示部14の所定領域に表示するための表示画像データに変換して、画像処理部10に入力する。
図2は、本発明に基づく表示部14の具体例図であり、図7と共通する部分には同一の符号を付けている。図2と図7の相違点は、図2の表示画面14のファンクションメニュー領域14bには、CPU12で操作部13の操作に基づき生成されてトリガ回路7に入力されるトリガ条件の論理式を表示するための表示ブロックFが設けられていることである。
トリガ条件の論理式を表示するための表示ブロックFには、操作部13の操作に基づき生成される図2に示す論理式「CH1↑&CH2&CH3&CH4」をはじめ、「CH1↑&CH2&CH4」や「CH1↑&(CH2|CH3)&CH4」などが表示される。
具体的には、トリガソースとなるチャネル(エッジ検出するチャネルたとえばCH1)には、チャネル番号とともに矢印でエッジ方向を表示する。一方、付加条件的なトリガソースとなるチャネル(たとえばCH2〜CH4)は、ハイレベルであればそのままチャネル番号を表示し、ローレベルであればチャネル番号の上に線を付加して表示する。なお、各チャネル間の論理関係は、「&」アンド、「|」オア、「()」括弧などを用いて表示する。
このようなトリガ条件式表示処理部15を設けてトリガ条件の論理式を表示することより、複数の測定チャネルに基づいて設定されるトリガ条件の組み合わせが表示画面上に常に表示されることになり、オペレータはトリガ条件の論理式の設定内容を必要に応じていつでも表示画面上で確認できるとともに、あわせてトリガ条件の論理式の設定が容易に行える。
なお、トリガソースとなるチャネルについては、そのチャネルをより強調表示するために、チャネル番号とエッジ方向を表示する矢印とを枠で囲んで表示してもよい。
また、ファンクションメニュー領域14bが測定条件設定時のみに選択的に表示されて測定中は表示されない場合には、トリガ条件の論理式を波形表示領域14aの上端や下端などに常に表示すればよい。
図3は本発明の他の実施例を示すブロック図であり、図1と共通する部分には同一の符号を付けている。図3の例では、4チャネルCH1〜CH4のアナログ入力信号と4系統PodA〜PodDのロジック入力信号が測定表示できるように構成されるとともに、アナログ入力信号に対するトリガとロジック入力信号に対するトリガも組み合わせて設定できるように構成されている。
図3において、各ロジック信号部LSBは、それぞれサンプラ17とアンプ18で構成されている。
サンプラ17は、タイムベース8から生成出力されるサンプリングクロックによりそれぞれのロジック入力信号のタイミングを再調整し、その出力データを信号処理部6と同等の機能を有する信号処理部19に入力する。
アンプ18は、それぞれのロジック入力信号を分岐増幅して、その出力データをコンパレータ5の出力データと同様にトリガ回路7に入力する。
信号処理部19には信号処理部6と同様に信号処理制御部9からトリガ回路7、タイムベース8およびCPU12から入力される各種の制御信号や設定信号が入力され、信号処理動作が制御される。信号処理部19の出力データは、信号処理部6と同様に画像処理部10に入力される。
このような構成により、図1の構成におけるアナログ入力信号に対するトリガ条件の設定に加えて、4系統PodA〜PodDのそれぞれのロジック入力信号に対するトリガ条件の設定も行える。
図4は、4系統PodA〜PodDのそれぞれのロジック入力信号に対するトリガ条件としてのビット設定画面例図であり、トリガ条件設定時に一時的にポップアップ表示されるもので、たとえば操作部13に設けられている設定ロータリノブを操作してビットを個別選択し、所望のトリガ条件を設定する。
図5は、図3の実施例における表示部14の具体例図であり、図2と共通する部分には同一の符号を付けている。図5の表示画面14のファンクションメニュー領域14bを構成する表示ブロックFには、たとえば「CH1↑&CH2&CH4&32’haaaa0000」のように、CPU12で操作部13の操作に基づき生成されてトリガ回路7に入力されるアナログ入力信号とロジック入力信号に対するトリガ条件の論理式が表示される。
これにより、表示画面14のファンクションメニュー領域14bを構成する表示ブロックFには、図4のビット設定画面の表示の有無に拘わらず、トリガ条件設定時であっても測定中であっても常にトリガ条件の論理式が表示されるので、多ビットトリガ設定などの複雑なトリガ条件設定も容易に行うことができ、効率よく測定作業を遂行できる。
以上説明したように、本発明によれば、ユーザーは、複雑なトリガ条件であっても、トリガ条件論理式表示部の表示に基づき、直感的かつ的確に設定・把握できる波形測定装置を実現できる。
12 CPU
13 操作部
14 表示部
14b ファンクションメニュー領域
F トリガ条件論理式表示ブロック
15 トリガ条件式表示処理部

Claims (2)

  1. 任意に設定されるトリガ条件論理式に基づき測定波形データを取り込み表示画面に表示するように構成され、前記表示画面の一部に、前記任意に設定されるトリガ条件論理式を表示するトリガ条件論理式表示部を設けた波形測定装置において、
    前記表示画面は波形表示領域と波形表示領域に隣接して設けられたファンクションメニュー領域とで構成され、
    前記トリガ条件論理式表示部は、このファンクションメニュー領域の一部に設けられ、
    前記トリガ条件論理式は、複数の測定チャネル間の論理関係を示す論理記号を含むことを特徴とする波形測定装置。
  2. 前記トリガ条件論理式は、アナログ入力信号に対するトリガとロジック入力信号に対するトリガを組み合わせて設定されることを特徴とする請求項1記載の波形測定装置。
JP2009012041A 2009-01-22 2009-01-22 波形測定装置 Active JP5382311B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009012041A JP5382311B2 (ja) 2009-01-22 2009-01-22 波形測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009012041A JP5382311B2 (ja) 2009-01-22 2009-01-22 波形測定装置

Publications (2)

Publication Number Publication Date
JP2010169524A JP2010169524A (ja) 2010-08-05
JP5382311B2 true JP5382311B2 (ja) 2014-01-08

Family

ID=42701816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009012041A Active JP5382311B2 (ja) 2009-01-22 2009-01-22 波形測定装置

Country Status (1)

Country Link
JP (1) JP5382311B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101957660B1 (ko) * 2019-01-07 2019-03-12 김창회 채널별 트리거 설정모드를 지원하는 다채널 오실로스코프 및 그 제어방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014066627A (ja) * 2012-09-26 2014-04-17 Hioki Ee Corp 波形表示装置および波形表示方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130772A (ja) * 1984-07-23 1986-02-13 Iwatsu Electric Co Ltd 多チヤンネル信号観測装置
JP3758828B2 (ja) * 1997-09-17 2006-03-22 株式会社キーエンス 波形観測装置
EP0971237A3 (en) * 1998-07-10 2000-09-13 Tektronix, Inc. A simple digital storage oscilloscope user interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101957660B1 (ko) * 2019-01-07 2019-03-12 김창회 채널별 트리거 설정모드를 지원하는 다채널 오실로스코프 및 그 제어방법

Also Published As

Publication number Publication date
JP2010169524A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5817041B2 (ja) 試験測定機器及び波形表示方法
US9891248B2 (en) Acquisition memory allocation for digital storage oscilloscope
JP2011059107A (ja) 試験測定機器
US9410989B2 (en) Oscilloscope with integrated generator and internal trigger
US20170031336A1 (en) Multi-channel digital trigger with combined feature matching and associated methods
JP2010096756A (ja) 波形表示スタイル切り替え方法及び試験測定機器
JP5382311B2 (ja) 波形測定装置
JP2009085748A (ja) 信号発生装置
JP5024598B2 (ja) マルチチャネルアナライザ
US6907365B2 (en) Context sensitive toolbar
US20230055303A1 (en) Parallel trigger paths in a test and measurement instrument
CN103631316A (zh) 用于输出复杂触发信号的多级触发系统
JP5218814B2 (ja) 波形測定装置
JP7143155B2 (ja) デジタル波形表示システム及びデジタル波形表示方法
JP2009109491A (ja) 波形表示方法及び試験測定機器
JP5158424B2 (ja) 波形測定装置
CN203858268U (zh) 示波器接口转接装置
JP5440044B2 (ja) 波形表示装置
JP5339125B2 (ja) 波形表示装置
JP4135055B2 (ja) 波形測定装置
US20230358788A1 (en) Oscilloscope post processing system, method and measurement device
US20230221353A1 (en) Test and measurement instrument having spectrogram with cursor time correlation
US20220148065A1 (en) Automatic recommendation of feature upgrades in a test and measurement instrument
US20230221352A1 (en) Automatic determination of spectrum and spectrogram attributes in a test and measurement instrument
JP2008170246A (ja) 波形測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5382311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250