CN103631316A - 用于输出复杂触发信号的多级触发系统 - Google Patents

用于输出复杂触发信号的多级触发系统 Download PDF

Info

Publication number
CN103631316A
CN103631316A CN201210307801.3A CN201210307801A CN103631316A CN 103631316 A CN103631316 A CN 103631316A CN 201210307801 A CN201210307801 A CN 201210307801A CN 103631316 A CN103631316 A CN 103631316A
Authority
CN
China
Prior art keywords
trigger
triggering
square frame
filp
trigger function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210307801.3A
Other languages
English (en)
Other versions
CN103631316B (zh
Inventor
文珠
左瑜
孔宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to CN201210307801.3A priority Critical patent/CN103631316B/zh
Priority to DE102013213914.4A priority patent/DE102013213914A1/de
Priority to US13/947,210 priority patent/US10739380B2/en
Publication of CN103631316A publication Critical patent/CN103631316A/zh
Priority to US16/887,189 priority patent/US11112428B2/en
Application granted granted Critical
Publication of CN103631316B publication Critical patent/CN103631316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218—Circuits therefor
    • G01R13/0254—Circuits therefor for triggering, synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及用于输出复杂触发信号的多级触发系统。信号分析仪器的多级触发系统输出复杂触发信号。该触发系统包括用于对输入信号进行接收和缓冲的触发控制的缓冲器、触发功能模块和触发矩阵。每个触发功能模块执行相应的触发功能以检测相应的触发条件。触发矩阵包括多个触发级，每个触发级可被配置成包括至少一个触发方框，每个触发方框可被配置来实现这些触发功能模块之一。每个触发方框在经缓冲的输入信号中检测到相应的触发功能模块的触发条件的时候生成相应的方框触发。每个触发级在触发级中的至少一个触发方框生成相应的方框触发的时候生成相应的级触发，触发矩阵在这些触发级生成相应的级触发时生成复杂触发信号。

Description

用于输出复杂触发信号的多级触发系统
技术领域
本发明涉及多级(multilevel)触发系统。
背景技术
传统的信号分析仪器(例如频谱分析仪、示波器等)使用触发系统来触发对于感兴趣的输入信号的数据捕捉，以由用户进行分析。但是，更多的信号分析应用需要复杂的触发能力来检测瞬态的或复杂的输入信号，传统的触发系统不能满足这种要求。
尤其是，传统的触发系统具有信号级架构。即，触发系统中存在不同的触发方框(block)，每个触发方框对输入信号的具体特征(例如功率电平、频谱形状等)进行检测。输入信号仅经过这些触发方框中的一个方框来生成相应的触发信号，所以只有一个触发条件能够用来检测信号。
图1是图示了频谱分析仪的传统触发系统的方框图。参考图1，触发系统100接收输入信号并提供仅基于一个触发功能的触发信号，该功能能够由开关110选择。触发信号可以响应于外部触发120而生成，外部触发120例如可以由用户激活。响应于自激(Free Run)130，没有触发信号生成，自激不考虑任何触发条件，并且使输入信号能够穿过触发系统。或者，触发信号可以响应于对触发方框集合140中的多个触发方框141至143中被选择的一者而生成，这些触发方框中的每一者被配置成在输入信号中对相应的触发条件进行检测。例如，触发方框141提供了时域功率电平触发，触发方框142提供频域功率电平触发，触发方框143提供了频率模板(frequency mask)触发。但是如上所述，同一时刻只有一个触发可以被选择为触发信号。此外，这些触发方框141-143可能是预定的，因为用户对于相应的功能性只有有限的选择。
特别是，一些传统的触发系统能够对于输入信号实现多于一个触发(例如通过多个触发方框)。但是，这些触发方框是依次排列的，使得输入信号通过所有这些触发方框，并且只有在检测到所有的相应触发条件时最终生成触发信号。
因此，传统触发系统的一个缺点是缺少灵活性。相反，在许多信号分析应用中，用户可能希望基于复杂的触发条件(例如需要对同时具有特定的脉冲持续时间和频谱形状的脉冲信号进行检测)来生成触发，这种情况不能通过传统的单级触发系统来解决。另外，即使有多个触发方框可用，可能也不能适应各种触发条件的期望类型和排列，因此传统多个级触发系统同样不能胜任。
发明内容
在一种代表性实施例中，信号分析仪器的多级触发系统用于输出复杂触发信号，该触发系统包括被配置来对输入信号进行接收和缓冲的触发控制的缓冲器、多个触发功能模块、触发矩阵。每个触发功能模块被配置来执行相应的触发功能以检测相应的触发条件。触发矩阵包括多个触发级，每个触发级可被配置成包括至少一个触发方框，每个触发方框可被配置来实现这些触发功能模块之一。每个触发方框，当相应的触发功能模块的触发条件在经缓冲的输入信号中被检测到的时候，生成相应的方框触发。每个触发级，在该触发级中的至少一个触发方框生成相应的方框触发的时候，生成相应的级触发；触发矩阵，在这些触发级生成相应的级触发的时候，生成该复杂触发信号。
在另一种代表性实施例中，提供了一种计算机可读介质，用于储存能够由处理器执行的软件，该软件用于信号分析仪器的多级触发以输出复杂触发信号。该计算机可读介质包括第一级代码，第一级代码包括多个第一触发方框，这些第一触发方框能够被配置来实现相应的不同触发功能模块，以响应于相应的触发条件而实现不同的触发功能，每个第一触发方框当这些触发功能模块的触发条件在输入信号的第一部分中被检测到的时候生成相应的第一方框触发。第一级代码按照第一逻辑表达式生成相应的第一级触发，第一逻辑表达式包含由这些第一触发方框分别生成的相应的第一方框触发。该计算机可读介质还包括第二级代码，第二级代码包括多个第二触发方框，这些第二触发方框能够被配置来实现相应的不同触发功能模块，以响应于相应的触发条件而实现不同的触发功能，每个第二触发方框当这些触发功能模块的触发条件在输入信号的第二部分中被检测到的时候生成相应的第二方框触发。第二级代码按照第二逻辑表达式生成相应的第二级触发，第二逻辑表达式包含由这些第二触发方框分别生成的相应的第二方框触发。当第一级代码和第二级代码分别生成相应的第一级触发和第二级触发的时候，复杂触发信号被生成。
在另一种代表性实施例中，一种信号分析仪器包括：射频(RF)向下变换器，被配置来例如从被测设备接收RF输入信号并提供经过向下变换的模拟输入信号；模-数转换器(ADC)，被配置来把该模拟信号转换成数字输入信号；多级触发系统，被配置来接收数字输入信号并基于该输入信号的特性而选择性地输出复杂触发信号；信号处理系统。多级触发系统包括触发控制的缓冲器、触发方框库以及触发矩阵。触发控制的缓冲器被配置成对数字输入信号进行缓冲，并响应于复杂触发信号而选择性地输出被检测的信号。触发方框库被配置来储存多个触发功能模块，每个触发功能模块被配置成执行相应的触发功能以检测相应的触发条件。触发矩阵包括多个触发级，每个触发级能够被配置成包含至少一个触发方框，每个触发方框能够被配置来实现来自所述触发方框库的多个触发功能模块中的一个模块。每个触发方框，当相应的触发功能模块的触发条件在经缓冲的输入信号中被检测到的时候，生成相应的方框触发。信号处理系统被配置来控制触发系统并响应于由触发系统选择性地输出的复杂触发信号而对数字输入信号进行分析。每个触发级被配置成：在该触发级中的至少一个触发方框生成相应的方框触发时生成相应的级触发。触发矩阵被配置成：在多个触发级生成相应的级触发时生成复杂触发信号。
附图说明
结合附图阅读下面的详细说明将最佳地理解这些示例性实施例。要强调的是，各个特征不一定是按比例绘制的。事实上，为了讨论中清楚，这些尺度可能受到了任意的放大或缩小。在可能的情况下，相同的标号表示相同的要素。
图1是图示了频谱分析仪的传统触发系统的方框图。
图2是根据代表性实施例，包含多级触发系统的信号分析仪器的方框图。
图3是根据代表性实施例的多级触发系统的方框图。
图4是根据代表性实施例，用中央处理单元(CPU)实现的多级触发系统的方框图。
图5是根据代表性实施例，用现场可编程门阵列(FPGA)实现的多级触发系统的方框图。
具体实施方式
在下文的具体说明中，为了说明性而不是限制性目的，阐述了公开了具体细节的示例性实施例以提供对于根据本发明的实施例的详细理解。但是，对于受益于本文的人来说，显然，根据本发明、但是脱离了本申请中公开的具体细节的其他实施例也在所附权利要求的范围内。此外，还可能略去了对于公知设备和方法的说明，以免使对于示例性实施例的描述变得含糊。这些方法和设备也在本发明的范围内。
根据各种实施例，信号分析仪器的触发系统具有多级架构，它能够把多个复杂的触发条件(例如根据逻辑表达式)应用于输入信号的检测。该触发系统的架构可以是能够由用户基于不同的触发要求而配置的，这给检测提供了灵活性。另外，该触发系统可以被配置成使得：各个触发级只有在一个或多个先前触发级的触发条件得到满足时才接收输入信号，这减少了计算时间并提高了信号分析仪器的整体效率。
图2是根据代表性实施例，包含多级触发系统的信号分析仪器的方框图。
参考图2，信号分析仪器200通过按照排列在各个触发级中的多个触发对多个触发条件进行检测，来对输入信号进行接收和分析。信号分析仪器200例如可以是频谱分析仪或示波器，被配置成对来自被测设备的输入信号(测试信号)进行接收和分析。信号分析仪器200包括射频(RF)向下变换器(downconverter)210和模-数转换器(ADC)220。大体上，RF向下变换器210接收RF输入信号并例如使用本地振荡器(未示出)从该输入信号中除去RF载波。ADC 220把模拟输入信号转换成数字输入信号，如本领域技术人员所能理解的那样。
信号分析仪器200还包括多级触发系统230、信号处理系统240和存储器250。多级触发系统230从ADC 220接收数字输入信号，并通过把用于对相应的触发条件进行检测的多个分立触发功能(这些功能的效果是实现一个或多个逻辑表达式)相结合来对该数字输入信号执行复杂触发功能。当该复杂触发功能的这些触发条件被检测到时，多级触发系统230生成复杂触发信号，并向信号处理系统240(以及存储器250)输出该复杂触发信号，以触发对数字输入信号的数据捕捉。另外，响应于该复杂触发信号，多级触发系统230向信号处理系统240和存储器250提供所检测的输入信号。因此，信号处理系统240能够对在输入信号表现出这些触发条件的点处所检测的输入信号进行处理和分析。下文中参考图3和图4更详细地讨论多级触发系统230。
信号处理系统240可以由计算机处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或它们的组合，使用软件、固件、硬连线的逻辑电路或它们的组合来实现。在使用计算机处理器时，可以包含存储器(例如非瞬态计算机可读介质)来储存使之能够执行各种功能的可执行软件/固件和/或可执行代码。存储器例如可以包括随机存取存储器(RAM)和只读存储器(ROM)的任何数目、类型、组合。在一种实施例中，信号处理系统240被配置成响应于该复杂触发信号来对由多级触发系统230输出的(例如通过下文中讨论的触发控制缓冲器310)被检测信号(数据捕捉)进行分析。
存储器250可以储存被检测的输入信号和/或由多级触发系统230输出的复杂触发信号，以及由信号处理系统240生成的处理和分析结果。存储器250可以包括RAM和ROM的任意数目、类型和组合，并可以提供查找表和/或其他关系型功能性。在各种实施例中，存储器250例如可以包括闪存或者盘驱动器，但是也可以包含其他类型的存储器，而不脱离本发明的范围。
图3是根据代表性实施例的多级触发系统的方框图。
参考图3，多级触发系统230被配置成输出复杂触发信号。在所示的实施例中，多级触发系统230包括触发控制的缓冲器310、触发矩阵330以及触发方框库350。触发控制的缓冲器310被配置来对例如从ADC 220接收的数字输入信号进行接收和缓冲。触发控制的缓冲器310对数字输入信号的缓冲一直持续到由触发矩阵330生成复杂输出信号，此时触发控制的缓冲器310向信号处理系统240和/或存储器250输出被检测的输入信号。例如，触发控制的缓冲器310可以是先入先出(FIFO)缓冲器，该缓冲器储存输入信号直到向触发矩阵330发送为止。在各种实施例中，触发控制的缓冲器310选择性地向不同的触发级(例如触发矩阵330的第一至第n触发级331至333)提供数字输入信号，下文中将进一步讨论。这确保了这些触发级仅在需要的情况下才接收数字输入信号(或该数字输入信号的不同部分)并试图检测相应的触发条件，从而减小了多级触发系统230的处理要求。
触发矩阵330包括多个触发级，这些触发级由代表性的第一触发级331、第二触发级332至第n触发级333表示。当然，可以包括更多或更少的触发级，而不脱离本发明的范围。第一至第n触发级331至333各自能够被配置成包含一个或多个触发方框。例如，第一触发级331可以包括触发方框331-1、331-2...331-x，第二触发级332可以包括触发方框332-1、332-2...332-y，第n触发级333可以包括触发方框333-1、333-2...333-z。另外，第一至第n触发级331至333基于相应的触发方框331-1至331-x、332-1至332-y以及333-1至333-z，来分别生成相应的第一至第n级触发，如下文中讨论的那样。注意，尽管为了举例说明的目的而在每一者中图示了三个触发方框，但是应当理解，取决于生成相应的第一至第n级触发的期望触发条件，第一至第n触发级331至333可以具有彼此不同数目的触发方框，同样可以具有多于或少于三个触发方框(包括仅一个触发方框的情形)，如下文中讨论的那样。在各种实施例中，当第一至第n级触发都已被生成时，触发矩阵330生成和输出复杂触发信号。
触发方框331-1至331-x、332-1至332-y以及333-1至333-z各自能够被配置来实现相应的触发功能模块，并在相应的触发功能的触发条件被检测到(例如在由触发控制的缓冲器310提供的输入信号中)的时候生成相应的方框触发。这些触发功能模块例如是预先构建的软件模块，分别被配置来执行相应的触发功能以检测相应的触发条件。在所示的实施例中，这些触发功能模块被储存在触发方框库350中，由代表性触发功能模块351至356表示。例如，触发功能模块351可以执行频率模板触发功能，触发功能模块352可以执行功率电平触发功能，触发功能模块353可以执行时域触发功能，触发功能模块354可以执行频率形状触发功能，触发功能模块355可以执行时-频触发功能，触发功能模块356可以执行基于调制的触发功能。当然，这些触发功能的数目和类型可以改变，而不脱离本发明的范围。
相同的触发功能模块351至356可以用来填充(populate)第一至第n触发级331至333的一项或多项中的触发方框，和/或可以在同一触发级331至333内重复。另外，触发功能模块351至356具有统一的输入和输出接口，使它们能够从触发控制的缓冲器310接收输入信号，并输出相应的触发。在各种实施例中，触发功能模块351至356每一者的触发条件的至少一个参数可以由用户配置。
触发方框库350能够由触发矩阵330访问，使得用户能够用各个触发功能模块351至356来填充触发级331至333的触发方框331-1至331-x、332-1至332-y、333-1至333-z。在所示的实施例中，触发方框库350被包含在多级触发系统230中，但是在替代性配置中，触发方框库350可以全部或部分地包含在触发矩阵330能够访问的存储器250和/或信号处理系统240中。触发功能模块351至356被配置成在相应的触发条件被检测到的时候使由它们分别填充的触发方框331-1至331-x、332-1至332-y、333-1至333-z生成方框触发。
如上所述，触发控制的缓冲器310可以被配置来在同一时间选择性地向仅一个触发级(例如触发矩阵330的第一至第n触发级331-333)提供数字输入信号。例如，触发控制的缓冲器310可以被配置成最初仅向第一触发级331提供该数字输入信号，然后当第一触发级331输出第一级触发的时候仅向第二触发级332提供该数字输入信号，等等，直到当第n-1触发级输出相应的第n-1级触发的时候触发控制的缓冲器310仅向第n触发级333提供该数字输入信号。这样，后续的触发级(例如第二触发级332、第n触发级333)仅在需要的情况下才接收数字输入信号并试图检测相应的触发条件，这在下述情况下是有用的：后续触发级的触发条件仅在一个或多个先前触发级的其他触发条件得到满足的时候才有关。
触发级331至333以及触发级331至333内的触发方框331-1至331-x、332-1至332-y、333-1至333-z可以被排列成提供复杂触发功能，该功能把可配置的触发方框331-1至331-x、332-1至332-y、333-1至333-z的触发功能按照用户期望的方式组合，从而使用户能够有效地构建多种定制复杂触发功能中的任一种。即，第一至第n触发级331至333中的每一者是根据相应的逻辑表达式来设计的，该逻辑表达式是通过触发方框331-1至331-x、332-1至332-y、333-1至333-z分别填充和排列来实现的。因而，第一触发级331实现第一逻辑表达式，第二触发级332实现第二逻辑表达式，第n触发级333实现第n逻辑表达式。这些逻辑表达式被组合以提供定制的复杂触发功能(根据总体逻辑表达式)以在检测到组合的复杂触发条件时生成复杂触发信号。
为了举例说明的目的，下文提供了使用多级触发系统230的定制复杂触发功能的示例，该示例在其他方面不应限制本发明的范围。在该示例中，第一触发级331包括触发方框331-1和331-2，这些触发方框中的每一者由不同的触发功能来填充(例如从触发方框库350导入或拷贝)。触发控制的缓冲器310向第一触发级331提供第一部分经缓冲的输入信号，触发方框331-1和331-2在检测到各自的触发条件时输出相应的方框触发。然后，响应于生成全部两个方框触发(由第一触发级331体现的第一逻辑表达式已得到满足)，第一触发级331生成并输出第一级触发。这种布局可以体现对于触发方框331-1和331-2的逻辑“与(AND)”操作。
响应于第一级触发，触发控制的缓冲器310向第二触发级332提供第二部分经缓冲的输入信号，该部分是经缓冲的输入信号中的不同部分。在该示例中，第二触发级332包括触发方框332-1和332-2，这些触发方框中的每一者由不同的触发功能来填充(例如从触发方框库350导入或拷贝)。触发方框332-1和332-2当在第二部分经缓冲的输入信号中检测到各自的触发条件时输出相应的方框触发。然后，响应于生成全部两个方框触发(由第二触发级332体现的第二逻辑表达式已得到满足)，第二触发级332生成并输出第二级触发。注意，在该示例中，触发方框332-1和332-2不接收输入信号的任何部分，因此不会主动搜寻相应的触发条件，直到生成第一级触发之后。
响应于第二级触发，触发控制的缓冲器310向第三(n＝3)触发级333提供第三部分经缓冲的输入信号。在该示例中，第三触发级333包括触发方框333-1和333-2，这些触发方框中的每一者由不同的触发功能来填充(例如从触发方框库350导入或拷贝)。触发方框333-1和333-2当在第三部分经缓冲的输入信号中检测到各自的触发条件时输出相应的方框触发。然后，响应于生成全部两个方框触发(由第三触发级333体现的第三逻辑表达式已得到满足)，第三触发级333生成并输出第三级触发。注意，在该示例中，触发方框333-1和333-2不接收输入信号的任何部分，因此不会主动搜寻相应的触发条件，直到生成第一和第二级触发之后。
响应于第一、第二和第三级触发，触发矩阵330生成并输出复杂触发信号(总体逻辑表达式已得到满足)。这种布局可以体现对于第一、第二和第三级触发的逻辑“与”操作。响应于该复杂触发信号，触发控制的缓冲器310输出被检测的信号，例如，在所示的情形中，该信号对应于输入信号的第三部分。
当然，如上所述，各种实施例的实现方式不限于该示例。例如，第一至第三触发级331至333中的一项或多项可以同时从触发控制的缓冲器310接收经缓冲的输入信号(的同一部分)。在该情形中，各个触发方框331-1、331-2、332-1、332-2以及333-1、333-2在大体上同一时刻主动地搜寻它们各自的触发条件。同样，第一至第三触发级331至333中的一项或多项可以被配置成在两个触发方框331-1、331-2、332-1、332-2以及333-1、333-2中的任一者(而不是全部两者)生成相应的方框触发的时候生成相应的第一至第三级触发。这种布局可以体现逻辑“或(OR)”操作。类似地，在第一至第三触发级331至333同时接收并处理输入信号的情况中，可以响应于第一至第三级触发中任一者的生成而生成复杂触发信号。同样，这种布局可以体现第一至第三级触发之间的逻辑“或”操作。
因而，用户能够设计和实现多种复杂触发功能中的任一种，以生成相应的复杂触发信号。即，用户能够排列不同触发级的数目和关系。另外，在各个触发级内，用户能够排列触发方框的类型、数目和关系。例如，触发方框的类型可以通过导入或拷贝用于填充触发方框的触发功能模块(例如从触发方框库350)来指派。
图4的方框图图示了用中央处理单元(CPU)实现的多级触发系统230的一种示例，其中，功能性是至少部分地用软件来实现的。在所示的实施例中，多级触发系统230包括CPU 421、内部存储器422和各种接口425-427，它们通过总线429彼此通信。CPU 421被配置来执行本申请中描述的实施例的一个或多个软件算法，包括通过多个触发级、触发方框和触发功能模块来允许构建和执行定制的复杂触发功能。在各种实施例中，CPU 421可以包括其自身的存储器(例如非易失性存储器)，用于储存使之能够执行各种功能的可执行软件代码。或者，可执行代码可以在内部存储器422内的指定存储器位置。CPU 421可以执行操作系统。
内部存储器422至少包括ROM 423和RAM 424，但是应当理解，内部存储器422可以以任何非瞬态计算机可读介质的形式来实现，包括非易失性和/或易失性存储器的任意数目、类型和组合。此外，内部存储器422还可以储存由CPU 421执行的程序指令、算法和计算结果。
在一种实施例中，用户和/或其他计算机可以通过I/O接口425用(一个或多个)各种输入设备与多级触发系统230交互。输入设备可以包括键盘、轨迹球、鼠标、触摸板或触摸敏感显示器等。另外，信息可以通过显示接口(未示出)显示在显示器上，该显示接口可以包括任何类型的图形用户接口(GUI)。例如，可以以可视方式显示触发矩阵330和/或触发方框库350的可视表现形式，以及对其进行构建、测试或以其他方式与其交互的特征。多级触发系统230还包括用于与存储器250通信的存储器接口426以及用于与信号处理系统240通信的处理系统接口427，如上问所讨论的。例如，多级触发系统230能够通过处理系统接口427来向信号处理系统240传送被检测的信号。
图5的框图图示了用现场可编程门阵列(FPGA)实现的多级触发系统230的示例，其中，功能性是至少部分地用硬件来实现的。在所示的实施例中，多级触发系统230包括FPGA 521、外部存储器522以及各种接口526至528。FPGA 521与外部存储器522通过总线529通信。
FPGA 521包括多个智能特性(IP)核心，这些核心被配置来执行本申请中描述的实施例中的一个或多个硬件算法，包括通过多个触发级、触发方框和触发功能模块来允许构建和执行定制的复杂触发功能。例如，触发矩阵330可以用这些IP核心在FPGA 521中实现，其中，每个IP核心对应于触发方框331-1至331-x、332-1至332-y和333-1至333-z中的一项，但是其他配置也在本发明的范围内。在各种实施例中，FPGA 521与外部存储器522通信，该存储器储存了把FPGA 521编程来执行各种功能的可执行软件代码和/或储存了来自FPGA 521的信息。在各种配置中，外部存储器522可以与上文所述存储器250相同。外部存储器522可以以任何非易失性计算机可读介质的方式来实现，包括非易失性和/或易失性存储器的任何数目、类型和组合。
多级触发系统230还包括用于与存储器250通信的存储器接口526以及用于与信号处理系统240通信的处理系统接口527，如上文所述。例如，多级触发系统230能够通过处理系统接口527向信号处理系统240传送被检测的信号。多级处理系统230还包括触发配置接口528，该接口使用户和/或计算机能够用(一个或多个)各种输入设备来与FPGA 521进行交互并对其进行配置。例如，FPGA 521内的触发矩阵330的结构可以通过触发配置接口528来配置。
多级触发系统230中所示的各个“部件”在实体上可以用软件控制的计算机处理器、硬连线的逻辑电路或者它们的组合来实现，如上文所述。另外，尽管为了说明目的而在多级处理系统230中对这些部件进行了功能性的分割，但是它们可以以各种方式在任何实体实现方式中组合。此外，这些部件中的一项或多项可以被包含在信号处理系统240中，或者，相应的功能可以全部或部分地由信号处理系统240来实现。例如，信号处理系统240可以包括I/O接口425，使得对多级处理系统230进行的输入和输出可以通过信号处理系统240而发生。
尽管本申请中公开了具体实施例，但是可以有许多变更形式，它们仍然在本发明的概念和范围之内。在审视本申请的说明书、附图和权利要求之后，这些变更形式是显然的。因此，除了由所附权利要求的范围来限制之外，本发明不应受到其他限制。

Claims (20)

1.一种信号分析仪器的多级触发系统，用于输出复杂触发信号，该系统包括：
触发控制的缓冲器，被配置成对输入信号进行接收和缓冲；
多个触发功能模块，每个触发功能模块被配置成执行相应的触发功能以检测相应的触发条件；以及
包括多个触发级的触发矩阵，每个触发级能够被配置成包含至少一个触发方框，并且每个触发方框能够被配置来实现所述多个触发功能模块中的一个模块，每个触发方框当在经缓冲的输入信号中检测到相应的触发功能模块的触发条件时生成相应的方框触发，
其中，所述多个触发级中的每个触发级被配置成：在该触发级中的所述至少一个触发方框生成所述相应的方框触发时生成相应的级触发，并且
其中，所述触发矩阵被配置成：在所述多个触发级生成相应的级触发时生成所述复杂触发信号。
2.根据权利要求1所述的系统，还包括：
触发方框库，被配置来储存所述多个触发功能模块，所述触发方框库能够由所述触发矩阵访问，以填充每个触发级的所述至少一个触发方框。
3.根据权利要求1所述的系统，其中，所述多个触发级中的每个触发级还被配置来接收所述经缓冲的输入信号的不同部分。
4.根据权利要求1所述的系统，其中，只有在所述多个触发级中先前的第一触发级生成相应的第一级触发的时候，所述多个触发级中的第二触发级才接收所述经缓冲的输入信号。
5.根据权利要求4所述的系统，其中，只有在所述多个触发级中的所述第二触发级生成相应的第二级触发的时候，所述多个触发级中的第三触发级才接收所述经缓冲的输入信号。
6.根据权利要求1所述的系统，其中，所述多个触发功能模块具有统一的输入和输出接口。
7.根据权利要求1所述的系统，其中，每个触发功能模块的触发条件的至少一个参数能够由用户来配置。
8.根据权利要求1所述的系统，其中，所述触发控制的缓冲器包括先入先出(FIFO)缓冲器。
9.根据权利要求2所述的系统，其中，每个触发方框包括所述多个触发模块中一者的来自所述触发方框库的拷贝。
10.根据权利要求9所述的系统，其中，所述多个触发功能模块包括下列各项中的至少两项：频率模板触发功能、功率电平触发功能、时域触发功能、频率形状触发功能、时-频触发功能、基于调制的触发功能。
11.一种计算机可读介质，储存有能够由处理器执行的软件，该软件用于信号分析仪器的多级触发以输出复杂触发信号，所述计算机可读介质包括：
第一级代码，包括多个第一触发方框，这些第一触发方框能够被配置来实现相应的多个不同触发功能模块，以响应于相应的触发条件而实现不同的触发功能，每个第一触发方框当这些触发功能模块的触发条件在输入信号的第一部分中被检测到的时候生成相应的第一方框触发，所述第一级代码按照第一逻辑表达式生成相应的第一级触发，所述第一逻辑表达式包含由这些第一触发方框分别生成的相应的第一方框触发；以及
第二级代码，包括多个第二触发方框，这些第二触发方框能够被配置来实现相应的多个不同触发功能模块，以响应于相应的触发条件而实现不同的触发功能，每个第二触发方框当这些触发功能模块的触发条件在所述输入信号的第二部分中被检测到的时候生成相应的第二方框触发，所述第二级代码按照第二逻辑表达式生成相应的第二级触发，所述第二逻辑表达式包含由这些第二触发方框分别生成的相应的第二方框触发，
其中，当所述第一级代码和所述第二级代码分别生成相应的第一级触发和第二级触发的时候，所述复杂触发信号被生成。
12.根据权利要求11所述的计算机可读介质，其中，所述输入信号由触发控制的缓冲器进行缓冲，以分别向所述第一级代码和所述第二级代码提供所述输入信号的第一部分和第二部分。
13.根据权利要求11所述的计算机可读介质，还包括：
触发方框库，用于储存所述不同的触发功能模块，每个触发功能模块被配置来执行相应的触发功能以检测相应的触发条件，
其中，所述第一触发方框和所述第二触发方框被用来自所述触发方框库的所述多个不同触发功能模块填充。
14.根据权利要求11所述的计算机可读介质，其中，所述多个不同的触发功能模块包括下列各项中的至少两项：频率模板触发功能、功率电平触发功能、时域触发功能、频率形状触发功能、时-频触发功能、基于调制的触发功能。
15.根据权利要求11所述的计算机可读介质，其中，所述多个不同的触发功能模块具有统一的输入和输出接口。
16.一种信号分析仪器，包括：
射频(RF)向下变换器，被配置来从被测设备接收RF输入信号并提供经过向下变换的模拟输入信号；
模-数转换器(ADC)，被配置来把所述模拟输入信号转换成数字输入信号；以及
触发系统，被配置来接收所述数字输入信号并基于所述数字输入信号的特性而选择性地输出复杂触发信号，所述触发系统包括：
触发控制的缓冲器，被配置成对所述数字输入信号进行缓冲，并响应于所述复杂触发信号而选择性地输出被检测的信号；
触发方框库，被配置来储存多个触发功能模块，每个触发功能模块被配置成执行相应的触发功能以检测相应的触发条件；以及
包括多个触发级的触发矩阵，每个触发级能够被配置成包含至少一个触发方框，并且每个触发方框能够被配置来实现来自所述触发方框库的所述多个触发功能模块中的一个模块，每个触发方框当相应的触发功能模块的触发条件在经缓冲的输入信号中被检测到的时候生成相应的方框触发，
其中，所述多个触发级中的每个触发级被配置成：在所述触发级中的所述至少一个触发方框生成所述相应的方框触发时生成相应的级触发，并且
其中，所述触发矩阵被配置成：在所述多个触发级生成相应的级触发时生成所述复杂触发信号。
17.根据权利要求16所述的信号分析仪器，还包括：
处理系统，被配置成：响应于由所述触发系统选择性地输出的所述复杂触发信号，来对由所述触发控制的缓冲器输出的被检测的信号进行分析。
18.根据权利要求16所述的信号分析仪器，其中，所述触发系统包括至少一个现场可编程门阵列(FPGA)，所述现场可编程门阵列被配置来实现至少所述触发矩阵的功能。
19.根据权利要求16所述的信号分析仪器，其中，所述触发系统包括至少一个中央处理单元(CPU)，所述中央处理单元被配置来实现至少所述触发矩阵的功能。
20.根据权利要求16所述的信号分析仪器，其中，所述多个触发级中的每个触发级还被配置来从所述触发控制的缓冲器接收经缓冲的输入信号的不同部分。
CN201210307801.3A 2012-08-21 2012-08-21 用于输出复杂触发信号的多级触发系统 Active CN103631316B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210307801.3A CN103631316B (zh) 2012-08-21 2012-08-21 用于输出复杂触发信号的多级触发系统
DE102013213914.4A DE102013213914A1 (de) 2012-08-21 2013-07-16 Mehrstufiges Auslösesystem zum Ausgeben komplexer Auslösesignale
US13/947,210 US10739380B2 (en) 2012-08-21 2013-07-22 Multilevel triggering system for outputting complex trigger signal
US16/887,189 US11112428B2 (en) 2012-08-21 2020-05-29 Multilevel triggering system for outputting complex trigger signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210307801.3A CN103631316B (zh) 2012-08-21 2012-08-21 用于输出复杂触发信号的多级触发系统

Publications (2)

Publication Number Publication Date
CN103631316A true CN103631316A (zh) 2014-03-12
CN103631316B CN103631316B (zh) 2020-06-26

Family

ID=50069747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210307801.3A Active CN103631316B (zh) 2012-08-21 2012-08-21 用于输出复杂触发信号的多级触发系统

Country Status (3)

Country Link
US (2) US10739380B2 (zh)
CN (1) CN103631316B (zh)
DE (1) DE102013213914A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515918A (zh) * 2014-11-27 2015-04-15 北京航天测控技术有限公司 基于多阶段流水线结构的多级触发的实现方法
CN114185057A (zh) * 2021-11-10 2022-03-15 华为技术有限公司 一种探测方法、装置和终端

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3315977A1 (en) 2016-10-31 2018-05-02 Rohde & Schwarz GmbH & Co. KG Measuring device for measuring signals and data handling method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020147554A1 (en) * 2000-05-17 2002-10-10 Pickerd John J. Streaming distributed test and measurement instrument
CN1667545A (zh) * 2004-03-12 2005-09-14 技嘉科技股份有限公司 具检测基本输入输出系统状态的工作时钟设定方法及装置
US7612597B2 (en) * 2006-09-04 2009-11-03 Kabushiki Kaisha Toshiba Electronic circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754823A (en) * 1995-02-23 1998-05-19 Datalogic, Inc. Configurable I/O system using logic state arrays
US6107821A (en) * 1999-02-08 2000-08-22 Xilinx, Inc. On-chip logic analysis and method for using the same
US6396517B1 (en) * 1999-03-01 2002-05-28 Agilent Technologies, Inc. Integrated trigger function display system and methodology for trigger definition development in a signal measurement system having a graphical user interface
DE10081643D2 (de) * 1999-06-10 2002-05-29 Pact Inf Tech Gmbh Sequenz-Partitionierung auf Zellstrukturen
US7222315B2 (en) * 2000-11-28 2007-05-22 Synplicity, Inc. Hardware-based HDL code coverage and design analysis
US6760574B1 (en) * 2001-04-17 2004-07-06 Centillium Communications, Inc. Two-dimensional signal detector with dynamic timing phase compensation
ATE412932T1 (de) * 2004-09-03 2008-11-15 Derek Ward Verbesserungen an numerischen steuerungen und verwandten elektronischen geräten
US8190392B2 (en) 2008-05-08 2012-05-29 Lecroy Corporation Method and apparatus for multiple trigger path triggering
US8370537B2 (en) * 2008-09-07 2013-02-05 EADS North America, Inc. Trigger router and test system including the trigger router
US8374811B2 (en) 2009-12-07 2013-02-12 Tektronix, Inc. High waveform throughput with a large acquisition memory
US9323235B2 (en) * 2011-04-11 2016-04-26 Rockwell Automation Technologies, Inc. Industrial control system with distributed motion planning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020147554A1 (en) * 2000-05-17 2002-10-10 Pickerd John J. Streaming distributed test and measurement instrument
CN1667545A (zh) * 2004-03-12 2005-09-14 技嘉科技股份有限公司 具检测基本输入输出系统状态的工作时钟设定方法及装置
US7612597B2 (en) * 2006-09-04 2009-11-03 Kabushiki Kaisha Toshiba Electronic circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515918A (zh) * 2014-11-27 2015-04-15 北京航天测控技术有限公司 基于多阶段流水线结构的多级触发的实现方法
CN104515918B (zh) * 2014-11-27 2017-09-08 北京航天测控技术有限公司 基于多阶段流水线结构的多级触发的实现方法
CN114185057A (zh) * 2021-11-10 2022-03-15 华为技术有限公司 一种探测方法、装置和终端
CN114185057B (zh) * 2021-11-10 2024-05-17 华为技术有限公司 一种探测方法、装置和终端

Also Published As

Publication number Publication date
US11112428B2 (en) 2021-09-07
US20200292574A1 (en) 2020-09-17
CN103631316B (zh) 2020-06-26
US20140058692A1 (en) 2014-02-27
DE102013213914A1 (de) 2014-02-27
US10739380B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
US11112428B2 (en) Multilevel triggering system for outputting complex trigger signal
US7743296B1 (en) Logic analyzer systems and methods for programmable logic devices
US10481573B2 (en) Multi-channel digital trigger with combined feature matching and associated methods
Gibson et al. An FPGA-based platform for accelerated offline spike sorting
JP6594309B2 (ja) チャネル回路と自動試験システム
US7536615B1 (en) Logic analyzer systems and methods for programmable logic devices
US20170060114A1 (en) Finite state machine-based trigger event detection employing interpolation
JP2014077791A (ja) 複数信号の相互関係を示す方法及び試験測定装置
US20230169379A1 (en) System and method for latency-aware mapping of quantum circuits to quantum chips
JP5670849B2 (ja) 擬似乱数生成装置、および、擬似乱数生成方法
CN105954557B (zh) 一种提高波形捕获率的示波器和方法
US7681097B2 (en) Test system employing test controller compressing data, data compressing circuit and test method
EP2772861A1 (en) Semiconductor test device and semiconductor test method
CN102052938B (zh) 使用组合信号的测试和测量仪器
CN105653238B (zh) 一种计时方法及装置
WO2012036987A2 (en) High throughput semiconductor device testing
CN103675382B (zh) 用于生成波形显示的方法和系统
US20150324506A1 (en) Analog behavior modeling within event-driven digital simulator
Puryga et al. An ADC12500 multifunction fast recorder
CN110462562A (zh) 用于采样来自基于栅格的数字化仪传感器的输出的方法
CN206412999U (zh) 一种adc动态测试系统
US20160131704A1 (en) Scan throughput enhancement in scan testing of a device-under-test
US20090105993A1 (en) Histogram generation with multiple increment read-modify-write cycles
CN114897175B (zh) 量子测量设备的噪声消除方法及装置、电子设备和介质
JP2010169524A (ja) 波形測定装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHIDE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: ANJELEN SCI. + TECH. INC.

Effective date: 20141125

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141125

Address after: American California

Applicant after: AGILENT TECHNOLOGIES, INC.

Address before: American California

Applicant before: Anjelen Sci. & Tech. Inc.

EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant