JP5380269B2 - 電流電圧変換合成出力装置 - Google Patents
電流電圧変換合成出力装置 Download PDFInfo
- Publication number
- JP5380269B2 JP5380269B2 JP2009290992A JP2009290992A JP5380269B2 JP 5380269 B2 JP5380269 B2 JP 5380269B2 JP 2009290992 A JP2009290992 A JP 2009290992A JP 2009290992 A JP2009290992 A JP 2009290992A JP 5380269 B2 JP5380269 B2 JP 5380269B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- current mirror
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 24
- 239000002131 composite material Substances 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000005236 sound signal Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010411 cooking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
図1に従来の電流電圧変換合成出力装置の基本回路構成を示した。なお、これと同型の基本回路構成は例えば下記非特許文献1に開示されている。
図1に描かれているように、電流電圧変換合成出力装置VIC11は、DAコンバーター(DAC)DA1と、DA1の各電流出力I11およびI12がそれぞれ反転入力端子D、Eに接続され抵抗R11,R12がそれぞれ反転入力端子と出力端子間に接続されたオペアンプXX11、XX12とこれらオペアンプの出力を差動増幅すると同時にC3、C4によってローパス・フィルタを構成してDA1の出力に含まれる高周波雑音を除去して出力するオペアンプXX13とから構成される。
Vo = (−Ida×R11)(−R14/R13 )+(Ida×R12)(R16/(R15+R16))((R13+R14)/R13)となる。
ここでR13=R15、R14=R16とすると
Vo = 2×Ida×R11×R14/R13 となり、合成されたシングルエンド電圧出力(例えば波形C)が得られる。
ローパス・フィルタ特性については、R11、R12、R14、R16にそれぞれ並列接続したコンデンサC1、C2、C3、C4によって、例えば図2のような所定の特性を得ることができる。
上記第1から第3のカレントミラー回路は、電流入力側トランジスタのコレクタ・ベース間電圧が所定の電圧(例えば約2V以上)に固定されて動作する回路となっている。
先ず、請求項1に記載の発明に従った電流電圧変換合成出力装置には、コレクタが正電源に接続され、ベースが接地され、エミッタが抵抗を介して負電源に接続されたNPNトランジスタと、前記NPNトランジスタのエミッタに、夫々のベースが接続されて、エミッタ入力・コレクタ出力動作する第1と第2のPNPトランジスタと、前記第1のPNPトランジスタのコレクタ電流出力をカレントミラー電流出力する、負電源に接続された第1のカレントミラー回路と、
前記第2のPNPトランジスタのコレクタ電流出力をカレントミラー電流出力する、負電源に接続された第2のカレントミラー回路と、
前記第1のカレントミラー電流出力をカレントミラー電流出力する、正電源に接続された第3のカレントミラー回路と、前記第2のカレントミラー回路のカレントミラー電流出力と前記第3のカレントミラー回路のカレントミラー電流出力の共通接続点と接地点間に接続された抵抗とコンデンサの並列回路とが具備される。
前記第2のバランス出力回路用トランジスタのエミッタは、前記第3のバランス出力回路用抵抗を介して正電源に接続され、前記第2のバランス出力回路用トランジスタのコレクタは前記第2のバランス出力回路用定電流源を介して負電源に接続されると同時に、前記第4のバランス出力回路用抵抗と前記第2のバランス出力回路用コンデンサの並列回路を通して接地されて、前記第1と第2のバランス出力回路用トランジスタの夫々のコレクタから、互いに極性が逆で、同振幅のバランス信号電圧出力を得る。
[実施の形態1]
図3に本実施の形態に係る電流電圧変換合成出力装置VIC21の回路構成を示す。図3の中で、DA2以外の部分がVIC21に相当する。
カレントミラー回路は本案で示した、ベース電流補償型回路に限らず、例えばCM1については、図8(a)のようなウイルソン・カレントミラーと呼ばれる回路も使用可能である。この場合は、図8(b)に示したダイオード(D51)付きの回路にすると特性が改善する。CM2およびCM3についても同様であるが、その説明は省略する。
実施の形態1において、図3のQ10とQ11とQ12とで構成される入力回路部分は、図9に示すように、2個のPチャンネルFET J1,J2 に置き換えて構成することもできる。J1,J2それぞれのFETは、ソースが電流入力、ゲートはGNDに接続され、ドレイン出力がそれぞれ、カレントミラーCM1、CM2に接続された構成となる。これ以外の部分は、図3と同様なのでその説明は省略する。
前記の実施の形態はすべて電流入力部をPNPバイポーラトランジスタまたはPチャンネルFETとして説明したが、DAコンバーターの出力形態によっては、電流入力部をNPNバイポーラトランジスタまたはNチャンネルFETで構成する場合もあり、この場合にはこれらに続くカレントミラー回路は、すべてNPNとPNPの極性を変えたもので構成することになるが、基本的に動作は図3と同じであるのでその説明は省略する。
前記の実施の形態はすべてシングルエンド出力回路としたが、必要に応じて、グランド電位に対して正負逆極性同振幅の2出力を有するバランス出力回路への対応が、以下のように簡単に実現できるのも本案の特徴である。
図10にその実施例を示す。図中、破線で囲まれた電流電圧変換合成出力回路(VIC91)は、図3のものと全く同じなので、その説明は省略する。バランス出力を得るために追加となるのが、図10のVIC91以外の部分である。トランジスタQ81のベースは、カレントミラーCM2の共通ベース接続点に接続され、エミッタはCM2のR4と同じ抵抗値の抵抗R81を介して負電源V3に接続され、コレクタ(OUT-1)は定電流源I81を介して正電源に接続されると同時に、抵抗R83とコンデンサC81の並列回路を通してGNDに接続されている。
DA1,DA2・・・DAコンバーター
CM1,CM2,CM3・・・カレントミラー回路
I11,I12,I21,I22・・・DAコンバーターの電流出力
XX11,XX12,XX13・・・OPアンプ
A,B,C,Vo・・・電圧出力波形
D,E,G,H・・・DAコンバーター電流出力端子
C1,C2,C3,C4,C5,C6,C81,C82・・・コンデンサ
R1,R2,R3,R4,R5,R6,R7,R8,R11,R12,R13,R14,R15,R16,R21,R22、R51,R52,R81,R82,R83,R84・・・抵抗
Q1,Q2,Q3,Q4,Q5,Q6,Q12,Q21,Q22,Q23,Q51,Q52,Q53,Q81・・・NPNトランジスタ
Q7,Q8,Q9,Q10,Q11,Q82・・・PNPトランジスタ
D1,D2,D3・・・LED
D51・・・小信号ダイオード
V2・・・正電源
V3・・・負電源
J1,J2・・・PチャンネルFET
I1,I2,I3,I4,I5・・・電流変化分
31・・・Vce = 1.3 V 一定の特性
32・・・Vce = 3 V 一定の特性
LED・・・LEDの特性
D3・・・小信号ダイオード3個直列の特性
Claims (5)
- コレクタが正電源に接続され、ベースが接地され、エミッタが抵抗を介して負電源に接続されたNPNトランジスタと、
前記NPNトランジスタのエミッタに、夫々のベースが接続されて、エミッタ入力・コレクタ出力動作する第1と第2のPNPトランジスタと、
前記第1のPNPトランジスタのコレクタ電流出力をカレントミラー電流出力する、負電源に接続された第1のカレントミラー回路と、
前記第2のPNPトランジスタのコレクタ電流出力をカレントミラー電流出力する、負電源に接続された第2のカレントミラー回路と、
前記第1のカレントミラー電流出力をカレントミラー電流出力する、正電源に接続された第3のカレントミラー回路と、
前記第2のカレントミラー回路のカレントミラー電流出力と前記第3のカレントミラー回路のカレントミラー電流出力の共通接続点と接地点間に接続された抵抗とコンデンサの並列回路とを備え、
DAコンバーターからの互いに極性が逆の電流出力信号を、それぞれ前記第1のPNPトランジスタのエミッタ、前記第2のPNPトランジスタのエミッタに入力することによって、前記第2のカレントミラー回路のカレントミラー電流出力と前記第3のカレントミラー回路のカレントミラー電流出力の共通接続点に電圧出力信号を得るようになっており、且つ、
前記第1〜第3のカレントミラー回路の内の少なくとも1つについて、これを構成する第1と第2のトランジスタが、夫々のエミッタ抵抗が電源に接続され、ベース同士が接続され、この共通ベース接続点にベース電流を供給する第3のトランジスタは、そのエミッタが、LEDを介して共通ベース接続点に接続され、ベースはカレントミラー回路電流入力となる前記第1のトランジスタのコレクタに接続され、コレクタは接地または電源に接続されて、前記第2のトランジスタのコレクタから電流出力を得ることを特徴とする電流電圧変換合成出力装置。 - 前記第1のPNPトランジスタと第2のPNPトトランジスタを、対応する極性のFETに置き換えて構成されることを特徴とする請求項1に記載の電流電圧変換合成出力装置。
- バランス出力回路がさらに設けられており、
該バランス出力回路は、第1及び第2のバランス出力回路用トランジスタと第1〜第4のバランス出力回路用抵抗と、第1及び第2のバランス出力回路用定電流源と、第1及び第2のバランス出力回路用コンデンサとを備え、
前記第1のバランス出力回路用トランジスタのベースは、前記第2のカレントミラー回路の共通ベース接続点に接続され、
前記第1のバランス出力回路用トランジスタのエミッタは前記第1のバランス出力回路用抵抗を介して負電源に接続され、
前記第1のバランス出力回路用トランジスタのコレクタは前記第1のバランス出力回路用定電流源を介して正電源に接続されると同時に、前記第2のバランス出力回路用抵抗と前記第1のバランス出力回路用コンデンサの並列回路を通して接地され、
一方、
前記第2のバランス出力回路用トランジスタのベースは、前記第3のカレントミラー回路の共通ベース接続点に接続され、
前記第2のバランス出力回路用トランジスタのエミッタは、前記第3のバランス出力回路用抵抗を介して正電源に接続され、
前記第2のバランス出力回路用トランジスタのコレクタは前記第2のバランス出力回路用定電流源を介して負電源に接続されると同時に、前記第4のバランス出力回路用抵抗と前記第2のバランス出力回路用コンデンサの並列回路を通して接地されて、前記第1と第2のバランス出力回路用トランジスタの夫々のコレクタから、互いに極性が逆で、同振幅のバランス信号電圧出力を得るようにしたことを特徴とする請求項1に記載の電流電圧変換合成出力装置。 - 前記第1のPNPトランジスタと前記第2のPNPトランジスタの夫々のコレクタ間にコンデンサを接続してローパスフィルタ特性を付加したことを特徴とする請求項1に記載の電流電圧変換合成出力装置。
- 各トランジスタの極性を全て逆にして構成されることを特徴とする請求項1に記載の電流電圧変換合成出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290992A JP5380269B2 (ja) | 2009-12-22 | 2009-12-22 | 電流電圧変換合成出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290992A JP5380269B2 (ja) | 2009-12-22 | 2009-12-22 | 電流電圧変換合成出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135198A JP2011135198A (ja) | 2011-07-07 |
JP5380269B2 true JP5380269B2 (ja) | 2014-01-08 |
Family
ID=44347491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009290992A Active JP5380269B2 (ja) | 2009-12-22 | 2009-12-22 | 電流電圧変換合成出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5380269B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154304A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社東芝 | 増幅回路、増幅装置、afe回路、および、信号処理システム |
FR3048315B1 (fr) * | 2016-02-26 | 2019-06-28 | Devialet | Convertisseur courant-tension, etage d'entree d'un amplificateur et amplificateur correspondant. |
PT109996A (pt) * | 2017-03-30 | 2018-10-01 | Inst Politecnico De Leiria | Dispositivo fonte de corrente-tensão controlada por tensão reconfigurável e conversor digital-analógico que o contém |
CN109831189B (zh) * | 2019-01-31 | 2023-04-25 | 大禹电气科技股份有限公司 | 一种电压或电流可选的单通道输出电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592412A (ja) * | 1982-06-28 | 1984-01-09 | Nec Corp | カレントミラ−回路 |
JPS6218806A (ja) * | 1985-07-17 | 1987-01-27 | Mitsubishi Electric Corp | 電流・電圧変換回路 |
JPH0328581Y2 (ja) * | 1986-03-28 | 1991-06-19 | ||
JPH04130807A (ja) * | 1990-09-21 | 1992-05-01 | Hitachi Ltd | Mos増幅回路 |
JP2540767B2 (ja) * | 1993-11-30 | 1996-10-09 | 日本電気株式会社 | 差動増幅回路 |
JP2000183667A (ja) * | 1998-12-21 | 2000-06-30 | Hitachi Electronics Eng Co Ltd | 電流電圧変換回路 |
US6150885A (en) * | 1999-06-24 | 2000-11-21 | Lucent Technologies Inc. | Transconductance amplifier with wideband noise filtering |
JP2006148775A (ja) * | 2004-11-24 | 2006-06-08 | Denso Corp | 平衡型差動増幅器および平衡型演算増幅器 |
JP2008017383A (ja) * | 2006-07-10 | 2008-01-24 | Sony Corp | D/a変換器 |
-
2009
- 2009-12-22 JP JP2009290992A patent/JP5380269B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011135198A (ja) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5266325B2 (ja) | ベクトル合成型移相器、光トランシーバおよび制御回路 | |
JP5380269B2 (ja) | 電流電圧変換合成出力装置 | |
CN102332879B (zh) | Ab类输出级和包括ab类输出级的放大器 | |
JP5635506B2 (ja) | フィルタ回路及びこれを備えた光ディスク装置 | |
WO2017014262A1 (ja) | アナログマルチプレクサコア回路及びアナログマルチプレクサ回路 | |
US6537216B1 (en) | Transmit circuit for imaging with ultrasound | |
CN111580587B (zh) | 一种脉宽调制型恒流源电路 | |
CN218450050U (zh) | 放大器和示波器 | |
US7652537B2 (en) | Amplifier with programmable input impedance | |
GB2502122A (en) | Differential amplifier with digital gain control | |
Zhang et al. | A chopper class-D amplifier for PSRR improvement over the entire audio band | |
WO2023109760A1 (en) | Voltage and current sense circuits for measuring load connected to power amplifier | |
JP7045324B2 (ja) | シングルエンドの計装用フォールデッドカスコード増幅器 | |
CN101958715B (zh) | 音频数字模拟转换器 | |
JP2564787Y2 (ja) | 電力増幅装置 | |
JP4120786B2 (ja) | 可変利得増幅器 | |
CN111082800A (zh) | I/v转换器 | |
CN101171745B (zh) | 具有增益可控输入放大器的接收机 | |
TWI708238B (zh) | 電壓放大電路以及相關的電壓方法 | |
CN111434033B (zh) | 一种用于光通信设备中的放大器及其方法 | |
US7679442B2 (en) | Output distortion cancellation circuit | |
JP3501769B2 (ja) | 差動電圧/電流変換回路 | |
JP2011010192A (ja) | 可変利得増幅器及びそれを用いた移相器 | |
JP4011352B2 (ja) | アイソレーション増幅器 | |
US6281750B1 (en) | Transistor amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5380269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |