JP5378536B2

JP5378536B2 - 増幅器の線形性を改善するための技術

Info

Publication number: JP5378536B2
Application number: JP2011540941A
Authority: JP
Inventors: リ、シャオヨン; リー、サン−オー; コンロイ、コーマック・エス．
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2008-12-12
Filing date: 2009-12-11
Publication date: 2013-12-25
Anticipated expiration: 2029-12-11
Also published as: CN102246411A; CN102246411B; EP2377241B1; JP2012512569A; KR101232412B1; TW201101676A; US7936220B2; KR20110092352A; WO2010068926A1; EP2377241A1; US20100148873A1

Description

本開示は、集積回路（ＩＣ）の設計に関し、より詳しくは、カスコード構成を使用するＩＣ増幅器の線形性を改善するための技術に関する。

増幅器は増幅された出力信号を生成するため、入力信号に利得を提供するよう設計される。集積回路では、カスコード構成で結合されたトランジスタを使用する増幅器設計がよく知られている。カスコード増幅器は、通常、特定の線形の動作レンジを超えた入力信号に利得を提供する。入力信号の大きさが、線形動作をするレンジの外に外れる場合、３次混変調ひずみ（ＩＭＤ３）成分のような不要な非線形成分が増幅器出力に生じ得る。

カスコード増幅器の出力において、ＩＭＤ３のレベルを減少させる１つの方法は、主カスコード信号経路と並列に結合される補助（予備）信号経路を供給することである。補助経路は、主カスコード電流と結合された時、出力電流の中のＩＭＤ３成分をうち消すために補助電流を生成するよう設計され得る。例えば、Kim,Namsoo,et al., “A Cellular-Band CDMA 0.25-um CMOS LNA Linearized Using Active Post-Distortion,” IEEE Journal of Solid-State Circuits,Vol.41,No.7,July 2006を閲覧して欲しい。

そのような補助経路を利用する技術の制約の１つに、カスコード増幅器の信号利得がＩＭＤ３成分と共に著しく減少し得るということがある。増幅器信号の利得を著しく減少させずにカスコード増幅器の出力信号においてＩＭＤ３成分を減少させるための技術を提供することが望まれるだろう。

図１は、カスコード増幅器の従来技術の実装を示す。図２は、ＩＭＤ３除去を使用するカスコード増幅器の従来技術の実装を示す。図３は、本開示に従ったＩＭＤ３除去技術を使用する増幅器の一実施例を示す。図４は、本開示に従った代替的な一実施例を示し、更なるトランジスタＭ６が補助分岐に供給される。図５は、本開示の一実施例を示し、位相シフトネットワークの特定の実装が供給される。図６は、本開示に従った方法の一実施例を示す。

付した図面と共に以下説明される詳細な説明は、本発明の実施例の詳細として意図するものであり、本発明を実施でき得る唯一の実施例を示していることを意図してはいない。この詳細な説明全体を通して使用される“典型的には”という用語は、以下“一例として、事例、または例示”を意味し、他の実施例よりも好ましく、また優れている、のように必ずしも解釈すべきではない。詳細な説明は、本発明の実施例を十分に理解させるためを目的とした具体的な詳細を含む。本発明の実施例を、当業者が、具体的な詳細なしで実施し得ることは明白である。複数の例において、良く知られた構造や装置は、本明細書で説明する実施例において新規なものを不明確にすることから避けるためブロック図として示される。

図１は、カスコード増幅器１００の従来技術の実装を示す。本開示の技術はＬＮＡの設計に限定されないが、増幅器１００は、例えば通信受信器のための低雑音増幅器（ＬＮＡ）として使用され得る。

図１において、ＤＣバイアス回路１２０がトランジスタＭ１のゲートにバイアスしつつ、入力電圧Ｖｉｎがマッチングネットワーク１１０を介してトランジスタＭ１のゲートに供給される。Ｍ１のドレインがトランジスタＭ２のソースに結合され、そのゲートが電圧ＶＢ１によってバイアスされる。トランジスタＭ１及びＭ２共同で、周知技術のカスコード増幅器として構成され、Ｍ２の出力電流ｉ_ｍａｉｎが負荷１３０に供給され、出力電圧Ｖｏｕｔが生成される。インダクタンスＬｓは更にトランジスタＭ１のソースに結合され、増幅器にソースディジェネレーション（source degeneration）を提供する。

当業者であれば、カスコード増幅器１００のパフォーマンスを制限する要因の１つは、Ｖｉｎが非常に大きい時に出力電圧Ｖｏｕｔで生じる３次混変調ひずみ（ＩＭＤ３）成分の存在であることを理解するだろう。そのような、ＩＭＤ３は、例えば、大きなゲート電圧が存在する中での、トランジスタＭ１の非線形な相互コンダクタンスに起因し得る。ＩＭＤ３は、減少されない場合、増幅された入力信号の変形を歪ませ、受信器の線形性を著しく下げ得る。

図２は、ＩＭＤ３除去を採用するカスコード増幅器２００の従来技術の実装を示す。図２において、トランジスタＭ１及びＭ２は、主カスコード分岐を形成し、図１の増幅器１００における対応するトランジスタと同様に構成され、バイアスされる。ノードＸ１での信号、すなわち“カスコードノード”は、カップリングキャパシタＣ１を介してトランジスタＭ３のゲートに結合される。トランジスタＭ３及びＭ４は、補助（予備）的なカスコード分岐を形成し、ノードＸ１からサンプリングされた信号に応じて、電流ｉ_ａｕｘを生成する。補助的なカスコード分岐での信号電流ｉ_ａｕｘは、増幅器２００のための総合出力電流ｉ_ｏｕｔを生成するため主カスコード分岐の信号電流ｉ_ｍａｉｎと組み合わされ、再度負荷１３０での出力電圧Ｖｏｕｔを生成する。

当業者であれば、増幅器２００のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の中から相対的な相互コンダクタンスを選択することで、例えば本明細書にてKim,et al.,を参照したように、信号利得Ｖ_ｏｕｔ／Ｖ_ｉｎの一部（some portion）を減少しつつ、出力電圧Ｖｏｕｔ内に存在するＩＭＤ３が顕著に減少するように、ｉ_ｍａｉｎ及びｉ_ａｕｘ間の関係が選択され得ることを理解するだろう。

増幅器２００は、増幅器１００よりもより良い線形性特性を有するように設計され得るけれども、当業者は、増幅器利得を不要にも減少させるＩＭＤ３と共に、所望の増幅信号成分のある量が打ち消されるに違いないという事実によって、増幅器２００でのＩＭＤ３除去効果はそれでもなお制約されるということを理解するだろう。特に、例えば電圧Ｖｉｎが増加する（つまり、より正になる）ことを想定する。これにより、Ｍ１及びＭ２によって形成される主カスコード分岐を通過する電流ｉ_ｍａｉｎの流れが増加する。ノードＸ１での電位は、トランジスタＭ１の共通ソース構成の持つ反転という本質に起因して、同様に減少する（つまり、より負になる）。これは、トランジスタＭ３のゲートでの電圧を減少させ、Ｍ３及びＭ４によって形成されるカスコードを流れる電流ｉ_ａｕｘを減少させる。増幅器２００全体の出力電流ｉ_ｏｕｔがｉ_ｏｕｔ＝ｉ_ｍａｉｎ＋ｉ_ａｕｘによって与えられる時、Ｖｉｎの増加に起因するｉ_ｍａｉｎの増加は、ｉ_ａｕｘが対応して減少することによって相殺されるように見える。従って、トランジスタＭ１及びＭ２と同じ構成及びバイアスの場合、増幅器２００の信号利得Ｖ_ｏｕｔ／Ｖ_ｉｎは、増幅器１００の信号利得よりも小さく見える。

カスコード増幅器の信号利得を著しく減少させることのないＩＭＤ３除去技術を提供することが望まれるだろう。

図３は、本開示に従ったＩＭＤ３除去技術を採用する典型的な増幅器３００の一実施例を示す。図３において、ノードＸ１での信号は、位相シフトネットワークを介して、トランジスタＭ５のソースに結合され、トランジスタＭ５は、共通ゲート増幅器として構成される。増幅器３００の信号の極性に起因して、所望の信号利得を著しく減少させずに、ＩＭＤ３除去が達成され得る。

特に、当業者は、別のトランジスタに対してバイアス電圧ＶＢ２及び／又はトランジスタＭ５の寸法を選択することによって、出力電圧ＶｏｕｔのＩＭＤ３成分が、増幅器２００で説明したことに類似した方法で打ち消され得ることを認識するだろう。一方、所望の信号の振る舞いを例証するために、例えば、信号入力電圧Ｖｉｎが増加することを想定する。これは、Ｍ１及びＭ２によって形成される主カスコード分岐を流れる電流ｉ_ｍａｉｎの流れを増加させ、ノードＸ１における電圧を減少させる。ノードＸ１での電圧は、（反転しない）位相シフトネットワーク３１０を介して、トランジスタＭ３のソースに結合される。トランジスタＭ３は、共通ゲート増幅器として構成される場合には、（ノードＸ１での電圧減少に起因する）トランジスタＭ３のソース電圧の減少は、補助分岐の電流ｉ_ａｕｘを増加させる。増幅器３００全体での出力電流ｉ_ｏｕｔは、ｉ_ｏｕｔ＝ｉ_ｍａｉｎ＋ｉ_ａｕｘによって与えられるので、Ｖｉｎの増加に起因するｉ_ｍａｉｎの増加は、ｉ_ａｕｘの増加と結び付けられていると見られる。従って、図２での増幅器２００のＩＭＤ３除去アーキテクチャと対照的に、ｉ_ｍａｉｎ及びｉ_ａｕｘでの所望の信号成分が、信号利得を増加させるため付加的に組み合わせされているように見える。

当業者は、増幅器出力での十分なＩＭＤ３除去を可能とするために、ＩＭＤ３成分が位相シフトしつつ（例えば、所望の信号よりもはるかに高い周波数にあり得る）、所望の信号が低い損失を経験（experiences）するような位相シフトネットワーク３１０が望まれ得ることを認識するだろう。例えば、位相シフトネットワーク３１０によってもたらされる位相シフト量は、１）位相シフトネットワーク３１０に結合され、共通ゲート増幅器Ｍ５に結合される主カスコード分岐からの歪み成分、更に２）共通ゲート増幅器Ｍ５自身から生じるあらゆる歪みと、ｉ_ｍａｉｎの全体との組み合わせによって出力電流ｉ_ｏｕｔ内でのＩＭＤ３成分が最小化されるようにされ得る。

一実施例において、Ｍ５によって増加する電力消費が、カスコード増幅器全体に比べて重要ではないようにトランジスタＭ５の寸法及びバイアス印加が選択され得る。

図４は、本開示にしたがった代替的な一実施例を示し、更なるトランジスタＭ６が補助分岐に供給される。当業者であれば、Ｍ６のバイアス電圧及び／又は寸法は、補助分岐でのＩＭＤ３除去／利得特性を設定するのに更なる自由度を供給することを認識するだろう。

図５は、本開示に従った典型的な一実施例を示し、ここでは、位相シフトネットワーク５１０の具体的な実装が与えられる。図５において、キャパシタＣ２が直接、ノードＸ１での電圧とトランジスタＭ５のソースとを結合させ、その一方でインダクタＬ１はＭ５のソースを接地させる。当業者であれば、増幅器出力での十分なＩＭＤ３除去を可能にするため、ＩＭＤ３成分が位相シフトしつつ（例えば、所望の信号よりもはるかに高い周波数にあり得る）、信号が低い損失を経験（experiences）するようにＣ２及びＬ１の値が選択され得ることを認識するだろう。適切な値が、例えば候補とされる値のレンジを超えてＣ２及びＬ１を走査することで回路シミュレーションを介して取得され得る。

図５での典型的な一実施例は単に例示を目的としており、本開示の範囲を、あらゆる特定の位相シフトネットワーク実装に制限しているつもりはないことに留意する。

図６は本開示に従った方法６００の一実施例を示す。方法は、単に例示を目的として示されており、本開示の範囲を、あらゆる特定の開示された方法に限定しているつもりはないことに留意する。

ブロック６１０で、入力電圧がカスコード増幅器によって受け付けられる。

ブロック６２０で、主カスコード電流ｉが入力電圧に基づいて生成される。

ブロック６３０で、カスコードノードでの信号が位相シフトネットワークを介して共通ゲート増幅器のソースに結合される。

ブロック６４０で、補助カスコード電流が共通ゲート増幅器を使用することで生成される。

ブロック６５０で、共通ゲート増幅器が主カスコード電流内の歪み成分を打ち消すためにバイアスされる。

ブロック６６０で、補助カスコード電流がカスコード増幅器出力電流を生成するため主カスコード電流と組み合わされる。

当業者であれば、さまざまな典型的な実施例が、シングルエンド増幅器構成に関して本明細書で説明されたが、開示された技術が、完全差動増幅器構成にも適用し得ることを認識するだろう。そのような典型的な実施例は、本開示の範囲内とされるべきであると思慮される。

本明細書とクレームにおいて、１つの素子が他の素子に“に接続された”又は“に結合された”として引用される時、他の素子に直接接続され、または途中で設けられる素子を介して結合され得ると理解されるだろう。その一方で、素子が他の素子に“直接接続される”又は“直接結合する”として引用される時、途中に介入する素子は無い。

当業者であれば、情報や信号が、あらゆるさまざまな異なる科学技術や技術で使用されることで表されうることを理解するだろう。例えば、上記記載の至る所で参照され得る、例えば、データ、指示、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界又は磁性粒子、光学場又は光粒子、またはそれら任意の組み合わせによって表されうる。

当業者であれば、本明細書において開示された実施例に関連して記載された様々な実例となる論理ブロック、モジュール、回路、及びアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、又はこれらの組み合わせとして実装され得ることを、更に理解するだろう。ハードウェア及びソフトウェアのこの互換性を明白に例示するため、さまざまな実例となるコンポーネント、ブロック、モジュール、回路、及びステップは、それら機能性の点から一般的に上述され得る。そのような機能目的が、ハードウェア、ソフトウェア、又はハードウェアとソフトウェアとの組み合わせとして実装されたとしても、全体のシステムに課される、特定のアプリケーション及び設計における制限に依存する。当業者は、各々の特定のアプリケーションに関して、変化した方法で記述された機能目的を実装され得るが、そのような実装の判断は、本願発明の実施例の範囲から逸脱させるような解釈をするべきではない。

開示された実施例に関連して本明細書で述べた様々な例示の論理ブロック、モジュール、及び回路は、本明細書で述べた機能を実行するために設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア部品、またはその任意の組合せによって実装または実行され得る。汎用プロセッサは、マイクロプロセッサであって良いが、これに代るものでは、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、計算デバイスの組合せ、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連係した１つまたはそれ以上のマイクロプロセッサ、または他の任意のそのような構成として実施され得る。

開示された実施例に関連して述べた方法またはアルゴリズムのステップは、直接、ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはその二つの組合せにおいて具体化され得る。ソフトウェアモジュールは、ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ（ＲＡＭ）、フラッシュメモリ、ＲｅａｄＯｎｌｙＭｅｍｏｒｙ（ＲＯＭ）、ＥｌｅｃｔｒｉｃａｌｌｙＰｒｏｇｒａｍｍａｂｌｅＲＯＭ（ＥＰＲＯＭ）、ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で既知である他の形の任意の記録媒体に存在し得る。典型的な記録媒体は、プロセッサが記録媒体から情報を読出し、そして記録媒体へ情報を書込むことが出来るように、プロセッサへ結合され得る。これに代るものでは、記録媒体は、プロセッサへ一体化されても良い。プロセッサ及び記録媒体は、ＡＳＩＣ内にあっても良い。ＡＳＩＣは、ユーザ端末内にあっても良い。あるいは、プロセッサ及び記録媒体は、ユーザ端末においてディスクリート部品としてあっても良い。

１つまたはそれ以上の実施例では、述べられた機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含み得る。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは光ディスク媒体、磁気ディスク媒体または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを扱いまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、ディジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。

開示された実施例の上記説明は、当業者に本発明の製造及び使用を容易にするために与えられる。これら実施例の種々の変形が、当業者には容易に明白であろう。そして本明細書で定義された包括的な原理は、この発明の範囲及び精神から逸脱することなく、その他の実施例に適用され得る。よって、本発明は、本明細書に示された実施例に限定することを意図したものではないが、本明細書で開示された新規な特徴と原理に一致する最も広い範囲に許容される。

Claims

入力電圧を受け付けることと、
前記入力電圧に基づいて主カスコード電流を生成することと、
増幅器のカスコードノードにおける信号を、位相シフトネットワークを介して共通ゲート増幅器のソースに結合させることと、
前記共通ゲート増幅器を用いて補助カスコード電流を生成することと、
前記共通ゲート増幅器をバイアスして、前記主カスコード電流内の歪み成分を打ち消すことと、
前記補助カスコード電流と前記主カスコード電流とを組み合わせて、カスコード増幅器の出力電流を生成することと、
を具備し、
前記補助カスコードノード電流は、前記カスコードノードでの電圧の減少に応じて増加する方法。
前記補助カスコード電流を生成することは、
前記共通ゲート増幅器によって生成される前記電流を、第２（secondary）の共通ゲート増幅器に結合させること、を具備し、
前記方法は、更に
前記第２の共通ゲート増幅器をバイアスして、前記主カスコード電流内の歪み成分を更に打ち消すことを具備する請求項１の方法。
前記位相シフトネットワークは、直列のキャパシタ及びインダクタを備え、前記共通ゲート増幅器の前記ソースが前記インダクタに結合される請求項１の方法。
前記カスコード増幅器の出力電流を負荷に結合させることを更に具備し、前記カスコード増幅器の出力電圧は前記負荷から生成される請求項１の方法。
前記共通ゲート増幅器は、前記主カスコード電流内の歪み成分を打ち消すための寸法とされる請求項１の方法。
カスコード構成で結合され、出力及びカスコードノードを有する主カスコード分岐を形成する第１の主トランジスタ及び第２の主トランジスタと、
前記カスコードノードに結合される位相シフトネットワークと、
出力が前記主カスコード分岐の前記出力に結合され、前記位相シフトネットワークの前記出力に結合される入力を有する共通ゲート増幅器と
を具備し、
前記カスコードノード増幅器は、前記共通ゲート増幅器での各々の電流、及び入力電圧における増加に応じて前記主カスコード分岐の前記出力での電流、を増加するために構成されるカスコード増幅器。
前記共通ゲート増幅器の前記出力に結合される入力を有し、出力が前記主カスコード分岐の前記出力に結合される第２の共通ゲート増幅器を更に具備する請求項６の装置。
前記主カスコード分岐の前記出力は負荷に結合される請求項６の装置。
前記位相シフトネットワークは、直列のキャパシタとインダクタとを備え、前記共通ゲート増幅器のソースは前記インダクタに結合される請求項６の装置。
前記共通ゲート増幅器は、前記主カスコード電流における歪み成分を打ち消すための寸法とされる請求項６の装置。
前記第２の共通ゲート増幅器は、前記主カスコード電流における歪み成分を打ち消すための寸法とされる請求項７の装置。
入力電圧に基づいて主カスコード電流を生成する手段と、
出力電流を生成するために前記主カスコード電流に結合される補助カスコード電流を生成する手段と、
増幅器のカスコードノードにおける信号を、補助カスコード電流を生成する前記手段に結合させる手段と、を具備し、
前記補助カスコードノード電流は、前記主カスコード電流の増加に応じて増加する装置。
前記主カスコード電流を生成する前記手段は、カスコード構成で結合された第１及び第２の主トランジスタを具備する請求項１２の装置。
前記増幅器のカスコードノードにおける信号を結合する前記手段は、直列のキャパシタとインダクタとを具備する請求項１２の装置。
前記補助カスコード電流を生成する前記手段は、少なくとも１つの共通ゲート増幅器を具備する請求項１２の装置。