KR20140040259A - 고 전원 노이즈 제거를 갖는 증폭기 - Google Patents
고 전원 노이즈 제거를 갖는 증폭기 Download PDFInfo
- Publication number
- KR20140040259A KR20140040259A KR1020147002571A KR20147002571A KR20140040259A KR 20140040259 A KR20140040259 A KR 20140040259A KR 1020147002571 A KR1020147002571 A KR 1020147002571A KR 20147002571 A KR20147002571 A KR 20147002571A KR 20140040259 A KR20140040259 A KR 20140040259A
- Authority
- KR
- South Korea
- Prior art keywords
- stage
- supply voltage
- coupled
- power supply
- voltage
- Prior art date
Links
- 230000001105 regulatory effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000010755 BS 2869 Class G Substances 0.000 description 1
- 239000010756 BS 2869 Class H Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
고 전원 제거를 갖는 증폭기가 개시된다. 일 예시적인 실시예에서, 증폭기는 증폭될 신호를 수신하도록 구성된 제 1 스테이지, 제 1 스테이지에 커플링된 입력 트랜지스터를 포함하는 제 2 스테이지를 포함하고, 적어도 하나의 추가적인 트랜지스터, 및 제 1 공급 전압을 수신하여 조정된 공급 전압을 발생시키도록 구성된 전압 조정기를 더 포함하며, 제 1 공급 전압은 적어도 하나의 추가적인 트랜지스터에 커플링되며, 조정된 공급 전압은 제 1 스테이지 및 제 2 스테이지의 입력 트랜지스터에 커플링되어 장치의 전원 노이즈 제거를 향상시킨다.
Description
우선권 주장
본 특허 출원은 "Amplifier with High Power Supply Rejection Ratio (PSRR)" 라는 명칭으로 2011 년 6 월 29 일에 출원되어, 본원의 양수인에게 양도된 미국 가출원 제 61/502,752 호로부터의 우선권의 혜택을 주장하고, 이는 본원에 참조로 명시적으로 포함된다.
기술분야
본 발명은 일반적으로 증폭기들의 동작 및 설계에 관한 것으로, 좀더 특히, 증폭기의 전원 노이즈 제거를 향상시키는 것에 관한 것이다.
클래스-G/H 전력 증폭기들은 부하를 구동하는 연산증폭기에 대해 큰 공급 변동을 생성한다. 이는 연산증폭기가 큰 전원 제거 비율 (power supply rejection ratio; PSRR) 을 특징으로 하지 않는 한, 전고조파 왜곡 (total harmonic distortion; THD) 악화를 초래한다. 불행히도, 종래의 증폭기들은 충분히 큰 PSRR 을 갖지 못할 수도 있다.
따라서, 향상된 전원 노이즈 제거를 갖는 증폭기를 구비하는 것이 바람직하다.
본원에 설명된 앞서의 양상들은 첨부 도면들을 함께 취하는 경우, 다음의 설명을 참조하여 보다 자명해질 것으로, 여기서:
도 1 은 어떻게 전원 노이즈가 증폭기의 출력부에 커플링되는지를 예시하는 종래의 증폭기를 도시한다;
도 2 는 향상된 전원 노이즈 제거를 갖는 예시적인 증폭기를 도시한다;
도 3 은 다양한 예시적인 실시예들에서의 이용을 위한 예시적인 저 드롭아웃 (dropout) 전압 조정기를 도시한다;
도 4 는 예시적인 실시예들에 의해 제공된 전원 노이즈 제거에서의 향상을 예시하는 예시적인 그래프를 도시한다; 그리고
도 5 는 향상된 전원 노이즈 제거를 위해 구성된 예시적인 증폭기 장치를 도시한다.
도 1 은 어떻게 전원 노이즈가 증폭기의 출력부에 커플링되는지를 예시하는 종래의 증폭기를 도시한다;
도 2 는 향상된 전원 노이즈 제거를 갖는 예시적인 증폭기를 도시한다;
도 3 은 다양한 예시적인 실시예들에서의 이용을 위한 예시적인 저 드롭아웃 (dropout) 전압 조정기를 도시한다;
도 4 는 예시적인 실시예들에 의해 제공된 전원 노이즈 제거에서의 향상을 예시하는 예시적인 그래프를 도시한다; 그리고
도 5 는 향상된 전원 노이즈 제거를 위해 구성된 예시적인 증폭기 장치를 도시한다.
첨부된 도면들과 연계하여 하기에서 제시되는 상세한 설명은 본 발명의 예시적인 실시예들의 설명으로서 의도된 것으로, 본 발명이 실시될 수 있는 실시예들만을 표현하려고 의도된 것은 아니다. 본원 설명 전반에서 사용되는 용어 "예시적인" 은 "예, 사례, 또는 실례로서 기능하는" 을 의미하며, 반드시 다른 예시적인 실시예들보다 더 선호되거나 유익한 것으로 이해되어져서는 안된다. 상세한 설명은 본 발명의 예시적인 실시예들의 완전한 이해를 제공하기 위한 목적으로 특정 세부사항들을 포함한다. 본 발명의 예시적인 실시예들이 이러한 특정 세부사항들이 없이 실시될 수도 있다는 것이 당업자들에게 자명할 것이다. 일부 사례들에서, 공지의 구조들 및 디바이스들은, 본원에서 제시되는 예시적인 실시예들의 신규성을 모호하게 하는 것을 피하기 위해 블록 다이어그램의 형태로 도시된다.
도 1 은 어떻게 전원 노이즈가 증폭기의 출력부에 커플링되는지를 예시하는 종래의 증폭기 (100) 를 도시한다. 증폭기 (100) 는 증폭기 출력 신호 (Vout) 를 생성하는 출력 스테이지 (106) 에 커플링되는 제 2 스테이지 (104) 에 커플링된 제 1 스테이지 (102) 를 포함한다. 제 1 스테이지 (102) 는 증폭을 위한 입력 신호를 수신하고, 이득 블록 (Gml) 및 커패시터 (Cc) 를 포함한다. 제 2 스테이지 (104) 는 트랜지스터들 (M1-M6) 을 포함하고, 출력 스테이지 (106) 는 트랜지스터들 (Tl- T2) 을 포함한다. 블록 (β) 은 식별된 증폭기 스테이지들의 외부에 있는 것으로 여겨지는 피드백 팩터이다. 트랜지스터들 (M4, M5, 및 M6) 은 트랜지스터들의 게이트 단자들에서 각각 바이어스 신호들 (VB4, VB5, 및 VB6) 을 수신한다.
음의 전압 공급 (Vneg) 이 모든 스테이지들에 커플링된다. 불행히도, Vneg 전압의 PSRR 은 증폭기 (100) 의 대역폭으로 제한된다. 예를 들어, 소정의 상황들 하에서, 트랜지스터 (M1) 의 게이트는 Vneg 공급 레벨이 되도록 한다. 따라서, Vout 으로의 Vneg 의 커플링은 다음과 같은 식 (1) 에 따라 제 1 스테이지 이득의 역과 거의 동등하다.
도 2 는 향상된 전원 노이즈 제거를 갖는 예시적인 증폭기 (200) 를 도시한다. 증폭기 (200) 는 증폭기 출력 신호 (Vout) 를 생성하는 출력 스테이지 (206) 에 커플링된 제 2 스테이지 (204) 에 커플링된 제 1 스테이지 (202) 를 포함한다. 제 1 스테이지 (202) 는 증폭을 위한 입력 신호를 수신하고, 이득 블록 (Gm1) 및 커패시터 (Cc) 를 포함한다. 제 2 스테이지 (204) 는 트랜지스터들 (M1-M6) 을 포함하고, 출력 스테이지 (206) 는 트랜지스터들 (T1-T2) 을 포함한다. 블록 (β) 은 식별된 증폭기 스테이지들의 외부에 있는 것으로 여겨지는 피드백 팩터이다. 트랜지스터들 (M4, M5, 및 M6) 은 트랜지스터들의 게이트 단자들에서 각각 바이어스 신호들 (VB4, VB5, 및 VB6) 을 수신한다.
증폭기 (200) 는 또한 Vneg 공급 전압을 수신하여, 증폭기 (200) 의 제 1 스테이지 및 제 2 스테이지 (204) 의 입력 트랜지스터 (M1) 의 소스 단자에 커플링되는 조정된 공급 전압 (Vneg_reg) 을 발생시키는 저 드롭아웃 (LDO) 전압 조정기 (208) 를 포함한다. 예를 들어, 일 구현예에서, Vneg_reg 공급은 -0.6 볼트로 조정되어 Gm1 및 제 2 스테이지 (204) 의 트랜지스터 (M1) 의 소스 단자에 커플링된다. Vneg 공급은 제 2 스테이지 (204) 에서의 적어도 하나의 추가적인 트랜지스터 (즉, M6) 에 커플링되고, 출력 스테이지 (206) 에 더 커플링된다.
Gm1 및 트랜지스터 (M1) 의 소스 단자에 접속된 음의 공급 전압을 조정하기 위한 LDO 조정기 (208) 로, 트랜지스터 (M1) 의 게이트 단자는 더 이상 종래의 증폭기 (100) 에서와 같이 Vneg 공급을 트랙킹하지 않고, 대신에 Vneg_reg 공급에 커플링된다. 따라서, 증폭기 (200) 에서, 이제 Vout 으로의 Vneg 공급의 커플링은 LDO 전압 조정기 (206) 의 제거 비율 (LDO_PSR) 을 포함한다. 예를 들어, PSRR 은 (l/LDO_PSR) 의 팩터에 의해 향상되는데, 이는 다음과 같은 식 (2) 에 따라 증폭기 (200) 에 대한 전체 PSRR 향상을 초래한다.
도 3 은 다양한 예시적인 실시예들에서의 이용을 위한 예시적인 저 드롭아웃 전압 조정기 (300) 를 도시한다. 예를 들어, 조정기 (300) 는 도 2 에 도시된 LDO 전압 조정기 (206) 로서 이용하기에 적합하다. 조정기 (300) 는 역 입력부에서 기준 전류 (Iref) 를 수신하고 전원 접지에 연결된 비 역 입력부를 갖는 증폭기 (302) 를 포함한다. 증폭기 (302) 의 출력부는 트랜지스터 (T3) 의 게이트 단자에 접속된다. 트랜지스터 (T3) 의 소스 단자는 음의 전압 공급 (Vneg) 에 커플링된다. 트랜지스터 (T3) 의 드레인 단자는 조정된 음의 공급 전압 (Vneg_reg) 을 제공한다. 커패시터 (C1) 가 트랜지스터 (T3) 의 드레인 단자와 게이트 단자 사이에 접속된다. 피드백 저항 (Rf) 이 트랜지스터 (T3) 의 소스 단자와 증폭기 (302) 의 역 입력부 사이에 접속된다. 피드백 저항 (Rf) 은 Vneg_reg = (Iref * Rf) 의 값을 설정하는데 이용되고, 커패시터 (C1) 는 보상에 이용된다. 조정기 (300) 는 단지 일 구현예일 뿐이고 다른 전압 조정기 구현예들이 이용될 수도 있다는 것이 유의되어야 한다.
도 4 는 예시적인 실시예들에 의해 제공된 증폭기 PSRR 에서의 향상을 예시하는 예시적인 그래프 (400) 를 도시한다. 그래프 (400) 는 종래의 증폭기 (100) 에 대한 Vneg PSRR 을 표현하는 플롯 라인 (402), 및 예시적인 증폭기 (200) 에 대한 Vneg PSRR 을 표현하는 플롯 라인 (404) 을 도시한다. 그래프 (400) 로부터 볼 수 있는 바와 같이, 2 KHz 에서, 예시적인 증폭기 (200) 에 의해 -56dB 로부터 -108dB 로 Vneg PSRR 이 향상된다.
도 5 는 향상된 전원 제거를 위해 구성된 예시적인 증폭기 장치 (500) 를 도시한다. 장치 (500) 는 도 2 에 도시된 증폭기 (200) 로서 이용하기에 적합하다. 일 양상에서, 장치 (500) 는 본원에 설명된 바와 같은 기능들을 제공하도록 구성된 하나 이상의 모듈들로 구현된다. 예를 들어, 일 양상에서, 각각의 모듈은 하드웨어 및/또는 하드웨어 실행 소프트웨어를 포함한다.
장치 (500) 는 증폭될 신호를 수신하도록 구성된 제 1 스테이지를 제공하는 수단 (502) 을 포함하는 제 1 모듈을 포함하는데, 이는 일 양상에서 도 2 에 도시된 제 1 스테이지 (202) 를 포함한다.
장치 (500) 는 제 1 스테이지에 커플링된 제 2 스테이지를 제공하는 수단 (504) 을 포함하는 제 2 모듈을 포함하는데, 이는 일 양상에서 도 2 에 도시된 제 2 스테이지 (204) 를 포함한다.
장치 (500) 는 제 1 공급 전압으로부터 조정된 공급 전압을 발생시키는 수단 (506) 을 포함하는 제 3 모듈을 포함하는데, (제 1 공급 전압은 제 2 스테이지에 커플링되고, 조정된 공급 전압은 제 1 스테이지 및 제 2 스테이지에 커플링되어 장치의 전원 노이즈 제거를 향상시킨다), 이는 일 양상에서 도 2 에 도시된 전압 조정기 (208) 를 포함한다.
정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현되거나 프로세싱될 수도 있다는 것을 당업자들은 이해할 것이다. 예를 들어, 위의 설명 전반에서 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기 장들이나 자기 입자들, 광학 필드들이나 광학 입자들, 또는 이들의 임의의 조합에 의해 표현될 수도 있다. 트랜지스터 유형들 및 기술들은 동일한 결과들을 달성하도록 교체되거나, 재배열되거나, 그렇지 않으면 수정될 수도 있다는 것이 또한 유의된다. 예를 들어, PMOS 트랜지스터들을 이용하는 도시된 회로들은 NMOS 트랜지스터들을 이용하도록 수정될 수도 있고 그 반대일 수도 있다. 따라서, 본원에 개시된 증폭기들은 다양한 트랜지스터 유형들 및 기술들을 이용하여 실현될 수도 있고, 도면들에서 예시된 이러한 트랜지스터 유형들 및 기술들로 제한되지 않는다. 예를 들어, BJT, GaAs, MOSFET 와 같은 트랜지스터 유형들, 또는 임의의 다른 트랜지스터 기술이 이용될 수도 있다.
본원에서 개시된 실시예들과 연계하여 설명된 다양한 예증적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자 모두의 조합들로서 구현될 수도 있다는 것을 당업자들은 또한 알 수 있을 것이다. 하드웨어와 소프트웨어의 이러한 상호교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능성의 관점에서 일반적으로 위에서 설명되었다. 이러한 기능성이 하드웨어 또는 소프트웨어로 구현되는지 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 달라진다. 당업자들은 설명된 기능성을 각각의 특정 어플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 이러한 구현 결정들은 본 발명의 예시적인 실시예들의 범위를 벗어나게 하는 것으로 이해되어서는 안된다.
본원에서 개시된 실시예들과 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서 (digital signal processor; DSP), 주문형 반도체 (Application Specific Integrated Circuit; ASIC), 필드 프로그래머블 게이트 어레이 (Field Programmable Gate Array; FPGA) 혹은 다른 프로그래머블 로직 디바이스, 이산 게이트 혹은 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에서 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합에 의해 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안에서, 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로 구현될 수도 있다.
본원에 개시된 실시예들과 연계하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들 둘의 조합에서 직접적으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리 (Random Access Memory; RAM), 플래시 메모리, 판독 전용 메모리 (Read Only Memory; ROM), 전기적으로 프로그램가능한 ROM (Electrically Programmable ROM; EPROM), 전기적으로 소거가능한 프로그램가능 ROM (Electrically Erasable Programmable ROM; EEPROM), 레지스터들, 하드 디스크, 탈착식 디스크, CD-ROM, 또는 종래 기술에서 공지된 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되어, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있다. 대안에서, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 단말기에 상주할 수도 있다. 대안에서, 프로세서 및 저장 매체는 사용자 단말기에서 개별 컴포넌트들로서 상주할 수도 있다.
하나 이상의 예시적인 실시예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독 가능 매체 상에 저장되거나 또는 컴퓨터 판독가능 매체로 전송될 수도 있다. 컴퓨터 판독가능 매체들은 한 장소에서 다른 장소로 컴퓨터 프로그램의 전송을 가능하게 하는 임의의 매체를 포함하여 비일시적 컴퓨터 저장 매체들 및 통신 매체들 양자 모두를 포함한다. 비일시적 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능 매체들일 수도 있다. 비제한적인 예로서, 이러한 컴퓨터 판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 혹은 다른 광학 디스크 스토리지, 자기 디스크 스토리지 혹은 다른 자기 스토리지 디바이스들, 또는 요구되는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 이송 또는 저장하기 위해 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속은 컴퓨터 판독가능 매체라고 적절히 칭해진다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선 (digital subscriber line; DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 본원에서 사용된 디스크 (disk) 와 디스크 (disc) 는, 컴팩트 디스크 (compact disc; CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크, 및 블루레이 디스크를 포함하며, 여기서 디스크 (disk) 들은 통상 자기적으로 데이터를 재생하는 반면, 디스크 (disc) 들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 위의 조합들도 또한 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다.
개시된 예시적인 실시예들의 설명은 임의의 당업자가 본 발명을 실시하거나 이용하는 것을 가능하게 하기 위해 제공된다. 이러한 예시적인 실시예들에 대한 다양한 수정예들이 당업자들에게는 자명할 것이고, 본원에서 정의된 일반적인 원칙들은 본 발명의 취지와 범위를 벗어나지 않으면서 다른 실시예들에 적용될 수도 있다. 따라서, 본 발명은 본원에서 보여진 예시적인 실시예들로 제한되도록 의도된 것은 아니며 본원의 개시된 원칙들 및 신규한 특징들과 일치하는 가장 넓은 범위를 따르고자 한다.
Claims (15)
- 장치로서,
증폭될 신호를 수신하도록 구성된 제 1 스테이지;
상기 제 1 스테이지에 커플링된 입력 트랜지스터를 포함하고, 적어도 하나의 추가적인 트랜지스터를 더 포함하는 제 2 스테이지; 및
제 1 공급 전압을 수신하여 조정된 공급 전압을 발생시키도록 구성된 전압 조정기로서, 상기 제 1 공급 전압은 상기 적어도 하나의 추가적인 트랜지스터에 커플링되고, 상기 조정된 공급 전압은 상기 제 1 스테이지 및 상기 제 2 스테이지의 상기 입력 트랜지스터에 커플링되어 상기 장치의 전원 노이즈 제거를 향상시키는, 상기 전압 조정기를 포함하는, 장치. - 제 1 항에 있어서,
상기 제 1 공급 전압에 커플링된 출력 스테이지를 더 포함하는, 장치. - 제 1 항에 있어서,
상기 조정된 공급 전압은 상기 제 2 스테이지의 상기 입력 트랜지스터의 소스 단자에 커플링되는, 장치. - 제 1 항에 있어서,
상기 제 1 스테이지는 커패시터에 커플링된 이득 블록을 포함하는, 장치. - 제 1 항에 있어서,
상기 전압 조정기는 저 드롭아웃 전압 조정기를 포함하는, 장치. - 제 1 항에 있어서,
상기 제 1 공급 전압 및 상기 조정된 공급 전압은 음의 공급 전압들을 포함하는, 장치. - 제 1 항에 있어서,
상기 전압 조정기는 상기 장치의 상기 전원 노이즈 제거를 향상시키는 전원 노이즈 제거 특성 (LDO_PSR) 을 제공하는, 장치. - 제 7 항에 있어서,
상기 장치의 상기 전원 노이즈 제거는 (1/LDO_PSR) 의 팩터에 의해 향상되는, 장치. - 장치로서,
증폭될 신호를 수신하도록 구성된 제 1 스테이지를 제공하는 수단;
상기 제 1 스테이지에 커플링된 제 2 스테이지를 제공하는 수단; 및
제 1 공급 전압으로부터 조정된 공급 전압을 발생시키는 수단으로서, 상기 제 1 공급 전압은 상기 제 2 스테이지에 커플링되고, 상기 조정된 공급 전압은 상기 제 1 스테이지 및 상기 제 2 스테이지에 커플링되어 상기 장치의 전원 노이즈 제거를 향상시키는, 상기 조정된 공급 전압을 발생시키는 수단을 포함하는, 장치. - 제 9 항에 있어서,
상기 제 1 공급 전압에 커플링된 출력 스테이지를 제공하는 수단을 더 포함하는, 장치. - 제 9 항에 있어서,
상기 조정된 공급 전압을 발생시키는 수단은 저 드롭아웃 전압 조정기를 포함하는, 장치. - 제 9 항에 있어서,
상기 제 1 공급 전압 및 상기 조정된 공급 전압은 음의 공급 전압들을 포함하는, 장치. - 제 9 항에 있어서,
상기 조정된 공급 전압을 발생시키는 수단은 상기 장치의 상기 전원 노이즈 제거를 향상시키는 전원 노이즈 제거 특성을 제공하는, 장치. - 제 13 항에 있어서,
상기 장치의 상기 전원 노이즈 제거는 상기 조정된 공급 전압을 발생시키는 수단의 상기 전원 노이즈 제거 특성의 역과 등가인 팩터에 의해 향상되는, 장치. - 제 9 항에 있어서,
상기 조정된 공급 전압은 상기 제 2 스테이지의 입력 트랜지스터의 소스 단자에 커플링되는, 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161502752P | 2011-06-29 | 2011-06-29 | |
| US61/502,752 | 2011-06-29 | ||
| US13/235,285 | 2011-09-16 | ||
| US13/235,285 US8576011B2 (en) | 2011-06-29 | 2011-09-16 | Amplifier with high power supply noise rejection |
| PCT/US2012/045130 WO2013003821A1 (en) | 2011-06-29 | 2012-06-29 | Amplifier with high power supply noise rejection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140040259A true KR20140040259A (ko) | 2014-04-02 |
| KR101625769B1 KR101625769B1 (ko) | 2016-05-30 |
Family
ID=47390038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147002571A KR101625769B1 (ko) | 2011-06-29 | 2012-06-29 | 고 전원 노이즈 제거를 갖는 증폭기 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8576011B2 (ko) |
| EP (1) | EP2727240B1 (ko) |
| JP (1) | JP5859644B2 (ko) |
| KR (1) | KR101625769B1 (ko) |
| CN (1) | CN103597740B (ko) |
| WO (1) | WO2013003821A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10461709B2 (en) | 2016-12-29 | 2019-10-29 | Cirrus Logic, Inc. | Amplifier with auxiliary path for maximizing power supply rejection ratio |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988691A (en) | 1975-04-16 | 1976-10-26 | Kelvin Shih | Power amplifier |
| US5103188A (en) | 1989-08-04 | 1992-04-07 | Gregory Bender | Buffered transconductance amplifier |
| US5477735A (en) | 1993-08-11 | 1995-12-26 | Bently Nevada Corporation | Two-wire constant current powered transducer |
| US6476678B1 (en) | 2000-08-04 | 2002-11-05 | Maxim Integrated Products, Inc. | High performance amplifier circuits using separate power supplies |
| EP1355414A1 (en) | 2002-04-16 | 2003-10-22 | Dialog Semiconductor GmbH | Ripple rejection for amplifier |
| US7193459B1 (en) * | 2004-06-23 | 2007-03-20 | Rf Micro Devices, Inc. | Power amplifier control technique for enhanced efficiency |
| EP2115869B1 (en) * | 2007-01-25 | 2014-02-12 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
| CN101271344B (zh) * | 2008-05-15 | 2010-06-02 | 北京中星微电子有限公司 | 一种高电源噪声抑制的低压差电压调节器 |
| US8279011B2 (en) | 2008-12-17 | 2012-10-02 | Modiotek Co., Ltd. | Amplifier circuit and method of signal amplification |
-
2011
- 2011-09-16 US US13/235,285 patent/US8576011B2/en active Active
-
2012
- 2012-06-29 WO PCT/US2012/045130 patent/WO2013003821A1/en active Application Filing
- 2012-06-29 CN CN201280027510.7A patent/CN103597740B/zh active Active
- 2012-06-29 KR KR1020147002571A patent/KR101625769B1/ko active IP Right Grant
- 2012-06-29 EP EP12735407.4A patent/EP2727240B1/en active Active
- 2012-06-29 JP JP2014519199A patent/JP5859644B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103597740A (zh) | 2014-02-19 |
| US20130002359A1 (en) | 2013-01-03 |
| KR101625769B1 (ko) | 2016-05-30 |
| US8576011B2 (en) | 2013-11-05 |
| JP5859644B2 (ja) | 2016-02-10 |
| CN103597740B (zh) | 2016-10-12 |
| JP2014518494A (ja) | 2014-07-28 |
| WO2013003821A1 (en) | 2013-01-03 |
| EP2727240A1 (en) | 2014-05-07 |
| EP2727240B1 (en) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10175706B2 (en) | Compensated low dropout with high power supply rejection ratio and short circuit protection | |
| EP2245735B1 (en) | System and method of reducing click and pop noise in audio playback devices | |
| US7936220B2 (en) | Techniques for improving amplifier linearity | |
| US8841970B2 (en) | Low GM transconductor | |
| US9785164B2 (en) | Power supply rejection for voltage regulators using a passive feed-forward network | |
| US10281944B2 (en) | High unity gain bandwidth voltage regulation for integrated circuits | |
| JP5415623B2 (ja) | 増幅器バイアス技術 | |
| JP2016501502A (ja) | マルチステージ増幅器 | |
| US8717097B2 (en) | Amplifier with improved noise reduction | |
| Raikos et al. | 0.5‐V bulk‐driven differential amplifier | |
| US9467098B2 (en) | Slew rate control boost circuits and methods | |
| KR101625769B1 (ko) | 고 전원 노이즈 제거를 갖는 증폭기 | |
| US20150054581A1 (en) | Combination nmos/pmos power amplifier | |
| US10158326B2 (en) | Audio amplifier | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| US9160309B2 (en) | Area efficient baseband filter | |
| JP2016532346A (ja) | 多段増幅のための方法及び回路要素 | |
| KR20190092096A (ko) | 저잡음 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0105 | International application |
Patent event date: 20140128 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150630 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160224 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160524 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20160524 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190327 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190327 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200324 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210329 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230327 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240320 Start annual number: 9 End annual number: 9 |