JP5375331B2 - 演算回路および省電力方法 - Google Patents
演算回路および省電力方法 Download PDFInfo
- Publication number
- JP5375331B2 JP5375331B2 JP2009123499A JP2009123499A JP5375331B2 JP 5375331 B2 JP5375331 B2 JP 5375331B2 JP 2009123499 A JP2009123499 A JP 2009123499A JP 2009123499 A JP2009123499 A JP 2009123499A JP 5375331 B2 JP5375331 B2 JP 5375331B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- rearrangement
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
- H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Power Sources (AREA)
Description
まず最初に、図1を用いて、実施例1に係る演算回路の概要を説明する。図1は、実施例1に係る演算回路の概要を説明するための図である。
次に、図2を用いて、図1に示した演算回路10の構成を説明する。図2は、実施例1に係る演算回路10の構成を示すブロック図である。同図に示すように、この演算回路10は、並び替え回路11、2入力加算器12を有し、信号線等を介して並び替え回路11と2入力加算器12とが接続される。以下にこれらの各部の処理を説明する。
次に、図7を用いて、実施例1に係る演算回路10による処理を説明する。図7は、実施例1に係る演算回路10の処理動作を示すフローチャートである。
上述してきたように、演算回路10は、順次入力される信号である入力信号について、直前に入力された信号と現に入力された信号とが変化しないように入力信号を並び替える。そして、演算回路10は、並び替えられた入力信号を順次受け付けて、演算処理を行う。このため、演算回路10は、信号変化率を低くできる結果、回路動作時における消費電力を削減することが可能である。
上記の実施例1〜7の例では、回路動作時における消費電力を削減する対象回路として加算器を適用する場合を説明したが、本実施例はこれに限定されるものではなく、入力信号が変化した場合にのみ電流を流す回路であり、かつ、2つの入力信号が等価で同じ重みを持ったビットの信号を並び替えても結果が変化しない回路であれば適用できる。例えば、加算器の代わりに乗算器を適用しても本実施例は、実現可能である。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
なお、本実施例で説明した省電力方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク(FD)、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
11、21、31 並び替え回路
12 2入力加算器
22 3入力加算器
32 4入力加算器
13 ラッチ
14 観測回路
15 セレクタ
Claims (6)
- 複数の入力経路と、
前記入力経路に一対一に対応する出力経路と、
前記複数の入力経路のそれぞれから入力される入力信号を受信し、いずれかの入力経路からの入力信号と他の入力経路からの入力信号とを入れ替える置換を、演算結果が変化しないように行い、前記置換した入力信号を置換後の入力経路に対応する出力経路から出力することで、各入力経路において、直前に入力された入力信号に対応する出力の値と現在入力された入力信号に対応する出力の値との変化を抑えるように前記入力信号を並び替える並び替え部と、
前記並び替え部によって並び替えられ、各前記経路毎に出力された前記入力信号を順次受け付けて、演算処理を行う演算処理部と、
を備えることを特徴とする演算回路。 - 前記並び替え部は、複数の経路から入力信号が入力される場合に、各経路から入力された信号の値が偏るように、当該入力信号をそれぞれ並び替えることを特徴とする請求項1に記載の演算回路。
- 複数の経路からそれぞれ入力信号が入力される場合に、前記並び替え部によって並び替えられた前記入力信号を各経路から受信し、各経路の入力信号の入力タイミングを揃えて、前記演算処理部に出力することを特徴とする請求項1または2に記載の演算回路。
- 前記入力信号を並び替える方法がそれぞれ異なる複数の並び替え部と、
前記複数の並び替え部に入力される入力信号を観測する観測部と、
前記観測部によって観測された前記入力信号の観測結果に応じて、前記複数の並び替え部から一の並び替え部を選択する選択部と、
をさらに備えることを特徴とする請求項1〜3のいずれか一つに記載の演算回路。 - 前記複数の経路は、第1から第nまでの経路を有し、
前記並び替え部は、各前記経路に入力された第1の信号及び第2の信号を受信し、前記第1の経路側に第1の信号を寄せ、前記第nの経路側に第2の信号を寄せるように、各前記経路における前記入力信号を置換する
ことを特徴とする請求項1〜4のいずれか一つに記載の演算回路。 - 複数の入力経路のそれぞれから入力される入力信号を受信し、いずれかの入力経路からの入力信号と他の入力経路からの入力信号との入れ替えを行う置換を、演算結果が変化しないように行い、前記置換した入力信号を置換後の入力経路に対応する出力経路から出力することで、各入力経路において、直前に入力された入力信号に対応する出力の値と現在入力された入力信号に対応する出力の値との変化を抑えるように前記入力信号を並び替える並び替えステップと、
前記並び替えステップによって並び替えられ、各前記経路毎に出力された前記入力信号を順次受け付けて、演算処理を行う演算処理ステップと、
を含んだことを特徴とする省電力方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009123499A JP5375331B2 (ja) | 2009-05-21 | 2009-05-21 | 演算回路および省電力方法 |
US12/783,085 US20100299382A1 (en) | 2009-05-21 | 2010-05-19 | Arithmetic circuit and power saving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009123499A JP5375331B2 (ja) | 2009-05-21 | 2009-05-21 | 演算回路および省電力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010271946A JP2010271946A (ja) | 2010-12-02 |
JP5375331B2 true JP5375331B2 (ja) | 2013-12-25 |
Family
ID=43125288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009123499A Expired - Fee Related JP5375331B2 (ja) | 2009-05-21 | 2009-05-21 | 演算回路および省電力方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100299382A1 (ja) |
JP (1) | JP5375331B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07146777A (ja) * | 1993-11-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 演算装置 |
JPH08250999A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Corp | 電子回路及びその消費電力低減方法 |
US5880981A (en) * | 1996-08-12 | 1999-03-09 | Hitachi America, Ltd. | Method and apparatus for reducing the power consumption in a programmable digital signal processor |
JP3757520B2 (ja) * | 1997-02-04 | 2006-03-22 | ソニー株式会社 | データ変換回路及びこれを用いた同期式論理回路 |
US5923575A (en) * | 1997-08-15 | 1999-07-13 | Motorola, Inc. | Method for eletronically representing a number, adder circuit and computer system |
JP3640624B2 (ja) * | 2001-06-25 | 2005-04-20 | 三菱電機株式会社 | 情報処理装置、レジスタ |
DE10347077B4 (de) * | 2003-10-10 | 2012-11-29 | Infineon Technologies Ag | Multibit-Bit-Addierer |
JP2006004123A (ja) * | 2004-06-17 | 2006-01-05 | Nec Electronics Corp | 最適化装置、最適化方法及びプログラム |
JP4192171B2 (ja) * | 2005-11-17 | 2008-12-03 | パナソニック株式会社 | メモリアクセス方法及びメモリアクセス装置 |
JP2007221596A (ja) * | 2006-02-17 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 高速フーリエ変換装置、ofdm通信装置、及びofdm通信のサブキャリア割当方法 |
KR101098758B1 (ko) * | 2007-09-20 | 2011-12-26 | 서울대학교산학협력단 | Fp-ra를 구성하는 pe 구조 및 그 fp-ra제어하는 fp-ra 제어 회로 |
-
2009
- 2009-05-21 JP JP2009123499A patent/JP5375331B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-19 US US12/783,085 patent/US20100299382A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2010271946A (ja) | 2010-12-02 |
US20100299382A1 (en) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100592051B1 (ko) | 논리회로와그작성방법 | |
US9360884B2 (en) | Clocking for pipelined routing | |
US8893071B1 (en) | Methods of pipelining a data path in an integrated circuit | |
US20020140460A1 (en) | Semiconductor integrated circuit and method for designing the same | |
US7644296B1 (en) | Programmable logic device integrated circuits with configurable dynamic phase alignment circuitry | |
JP2002083001A (ja) | 論理回路の設計方法及びそれに使用するセルライブラリ | |
US10141936B2 (en) | Pipelined interconnect circuitry with double data rate interconnections | |
US7814452B1 (en) | Function symmetry-based optimization for physical synthesis of programmable integrated circuits | |
JPWO2007040192A1 (ja) | 再構成可能な半導体集積回路及びその処理割り当て方法 | |
US9047431B2 (en) | System and method for using fabric-graph flow to determine resource costs | |
JP5446358B2 (ja) | 半導体集積回路およびそのテスト方法 | |
US10382021B2 (en) | Flexible ripple mode device implementation for programmable logic devices | |
US9355202B2 (en) | Promoting efficient cell usage to boost QoR in automated design | |
JP5375331B2 (ja) | 演算回路および省電力方法 | |
JP5455249B2 (ja) | 多数決回路を使用した半導体集積回路及び多数決方法 | |
US7940082B1 (en) | Circuits and method for bypassing a static configuration in a programmable logic device to implement a dynamic multiplexer | |
JPWO2006054365A1 (ja) | マルチプレクサ回路 | |
US10366001B1 (en) | Partitioning memory blocks for reducing dynamic power consumption | |
JP2008198003A (ja) | アレイ型プロセッサ | |
JP2016122299A (ja) | ステートマシン分割プログラム、情報処理装置およびステートマシン分割方法 | |
JP5937550B2 (ja) | プログラマブル論理回路及びその構成方法 | |
JP2000164723A (ja) | Lsi動作保証設計システム | |
CN109344541B (zh) | 一种根据区域布线拥挤度判定布线方向的方法 | |
Kwon et al. | SCATOMi: Scheduling driven circuit partitioning algorithm for multiple fpgas using time-multiplexed, off-chip, multicasting interconnection architecture | |
JP2010124403A (ja) | 半導体集積回路及びその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |