JP5370674B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP5370674B2
JP5370674B2 JP2009284079A JP2009284079A JP5370674B2 JP 5370674 B2 JP5370674 B2 JP 5370674B2 JP 2009284079 A JP2009284079 A JP 2009284079A JP 2009284079 A JP2009284079 A JP 2009284079A JP 5370674 B2 JP5370674 B2 JP 5370674B2
Authority
JP
Japan
Prior art keywords
terminal electrode
insulating resin
substrate
resin layer
coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009284079A
Other languages
Japanese (ja)
Other versions
JP2011129575A (en
Inventor
圭祐 高杉
敏之 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009284079A priority Critical patent/JP5370674B2/en
Publication of JP2011129575A publication Critical patent/JP2011129575A/en
Application granted granted Critical
Publication of JP5370674B2 publication Critical patent/JP5370674B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component that can prevent a terminal electrode from peeling from a substrate. <P>SOLUTION: This electronic component has a substrate 100, electronic elements formed of laminated structures for wiring layers and insulating resin layers laminated on the substrate 100, and terminal electrodes T formed of laminated structure for the wiring layers M1, M2, and M3 laminated on the substrate 100 where, on a virtual line connecting an upper edge of the terminal electrode T and a lower edge lying in a diagonal direction with respect to the upper edge in a cross-sectional surface where the terminal electrodes T are vertically cut with respect to the substrate surface, the terminal electrodes T are formed so that portions of insulating resin layers I1 and I2 may exist. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、電子部品に関し、特に、小型薄型化に有利な薄膜プロセスにより形成された電子部品に関する。   The present invention relates to an electronic component, and more particularly to an electronic component formed by a thin film process advantageous for downsizing and thinning.

携帯電話や携帯端末等の移動体通信機や無線LAN機器等に用いられる電子部品として、薄膜プロセスを用いた薄膜コンデンサ、ディレクショナル・カプラ(Directional Coupler:方向性結合器、以下単に「カプラ」と称する。)等の薄膜デバイスが用いられている。このような電子部品には、一般に、配線層の多層構造によりコンデンサやカプラ等の構成要素である電子素子が形成されるとともに、端子電極が形成される(特許文献1)。   As electronic parts used in mobile communication devices such as mobile phones and mobile terminals, wireless LAN devices, etc., thin film capacitors using a thin film process, directional couplers (directional couplers, hereinafter simply referred to as “couplers”) Thin film devices are used. In such an electronic component, in general, an electronic element as a component such as a capacitor or a coupler is formed by a multilayer structure of wiring layers, and a terminal electrode is formed (Patent Document 1).

さらに、上記の電子部品は、通常、外部回路が形成された配線基板(プリント配線板等)上に搭載される。その際には、電子部品の端子電極と配線基板の外部回路との間に例えばはんだバンプを介在させた状態で、それらの電子部品と配線基板の間に機械的圧力が印加され、これにより、はんだバンプを介して、端子電極と外部回路とが、電気的に及び機械的に接続又は接合される。   Furthermore, the electronic component is usually mounted on a wiring board (printed wiring board or the like) on which an external circuit is formed. In that case, mechanical pressure is applied between the electronic component and the wiring board, for example, with a solder bump interposed between the terminal electrode of the electronic component and the external circuit of the wiring board, The terminal electrode and the external circuit are electrically and mechanically connected or joined via the solder bump.

特開2007−201157号公報JP 2007-201157 A

しかしながら、上述したような電子部品を配線基板上に搭載する工程においては、端子電極に、電子部品の配線基板面に垂直な方向の力が作用する(印加される)だけではなく、基板面に平行な方向への力も作用する(印加される)傾向にあり、その結果、基板から端子電極が剥離してしまう場合があることが判明した。   However, in the process of mounting the electronic component as described above on the wiring substrate, not only a force in a direction perpendicular to the wiring substrate surface of the electronic component acts on (applies to) the terminal electrode, but also on the substrate surface. It has been found that force in a parallel direction also tends to act (apply), and as a result, the terminal electrode may be peeled off from the substrate.

そこで、本発明はかかる事情に鑑みてなされたものであり、基板からの端子電極の剥離を防止することができる電子部品を提供することを目的とする。   Therefore, the present invention has been made in view of such circumstances, and an object thereof is to provide an electronic component capable of preventing the terminal electrode from being peeled from the substrate.

上記の課題を解決するため、本発明の電子部品は、基板と、基板上に設けられた電子素子と、基板上に形成された絶縁樹脂層と、電子素子に接続されており、且つ、複数の配線層から構成された端子電極とを備え、端子電極は、基板面に対して鉛直に端子電極を切断した断面において、端子電極の上方縁端と、上方縁端と対角方向にある端子電極の下方縁端とを結ぶ仮想線上に、絶縁樹脂層の一部が存在するように設けられている。   In order to solve the above-described problems, an electronic component according to the present invention includes a substrate, an electronic element provided on the substrate, an insulating resin layer formed on the substrate, connected to the electronic element, and a plurality of electronic components. A terminal electrode composed of a wiring layer of the terminal, the terminal electrode being in a cross section obtained by cutting the terminal electrode perpendicularly to the substrate surface, and a terminal diagonal to the upper edge and the upper edge of the terminal electrode A part of the insulating resin layer is provided on a virtual line connecting the lower edge of the electrode.

上記構成によれば、基板面に対して鉛直に端子電極を切断した断面における、端子電極の上方縁端と上方縁端と対角方向にある下方縁端とを結ぶ仮想線上において、絶縁樹脂層の一部を存在させることにより、外部から端子電極に力が印加された場合においても、仮想線上に存在する絶縁樹脂層により力が吸収ないし分散され、基板と端子電極との界面にかかる力が抑制されることから、基板からの端子電極の剥がれが抑制される。   According to the above configuration, the insulating resin layer on the virtual line connecting the upper edge of the terminal electrode, the upper edge, and the lower edge in the diagonal direction in the cross section obtained by cutting the terminal electrode perpendicular to the substrate surface Even if a force is applied to the terminal electrode from the outside, the force is absorbed or dispersed by the insulating resin layer existing on the virtual line, and the force applied to the interface between the substrate and the terminal electrode is reduced. Since it is suppressed, peeling of the terminal electrode from the substrate is suppressed.

このような端子電極に内在する絶縁樹脂層を形成するためには、仮想線上に存在する絶縁樹脂層の一部は、該絶縁樹脂層の稜線(基板面に対して鉛直に絶縁樹脂層を切断した断面における側(壁)面)が凹状に裾広がり(稜線(側壁面)が直線状に、単にある傾斜角を有して配線層上に到達しているのではなく、その絶縁樹脂層において配線層上に接合される裾の部分が、直線状の傾斜面から裾を引くように外側に向かって凹状に拡延されている)となるように、端子電極を構成する少なくとも1つの配線層上に延在していることが好ましい。これにより、仮想線上に絶縁樹脂層の一部を存在させつつ、その量を抑制することができる。この結果、端子電極の低抵抗化を維持しつつ、剥離のし難い端子電極を形成できる。   In order to form an insulating resin layer inherent in such a terminal electrode, a part of the insulating resin layer existing on the imaginary line is cut by a ridge line of the insulating resin layer (cut the insulating resin layer perpendicular to the substrate surface). The side (wall surface) in the cross section is concavely flared (the ridge line (side wall surface) is straight, has a certain angle of inclination, and does not reach the wiring layer, but in its insulating resin layer. On at least one wiring layer constituting the terminal electrode so that the hem portion joined on the wiring layer is concavely extended outward so as to draw the skirt from the linear inclined surface) It is preferable that it extends. Thereby, the amount can be suppressed while a part of the insulating resin layer is present on the virtual line. As a result, it is possible to form a terminal electrode that is difficult to peel off while maintaining a low resistance of the terminal electrode.

本発明によれば、基板面に対して鉛直に端子電極を切断した断面において、端子電極の上方縁端と、上方縁端と対角方向にある端子電極の下方縁端とを結ぶ仮想線上に、絶縁樹脂層の一部が存在することにより、外部から端子電極に力が印加された場合においても、仮想線上に存在する絶縁樹脂層により力を吸収ないし分散することができ、基板と端子電極との界面にかかる力を抑制することができる。これにより、基板からの端子電極の剥がれを抑制することができる。   According to the present invention, in a cross section obtained by cutting the terminal electrode perpendicularly to the substrate surface, on the imaginary line connecting the upper edge of the terminal electrode and the lower edge of the terminal electrode in the diagonal direction with the upper edge. The presence of a part of the insulating resin layer allows the insulating resin layer existing on the imaginary line to absorb or disperse the force even when a force is applied to the terminal electrode from the outside. The force applied to the interface can be suppressed. Thereby, peeling of the terminal electrode from a board | substrate can be suppressed.

本発明の電子部品の実施形態の1つであるカプラの構成を示す等価回路図である。1 is an equivalent circuit diagram showing a configuration of a coupler which is one embodiment of an electronic component of the present invention. カプラの配線構造を概略的に示す垂直断面図である。It is a vertical sectional view schematically showing a wiring structure of a coupler. 端子電極の配置を説明するためのカプラの平面図である。It is a top view of the coupler for demonstrating arrangement | positioning of a terminal electrode. 実施例1Aのカプラ1Aの端子電極の拡大断面図である。It is an expanded sectional view of a terminal electrode of coupler 1A of Example 1A. 比較例10におけるカプラ10の端子電極の拡大断面図である。12 is an enlarged cross-sectional view of a terminal electrode of a coupler 10 in Comparative Example 10. FIG. 実施例1Bにおけるカプラ1Bの端子電極の拡大断面図である。It is an expanded sectional view of the terminal electrode of coupler 1B in Example 1B. 実施例1Cにおけるカプラ1Cの端子電極の拡大断面図である。It is an expanded sectional view of the terminal electrode of coupler 1C in Example 1C. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component. 電子部品の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of an electronic component.

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右などの位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, positional relationships such as up, down, left and right are based on the positional relationships shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Furthermore, the present invention can be variously modified without departing from the gist thereof.

図1は、本発明の電子部品の実施形態の1つであるカプラの構成を示す等価回路図である。カプラ1は、第1線路L1と、第1線路L1と電磁気的に結合する第2線路L2とを備えている。第1線路L1と第2線路L2との間の電磁気的な結合として、磁気結合Mと、容量結合C1,C2を図1に図解している。   FIG. 1 is an equivalent circuit diagram showing a configuration of a coupler which is one embodiment of an electronic component of the present invention. The coupler 1 includes a first line L1 and a second line L2 that is electromagnetically coupled to the first line L1. As an electromagnetic coupling between the first line L1 and the second line L2, a magnetic coupling M and capacitive couplings C1 and C2 are illustrated in FIG.

このカプラ1においては、第1線路L1の一端が入力端子電極T11に接続され、第1線路L1の他端が出力端子電極T12に接続されている。また、第2線路L2の一端がカップリング端子電極T21に接続され、第2線路L2の他端がアイソレーション端子電極T22に接続されている。アイソレーション端子電極T22は、抵抗Rを介して接地電位Gに固定される。   In the coupler 1, one end of the first line L1 is connected to the input terminal electrode T11, and the other end of the first line L1 is connected to the output terminal electrode T12. One end of the second line L2 is connected to the coupling terminal electrode T21, and the other end of the second line L2 is connected to the isolation terminal electrode T22. The isolation terminal electrode T22 is fixed to the ground potential G via the resistor R.

上述した線路L1〜L2の長さは、カプラ1の仕様に応じて異なり、例えば、対象となる伝送信号の1/4波長(λ/4)共振器回路となるよう設定することができる。また、線路L1〜L2の形状は、上述した電磁的な結合が形成されれば、任意の形状とすることができ、例えば、渦巻状(コイル状)、蛇行状、直線状、曲線状等の形態が挙げられる。   The lengths of the lines L1 and L2 described above vary depending on the specifications of the coupler 1, and can be set to be, for example, a 1/4 wavelength (λ / 4) resonator circuit of a transmission signal to be processed. Further, the shape of the lines L1 and L2 can be any shape as long as the above-described electromagnetic coupling is formed. For example, the shapes of the spiral shape (coil shape), meandering shape, linear shape, curved shape, etc. A form is mentioned.

以下に、同図を参照してカプラ1の基本的な動作について説明する。信号は、入力端子電極T11に入力され、出力端子電極T12から出力される。入力端子電極T11に信号が入力されると、第1線路L1には主電流IMが流れる。主電流IMが第1線路L1に流れると、磁気結合Mに基づく誘導電流ILが第2線路L2において一方向に向かって流れるとともに、容量結合C1,C2に基づく変位電流ICが第2線路L2において両側に向かって流れる。第2線路L2を最終的に流れる電流は、磁気結合Mに基づく誘導電流ILと、容量結合C1,C2に基づく変位電流ICの和となり、その結果、磁気結合による誘導電流の方向と一致した方向性をもつ電流がカップリング端子電極T21に向かって流れることとなる。このように信号がカプラの入力端子電極T11に入力され出力端子電極T12から出力されると、当該信号の一部(電力に換算して1/100程度)に相当する信号がカップリング端子電極T21から出力される。   The basic operation of the coupler 1 will be described below with reference to FIG. The signal is input to the input terminal electrode T11 and output from the output terminal electrode T12. When a signal is input to the input terminal electrode T11, the main current IM flows through the first line L1. When the main current IM flows through the first line L1, the induced current IL based on the magnetic coupling M flows in one direction in the second line L2, and the displacement current IC based on the capacitive couplings C1 and C2 flows in the second line L2. It flows toward both sides. The current finally flowing through the second line L2 is the sum of the induced current IL based on the magnetic coupling M and the displacement current IC based on the capacitive couplings C1 and C2, and as a result, coincides with the direction of the induced current due to magnetic coupling. Current flows toward the coupling terminal electrode T21. Thus, when a signal is input to the input terminal electrode T11 of the coupler and output from the output terminal electrode T12, a signal corresponding to a part of the signal (about 1/100 in terms of electric power) is coupled to the coupling terminal electrode T21. Is output from.

上記のカプラ1は、例えばパワーアンプ(PA)の出力モニタ用に使用される。この場合、カプラ1の入力端子電極T11がパワーアンプの出力端子電極に接続され、カプラ1のカップリング端子電極T21がAGC検波回路を介してパワーアンプの入力端子電極に接続される。これにより、パワーアンプから出力された信号がカプラ1の入力端子電極T11に入力されると、この信号の一部に相当する信号がカプラ1のカップリング端子電極T21から出力され、AGC検波回路を通じてパワーアンプにフィードバック信号が入力される。この結果、パワーアンプの出力利得が一定に維持、制御される。   The coupler 1 is used, for example, for output monitoring of a power amplifier (PA). In this case, the input terminal electrode T11 of the coupler 1 is connected to the output terminal electrode of the power amplifier, and the coupling terminal electrode T21 of the coupler 1 is connected to the input terminal electrode of the power amplifier via the AGC detection circuit. As a result, when the signal output from the power amplifier is input to the input terminal electrode T11 of the coupler 1, a signal corresponding to a part of this signal is output from the coupling terminal electrode T21 of the coupler 1 and passes through the AGC detection circuit. A feedback signal is input to the power amplifier. As a result, the output gain of the power amplifier is maintained and controlled constant.

次に、本発明の電子部品の実施形態の1つであるカプラの配線構造について説明する。図2は、カプラ1(電子素子)の配線構造を概略的に示す垂直断面図である。図2に示すように、例えばアルミナ等からなる絶縁性の基板100上に、例えば窒化シリコン膜からなる絶縁層101を介して配線層M1が形成されている。配線層M1により、例えばカプラの第1線路L1が形成される。配線層M1上には、絶縁樹脂層I1を介して配線層M2が形成されている。配線層M2により、例えばカプラの第2線路L2が形成される。配線層M2上には、絶縁樹脂層I2を介して配線層M3が形成されており、配線層M3上には絶縁樹脂層I3が形成されている。配線層M2により、例えば引き出し配線(接続配線)が形成される。絶縁樹脂層I1,I2の一部には、ビアが形成されており、配線層M1,M2,M3間の必要な接続が確保されている。カプラの周縁部において、配線層M1,M2,M3の積層体により端子電極T11,T12,T21,T22が形成される。なお、特に端子電極の機能を区別する必要がない場合には、端子電極T11,T12,T21,T22をまとめて単に端子電極Tと称する。絶縁樹脂層I3は、端子電極Tを露出するように形成されている。端子電極Tの表面には、めっき膜102が形成されている。   Next, a wiring structure of a coupler which is one embodiment of the electronic component of the present invention will be described. FIG. 2 is a vertical sectional view schematically showing the wiring structure of the coupler 1 (electronic element). As shown in FIG. 2, a wiring layer M1 is formed on an insulating substrate 100 made of alumina or the like via an insulating layer 101 made of a silicon nitride film, for example. For example, a first line L1 of a coupler is formed by the wiring layer M1. On the wiring layer M1, a wiring layer M2 is formed via an insulating resin layer I1. For example, a second line L2 of a coupler is formed by the wiring layer M2. A wiring layer M3 is formed on the wiring layer M2 via an insulating resin layer I2, and an insulating resin layer I3 is formed on the wiring layer M3. For example, a lead-out wiring (connection wiring) is formed by the wiring layer M2. Vias are formed in a part of the insulating resin layers I1 and I2, and necessary connections between the wiring layers M1, M2 and M3 are ensured. Terminal electrodes T11, T12, T21, and T22 are formed by a laminate of wiring layers M1, M2, and M3 at the periphery of the coupler. Note that the terminal electrodes T11, T12, T21, and T22 are collectively referred to simply as the terminal electrode T when it is not necessary to distinguish the functions of the terminal electrodes. The insulating resin layer I3 is formed so as to expose the terminal electrode T. On the surface of the terminal electrode T, a plating film 102 is formed.

絶縁樹脂層I1,I2及び絶縁樹脂層I3として、例えば、ポリイミド、エポキシ樹脂等の有機系絶縁体を使用できる。また、配線層M1,M2,M3として、例えば、Cu,Ag,Pd,Ag−Pd,Ni,Au等を使用できる。配線層M1〜M3は、例えばスパッタリング法、蒸着法、印刷法,フォトリソグラフィ法等の方法により形成される。めっき膜102としては、例えば、Ni-P/Pd/Auめっきが用いられる。このように、カプラ1は、基板100上に形成された薄膜多層構造から構成されている。   As the insulating resin layers I1 and I2 and the insulating resin layer I3, for example, organic insulators such as polyimide and epoxy resin can be used. For example, Cu, Ag, Pd, Ag-Pd, Ni, Au, etc. can be used as the wiring layers M1, M2, M3. The wiring layers M1 to M3 are formed by a method such as sputtering, vapor deposition, printing, or photolithography. As the plating film 102, for example, Ni—P / Pd / Au plating is used. Thus, the coupler 1 is composed of a thin film multilayer structure formed on the substrate 100.

次に、端子電極の配置について詳細に説明する。図3は、端子電極の配置を示すカプラの平面図である。図3に示すように、カプラのチップの4隅に4つの端子電極T11,T12,T21,T22が形成されている。   Next, the arrangement of terminal electrodes will be described in detail. FIG. 3 is a plan view of the coupler showing the arrangement of the terminal electrodes. As shown in FIG. 3, four terminal electrodes T11, T12, T21, and T22 are formed at the four corners of the coupler chip.

(実施例1A)
図4は、本発明の実施例1Aのカプラ1Aの端子電極Tの構造の詳細を説明するための断面図である。図4は、図3のA−A線における断面図に相当する。図4に示すように、端子電極Tの部位において、配線層M1の一部が形成されている。配線層M1上には絶縁樹脂層I1が形成されており、絶縁樹脂層I1には端子電極の部位における配線層M1を露出させるスルーホールTH1が形成されている。スルーホールTH1の内側壁は、テーパー形状となっている。また、端子電極Tの部位において、スルーホールTH1の内部を埋めるように絶縁樹脂層I1上に配線層M2が形成されている。配線層M2上には絶縁樹脂層I2が形成されており、絶縁樹脂層I2には端子電極Tの部位における配線層M2を露出させるスルーホールTH2が形成されている。スルーホールTH2の内側壁は、テーパー形状となっている。さらに、端子電極Tの部位において、スルーホールTH2の内部を埋めるように絶縁樹脂層I2上に配線層M3が形成されている。以上のように、端子電極Tは、チップ周囲に形成された配線層M1,M2,M3の積層構造により形成され、絶縁樹脂層I1、I2上に引き出されている。
Example 1A
FIG. 4 is a cross-sectional view for explaining details of the structure of the terminal electrode T of the coupler 1A of the embodiment 1A of the present invention. FIG. 4 corresponds to a cross-sectional view taken along line AA in FIG. As shown in FIG. 4, a part of the wiring layer M <b> 1 is formed in the portion of the terminal electrode T. An insulating resin layer I1 is formed on the wiring layer M1, and a through hole TH1 that exposes the wiring layer M1 at the terminal electrode portion is formed in the insulating resin layer I1. The inner wall of the through hole TH1 has a tapered shape. Further, a wiring layer M2 is formed on the insulating resin layer I1 so as to fill the inside of the through hole TH1 at the portion of the terminal electrode T. An insulating resin layer I2 is formed on the wiring layer M2, and a through hole TH2 that exposes the wiring layer M2 at the terminal electrode T is formed in the insulating resin layer I2. The inner wall of the through hole TH2 has a tapered shape. Further, a wiring layer M3 is formed on the insulating resin layer I2 so as to fill the inside of the through hole TH2 at the portion of the terminal electrode T. As described above, the terminal electrode T is formed by the laminated structure of the wiring layers M1, M2, and M3 formed around the chip, and is drawn out on the insulating resin layers I1 and I2.

実施例1Aの構成によれば、基板面に対して鉛直に端子電極を切断した断面(図4)における、端子電極Tの上方縁端E1と当該上方縁端E1と対角方向にある下方縁端E2とを結ぶ仮想線DL上において、絶縁樹脂層I1,I2の一部が存在するように、端子電極Tのエリア内に絶縁樹脂層I1,I2の一部が基板面上の端子電極Tの側端部から内部に侵入している(図中、領域G1,G2参照)。実施例1Aでは、端子電極Tを構成する配線層M1,M2,M3の積層構造に絶縁樹脂層I1,I2の一部を内在させることにより、外部から端子電極Tに力が印加された場合においても、端子電極Tに内在する絶縁樹脂層により力が吸収ないし分散され、基板100と端子Tとの界面にかかる力が抑制されることから、基板100からの端子電極Tの剥がれが抑制される。   According to the configuration of Example 1A, the upper edge E1 of the terminal electrode T and the lower edge in a diagonal direction with respect to the upper edge E1 in a cross section (FIG. 4) in which the terminal electrode is cut perpendicular to the substrate surface. A part of the insulating resin layers I1 and I2 is located on the substrate surface in the area of the terminal electrode T so that a part of the insulating resin layers I1 and I2 exists on the virtual line DL connecting the end E2. (See regions G1 and G2 in the figure). In Example 1A, in the case where a force is applied to the terminal electrode T from the outside by including a part of the insulating resin layers I1, I2 in the laminated structure of the wiring layers M1, M2, M3 constituting the terminal electrode T. In addition, since the force is absorbed or dispersed by the insulating resin layer present in the terminal electrode T and the force applied to the interface between the substrate 100 and the terminal T is suppressed, peeling of the terminal electrode T from the substrate 100 is suppressed. .

本実施例における効果について、比較例を参照して異なる観点から説明する。図5は、比較例のカプラ10の端子電極Tの構造を示す断面図である。図5は、図3のA−A線における断面図に相当する。比較例では、基板面に対して鉛直に端子電極を切断した断面(図5)における、端子電極Tの上方縁端E1と当該上方縁端E1と対角方向にある下方縁端E2とを結ぶ仮想線DL上において、絶縁樹脂層I1,I2の一部が存在していない。   The effects of the present embodiment will be described from different viewpoints with reference to comparative examples. FIG. 5 is a cross-sectional view showing the structure of the terminal electrode T of the coupler 10 of the comparative example. FIG. 5 corresponds to a cross-sectional view taken along line AA in FIG. In the comparative example, the upper edge E1 of the terminal electrode T and the lower edge E2 diagonally connected to the upper edge E1 in the cross section (FIG. 5) obtained by cutting the terminal electrode perpendicular to the substrate surface are connected. On the virtual line DL, some of the insulating resin layers I1 and I2 do not exist.

図5に示す比較例では、端子電極Tの上方縁端E1に外部から力Fが加わると、下方縁端E2を始点として上方縁端E1−下方縁端E2間の距離に比例した回転モーメントが発生する。この回転モーメントは、基板100上に形成された端子電極Tの高さが高い程大きくなり、この結果、基板100からの端子電極Tの剥がれが生じるものと推測される。   In the comparative example shown in FIG. 5, when a force F is applied to the upper edge E1 of the terminal electrode T from the outside, a rotational moment proportional to the distance between the upper edge E1 and the lower edge E2 starts from the lower edge E2. Occur. This rotational moment increases as the height of the terminal electrode T formed on the substrate 100 increases, and as a result, it is estimated that the terminal electrode T peels off from the substrate 100.

これに対して、図4に示す実施例1Aでは、端子電極Tの上方縁端E1と下方縁端E2とを結ぶ対角線DL上に、端子電極Tとは異なる脆弱な絶縁樹脂層I1,I2が形成されている。このため、上方縁端E1に外部から力Fが加わると、端子電極Tに発生する回転モーメントの始点となるべき部位が増えるものと推測される。図4に示す例では、端子電極Tの下方縁端E2に加えて、領域G1における配線層M3の部位E3と、領域G2における配線層M2の部位E4が、力Fに起因した回転モーメントの始点になるものと推測される。部位E3は対角線DLと配線層M3との交点であり、部位E4は対角線DLと配線層M2との交点である。このように、回転モーメントの始点となる部分が複数になることから、1つの始点である端子電極T3の下方縁端E2を始点とする回転モーメントは減少するものと推測される。従って、基板100からの端子電極Tの剥離が防止されるものと推測される。ただし、作用はこれに限定されない。   On the other hand, in Example 1A shown in FIG. 4, fragile insulating resin layers I1 and I2 different from the terminal electrode T are provided on the diagonal line DL connecting the upper edge E1 and the lower edge E2 of the terminal electrode T. Is formed. For this reason, when the force F is applied to the upper edge E1 from the outside, it is estimated that the part which should become the starting point of the rotational moment which generate | occur | produces in the terminal electrode T increases. In the example shown in FIG. 4, in addition to the lower edge E2 of the terminal electrode T, the part E3 of the wiring layer M3 in the region G1 and the part E4 of the wiring layer M2 in the region G2 are the starting points of the rotational moment caused by the force F. It is estimated that The part E3 is an intersection of the diagonal line DL and the wiring layer M3, and the part E4 is an intersection of the diagonal line DL and the wiring layer M2. Thus, since there are a plurality of portions serving as starting points of the rotational moment, it is presumed that the rotational moment starting from the lower edge E2 of the terminal electrode T3, which is one starting point, decreases. Therefore, it is presumed that the terminal electrode T is prevented from peeling from the substrate 100. However, the action is not limited to this.

図4に示す実施例1Aでは、カプラの短手方向に沿った断面において、端子電極Tの上方縁端E1と下方縁端E2とを結ぶ対角線DL上に、絶縁樹脂層I1,I2の一部を存在させている。これにより、カプラの短手方向からの力Fに起因した剥離が抑制されるものと推測される。ただし、カプラの長手方向からの力Fに起因した剥離の防止を目的とする場合には、カプラの長手方向に沿った断面において、端子電極Tの上方縁端と下方縁端とを結ぶ対角線上に、絶縁樹脂層I1,I2の一部を存在させればよい。対象となる力Fの方向に応じて断面において、上述した仮想線上において絶縁樹脂層の一部を存在させることにより、基板100からの端子電極Tの剥離が効果的に抑制される。   In Example 1A shown in FIG. 4, a part of the insulating resin layers I1 and I2 is on the diagonal line DL connecting the upper edge E1 and the lower edge E2 of the terminal electrode T in the cross section along the short direction of the coupler. Exist. Thereby, it is estimated that peeling due to the force F from the short direction of the coupler is suppressed. However, for the purpose of preventing peeling due to the force F from the longitudinal direction of the coupler, on the diagonal line connecting the upper edge and the lower edge of the terminal electrode T in the cross section along the longitudinal direction of the coupler. In addition, a part of the insulating resin layers I1 and I2 may be present. By causing a part of the insulating resin layer to exist on the imaginary line in the cross section according to the direction of the target force F, peeling of the terminal electrode T from the substrate 100 is effectively suppressed.

(実施例1B)
図6は、本発明の実施例1Bのカプラ1Bの端子電極Tの構造の詳細を説明するための断面図である。図6は、図3のA−A線における断面図に相当する。実施例1Bにおいても、基板面に対して鉛直に端子電極を切断した断面(図6)における、端子電極Tの上方縁端E1と当該上方縁端E1と対角方向にある下方縁端E2とを結ぶ仮想線DL上において、絶縁樹脂層I1,I2の一部が存在するように、端子電極Tのエリア内に絶縁樹脂層I1,I2の一部が端子電極Tの内部に侵入している。実施例1では、スルーホールTH1,TH2の内壁がテーパー形状であったのに対して、実施例1BではスルーホールTH1,TH2の内壁がなだらかな曲面形状となっている。換言すれば、仮想線DL上に存在する絶縁樹脂層I1,I2の一部は、該絶縁樹脂層I1,I2の稜線(基板面に対して鉛直に絶縁樹脂層を切断した断面における側(壁)面)が凹状に裾広がりとなるように、端子電極Tを構成する少なくとも配線層M1上に延在している。すなわち、実施例1Aのように稜線(側壁面)が直線状に、単にある傾斜角を有して配線層上に到達しているのではなく、その絶縁樹脂層において配線層上に接合される裾の部分が、直線状の傾斜面から裾を引くように外側に向かって凹状に拡延されている。
(Example 1B)
FIG. 6 is a cross-sectional view for explaining details of the structure of the terminal electrode T of the coupler 1B of the embodiment 1B of the present invention. 6 corresponds to a cross-sectional view taken along line AA in FIG. Also in Example 1B, the upper edge E1 of the terminal electrode T and the lower edge E2 diagonal to the upper edge E1 in the cross section (FIG. 6) obtained by cutting the terminal electrode perpendicular to the substrate surface. A part of the insulating resin layers I1 and I2 penetrates into the terminal electrode T in the area of the terminal electrode T so that a part of the insulating resin layers I1 and I2 exists on the virtual line DL connecting . In the first embodiment, the inner walls of the through holes TH1 and TH2 are tapered, whereas in the first embodiment, the inner walls of the through holes TH1 and TH2 are gently curved. In other words, a part of the insulating resin layers I1 and I2 existing on the virtual line DL is a ridgeline of the insulating resin layers I1 and I2 (wall (wall) in a cross section obtained by cutting the insulating resin layer perpendicular to the substrate surface. ) Surface) extends at least on the wiring layer M1 constituting the terminal electrode T so that the bottom surface is concavely widened. That is, the ridgeline (side wall surface) does not reach the wiring layer in a straight line having a certain inclination angle as in Example 1A, but is joined to the wiring layer in the insulating resin layer. The hem portion is extended in a concave shape toward the outside so as to draw the skirt from the linear inclined surface.

実施例1Bにおいても、実施例1Aと同様の効果を奏することができる。さらに、実施例1Bでは、端子電極T上の絶縁樹脂層I1,I2の量を抑制しつつ、仮想線上に絶縁樹脂層I1,I2の一部を存在させることができる。この結果、端子電極Tの低抵抗化を維持しつつ、基板100からの端子電極Tの剥離を抑制することができる。   Also in Example 1B, the same effect as Example 1A can be produced. Furthermore, in Example 1B, a part of the insulating resin layers I1 and I2 can be present on the virtual line while suppressing the amount of the insulating resin layers I1 and I2 on the terminal electrode T. As a result, it is possible to suppress peeling of the terminal electrode T from the substrate 100 while maintaining a low resistance of the terminal electrode T.

(実施例1C)
図7は、本発明の実施例1Cのカプラ1Cの端子電極Tの構造の詳細を説明するための断面図である。図7は、図3のA−A線における断面図に相当する。実施例1Cにおいても、基板面に対して鉛直に端子電極を切断した断面(図7)における、端子電極Tの上方縁端E1と当該上方縁端E1と対角方向にある下方縁端E2とを結ぶ仮想線DL上において、絶縁樹脂層I1,I2の一部が存在するように、端子電極Tのエリア内に絶縁樹脂層I1,I2の一部が端子電極Tの内部に侵入している。実施例1Aでは、スルーホールTH1,TH2の内壁がテーパー形状であったのに対して、実施例1Cでは、スルーホールTH1,TH2の内壁が鉛直方向(基板100面に対して垂直方向)に沿っている。実施例1Cにおいても、実施例1Aと同様の効果を奏することができる。
(Example 1C)
FIG. 7 is a cross-sectional view for explaining details of the structure of the terminal electrode T of the coupler 1C according to the embodiment 1C of the present invention. FIG. 7 corresponds to a cross-sectional view taken along line AA in FIG. Also in Example 1C, the upper edge E1 of the terminal electrode T and the lower edge E2 diagonal to the upper edge E1 in the cross section (FIG. 7) obtained by cutting the terminal electrode perpendicular to the substrate surface. A part of the insulating resin layers I1 and I2 penetrates into the terminal electrode T in the area of the terminal electrode T so that a part of the insulating resin layers I1 and I2 exists on the virtual line DL connecting . In Example 1A, the inner walls of the through holes TH1 and TH2 are tapered, whereas in Example 1C, the inner walls of the through holes TH1 and TH2 are along the vertical direction (perpendicular to the surface of the substrate 100). ing. Also in Example 1C, the same effect as Example 1A can be produced.

(製造方法)
次に、上記のカプラの製造方法の一例について、図8〜図15を参照して説明する。まず、図8に示すように、酸化アルミニウム等からなる絶縁性の基板100上に、例えば、CVD(Chemical Vapor Deposition)法により窒化シリコン膜からなる絶縁層101を形成する。
(Production method)
Next, an example of a method for manufacturing the above coupler will be described with reference to FIGS. First, as shown in FIG. 8, an insulating layer 101 made of a silicon nitride film is formed on an insulating substrate 100 made of aluminum oxide or the like by, for example, a CVD (Chemical Vapor Deposition) method.

次に、図9に示すように、絶縁層100上に配線層M1のパターンを形成する。例えば、絶縁層101の全面にスパッタリング法により薄い銅膜を形成した後、配線層M1のパターンを形成すべき領域に開口をもつレジストパターンを銅膜上に形成する。レジストパターンは、レジストの塗布、露光、現像により形成される。そして、電気めっきにより、レジストパターンの開口において露出した薄い銅膜上に銅膜を成長させて、所定の厚さをもつ銅膜を形成する。そして、レジストパターンを除去した後に、最初にスパッタリング法により形成した薄い銅膜をイオンミリング法により除去する。以上により、絶縁層101上に銅膜からなる配線層M1のパターンが形成される。   Next, as shown in FIG. 9, a pattern of the wiring layer M <b> 1 is formed on the insulating layer 100. For example, after a thin copper film is formed on the entire surface of the insulating layer 101 by a sputtering method, a resist pattern having an opening in a region where the pattern of the wiring layer M1 is to be formed is formed on the copper film. The resist pattern is formed by resist application, exposure, and development. Then, a copper film having a predetermined thickness is formed by growing a copper film on the thin copper film exposed in the opening of the resist pattern by electroplating. Then, after removing the resist pattern, the thin copper film formed first by the sputtering method is removed by the ion milling method. Thus, a pattern of the wiring layer M1 made of a copper film is formed on the insulating layer 101.

次に、図10に示すように、絶縁層101及び配線層M1上に、所定の箇所に配線層M1を露出させるスルーホールTH1をもつ絶縁樹脂層I1を形成する。例えば、絶縁層101及び配線層M1上に、感光剤を含むポリイミド等からなる感光性樹脂を塗布し、当該感光性樹脂を露光、現像、キュアすることにより、スルーホールTH1をもつ絶縁樹脂層I1が形成される。なお、感光性をもたない絶縁樹脂層を形成した後に、絶縁樹脂層上にレジストパターンを形成し、絶縁樹脂層をエッチングすることにより、スルーホールを形成してもよい。   Next, as shown in FIG. 10, an insulating resin layer I1 having a through hole TH1 exposing the wiring layer M1 at a predetermined location is formed on the insulating layer 101 and the wiring layer M1. For example, a photosensitive resin made of polyimide or the like containing a photosensitive agent is applied on the insulating layer 101 and the wiring layer M1, and the photosensitive resin is exposed, developed, and cured, whereby the insulating resin layer I1 having the through hole TH1. Is formed. In addition, after forming the insulating resin layer which does not have photosensitivity, a through-hole may be formed by forming a resist pattern on the insulating resin layer and etching the insulating resin layer.

次に、図11に示すように、絶縁樹脂層I1上に配線層M2のパターンを形成する。配線層M2のパターンの形成方法については、配線層M1と同様である。すなわち、絶縁樹脂層I1の全面にスパッタリング法により薄い銅膜を形成した後、配線層M2のパターンを形成すべき領域に開口をもつレジストパターンを銅膜上に形成する。レジストパターンは、レジストの塗布、露光、現像により形成される。そして、電気めっきにより、レジストパターンの開口において露出した薄い銅膜上に銅膜を成長させて、所定の厚さをもつ銅膜を形成する。そして、レジストパターンを除去した後に、最初にスパッタリング法により形成した薄い銅膜をウエットエッチング法により除去する。以上により、絶縁樹脂層I1上に銅膜からなる配線層M2のパターンが形成される。   Next, as shown in FIG. 11, a pattern of the wiring layer M2 is formed on the insulating resin layer I1. The method for forming the pattern of the wiring layer M2 is the same as that of the wiring layer M1. That is, after forming a thin copper film on the entire surface of the insulating resin layer I1 by a sputtering method, a resist pattern having an opening in a region where the pattern of the wiring layer M2 is to be formed is formed on the copper film. The resist pattern is formed by resist application, exposure, and development. Then, a copper film having a predetermined thickness is formed by growing a copper film on the thin copper film exposed in the opening of the resist pattern by electroplating. Then, after removing the resist pattern, the thin copper film formed first by the sputtering method is removed by the wet etching method. As a result, the pattern of the wiring layer M2 made of the copper film is formed on the insulating resin layer I1.

次に、図12に示すように、絶縁樹脂層I1及び配線層M2上に、所定の箇所に配線層M2を露出させるスルーホールTH2をもつ絶縁樹脂層I2を形成する。例えば、絶縁樹脂層I1及び配線層M2上に、感光剤を含むポリイミド等からなる感光性樹脂を塗布し、当該感光性樹脂を露光、現像、キュアすることにより、スルーホールTH2をもつ絶縁樹脂層I2が形成される。なお、感光性をもたない絶縁樹脂層を形成した後に、絶縁樹脂層上にレジストパターンを形成し、絶縁樹脂層をエッチングすることにより、スルーホールを形成してもよい。   Next, as shown in FIG. 12, an insulating resin layer I2 having a through hole TH2 that exposes the wiring layer M2 at a predetermined position is formed on the insulating resin layer I1 and the wiring layer M2. For example, an insulating resin layer having a through hole TH2 is obtained by applying a photosensitive resin made of polyimide or the like containing a photosensitive agent on the insulating resin layer I1 and the wiring layer M2, and exposing, developing, and curing the photosensitive resin. I2 is formed. In addition, after forming the insulating resin layer which does not have photosensitivity, a through-hole may be formed by forming a resist pattern on the insulating resin layer and etching the insulating resin layer.

次に、図13に示すように、絶縁樹脂層I2上に配線層M3のパターンを形成する。配線層M3のパターンの形成方法については、配線層M1と同様である。すなわち、絶縁樹脂層I2の全面にスパッタリング法により薄い銅膜を形成した後、配線層M3のパターンを形成すべき領域に開口をもつレジストパターンを銅膜上に形成する。レジストパターンは、レジストの塗布、露光、現像により形成される。そして、電気めっきにより、レジストパターンの開口において露出した薄い銅膜上に銅膜を成長させて、所定の厚さをもつ銅膜を形成する。そして、レジストパターンを除去した後に、最初にスパッタリング法により形成した薄い銅膜をウエットエッチング法により除去する。以上により、絶縁樹脂層I2上に銅膜からなる配線層M3のパターンが形成される。   Next, as shown in FIG. 13, the pattern of the wiring layer M3 is formed on the insulating resin layer I2. The method for forming the pattern of the wiring layer M3 is the same as that of the wiring layer M1. That is, after forming a thin copper film on the entire surface of the insulating resin layer I2 by sputtering, a resist pattern having an opening in a region where the pattern of the wiring layer M3 is to be formed is formed on the copper film. The resist pattern is formed by resist application, exposure, and development. Then, a copper film having a predetermined thickness is formed by growing a copper film on the thin copper film exposed in the opening of the resist pattern by electroplating. Then, after removing the resist pattern, the thin copper film formed first by the sputtering method is removed by the wet etching method. As a result, the pattern of the wiring layer M3 made of the copper film is formed on the insulating resin layer I2.

次に、図14に示すように、絶縁樹脂層I2及び配線層M3上において、端子電極Tを除く部位に絶縁樹脂層I3を形成する。例えば、絶縁樹脂層I2及び配線層M3上に、感光剤を含むポリイミド等からなる感光性樹脂を塗布し、当該感光性樹脂を露光、現像、キュアすることにより、所望のパターンの絶縁樹脂層I3が形成される。なお、感光性をもたない絶縁樹脂層を形成した後に、絶縁樹脂層上にレジストパターンを形成し、絶縁樹脂層をエッチングすることにより、絶縁樹脂層のパターンを形成してもよい。   Next, as shown in FIG. 14, the insulating resin layer I3 is formed on the insulating resin layer I2 and the wiring layer M3 except for the terminal electrode T. For example, a photosensitive resin made of polyimide or the like containing a photosensitive agent is applied on the insulating resin layer I2 and the wiring layer M3, and the photosensitive resin is exposed, developed, and cured, so that the insulating resin layer I3 having a desired pattern is obtained. Is formed. In addition, after forming the insulating resin layer which does not have photosensitivity, a resist pattern may be formed on an insulating resin layer, and the pattern of an insulating resin layer may be formed by etching an insulating resin layer.

最後に、図15に示すように、端子電極Tの表面に、Ni-P膜と、Pd膜と、Au膜を順次めっきすることにより、めっき膜102を形成する。なお、Pd膜は省略してよい。Ni-P膜は、はんだを構成する元素が端子電極T中に拡散することを防止するために設けられる。はんだを構成する元素が端子電極T中に拡散してしまうと、端子電極Tが基板100から剥離しやすくなるためである。   Finally, as shown in FIG. 15, a plated film 102 is formed on the surface of the terminal electrode T by sequentially plating a Ni—P film, a Pd film, and an Au film. Note that the Pd film may be omitted. The Ni—P film is provided to prevent the elements constituting the solder from diffusing into the terminal electrode T. This is because if the element constituting the solder diffuses into the terminal electrode T, the terminal electrode T is easily peeled from the substrate 100.

本実施例のカプラ1は、上述した工程のうち、図10及び図12に示す絶縁樹脂層I1,I2の形成工程を調整することにより、作製することができる。具体的には、仮想線DL上において絶縁樹脂層I1,I2の一部を存在させるためには、端子電極Tの部位におけるスルーホールTH1,TH2の径を調整(小さくする)すればよい。そして、感光性樹脂のキュア工程の温度、時間を調整することにより、実施例1A,1Cに示すように、スルーホールの側壁の形状を垂直にしたり、テーパー状にすることができる。   The coupler 1 of the present embodiment can be manufactured by adjusting the forming steps of the insulating resin layers I1 and I2 shown in FIGS. 10 and 12 among the steps described above. Specifically, in order to make part of the insulating resin layers I1 and I2 exist on the virtual line DL, the diameters of the through holes TH1 and TH2 at the terminal electrode T may be adjusted (reduced). Then, by adjusting the temperature and time of the curing process of the photosensitive resin, as shown in Examples 1A and 1C, the shape of the side wall of the through hole can be made vertical or tapered.

実施例1Bに示す構造は、例えば以下のようにして製造される。1つの手法は、アニール工程を用いることである。上述したように、絶縁樹脂層I1,I2の形成工程において、感光性樹脂の塗布、露光、現像、キュアが行なわれる。キュア工程は、現像後の感光性樹脂の乾燥及び硬化を目的とするものであり、例えば、170℃〜280℃の温度で1時間〜3時間かけて行なわれる。ここで、現像後、キュア工程の前に、例えば硬化させない程度の温度でアニール(例えば130℃の温度で3分間)することにより、感光性樹脂が流動して、図6に示す裾広がりの形状が得られる。   The structure shown in Example 1B is manufactured as follows, for example. One approach is to use an annealing process. As described above, in the step of forming the insulating resin layers I1 and I2, photosensitive resin is applied, exposed, developed, and cured. The curing step is intended to dry and cure the photosensitive resin after development, and is performed at a temperature of 170 ° C. to 280 ° C. for 1 hour to 3 hours, for example. Here, after the development and before the curing step, for example, annealing is performed at a temperature that does not allow curing (for example, at a temperature of 130 ° C. for 3 minutes), whereby the photosensitive resin flows, and the shape of the skirt spread shown in FIG. Is obtained.

あるいは、感光性樹脂に添加剤を導入する手法もある。感光性樹脂に配線層材料と樹脂の密着性を増加させる添加剤を導入することにより、現像時に配線層表層に樹脂を裾引くように残すことができる。このような添加剤として、例えば、シランカップリング剤、ポリマーカップリング剤(ポリカルボン酸)、重合性カップリング剤(トリアジンチオール系)、自己組織系膜(アルキルチオール系)、ポリカルボン酸系カップリング剤、チオール系カップリング剤、ジフェニルスルホン酸又はその誘導体が挙げられる。   Alternatively, there is a method of introducing an additive into the photosensitive resin. By introducing an additive that increases the adhesion between the wiring layer material and the resin into the photosensitive resin, the resin can be left behind on the surface of the wiring layer during development. Examples of such additives include silane coupling agents, polymer coupling agents (polycarboxylic acids), polymerizable coupling agents (triazine thiol-based), self-assembled films (alkyl thiol-based), and polycarboxylic acid-based cups. Examples thereof include a ring agent, a thiol coupling agent, diphenylsulfonic acid or a derivative thereof.

以上のようにして、本発明の電子部品の一実施例であるカプラが製造される。外部回路が形成された配線基板上に上記のカプラが搭載される際には、カプラの端子電極Tと配線基板の外部回路との間にはんだバンプを介在させた状態で機械的圧力がカプラと配線基板の間に印加される。これにより、はんだバンプを介して端子電極と外部回路との電気的接続及び機械的接合が図られる。本実施例では、配線基板へのカプラの搭載工程において、端子電極Tに対して基板100面に平行な方向への力が加わった場合であっても、基板1100からの端子電極Tの剥離を防止することができる。   As described above, a coupler which is an embodiment of the electronic component of the present invention is manufactured. When the above coupler is mounted on a wiring board on which an external circuit is formed, mechanical pressure is applied to the coupler with a solder bump interposed between the terminal electrode T of the coupler and the external circuit of the wiring board. Applied between the wiring boards. Thereby, electrical connection and mechanical joining of the terminal electrode and the external circuit are achieved via the solder bump. In the present embodiment, even when a force in a direction parallel to the surface of the substrate 100 is applied to the terminal electrode T in the step of mounting the coupler on the wiring substrate, the terminal electrode T is peeled off from the substrate 1100. Can be prevented.

なお、上述したとおり、本発明は、上記の各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、本発明の電子部品は、カプラ以外の薄膜コンデンサ、フィルタ等の薄膜デバイスに適用可能である。また、配線層や絶縁樹脂層の材料に限定はない。さらに、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。   In addition, as above-mentioned, this invention is not limited to said each embodiment, A various deformation | transformation is possible in the limit which does not change the summary. For example, the electronic component of the present invention is applicable to thin film devices other than couplers, such as thin film capacitors and filters. Moreover, there is no limitation in the material of a wiring layer or an insulating resin layer. Furthermore, various modifications can be made without departing from the scope of the present invention.

本発明の電子部品は、特に、小型薄型化が要求される無線通信機器、装置、モジュール、及びシステム、並びにそれらを備える設備に広く適用することが可能である。   The electronic component of the present invention can be widely applied particularly to wireless communication devices, apparatuses, modules, and systems that are required to be reduced in size and thickness, and equipment including them.

1…カプラ、M1,M2,M3…配線層、I1,I2,I3…絶縁樹脂層、IM…主電流、IL…誘導電流、IC…変位電流、C1,C2…容量結合、M…磁気結合、R…抵抗、G…接地電位、L1…第1線路、L2…第2線路、T…端子電極、T11…入力端子電極、T12…出力端子電極、T21…カップリング端子電極、T22…アイソレーション端子電極、TH1,TH2…スルーホール、DL…仮想線、E1…上方縁端、E2…下方縁端、E3,E4…部位、100…基板、101…絶縁層。   DESCRIPTION OF SYMBOLS 1 ... Coupler, M1, M2, M3 ... Wiring layer, I1, I2, I3 ... Insulating resin layer, IM ... Main current, IL ... Inductive current, IC ... Displacement current, C1, C2 ... Capacitive coupling, M ... Magnetic coupling, R ... resistance, G ... ground potential, L1 ... first line, L2 ... second line, T ... terminal electrode, T11 ... input terminal electrode, T12 ... output terminal electrode, T21 ... coupling terminal electrode, T22 ... isolation terminal Electrode, TH1, TH2 ... through hole, DL ... virtual line, E1 ... upper edge, E2 ... lower edge, E3, E4 ... site, 100 ... substrate, 101 ... insulating layer.

Claims (2)

電子部品であって、
基板と、
基板上に設けられた電子素子と、
前記基板上に形成された絶縁樹脂層と、
前記電子素子に接続されており、且つ、複数の配線層から構成されており、当該電子部品の部品面から突出し且つ平面視において前記絶縁樹脂層の周縁で画定される領域内にのみ設けられた端子電極と、
を備え、
前記端子電極は、前記基板面に対して鉛直に前記端子電極を切断した断面において、前記端子電極の上方縁端と、前記上方縁端と対角方向にある前記端子電極の下方縁端とを結ぶ仮想線上に、前記絶縁樹脂層の一部が存在するように設けられている、
電子部品。
Electronic components,
A substrate,
An electronic device provided on a substrate;
An insulating resin layer formed on the substrate;
It is connected to the electronic element and is composed of a plurality of wiring layers , and is provided only in a region protruding from the component surface of the electronic component and defined by the periphery of the insulating resin layer in plan view . A terminal electrode;
With
The terminal electrode includes an upper edge of the terminal electrode and a lower edge of the terminal electrode that is diagonal to the upper edge in a cross-section obtained by cutting the terminal electrode perpendicular to the substrate surface. Provided so that a part of the insulating resin layer exists on the connecting virtual line,
Electronic components.
仮想線上に存在する前記絶縁樹脂層の一部は、該絶縁樹脂層の稜線が凹状に裾広がりとなるように、前記端子電極を構成する少なくとも1つの前記配線層上に延在している、
請求項1記載の電子部品。
A part of the insulating resin layer present on the imaginary line extends on at least one of the wiring layers constituting the terminal electrode such that the ridge line of the insulating resin layer extends in a concave shape.
The electronic component according to claim 1.
JP2009284079A 2009-12-15 2009-12-15 Electronic components Active JP5370674B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009284079A JP5370674B2 (en) 2009-12-15 2009-12-15 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284079A JP5370674B2 (en) 2009-12-15 2009-12-15 Electronic components

Publications (2)

Publication Number Publication Date
JP2011129575A JP2011129575A (en) 2011-06-30
JP5370674B2 true JP5370674B2 (en) 2013-12-18

Family

ID=44291886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009284079A Active JP5370674B2 (en) 2009-12-15 2009-12-15 Electronic components

Country Status (1)

Country Link
JP (1) JP5370674B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6101465B2 (en) * 2012-09-27 2017-03-22 ローム株式会社 Chip parts
JP2014072241A (en) * 2012-09-27 2014-04-21 Rohm Co Ltd Chip component
JP2014072239A (en) * 2012-09-27 2014-04-21 Rohm Co Ltd Chip component
JP6020645B2 (en) * 2015-04-22 2016-11-02 Tdk株式会社 Electronic components
JP6484194B2 (en) * 2016-03-18 2019-03-13 太陽誘電株式会社 Electronic component and manufacturing method thereof
JP2017130671A (en) * 2017-02-27 2017-07-27 ローム株式会社 Chip component

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719973B2 (en) * 1990-10-31 1995-03-06 日本電気株式会社 Multilayer wiring board
JP3245219B2 (en) * 1992-06-08 2002-01-07 ティーディーケイ株式会社 High frequency multilayer thin film electronic components
JP2002270449A (en) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd Method for producing inductor component
JP2002270451A (en) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd Method for producing inductor component
JP2002270429A (en) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd Inductor component
JP2006324491A (en) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd Chip coil and manufacturing method thereof
JP2008004585A (en) * 2006-06-20 2008-01-10 Hitachi Metals Ltd Electrode terminal
JP4450071B2 (en) * 2007-12-28 2010-04-14 Tdk株式会社 Electronic components

Also Published As

Publication number Publication date
JP2011129575A (en) 2011-06-30

Similar Documents

Publication Publication Date Title
TWI295089B (en) Wiring substrate and the manufacturing method of the same
US9941054B2 (en) Integration of embedded thin film capacitors in package substrates
JP5370674B2 (en) Electronic components
JP6311200B2 (en) Printed wiring board, electronic component, and printed wiring board manufacturing method
JP2014082493A (en) Hybrid lamination substrate, manufacturing method thereof and package substrate
JP2018504776A (en) High speed interconnects for printed circuit boards
US9899235B2 (en) Fabrication method of packaging substrate
JP6614246B2 (en) Capacitor built-in multilayer wiring board and manufacturing method thereof
JP4317107B2 (en) Electronic device having organic material insulating layer and method for manufacturing the same
US20150359096A1 (en) Package structure and method of manufacturing the same
US20130162382A1 (en) Chip inductor and method for manufacturing the same
JP2010157690A (en) Board for mounting electronic component thereon, and method of manufacturing the same
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2008171965A (en) Microminiature power converter
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
CN103702519A (en) Method of manufacturing rigid flexible printed circuit board
JP2018078133A (en) Built-in coil glass substrate and build-up substrate
US9082723B2 (en) Semiconductor package and fabrication method thereof
US20110132651A1 (en) Circuit board and method of manufacturing the same
KR101223400B1 (en) Side plating method of substrate outskirts
JP2004146419A (en) Composite multilayer substrate and module using the same
TWI608769B (en) Flexible print circuit board and method for manufacturing same
TW201230276A (en) Package substrate and fabrication method thereof
Bock et al. Heterointegration technologies for high frequency modules based on film substrates.
CN210042406U (en) Embedded substrate and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R150 Certificate of patent or registration of utility model

Ref document number: 5370674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150