JP5359538B2 - 復号装置、復号方法およびプログラム - Google Patents
復号装置、復号方法およびプログラム Download PDFInfo
- Publication number
- JP5359538B2 JP5359538B2 JP2009113881A JP2009113881A JP5359538B2 JP 5359538 B2 JP5359538 B2 JP 5359538B2 JP 2009113881 A JP2009113881 A JP 2009113881A JP 2009113881 A JP2009113881 A JP 2009113881A JP 5359538 B2 JP5359538 B2 JP 5359538B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- state
- decoding
- metric
- path metric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
本発明の第1の実施の形態に係る復号装置1の構成について図1を参照して説明する。図1は、復号装置1のブロック構成図である。復号装置1は、誤り訂正符号の一種であるTail-biting畳み込み符号を復号する装置である。復号装置1は、入力データ記憶部10、ブランチ相関部11、生き残りパス選択部12、パスメトリック記憶部13、Tail-biting候補選択部14および復号結果出力部15から構成されている。なお、請求項でいう第1の生き残りパス選択手段および第2の生き残りパス選択手段は、生き残りパス選択部12が双方を兼ねている。また、請求項でいう最尤パス選択手段は、Tail-biting候補選択部14である。
次に、復号装置1の動作について図2〜図4を参照して説明する。図2、図3は、復号装置1の制御部16の処理手順を示すフローチャートである。図4は、図3のフローチャートにおけるステップS12〜S14の処理手順を説明するためのトレリス線図である。
以上説明したように、復号装置1の各初期状態におけるパスメトリックを全て等しい重みにより初期化して第1のパスメトリックを与え、データ20に基づいて初期状態から最終状態に至るまでの各状態遷移においてパスメトリックがより大きくなるパスを生き残りパスとして選択し、最終状態における第2のパスメトリックを得て、第2のパスメトリックを復号装置1の各初期状態におけるパスメトリックとして与え、再び同じデータ20に基づいて初期状態から最終状態のN前まで生き残りパスを選択し、最終状態のN前の状態における第3のパスメトリックを得て、最終状態のN前の状態から最終状態までの各遷移に対応するブランチのメトリックと第3のパスメトリックとの合計値が最大となるパスを、最終状態と初期状態とが一致するという条件の下で選択する。
本発明の第2の実施の形態に係る復号装置1Aについて図5、図6を参照して説明する。復号装置1Aは、復号装置1と一部が異なる。よって、復号装置1と共通する部材については同一または同一系の符号を用い、その説明を省略または簡略化し、復号装置1とは異なる部材について主に説明する。復号装置1Aのブランチ相関部11Aは、復号装置1のブランチ相関部11が出力する最終状態のブランチのメトリック26を出力していない。
また、復号装置1、1Aの各部は、所定のプログラムにより動作する汎用の情報処理装置(CPU(Central Processing Unit)、DSP(Digital Signal Processor)、マイクロプロセッサ(マイクロコンピュータ)など)によって構成されてもよい。例えば、汎用の情報処理装置は、メモリ、CPU、入出力ポートなどを有する。汎用の情報処理装置のCPUは、メモリなどから所定のプログラムとして制御プログラムを読み込んで実行する。これにより、汎用の情報処理装置には、復号装置1、1Aの各部の機能が実現される。また、その他の機能についてもソフトウェアにより実現可能な機能については汎用の情報処理装置とプログラムとによって実現することができる。
上述した実施の形態は、その要旨を逸脱しない限り、様々に変更が可能である。たとえば、図1において入力データ記憶部10を設ける代わりに入力データを必要回数分繰り返してブランチ相関部11に入力するようにしてもよい。
Claims (7)
- 初期状態と最終状態とが一致するという条件を満たして畳み込み符号化されたデータをビタビ復号する復号装置において、
上記復号装置の各初期状態におけるパスメトリックを全て等しい重みにより初期化して第1のパスメトリックを与え、復号装置入力データに基づいて初期状態から最終状態に至るまでの各状態遷移においてパスメトリックがより大きくなるパスを生き残りパスとして選択し、最終状態における第2のパスメトリックを得る第1段階の生き残りパス選択手段と、
上記第2のパスメトリックを上記復号装置の各初期状態におけるパスメトリックとして与え、再び同じ上記復号装置入力データに基づいて初期状態から最終状態のN(Nは自然数)前まで生き残りパスを選択し、最終状態のN前の状態における第3のパスメトリックを得る第2段階の生き残りパス選択手段と、
最終状態のN前の状態から最終状態までの各遷移に対応するブランチのメトリックと第3のパスメトリックとの合計値が最大となるパスを、最終状態と初期状態とが一致するという条件の下で選択する最尤パス選択手段と、
を備え、
上記Nは、符号長より小さい整数である、
ことを特徴とする復号装置。 - 請求項1記載の復号装置において、
前記Nは、“1”である、
ことを特徴とする復号装置。 - 請求項1または2記載の復号装置において、
前記第1段階の生き残りパス選択手段は、前記第2のパスメトリックを前記第1のパスメトリックに置き換えて再度処理を実行する処理を複数M(Mは自然数)回繰り返した結果を前記第2のパスメトリックとする、
ことを特徴とする復号装置。 - 初期状態と最終状態とが一致するという条件を満たして畳み込み符号化されたデータをビタビ復号する復号装置が行う復号方法において、
上記復号装置が、
復号装置の各初期状態におけるパスメトリックを全て等しい重みにより初期化して第1のパスメトリックを与え、復号装置入力データに基づいて初期状態から最終状態に至るまでの各状態遷移においてパスメトリックがより大きくなるパスを生き残りパスとして選択し、最終状態における第2のパスメトリックを得る第1段階の生き残りパス選択ステップの処理と、
上記第2のパスメトリックを初期状態におけるパスメトリックとして再び同じ復号装置入力データに基づいて初期状態から最終状態のN(Nは自然数)前まで生き残りパスを選択し、最終状態のN前の状態における第3のパスメトリックを得る第2段階の生き残りパス選択ステップの処理と、
最終状態のN前の状態から最終状態までの各遷移に対応するブランチのメトリックと上記第3のパスメトリックとの合計値が最大となるパスを、最終状態と初期状態とが一致するという条件の下で選択する最尤パス選択ステップの処理と、
を実行し、
上記Nは、符号長より小さい整数である、
ことを特徴とする復号方法。 - 請求項4記載の復号方法において、
上記Nは“1”である、
ことを特徴とする復号方法。 - 請求項4または5記載の復号方法において、
前記第1段階のパスメトリック算出ステップの処理として、前記第2のパスメトリックを前記第1のパスメトリックに置き換えることにより同じ処理をM(Mは自然数)回繰り返し、得られた結果を前記第2のパスメトリックとして前記第2段階の生き残りパス選択ステップの処理に与える、
ことを特徴とする復号方法。 - 情報処理装置にインストールすることにより、その情報処理装置に、
請求項1から3のいずれか1項記載の復号装置における、第1および第2の生き残りパス選択手段、最尤パス選択手段、の機能を実現する、
ことを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113881A JP5359538B2 (ja) | 2009-05-08 | 2009-05-08 | 復号装置、復号方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113881A JP5359538B2 (ja) | 2009-05-08 | 2009-05-08 | 復号装置、復号方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010263494A JP2010263494A (ja) | 2010-11-18 |
JP5359538B2 true JP5359538B2 (ja) | 2013-12-04 |
Family
ID=43361199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009113881A Expired - Fee Related JP5359538B2 (ja) | 2009-05-08 | 2009-05-08 | 復号装置、復号方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359538B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920597A (en) * | 1996-09-16 | 1999-07-06 | Ericsson Inc. | Decoding technique for tail biting codes |
JP5169771B2 (ja) * | 2008-11-27 | 2013-03-27 | 富士通株式会社 | 復号器および復号方法 |
CN102282771B (zh) * | 2008-12-02 | 2014-10-08 | 日本电气株式会社 | 解码方法 |
-
2009
- 2009-05-08 JP JP2009113881A patent/JP5359538B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010263494A (ja) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
EP1841116A3 (en) | Decoding method for tail-biting convolutional codes using a search-depth Viterbi algorithm | |
JP2009535939A (ja) | ビタビ復号装置および技術 | |
JP2007164923A (ja) | 復号器および符号器 | |
US7237180B1 (en) | Symbol-level soft output Viterbi algorithm (SOVA) and a simplification on SOVA | |
EP2339757A1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
US8301990B2 (en) | Programmable compute unit with internal register and bit FIFO for executing Viterbi code | |
JP2008118327A (ja) | ビタビ復号方法 | |
JP2006254225A (ja) | 可変長符号の復号装置及び復号方法 | |
CN114448562A (zh) | 维特比解码器中的并行回溯 | |
JP5359538B2 (ja) | 復号装置、復号方法およびプログラム | |
US8644432B2 (en) | Viterbi decoder for decoding convolutionally encoded data stream | |
JP4520861B2 (ja) | ターボ復号器及びターボ復号方法 | |
JP6552765B2 (ja) | 復号装置 | |
JP3753822B2 (ja) | ビタビ復号方法および装置 | |
JP5370487B2 (ja) | 復号方法および復号装置 | |
JP2002198827A (ja) | 最尤復号方法及び最尤復号器 | |
US20070168845A1 (en) | Viterbi decoder | |
JP4729938B2 (ja) | ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末 | |
KR100564757B1 (ko) | 저전력 비터비 복호기 및 역추적 방법 | |
JP2001331381A (ja) | メモリ装置及びメモリ管理方法 | |
KR100686170B1 (ko) | 디코딩 장치 및 이를 이용한 디코딩 방법 | |
JP5177028B2 (ja) | 復号化装置 | |
JP5196567B2 (ja) | 演算装置、復号化装置およびメモリ制御方法ならびにプログラム | |
JP5177882B2 (ja) | 復号化装置および復号化方法ならびにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |