JP5356635B2 - 非侵入式アプリケーション・コード・プロファイリングの方法および装置 - Google Patents
非侵入式アプリケーション・コード・プロファイリングの方法および装置 Download PDFInfo
- Publication number
- JP5356635B2 JP5356635B2 JP2001577148A JP2001577148A JP5356635B2 JP 5356635 B2 JP5356635 B2 JP 5356635B2 JP 2001577148 A JP2001577148 A JP 2001577148A JP 2001577148 A JP2001577148 A JP 2001577148A JP 5356635 B2 JP5356635 B2 JP 5356635B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- clock
- processor
- latch
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3612—Software analysis for verifying properties of programs by runtime analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3447—Performance evaluation by modeling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明は、プロセッサ上で実行されるコンピュータ・プログラム・コードの分析の分野に関する。詳細には、本発明は、プログラムの、詳細には、アプリケーション・プログラムの様々な命令および部分を実行するプロセッサによって占有される時間の非侵入式の監視およびプロファイリングに関する。
今日、プロセッサ、詳細には、マイクロプロセッサが、多種多様な用途において情報処理アプリケーションを行うのに使用されている。特に、今日、プロセッサが普及して中心的機能を果たしている1つの分野が、デジタル信号プロセッサ(DSP)システムの分野である。そのようなシステムでは、音声信号またはビデオ信号、または医療遠隔測定入力または計測入力などの物理信号を表すデータがデジタル化され、様々なアルゴリズムにかけられて情報が抽出され、あるいは新しい情報または新しい信号が生成され、あるいは情報が伝送される。そのようなDSPベースのシステムの動作を改良し、システムをより高速でより安価にすること等の市場圧力が常に存在する。より高い速度を達することにより、ハードウェアの改良に焦点が当てられることになるだけでなく、プロセッサ・ハードウェアのより効率的な利用を達することも焦点が当てられることになる。したがって、デジタル信号プロセッサ上で、または、実際、一般にプロセッサ上で実行されるアプリケーション・ソフトウェア(コンピュータ・プログラム)を開発するプロセスにおける1つのステップは、システムがソフトウェアによって動作させられる効率を評価して、プログラムのどの部分が最も多くの処理時間を消費し、したがって、その部分の改良がシステムのパフォーマンスを相当に向上させる可能性が最も高いかを判定しようと試みることである。
以上の必要性に対して、ランダム式にプロセッサのプログラム・カウンタを非侵入式にサンプリングする統計的プロファイリング方法の使用によって対応がなされ、利点が得られる。収集されたデータにより、システム開発者は、プロセッサ時間の各ルーチンの利用を分析(さらには視覚化)を行うことができ、したがって、開発者は、どのルーチンがプロセッサのパフォーマンスの大部分を消費しているかを特定し、それらのルーチンを最適化することができる。ランダム・サンプリングは、JTAGポートとして知られる業界標準のポートを有する、プロセッサ上に、詳細には、DSP上に一般に備えられているシフト・レジスタを利用して得られる。JTAGポートは、従来、いわゆる境界スキャニング動作で使用するために提供される。
前述したとおり、プログラミングされたプロセッサの動作を監視し分析して、目標プログラム・コードの中に設定または実装される様々なルーチンおよびプロセスを実行する際にプロセッサによって占有される時間の統計プロファイルを作成することにより、コード最適化を可能にすることができる。この統計プロファイルを作成する1つのやり方は、プロセッサをランダムにサンプリングして、サンプリング時間にプロセッサがどの命令を実行しているかを判定することである。次に、その命令をプログラム・コードの中のその命令の場所に関連付け、タイミング・プロファイルを作成することができる。好都合なことに、ほとんどのプロセッサには、プログラム・カウンタ(PC)が含まれる。プログラム・カウンタは、実行中の命令のアドレス(メモリ内の)を含むレジスタである。このレジスタの内容は、プログラムの各命令がメモリから取り出される直前に自動的に増分されて、記憶された命令の逐次の実行を可能にする。プログラム制御下で、PCの内容をポインタ・レジスタの内容で変更または交換して、サブルーチン呼出しおよびプログラム分岐を行うことも可能である。他の目的で一般に使用される機構を適合させて、相当なオーバーヘッドを生じさせることなく、プログラム・カウンタの統計サンプリングを可能にすることができる。この機構は、プロセッサ・チップに通常、組み込まれるいわゆるJTAGレジスタである。JTAGは、ボードレベル試験のある問題に対する解決策を業界標準として確立し、普及させるために1985年に会合を開いたエレクトロニクス業界および半導体業界における200を超える会員の団体であるJoint Test Action Groupの略語である。1990年の解決策は、IEEE Std.1149〜1990、IEEE Standard Test Access Port And Boundary−Scan Architectureになった。すべてのJTAG(すなわち、IEEE Std.1149.1)対応の装置は、試験命令および試験データを装置に逐次にロードすることができるようにし、その後の試験結果を装置から逐次に読み取ることができるようにするレジスタを含む。標準に適合するのに、構成要素は、ある基本的試験機能を有していなければならないが、標準により、設計者は、自身の独自の要件を満たす試験機能を追加できるようになる。
Claims (15)
- プロセッサがコンピュータ・プログラムに関するソフトウェア・コードを実行する際、前記プロセッサを監視するためのシステムであって、
前記プロセッサに動作可能に接続されて第1のクロックによってクロックされ、前記プロセッサによって実行された命令に関する情報を前記プロセッサのプログラム・カウンタから収集するレジスタと、
前記レジスタに動作可能に接続されて前記第1のクロックに対して非同期の第2のクロックによってクロックされ、前記プログラム・カウンタの内容が変化する時に対してランダムな時に前記レジスタの内容をサンプリングするサンプラであって、前記レジスタに動作可能に接続されて前記第1のクロックとは独立の前記第2のクロックに応答して前記レジスタの内容をサンプリングするラッチを含む、サンプラと、
前記第1のクロックおよび前記第2のクロックとは独立の第3のクロックによってクロックされるホスト・コンピュータと、
前記ホスト・コンピュータと前記ラッチとの間に結合されるインターフェース・ユニットであって、前記第2のクロックと同期して前記ホスト・コンピュータからのサンプリング・コマンドを前記ラッチに通信して、前記ラッチによるサンプリングを開始し、それによって、前記インターフェース・ユニットによる前記サンプリング・コマンドの受信と前記ラッチへの前記サンプリング・コマンドの送信との間に本来的でランダムな遅延を挿入するように構成される、インターフェース・ユニットと
を含むことを特徴とするシステム。
- 前記ホスト・コンピュータは、前記サンプルを受け取り、前記プロセッサによって実行された前記命令の統計レコードを提供する請求項1に記載のシステム。
- 前記レジスタが前記ラッチによってサンプリングされている間、前記レジスタを不能にするように適合された論理をさらに含む請求項1に記載のシステム。
- 前記ラッチの前記内容を受け取り、前記内容をユーザ装置に通信するように動作可能に接続されたシフト・レジスタをさらに含む請求項1または請求項3に記載のシステム。
- 前記ラッチが、時々、前記プログラム・カウンタからの一続きのプロセッサ命令内容を前記レジスタからシーケンスで受け取るように制御される請求項4に記載のシステム。
- 前記シフト・レジスタが、JTAGポートにある請求項4に記載のシステム。
- プログラム・カウンタ内の命令を実行するための条件が満たされていないとき、前記レジスタを不能にする論理をさらに含む請求項1に記載のシステム。
- プロセッサがコンピュータ・プログラムに関するソフトウェア・コードを実行する際、前記プロセッサを監視するための方法であって、
前記プロセッサに動作可能に接続されて第1のクロックによってクロックされるレジスタにおいて、前記プロセッサによって実行された命令に関する情報を前記プロセッサのプログラム・カウンタから収集することと、
前記プロセッサの前記第1のクロックの動作と非同期に、第2のクロックを使用して、前記プログラム・カウンタの内容が変化する時に対してランダムな時に、前記レジスタの内容をサンプリングすることであって、前記レジスタに動作可能に接続されたラッチによって前記第1のクロックとは独立の前記第2のクロックに応答して前記レジスタの内容をサンプリングすることを含む、サンプリングすることと、
前記第1のクロックおよび前記第2のクロックとは独立の第3のクロックによってホスト・コンピュータをクロックすることと、
前記ホスト・コンピュータと前記ラッチの間で結合されたインターフェース・ユニットを使用し、前記第2のクロックと同期して前記ホスト・コンピュータから前記ラッチにサンプリング・コマンドを通信して、前記ラッチによるサンプリングを開始し、それによって、前記インターフェース・ユニットによる前記サンプリング・コマンドの受信と前記ラッチへの前記サンプリング・コマンドの送信との間に本来的でランダムな遅延を挿入することと
を含むことを特徴とする方法。
- 前記サンプルを受け取り、前記プロセッサによって実行された前記命令の統計レコードを提供するように前記ホスト・コンピュータを動作させることをさらに含む請求項8に記載の方法。
- 実行されない命令に関して前記レジスタがサンプリングされている間、前記レジスタを不能にすることをさらに含む請求項8に記載の方法。
- サンプリングすることが、前記ラッチの前記内容を受け取り、前記内容をユーザ装置に通信するように動作可能に接続されたシフト・レジスタに前記プログラム・カウンタ内容を渡すことを含む請求項10に記載の方法。
- 前記シフト・レジスタが、JTAGポートにある請求項11に記載の方法。
- 前記ユーザ装置が、ホスト・コンピュータであり、前記ホスト・コンピュータが、捕捉されたプログラム・カウンタ命令内容の統計分析を生成するように動作させられる請求項11に記載の方法。
- 前記ラッチを、少なくとも時々、前記プログラム・カウンタからの一続きのプロセッサ命令内容を前記レジスタからシーケンスで受け取るように制御することをさらに含む請求項10に記載の方法。
- プログラム・カウンタ内の命令を実行するための条件が満たされていないとき、前記レジスタを不能にすることをさらに含む請求項10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19619200P | 2000-04-11 | 2000-04-11 | |
US60/196,192 | 2000-04-11 | ||
PCT/US2001/011881 WO2001080012A2 (en) | 2000-04-11 | 2001-04-11 | Non-intrusive application code profiling method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003531436A JP2003531436A (ja) | 2003-10-21 |
JP5356635B2 true JP5356635B2 (ja) | 2013-12-04 |
Family
ID=22724399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001577148A Expired - Lifetime JP5356635B2 (ja) | 2000-04-11 | 2001-04-11 | 非侵入式アプリケーション・コード・プロファイリングの方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6718286B2 (ja) |
EP (1) | EP1272934B1 (ja) |
JP (1) | JP5356635B2 (ja) |
DE (1) | DE60100901T2 (ja) |
WO (1) | WO2001080012A2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030083849A1 (en) * | 2001-10-31 | 2003-05-01 | Cabot Mason B. | Statistical sampling process |
US7394877B2 (en) * | 2001-12-20 | 2008-07-01 | Texas Instruments Incorporated | Low-power packet detection using decimated correlation |
DE10234469A1 (de) * | 2002-07-29 | 2004-02-12 | Siemens Ag | Verfahren zur Erfassung von Programmlaufzeiten in einem Datenverarbeitungsgerät |
WO2004046930A1 (fr) * | 2002-11-15 | 2004-06-03 | Stmicroelectronics S.A. | Dispositif a liaison serie de surveillance d'un microprocesseur |
FI5706U1 (fi) * | 2002-11-21 | 2003-02-26 | Patria New Technologies Oy | JTAG-testilaitteisto ja -testausjärjestelmä |
US7185215B2 (en) | 2003-02-24 | 2007-02-27 | International Business Machines Corporation | Machine code builder derived power consumption reduction |
US7610348B2 (en) | 2003-05-07 | 2009-10-27 | International Business Machines | Distributed file serving architecture system with metadata storage virtualization and data access at the data server connection speed |
US6965978B2 (en) * | 2003-05-15 | 2005-11-15 | Microsoft Corporation | Memory tracking tool |
US7318226B2 (en) * | 2003-10-16 | 2008-01-08 | International Business Machines Corporation | Distributed autonomic solutions repository |
US7506241B2 (en) * | 2003-10-16 | 2009-03-17 | International Business Machines Corporation | Method and apparatus for a self healing agent |
US7404160B2 (en) * | 2005-02-18 | 2008-07-22 | Quickturn Design Systems Inc. | Method and system for hardware based reporting of assertion information for emulation and hardware acceleration |
US20080127102A1 (en) * | 2006-09-14 | 2008-05-29 | Glen J Anderson | Technique to visually present memory location and usage during code execution |
US7870438B2 (en) * | 2008-02-15 | 2011-01-11 | International Business Machines Corporation | Method, system and computer program product for sampling computer system performance data |
US7881906B2 (en) * | 2008-02-15 | 2011-02-01 | International Business Machines Corporation | Method, system and computer program product for event-based sampling to monitor computer system performance |
US7908532B2 (en) * | 2008-02-16 | 2011-03-15 | International Business Machines Corporation | Automated system and processing for expedient diagnosis of broken shift registers latch chains |
US8502822B2 (en) | 2008-09-30 | 2013-08-06 | Nintendo Co., Ltd. | Method and apparatus for visualizing and interactively manipulating profile data |
US9495279B2 (en) * | 2008-09-30 | 2016-11-15 | Nintendo Co., Ltd. | Method and apparatus for efficient statistical profiling of video game and simulation software |
JP5217870B2 (ja) * | 2008-10-07 | 2013-06-19 | 富士通株式会社 | プログラム性能測定装置、方法、プログラム、プログラム記録媒体 |
US20140075417A1 (en) * | 2011-05-18 | 2014-03-13 | Telefonaktiebolaget L M Ericsson (Publ) | Method and Arrangement for Enabling Analysis of a Computer Program Execution |
US9274920B2 (en) | 2012-09-28 | 2016-03-01 | Dialog Semiconductor B.V. | Code profiling in embedded ULE applications |
US9122800B1 (en) * | 2014-05-30 | 2015-09-01 | Honeywell International Inc. | System and method of non-intrusive measurement of memory access profiles of threads in a multi-core processor |
US10289540B2 (en) * | 2016-10-06 | 2019-05-14 | International Business Machines Corporation | Performing entropy-based dataflow analysis |
US11106567B2 (en) | 2019-01-24 | 2021-08-31 | International Business Machines Corporation | Combinatoric set completion through unique test case generation |
US11263116B2 (en) | 2019-01-24 | 2022-03-01 | International Business Machines Corporation | Champion test case generation |
US11099975B2 (en) | 2019-01-24 | 2021-08-24 | International Business Machines Corporation | Test space analysis across multiple combinatoric models |
US11422924B2 (en) | 2019-06-13 | 2022-08-23 | International Business Machines Corporation | Customizable test set selection using code flow trees |
US10990510B2 (en) * | 2019-06-13 | 2021-04-27 | International Business Machines Corporation | Associating attribute seeds of regression test cases with breakpoint value-based fingerprints |
US11232020B2 (en) | 2019-06-13 | 2022-01-25 | International Business Machines Corporation | Fault detection using breakpoint value-based fingerprints of failing regression test cases |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0240737A (ja) * | 1988-07-29 | 1990-02-09 | Nec Corp | 使用率表示回路 |
JPH02202644A (ja) * | 1989-02-01 | 1990-08-10 | Hitachi Ltd | トレーサ回路 |
US5151981A (en) * | 1990-07-13 | 1992-09-29 | International Business Machines Corporation | Instruction sampling instrumentation |
JP2777496B2 (ja) * | 1991-02-28 | 1998-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステムにおいてマルチプロセスをプロファイリングする際の使用方法 |
JPH0784827A (ja) * | 1993-09-13 | 1995-03-31 | Nec Corp | トレース装置 |
JPH10240571A (ja) * | 1997-02-21 | 1998-09-11 | Nec Corp | アドレストレース回路 |
US5857097A (en) * | 1997-03-10 | 1999-01-05 | Digital Equipment Corporation | Method for identifying reasons for dynamic stall cycles during the execution of a program |
US6189140B1 (en) | 1997-04-08 | 2001-02-13 | Advanced Micro Devices, Inc. | Debug interface including logic generating handshake signals between a processor, an input/output port, and a trace logic |
US6041406A (en) | 1997-04-08 | 2000-03-21 | Advanced Micro Devices, Inc. | Parallel and serial debug port on a processor |
US6154857A (en) | 1997-04-08 | 2000-11-28 | Advanced Micro Devices, Inc. | Microprocessor-based device incorporating a cache for capturing software performance profiling data |
US6148381A (en) | 1997-04-08 | 2000-11-14 | Advanced Micro Devices, Inc. | Single-port trace buffer architecture with overflow reduction |
US6154856A (en) | 1997-04-08 | 2000-11-28 | Advanced Micro Devices, Inc. | Debug interface including state machines for timing synchronization and communication |
US6167536A (en) | 1997-04-08 | 2000-12-26 | Advanced Micro Devices, Inc. | Trace cache for a microprocessor-based device |
US6314530B1 (en) | 1997-04-08 | 2001-11-06 | Advanced Micro Devices, Inc. | Processor having a trace access instruction to access on-chip trace memory |
US6009270A (en) | 1997-04-08 | 1999-12-28 | Advanced Micro Devices, Inc. | Trace synchronization in a processor |
US6142683A (en) | 1997-04-08 | 2000-11-07 | Advanced Micro Devices, Inc. | Debug interface including data steering between a processor, an input/output port, and a trace logic |
US5978902A (en) | 1997-04-08 | 1999-11-02 | Advanced Micro Devices, Inc. | Debug interface including operating system access of a serial/parallel debug port |
US6094729A (en) | 1997-04-08 | 2000-07-25 | Advanced Micro Devices, Inc. | Debug interface including a compact trace record storage |
US6185732B1 (en) | 1997-04-08 | 2001-02-06 | Advanced Micro Devices, Inc. | Software debug port for a microprocessor |
JP3206535B2 (ja) * | 1998-01-28 | 2001-09-10 | 日本電気株式会社 | 性能測定ツールの測定値表示方式 |
-
2001
- 2001-04-11 JP JP2001577148A patent/JP5356635B2/ja not_active Expired - Lifetime
- 2001-04-11 WO PCT/US2001/011881 patent/WO2001080012A2/en active IP Right Grant
- 2001-04-11 EP EP01924945A patent/EP1272934B1/en not_active Expired - Lifetime
- 2001-04-11 US US09/832,529 patent/US6718286B2/en not_active Expired - Lifetime
- 2001-04-11 DE DE60100901T patent/DE60100901T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020002442A1 (en) | 2002-01-03 |
DE60100901T2 (de) | 2004-08-19 |
EP1272934A2 (en) | 2003-01-08 |
DE60100901D1 (de) | 2003-11-06 |
US6718286B2 (en) | 2004-04-06 |
WO2001080012A3 (en) | 2002-05-30 |
WO2001080012A2 (en) | 2001-10-25 |
JP2003531436A (ja) | 2003-10-21 |
EP1272934B1 (en) | 2003-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5356635B2 (ja) | 非侵入式アプリケーション・コード・プロファイリングの方法および装置 | |
US6385742B1 (en) | Microprocessor debugging mechanism employing scan interface | |
US7870437B2 (en) | Trace data timestamping | |
US8978017B2 (en) | Profiling operating context | |
JP4138021B2 (ja) | プロセッサベースのデバイス、ソフトウェア性能プロファイリング情報をもたらす方法およびソフトウェア性能プロファイリング情報を生成し分析するためのソフトウェア開発システム | |
US6961872B2 (en) | Microcomputer and debugging system | |
Zilles et al. | A programmable co-processor for profiling | |
Backasch et al. | Runtime verification for multicore SoC with high-quality trace data | |
Goossens et al. | Transaction-based communication-centric debug | |
US20070011492A1 (en) | Generation of trace data | |
JP2005056380A (ja) | データを処理する方法と装置およびコンピュータ・プログラム製品 | |
Decker et al. | Online analysis of debug trace data for embedded systems | |
KR20150008428A (ko) | 명령어 트레이스 기능을 갖춘 프로세서 디바이스 | |
JP2011100388A (ja) | トレース情報収集装置,トレース情報処理装置,およびトレース情報収集方法 | |
US7607047B2 (en) | Method and system of identifying overlays | |
US6513134B1 (en) | System and method for tracing program execution within a superscalar processor | |
JP2008507025A (ja) | 集積回路テスト用エミュレーション及びデバッグインターフェイス | |
US20010025339A1 (en) | User configurable operating system | |
Bojan et al. | Functional coverage measurements and results in post-Silicon validation of Core™ 2 duo family | |
Qian et al. | Load balancing on generalized hypercube and mesh multiprocessors with LAL | |
Bose | Performance test case generation for microprocessors | |
Preußer et al. | Everything you always wanted to know about embedded trace | |
Du et al. | FPGA-controlled PCBA power-on self-test using processor's debug features | |
Wahab et al. | A novel lightweight hardware-assisted static instrumentation approach for ARM SoC using debug components | |
Park et al. | On‐Chip Debug Architecture for Multicore Processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110906 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120619 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5356635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |