JP5350147B2 - バースト信号受信機 - Google Patents

Description

本発明は、バースト信号を受信するバースト信号受信機に関し、特に１ＧｂＥ（Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ（登録商標））と１０ＧｂＥの両方の伝送速度のバースト信号を受信するバースト信号受信機に関する。

現在、日本では、図６に示すような、１ＧｂＥのＧＥ−ＰＯＮ（Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ（登録商標）−Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）が一般的に敷設されている。１ＧｂＥのＧＥ−ＰＯＮでは、複数の１Ｇ−ＯＮＵ（Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ）５２がＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）フィルタ５３を介して１Ｇ−ＯＬＴ（Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ）５４と接続され、複数の１Ｇサーデス（Ｓｅｒｄｅｓ：Ｓｅｒｉａｌｉｚｅ ＆ Ｄｅｓｅｒｉａｌｉｚｅ）５１と１Ｇサーデス５５との間で、バースト状の可変長信号（以下、バースト信号という。）を送受信する。

今後、情報量の増大と共に、広帯域化、伝送容量の拡大が見込まれており、１０．３１２５Ｇｂｐｓの伝送速度を有する１０ＧｂＥのＧＥ−ＰＯＮが一般化すると考えられている。現状では、１．２５Ｇｂｐｓの伝送速度を有する１ＧｂＥのＧＥ−ＰＯＮがすでに構築されているため、その敷設済みのＧＥ−ＰＯＮについてはそのまま活用することが望ましい。

敷設済みＧＥ−ＰＯＮを活用する方法として、図７に示すように、図６に示す１Ｇ−ＯＬＴ５４に代えて、１ＧｂＥと１０ＧｂＥのバースト信号の両方のバースト信号を受信するバースト信号受信機５８を用いる方法がある。

一方で、伝送速度の低いバースト信号を基本速度としてヘッダを読み取ることで、高速のバースト信号及び低速のバースト信号を受信するバースト信号受信機が提案されている（例えば、特許文献１参照。）。

特開２００９−１７３２４号公報

１ＧｂＥと１０ＧｂＥのバースト信号の一例を図８に示す。図８（ａ）は１０ＧｂＥのバースト信号が１，０交番の場合を示し、図８（ｂ）は１０ＧｂＥのバースト信号がＰＲＢＳ（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｔ Ｓｔｒｅａｍ）３１信号の場合を示し、図８（ｃ）は１ＧｂＥのバースト信号が１，０交番の場合を示す。１０ＧｂＥのバースト信号におけるＰＲＢＳ３１信号内には最低で約０．３３Ｇｂｉｔ／ｓの帯域の信号が存在するため、図８（ｂ）及び図８（ｃ）に示すように、周波数フィルタによるフィルタリングによっては１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号を分離することは不可能である。

また、１ＧｂＥと１０ＧｂＥについては、ヘッダの伝送速度は異なるため、引用文献１で提案しているバースト信号の受信方法は適用できない。

イネーブル信号を用いて１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号を分離することも考えられるが、現時点では、イネーブル信号を生成させる方法はない。

そこで、本発明は、１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号を分離可能なバースト信号受信機の提供を目的とする。

高速のバースト信号である１０ＧｂＥのバースト信号と低速のバースト信号である１ＧｂＥのバースト信号とでは、プリアンブル信号に含まれる交番符号の符号間隔が異なる。これを利用して、本願発明のバースト信号受信機は、高速のバースト信号と低速のバースト信号を分離することを特徴とする。プリアンブル信号はバースト信号の先頭に含まれることから、分離したプリアンブル信号をセット信号に用いる。そして、全てのバースト区間の末尾をリセット信号に用いる。これにより、高速のバースト信号の区間である高速バースト区間と低速のバースト信号の区間である低速バースト区間を判定することができる。従って、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離することができる。

具体的には、本願発明のバースト信号受信機は、高速のバースト信号及び低速のバースト信号を受信するバースト信号受信機であって、前記高速のバースト信号及び前記低速のバースト信号を含む全てのバースト信号の先頭及び末尾を検出して、全てのバースト信号の区間である全バースト区間を判定する全バースト区間判定部と、全てのバースト信号からプリアンブル信号の少なくとも一部であって１，０交番符号を含む部分を抽出し、当該抽出した部分を伝送速度に応じて分離する分離部と、前記分離部の分離する高速のプリアンブル信号の先頭をセット信号に用い、前記全バースト区間判定部からの前記全バースト区間の末尾をリセット信号に用いて、前記高速のバースト信号の区間である高速バースト区間を判定する高速バースト区間判定部と、前記分離部の分離する低速のプリアンブル信号の先頭をセット信号に用い、前記全バースト区間判定部からの前記全バースト区間の末尾をリセット信号に用いて、前記低速のバースト信号の区間である低速バースト区間を判定する低速バースト区間判定部と、を備えることを特徴とする。

分離部は、高速のプリアンブル信号と低速のプリアンブル信号を分離して出力する。分離部からの出力信号をセット信号に用いる。そして、全バースト区間判定部からのそれぞれの末尾をリセット信号に用いる。これによって得られた高速バースト区間及び低速バースト区間を用いることで、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離可能にすることができる。

本願発明のバースト信号受信機では、前記分離部は、前記全バースト区間判定部からの前記全バースト区間の先頭を検出する立ち上がり微分回路と、前記立ち上がり微分回路から信号が入力されたときに、前記全てのバースト信号を通過させるゲート回路と、前記ゲート回路からのプリアンブル信号を、伝送速度に応じた周波数ごとに分離する複数の周波数フィルタと、を備えることが好ましい。
本発明により、分離部は、高速のプリアンブル信号と低速のプリアンブル信号を分離して出力することができる。

本願発明のバースト信号受信機では、前記全てのバースト信号が入力され、前記高速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる高速バースト信号抽出部と、前記全てのバースト信号が入力され、前記低速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる低速バースト信号抽出部と、をさらに備えることが好ましい。
低速バースト信号抽出部を備えることで、低速のバースト信号を抽出することができる。高速バースト信号抽出部を備えることで、高速のバースト信号を抽出することができる。したがって、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を受信することができる。

なお、上記各発明は、可能な限り組み合わせることができる。

本発明によれば、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離可能にすることができる。

本実施形態に係るバースト信号受信機の一例を示す構成図である。 本実施形態に係る信号の一例であり、（ａ）はバースト信号受信機への入力信号を示し、（ｂ）は全バースト区間判定部からの出力信号を示し、（ｃ）は分離部からの高速のプリアンブル信号を示し、（ｄ）は高速バースト区間判定部からの出力信号を示し、（ｅ）は分離部からの低速のプリアンブル信号を示し、（ｆ）は低速バースト区間判定部からの出力信号を示す。 分離部の一例を示す構成図である。 分離部に係る信号の一例であり、（ａ）はバースト信号受信機への入力信号を示し、（ｂ）は全バースト区間判定部からの出力信号を示し、（ｃ）は立ち上がり微分回路からの微分信号ＳＤＴを示し、（ｄ）はゲート回路からの出力信号を示し、（ｅ）はハイパスフィルタからの出力信号を示し、（ｆ）はローパスフィルタからの出力信号を示す。 実施例１に係るバースト信号受信機の一例を示す構成図である。 従来のＧＥ−ＰＯＮの一例を示す。 敷設済み光ファイバを活用するＧＥ−ＰＯＮの一例を示す。 １ＧｂＥと１０ＧｂＥのバースト信号の一例を示す。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

図１は、本実施形態に係るバースト信号受信機の一例を示す構成図である。図１に示すバースト信号受信機９１は、ＯＬＴ部９５とサーデス部９６を備える。ＯＬＴ部９５は、図２（ａ）に示す高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬを含む全てのバースト信号ＳＧＡから、高速ＳＤ（Ｓｉｇｎａｌ Ｄｅｔｅｃｔ）信号ＳＤＨ及び低速ＳＤ信号ＳＤＬを生成して、サーデス部９６に出力する。ここで、高速ＳＤ信号は高速バースト区間を示す信号であり、低速ＳＤ信号は低速バースト区間を示す信号である。そして、サーデス部９６は、全てのバースト信号ＳＧＡと、高速ＳＤ信号ＳＤＨと、低速ＳＤ信号ＳＤＬを取得し、高速のバースト信号ＳＧＨと低速のバースト信号ＳＧＬをそれぞれ受信する。

ＯＬＴ部９５は、例えば、全バースト区間判定部１１と、分離部１２と、高速バースト区間判定部１３と、低速バースト区間判定部１４と、を備える。サーデス部９６は、高速バースト信号抽出部１６と、低速バースト信号抽出部１７と、を備える。

全バースト区間判定部１１は、全てのバースト信号ＳＧＡの先頭及び末尾を検出して、全てのバースト信号の区間である全てのバースト区間を判定し、図２（ｂ）に示すような、全バースト区間を示す全ＳＤ信号ＳＤＡを生成する。全バースト区間判定部１１は信号の入力を検出して出力する回路を用いる。

分離部１２は、全てのバースト信号ＳＧＡからプリアンブル信号の少なくとも一部であって１，０交番符号を含む部分を抽出し、当該抽出した部分を伝送速度に応じて分離する。例えば、高速のバースト信号に含まれるプリアンブル信号ＰＲＨと低速のバースト信号に含まれるプリアンブル信号ＰＲＬに分離する。そして、プリアンブル信号ＰＲＨとプリアンブル信号ＰＲＬを異なる出力端子から出力する。

ここで、プリアンブル信号の少なくとも一部であって１，０交番符号を含む部分は、プリアンブルのうちの１，０交番符号以外の部分を含んでいてもよいが、１，０交番符号のみを抽出することが好ましい。さらに、１，０交番は、安定した周波数が得られる程度に連続していることが好ましい。

図３に、分離部の一例を示す。分離部１２は、立ち上がり微分回路２１と、ゲート回路２２と、ハイパスフィルタ２３と、ローパスフィルタ２４を備える。
立ち上がり微分回路２１は、全バースト区間判定部１１からの全バースト区間の先頭を検出する。例えば全ＳＤ信号ＳＤＡの立ち上がりを検出する。そして、図４（ｃ）に示すような微分信号ＳＤＴを出力する。ここで、微分信号ＳＤＴの区間は、１，０交番が含まれているプリアンブル信号を抽出可能な区間を含む。

ゲート回路２２は、立ち上がり微分回路２１から微分信号ＳＤＴが入力されたときに、全てのバースト信号ＳＧＡを通過させる。例えば、微分信号ＳＤＴをイネーブル信号に用いて、微分信号ＳＤＴの間だけ、全てのバースト信号ＳＧＡを通過させる。ここで、バースト信号の先頭部分にはプリアンブル信号が含まれているため、バースト信号の先頭部分を抽出することで、ゲート回路２２は、図４（ｄ）に示すような、複数の伝送速度のバースト信号の先頭部分に含まれるプリアンブル信号を抽出した信号ＰＲＡを出力することができる。

ハイパスフィルタ２３及びローパスフィルタ２４は、ゲート回路２２からのプリアンブル信号を、伝送速度に応じた周波数ごとに分離する。例えば、ハイパスフィルタ２３は、低速のバースト信号ＳＧＬに含まれるプリアンブル信号の１，０交番符号の周波数よりも高く、かつ高速のバースト信号ＳＧＨに含まれるプリアンブル信号の１，０交番符号の周波数以上の周波数を通過させる。一方、ローパスフィルタ２４は、高速のバースト信号ＳＧＨに含まれるプリアンブル信号の１，０交番符号の周波数よりも低く、かつ低速のバースト信号ＳＧＬに含まれるプリアンブル信号の１，０交番符号の周波数以下の周波数を通過させる。

特に、高速のバースト信号が１０ＧｂＥのバースト信号であり、低速のバースト信号が１ＧｂＥのバースト信号である場合、ハイパスフィルタ２３は１．３ＧＨｚ以上の周波数を通過させ、ローパスフィルタ２４は１．２５ＧＨｚ以下の周波数を通過させることが好ましい。

高速バースト区間判定部１３は、分離部１２の分離する高速のプリアンブル信号ＰＲＨの先頭をセット信号に用い、全バースト区間判定部１１からの全バースト区間を示す全ＳＤ信号ＳＤＡの末尾をリセット信号に用いて、高速のバースト信号の区間である高速バースト区間を判定し、高速バースト区間を示す高速ＳＤ信号ＳＤＨを出力する。例えば、ラッチ回路を用いて、図２（ｃ）に示すプリアンブル信号ＰＲＬの先頭から、図２（ｂ）に示す高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬの末尾まで「Ｈｉｇｈ」となる信号を生成する。これにより、図２（ｄ）に示すような高速ＳＤ信号ＳＤＨを生成することができる。

低速バースト区間判定部１４は、分離部１２の分離する低速のプリアンブル信号の先頭をセット信号に用い、全バースト区間判定部１１からの全バースト区間を示す全ＳＤ信号ＳＤＡの末尾をリセット信号に用いて、低速のバースト信号の区間である低速バースト区間を判定し、低速バースト区間を示す低速ＳＤ信号ＳＤＬを出力する。例えば、ラッチ回路を用いて、図２（ｅ）に示すプリアンブル信号ＰＲＬの先頭から、図２（ｂ）に示す高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬの末尾まで「Ｈｉｇｈ」となる信号を生成する。これにより、図２（ｆ）に示すような低速ＳＤ信号ＳＤＬを生成することができる。

高速バースト信号抽出部１６は、全てのバースト信号ＳＧＡが入力され、高速バースト区間判定部１３からの信号が入力されたときに、入力されたバースト信号を通過させる。バースト信号受信機９１に入力されたバースト信号が高速バースト信号抽出部１６に入力されるタイミングと、高速バースト区間判定部１３からの高速ＳＤ信号ＳＤＨが高速バースト信号抽出部１６に入力されるタイミングとを一致させておくことで、バースト信号受信機９１に入力された全てのバースト信号ＳＧＡから高速のバースト信号ＳＧＨを抽出することができる。

低速バースト信号抽出部１７は、全てのバースト信号ＳＧＡが入力され、低速バースト区間判定部１４からの信号が入力されたときに、入力されたバースト信号を通過させる。バースト信号受信機９１に入力されたバースト信号が低速バースト信号抽出部１７に入力されるタイミングと、低速バースト区間判定部１４からの低速ＳＤ信号ＳＤＬが低速バースト信号抽出部１７に入力されるタイミングとを一致させておくことで、バースト信号受信機９１に入力された全てのバースト信号ＳＧＡから低速のバースト信号ＳＧＬを抽出することができる。

図５は、実施例１に係るバースト信号受信機の一例を示す構成図である。バースト信号受信機１９１に、１０ＧｂＥの高速のバースト信号ＳＧＨ及び１ＧｂＥの低速のバースト信号ＳＧＬを含む全てのバースト信号ＳＧＡが入力され、１０ＧｂＥの高速のバースト信号ＳＧＨ及び１ＧｂＥの低速のバースト信号ＳＧＬを受信する。

本実施例では、図１に示す全バースト区間判定部１１として１０Ｇ＿ＰＡ１１１を備え、立ち上がり微分回路２１として立ち上がり微分回路１２１を備え、ゲート回路２２として１０Ｇ＿ＰＡ１２２を備え、ハイパスフィルタ２３としてハイパスフィルタ１２３を備え、ローパスフィルタ２４としてローパスフィルタ１２４を備え、高速バースト区間判定部１３としてラッチ回路１１３を備え、低速バースト区間判定部１４としてラッチ回路１１４を備え、高速バースト信号抽出部１６及び低速バースト信号抽出部１７として集積化サーデス１４４を備える。

１０Ｇ＿ＰＡ１１１と１０Ｇ＿ＰＡ１２２と１０Ｇ＿ＰＡ１３１は、１０ＧｂＥ対応の増幅器であり、その周波数は例えば０Ｈｚ以上１０．７ＧＨｚである。１０Ｇ＿ＰＡ１１１と１０Ｇ＿ＰＡ１２２は、全てのバースト信号ＳＧＡが入力され、全ＳＤ信号ＳＤＡを出力する。そのため、本実施例では、立ち上がり微分回路１２１への全ＳＤ信号ＳＤＡの供給とラッチ回路１１３及びラッチ回路１１４への全ＳＤ信号ＳＤＡの供給とは、異なる増幅器の出力した全ＳＤ信号ＳＤＡを用いている。

１０Ｇ＿ＰＡ１１１は、入力された全てのバースト信号ＳＧＡを増幅した信号を出力するとともに、全ＳＤ信号ＳＤＡを出力する。立ち上がり微分回路１２１は、１０Ｇ＿ＰＡ１１１からの全ＳＤ信号ＳＤＡの立ち上がりを検出して、微分信号ＳＤＴを出力する。１０Ｇ＿ＰＡ１２２は、立ち上がり微分回路１２１からの微分信号ＳＤＴがイネーブル信号として入力され、１０Ｇ＿ＰＡ１１１からの全てのバースト信号ＳＧＡをのうちの先頭部分に含まれるプリアンブル信号を抽出した信号ＰＲＡを出力する。

ハイパスフィルタ１２３は、１０Ｇ＿ＰＡ１２２からの信号ＰＲＡから高速のバースト信号に含まれるプリアンブル信号を抽出して、高速のプリアンブル信号ＰＲＨを出力する。ラッチ回路１１３は、高速のプリアンブル信号ＰＲＨの先頭をセット信号に用い、１０Ｇ＿ＰＡ１２２からの全ＳＤ信号ＳＤＡの末尾をリセット信号に用いて、高速バースト区間を判定し、高速ＳＤ信号ＳＤＨを出力する。高速ＳＤ信号ＳＤＨは、電気インタフェース１４２を介して、集積化サーデス部１４４に入力される。

ローパスフィルタ１２４は、１０Ｇ＿ＰＡ１２２からの信号ＰＲＡから低速のバースト信号に含まれるプリアンブル信号を抽出して、低速のプリアンブル信号ＰＲＬを出力する。ラッチ回路１１４は、低速のプリアンブル信号ＰＲＬの先頭をセット信号に用い、１０Ｇ＿ＰＡ１２２からの全ＳＤ信号ＳＤＡの末尾をリセット信号に用いて、低速バースト区間を判定し、低速ＳＤ信号ＳＤＬを出力する。低速ＳＤ信号ＳＤＬは、電気インタフェース１４３を介して、集積化サーデス部１４４に入力される。

１０Ｇ＿ＰＡ１３１は、１０Ｇ＿ＰＡ１１１から入力された全てのバースト信号ＳＧＡを増幅して、電気インタフェース１４１を介して集積化サーデス部１４４に出力する。集積化サーデス部１４４は、電気インタフェース１４１から全てのバースト信号が入力され、電気インタフェース１４２から高速ＳＤ信号ＳＤＨが入力され、電気インタフェース１４３から低速ＳＤ信号ＳＤＬが入力される。高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬをイネーブル信号として用い、集積化サーデス部１４４は、１ＧｂＥの受信処理と１０ＧｂＥの受信処理を個別に行なうことができる。以上より、バースト信号受信機１９１は、１ＧｂＥの受信処理と１０ＧｂＥを受信することができる。

本発はバースト信号を受信するため、情報通信産業に適用することができる。

１１：全バースト区間判定部
１２：分離部
１３：高速バースト区間判定部
１４：低速バースト区間判定部
１６：高速バースト信号抽出部
１７：低速バースト信号抽出部
２１、１２１：立ち上がり微分回路
２２：ゲート回路
２３、１２３：ハイパスフィルタ
２４、１２４：ローパスフィルタ
５１、５５：１Ｇサーデス
５２：１Ｇ−ＯＮＵ
５３：ＷＤＭフィルタ
５４：１Ｇ−ＯＬＴ
５６、５９：１０Ｇサーデス
５７：１０Ｇ−ＯＮＵ
５８：１Ｇ／１０ＧデュアルレートＯＬＴ
９１、１９１：バースト信号受信機
９５、１９５：ＯＬＴ部
９６、１９６：サーデス部
１１１、１２２、１３１：１０Ｇ＿ＰＡ
１１３、１１４：ラッチ回路
１４４：集積化サーデス

Claims (3)

1. 高速のバースト信号及び低速のバースト信号を受信するバースト信号受信機であって、
   前記高速のバースト信号及び前記低速のバースト信号を含む全てのバースト信号の先頭及び末尾を検出して、前記全てのバースト信号の区間である全バースト区間を判定する全バースト区間判定部と、
   前記全てのバースト信号からプリアンブル信号の少なくとも一部であって１，０交番符号を含む部分を抽出し、当該抽出した部分を伝送速度に応じて分離する分離部と、
   前記分離部の分離する高速のプリアンブル信号の先頭をセット信号に用い、前記全バースト区間判定部からの前記全バースト区間の末尾をリセット信号に用いて、前記高速のバースト信号の区間である高速バースト区間を判定する高速バースト区間判定部と、
   前記分離部の分離する低速のプリアンブル信号の先頭をセット信号に用い、前記全バースト区間判定部からの前記全バースト区間の末尾をリセット信号に用いて、前記低速のバースト信号の区間である低速バースト区間を判定する低速バースト区間判定部と、
   を備えることを特徴とするバースト信号受信機。
2. 前記分離部は、
   前記全バースト区間判定部からの前記全バースト区間の先頭を検出する立ち上がり微分回路と、
   前記立ち上がり微分回路から信号が入力されたときに、前記全てのバースト信号を通過させるゲート回路と、
   前記ゲート回路からのプリアンブル信号を、伝送速度に応じた周波数ごとに分離する複数の周波数フィルタと、
   を備えることを特徴とする請求項１に記載のバースト信号受信機。
3. 前記全てのバースト信号が入力され、前記高速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる高速バースト信号抽出部と、
   前記全てのバースト信号が入力され、前記低速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる低速バースト信号抽出部と、
   をさらに備えることを特徴とする請求項１又は２に記載のバースト信号受信機。

Images