JP4029867B2 - 光通信システムにおけるバースト信号受信装置 - Google Patents

光通信システムにおけるバースト信号受信装置 Download PDF

Info

Publication number
JP4029867B2
JP4029867B2 JP2004177297A JP2004177297A JP4029867B2 JP 4029867 B2 JP4029867 B2 JP 4029867B2 JP 2004177297 A JP2004177297 A JP 2004177297A JP 2004177297 A JP2004177297 A JP 2004177297A JP 4029867 B2 JP4029867 B2 JP 4029867B2
Authority
JP
Japan
Prior art keywords
signal
reference value
circuit
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004177297A
Other languages
English (en)
Other versions
JP2006005472A (ja
Inventor
大助 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004177297A priority Critical patent/JP4029867B2/ja
Publication of JP2006005472A publication Critical patent/JP2006005472A/ja
Application granted granted Critical
Publication of JP4029867B2 publication Critical patent/JP4029867B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Optical Communication System (AREA)

Description

本発明は、光通信システムに用いられるバースト信号受信装置に関するものである。
親局と複数の子局との間を、光データ通信ネットワークを使って双方向通信するシステムにおいて、親局と各子局との間を、それぞれ1本の光ファイバで放射状に結ぶネットワーク構成が実用化されている(Single Star)。このネットワーク構成では、システム、機器構成は簡単になるが、1つの子局が1本の光ファイバを占有するので(子局数Nあれば、通しの光ファイバがN本必要)、システムの低価格化を図るのが困難である。
そこで、1本の光ファイバを、複数の子局で共有するPON(Passive Optical Network)システム(PDS(Passive Double Star)ともいう)が提案されている。このPONシステムは、親局と受動型光分岐器との間を光ファイバで接続し、さらに受動型光分岐器と複数の子局との間をそれぞれ複数の光ファイバで接続したものである。また、受動型光分岐器と複数の子局との間に、さらに他の受動型光分岐器を挿入する構成も採用されている。
PONシステムでは、親局から子局に送信される下り光信号は、全子局に配信されるが、送り先アドレスの子局のみが光信号を取り込む。子局から送信される上り光信号は、子局どうしで衝突しないように、各子局の送信時間が分割割当される。
PONシステムでは、親局に近い場所に設置された子局あるいは分岐の少ない子局からの光信号と、親局から遠い場所に設置された子局あるいは複数の分岐を経た子局からの光信号とでは、親局における光受信強度が大きく異なる。これは、光が光ファイバを伝搬するときに減衰を受けるとともに、受動型光分岐器を通過するごとに、さらに大きな減衰を受けるからである。
図7は、親局で受信される各子局からの上り光信号の波形を示している。光信号は、1GHz又はそれ以上の高周波繰り返しパルス信号の集合である。この信号を「バースト信号」という。
1つの子局からの上り光信号を受信した後、信号のない区間があって、その後他の子局からの上り光信号を受信する。上り光信号を受信している区間を「信号区間」、信号のない区間を「無信号区間」という。
図7では、信号区間におけるバースト信号を読み取るために、バースト信号強度の約半分の強度を有する閾値を用いて読み取っている。
図8は、バースト信号を読み取るバースト信号受信装置のブロック構成図の例を示している。アバランシェフォトダイオードAPDのような受光素子2で検出された光信号は、増幅器3で増幅され、比較器4で可変閾値と比較される。比較した結果の信号は、出力制御回路5を通して出力される。また、比較器4に入力される信号は、信号検出回路1にも入力されている。
この信号検出回路1は、光信号の有無、すなわち信号区間と無信号区間を判定するための回路である。無信号区間である場合、信号検出回路1から出力制御回路5に無信号区間を示す信号が供給される。出力制御回路5は、無信号区間を示す信号が入力されれば、比較器4の出力を停止する。信号区間である場合は、信号検出回路1から出力制御回路5に信号区間を示す信号が供給される。出力制御回路5は、信号区間を示す信号が入力されれば、比較器4の出力を許容する。このようにして、無信号区間における信号の誤検出を防いでいる。
図9は、図8のバースト信号受信装置の各部の波形図である。図9(a)は、比較器4の出力波形fを示す。バースト信号のある信号区間では、比較器4には信号出力が現れているが、バースト信号のない無信号区間では、信号強度と閾値がゼロレベルとなるため、比較器4で正しい判定ができず、出力はノイズ状態になる。図9(b)は、信号検出回路1の出力波形cを示す。信号区間で信号を検出し、無信号区間では、非検出となる。そして、信号区間のみ比較器4の出力をパスさせて、無信号区間では比較器4の出力を停止させる。図9(c)は、出力制御回路5から出力される信号波形dを示している。信号波形dは、無信号区間では、ノイズが遮断されたものとなっている。
このような信号検出回路1の機能により、出力制御回路5から出力される信号dは、無信号区間ではノイズの出力を停止するため、後続の回路が安定して動作することができる。
特開平10-210087号公報
図10は、信号検出回路1の、より詳細なブロック図である。信号検出回路1は、増幅器3の出力信号aのレベルを検出する強度検出回路6と、強度検出回路6の出力と基準値とを比較する判定回路7とを備えている。判定回路7が増幅器3の出力信号aのレベルを判定するために用いる基準値は、かなり低いレベルに固定されている。例えば、G-EPONの規格が定められているEEE802.3ah規格では、伝送距離20kmの場合、親局の最小受信感度が-27dBmであり、基準値のレベルeはそれよりも低い値に設定されている。
図11は、図10の信号検出回路1の各部の出力波形図である。図11(a)は、増幅器3の出力信号aの波形を示す。図11(b)は、強度検出回路6の出力bの波形図である。この波形図を見ると、強度検出回路6の出力bは、立上がり、立下がりともにある傾きをもって推移している。これは強度検出回路6に時定数があるためである。立ち上がり時の時定数は短いが、立下がり時の時定数は長くなっている。
前記固定された基準値は、低いレベル(図11(b))に固定されているので、この基準値で検出すると、図11(c)に示すように、立ち下がり時の信号消滅時点の判定が遅くなる。このため、入力信号aがなくなっているのに、信号区間がまだ続いていると判定してしまい、出力制御回路5を誤動作させてしまう。
そこで、本発明は、親局と複数の子局との間を光ファイバで接続した光通信システムにおいて、信号区間と無信号区間を正確に判定でき、信号区間の信号を出力して、無信号区間に比較器から出力されるノイズを遮断することのできるバースト信号受信装置を提供することを目的とする。
本発明のバースト信号受信装置は、バースト信号を受信している信号区間と、バースト信号を受信していない無信号区間とを判別するための信号検出回路を備え、前記信号検出回路は、バースト信号の強度を検出する強度検出回路と、前記強度検出回路の出力信号と基準値とを比較して、出力信号のレベルが基準値よりも高い期間は信号区間であることを示す信号を出し、出力信号のレベルが基準値よりも低い期間は無信号区間であることを示す信号を出す判定回路と、前記基準値を生成する基準値制御回路とを有し、前記基準値制御回路は、高いレベルの基準値を生成するハイレベル生成回路と、低いレベルの基準値を生成するローレベル生成回路と、前記ハイレベル生成回路とローレベル生成回路とを切り替えるスイッチ回路と、前記スイッチ回路の切替え制御を行う制御部とを備え、前記制御部は、前記判定回路の出力が低いレベルの基準値よりも高いレベルに立ち上がった時点で、前記スイッチ回路をハイレベル生成回路側に切替え、前記判定回路の出力が高いレベルの基準値を下回った時点で、前記スイッチ回路をローレベル生成回路側に切替えるものである
前記の構成によれば、バースト信号の強度を検出し、基準値に基づいて、バースト信号の区間を判定する際に、その基準値を可変にする。これによって、バースト信号の立ち上がり、立下りともに、遅延のない速やかな検出が可能となる。
前記基準値制御回路は、具体的には、前記判定回路の出力が信号無しの状態から信号有りの状態になった時点に基づいて、基準値を高いレベルに変化させ、前記判定回路の出力が信号有りの状態から信号無しの状態になった時点に基づいて基準値を低いレベルに変化させる制御を行う。この制御によれば、バースト信号の強度が立ち上がる時は、前記「低いレベル」の基準値に基づくので、そのバースト信号の立ち上がりを速やかに検出できる。この結果、前記判定回路の出力は、速やかに信号無しの状態から信号有りの状態になる。この状態変化に基づいて、基準値を高いレベルに変化させておく。したがって、バースト信号の強度が下がるときは、高いレベルの基準値に基づいて、そのバースト信号の立ち下がりを速やかに検出できる。
前記低いレベルの基準値は固定値とし、前記基準値制御回路は、高いレベルの基準値を、前記強度検出回路の出力と低いレベルの基準値との間の値に設定するとよい。バースト信号の強度は、必ずしも一定でないので、この設定により、バースト信号の強度の高低にかかわらず、バースト信号の立下りを確実に検出できる。
前記基準値制御回路は、基準値を高いレベルに変化させる時定数を持つが、その時定数は、前記強度検出回路がバースト信号の強度を検出する時定数よりも長いものであることが望ましい。この理由は、前記強度検出回路がバースト信号の強度を検出する速度よりも前記基準値制御回路が基準値を高いレベルに変化させる速度を低めに設定しておかないと、バースト信号と基準値との大小関係が時間的に安定せず、前記判定回路が誤検出してしまうからである。
また、本発明のバースト信号受信装置は、前記信号検出回路の判別結果に応じて、バースト信号の受信出力を制御する出力制御回路をさらに備えるものであれば、無信号区間に比較器から出力されるノイズを遮断することができるので、後続の回路が安定して動作することができる。特に、PLL(Phase Locked Loop)回路を持つクロック再生回路は信号の基準周波数とは無関係に変化するノイズに対して誤って同期する可能性があるために、このノイズの遮断によって誤同期を防ぎ、安定動作させることができる。
以上のように本発明によれば、バースト信号の有無を判定する際に、その判定基準値を可変にすることによって、バースト信号の立ち上がり、立下りともに、遅延のない速やかな検出が可能となり、信号区間と無信号区間を正確に判定できる。
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図1は、親局と複数の子局との間を、受動型光分岐器を介して光ファイバで接続したPONシステムの構成例を示すブロック図である。
局舎内のPONシステム構成部分を親局又は局側装置といい、加入者宅内のPONシステム構成部分を子局又は加入者側装置という。PONシステムは、親局、複数の子局、及び受動型光分岐器12を備え、親局と受動型光分岐器12との間を幹線光ファイバ11で接続し、受動型光分岐器12と子局との間をそれぞれ支線光ファイバ13で接続している。光ファイバはシングルモードファイバを用いている。受動型光分岐器12は、スターカップラーで構成される。
親局から子局への下り光信号及び子局から親局への上り光信号は、それぞれパケットで構成される。親局は、上位のネットワーク(インターネットなど)から送られてくるパケットを受けて、光ファイバを通して子局に送り出し、子局から送られてきたパケットを受信し、上位のネットワークに送り出す機能を持っている。
親局は、公知のように、光ファイバとの接続端となる光伝送路終端装置OLT(Optical Line Terminals)、レイヤ2スイッチ、及び上位のネットワークの接続端となるブロードバンドアクセスルータ等を備えている。
子局は、宅内に設置されるパーソナルコンピュータ、パーソナルコンピュータのブロードバンド光信号を光ネットワークに送受する光加入者線終端装置ONU(Optical Network Unit)等を備えている。
前記PONシステムの動作を簡単に説明すると、上位のネットワークから親局に入ってくる下りパケットは、親局においてレイヤ2スイッチで所定の処理が行われる。そして、光伝送路終端装置OLTを通して光信号として光ファイバに送信される。光ファイバに送信された光信号は、受動型光分岐器で分岐され、受動型光分岐器につながる子局に送信されるが、送信先アドレスの合致した子局がその光信号を取り込み、パケットを復号解読する。
一方、子局から上りパケットとして送信されるバースト光信号は、受動型光分岐器を経由して親局に送信される。親局では、レイヤ2スイッチで所定の処理が行われた後、ここからブロードバンドアクセスルータを介して上位のネットワークに送信される。
子局から送信される上りバースト光信号は、互いに時間的に競合しないようにする必要がある。そのために、親局から子局にパケットを送信するときに、各子局に対して上り光信号時間スロット(以下単に「スロット」という)を割り当てる。スロットを割り当てられた子局は、その割り当てられたスロットに上りバースト光信号を送出する。したがって、子局間の上りパケットの競合は回避される。なお、親局と子局との間で時計を共有している必要があるが、この時計の時刻合わせは、パケットの通信を行うときに、時刻情報をパケットの中に含ませることによって行うことができる。
親局は、各子局から順次、上りバースト光信号を受信することになるが、その光信号強度は、光ファイバの経路によって異なる。例えば、光ファイバの長さが子局ごとに違うし、受動型光分岐器を通るか通らないかでも異なる。
再掲図8は、親局におけるバースト信号受信装置を示すブロック図である。バースト信号受信装置は、光信号を検出する受光素子2と、受光素子2で検出された光信号を増幅する増幅器3と、増幅された信号を可変閾値と比較する比較器4と、比較器4で比較された結果の二値化信号を出力する出力制御回路5と、増幅器3で増幅された信号に基づいて信号区間・無信号区間を判定する信号検出回路1を備えている。信号検出回路1は、信号区間・無信号区間の判定に基づいて、無信号区間で停止信号を出力する。出力制御回路5は、信号検出回路1から出力される停止信号に基づいて、信号の通過を許容・禁止する。
図2は、前記信号検出回路1の内部ブロック図である。信号検出回路1は、増幅器3の出力信号aのレベルを検出する強度検出回路6と、基準値を作り出す基準値制御回路8と、信号検出回路1の出力と基準値とを比較する判定回路7とを備えている。判定回路7は、前記比較の結果、増幅器3の出力信号aのレベルが基準値よりも高い期間は信号区間であることを示す信号を出し、 増幅器3の出力信号aのレベルが基準値よりも低い期間は無信号区間であることを示す信号(前記停止信号)を出す。
本発明では、前記基準値制御回路8によってつくり出される基準値のレベルは、固定値ではなく、可変値となっている。
図3は、信号検出回路1内の各部の波形図である。図3(a)は、増幅器3の出力信号aの波形を示す。図3(b)は、強度検出回路6の出力波形bの波形図である。出力波形bの波形は、立上がり、立下がりともにある傾きをもって推移している。立ち上がり時の時定数は短いが、立下がり時の時定数は長いので、立下がりの傾きのほうが緩い。
基準値のレベルの変化の様子を図3(b)に示す。基準値は同図に示すように、二値に変化している。基準値は、出力信号aの波形の立ち上がり時点を検出してから、時間T経過後に高いレベルとなり、出力信号aの波形の立ち下がり時点を検出してから、速やかに低いレベルに戻る。したがって、出力信号aの波形の立ち下がり時点を高いレベルの基準値で検出できるので、出力信号aの波形の立ち下がり時点を速やかに検出できるという利点がある。この結果、図3(c)に示すように、判定回路7の出力信号cの波形は、信号区間をほぼ忠実に反映したものとなる。
図4は、基準値制御回路8の一例を示す内部ブロック図である。この基準値制御回路は、A/D変換器81を用いてアナログ信号をディジタル信号に変換して、ディジタル制御部82に供給し、その処理後のディジタル信号をD/A変換器83を通して、基準値として出力している。
このディジタル制御部82の処理は、基準値を低いレベルに設定しておき、判定回路7の出力信号cの立上りを検出すると、時間T経過後に基準値を高いレベルに設定する。判定回路7の出力信号cの立下がりを検出すると、再び基準値を低いレベルに設定するというソフトウェアの処理である。
前記図4の基準値制御回路8は、ディジタル制御部82においてディジタル信号をソフトウェア処理していたが、半導体素子を用いてアナログ信号をそのまま処理してもよい。
図5は、アナログ処理を行う基準値制御回路8の内部ブロック図である。基準値制御回路8は、ローレベル生成回路85でローレベル電圧を生成し、ハイレベル生成回路84でハイレベル電圧を生成して、これらの電圧をスイッチ回路86で切替える。スイッチ回路86の切替え制御は、制御部87において行う。
ローレベル生成回路85は固定のローレベル電圧をスイッチ回路86に供給する。ハイレベル生成回路84は、強度検出回路6からの入力信号bとローレベル電圧とを抵抗などで分圧して、ローレベル電圧より高く入力信号bの電圧より低い電圧を生成し、これをピーク保持部(図示せず)でホールドして、スイッチ回路86に供給する。前記ピーク保持部の時定数は、強度検出回路6の時定数よりも長く設定している。その時定数の差を時間Tとする。このようにピーク保持部の時定数を強度検出回路6の時定数よりも長くする理由は、ピーク保持部の時定数を強度検出回路6の時定数と同じかそれよりも短くすると、ハイレベル生成回路84から出力される基準値が強度検出回路6からの入力信号bに追従してしまい、判定回路7の判定が不安定になるからである。不安定な判定回路7からの出力信号cが制御部87に帰還されると、スイッチ回路86が予期しない時点で切り替わってしまう。
前記制御部87は、判定回路7の出力信号cの立上りを検出すると、スイッチ回路86をハイレベル生成回路84側に切替え、判定回路7の出力信号cの立下がりを検出すると、スイッチ回路86をローレベル生成回路85側に切替えるという処理をする。
このような基準値制御回路8の動作を、図3及び図6を参照して説明する。図6は、基準値制御回路8の動作を時間の流れを追って描いたフローチャートである。
まず、基準値eを最低レベルに設定する(ステップS1)。
強度検出回路6からの入力信号bが低いレベルから基準値よりも高いレベルに立ち上がった時点をt1とする(図3(b);ステップS2)。時点t1で、判定回路7の出力信号cがハイレベルになる。これに応じて、制御部87は、スイッチ回路86をハイレベル生成回路84側に切替える。 ところが、ハイレベル生成回路84は前述したように、最初ローレベルであり、長い時定数でハイレベル電圧を生成するので、時点t1よりも、前記時間Tだけ遅れてハイレベル電圧を生成することになる(ステップS3)。したがって、基準値も時点t2において、ハイレベル電圧になる(ステップS4)。
強度検出回路6からの入力信号bが低下しだすと(ステップS5)、入力信号bは時点t3において基準値を下回り、判定回路7の出力信号cがローレベルになる。これに応じて制御部87は、スイッチ回路86をローレベル生成回路85側に切替える。それと同時に、制御部87は、制御部87からハイレベル生成回路84にリセット信号を供給する。ハイレベル生成回路84は、このリセット信号によって前記ピーク保持部を放電する。したがって、ハイレベル生成回路84の出力は、強度検出回路6からの入力信号bに追従して低下していき(ステップS6)、ローレベルになった状態で待機する(ステップS1)。
次に、強度検出回路6からの入力信号bが立ち上がると、前記と同様の動作が繰り返されることになる。
以上のようにして、強度検出回路6からの入力信号bに基づいてバースト信号の有無を判定する際に、その基準値eを可変にすることによって、バースト信号の立ち上がり、立下りともに、遅延のない速やかな検出が可能となる。
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の範囲内で種々の変更を施すことが可能である。
PONシステムの全体を示すブロック図である。 信号検出回路1の内部ブロック図である。 信号検出回路1内の各部の波形図である。図3(a)は、増幅器3の出力信号aの波形を示す。図3(b)は、強度検出回路6の出力波形bの波形図である。図3(c)は判定回路7の出力信号cの波形図である。 基準値制御回路8の一例を示す内部ブロック図である。 基準値制御回路8の他の例を示す内部ブロック図である。 基準値制御回路8の動作を時間の流れを追って描いたフローチャートである。 親局で受信される各子局からの上り光信号の波形を示す波形図である。 バースト信号受信装置のブロック構成図である。 図8のバースト信号を読取回路の各部の波形図である。図9(a)は比較器4の出力波形eを示す。図9(b)は信号検出回路1の出力波形cを示す。図9(c)は出力制御回路5から出力される信号波形dを示す。 信号検出回路1の内部を示すブロック図である。 図10の信号検出回路1の各部の出力波形図である。図11(a)は増幅器3の出力信号aの波形を示す。図11(b)は強度検出回路6の出力波形bの波形図である。図11(c)は信号検出回路から出力される信号波形cを示す。
符号の説明
1 信号検出回路
2 受光素子
3 増幅器
4 比較器
5 出力制御回路
6 強度検出回路
7 判定回路
8 基準値制御回路
11,13 光ファイバ
12 光分岐器
81 A/D変換器
82 ディジタル制御部
83 D/A変換器
84 ハイレベル生成回路
85 ローレベル生成回路
86 スイッチ回路
87 制御部

Claims (5)

  1. 光通信システムに用いられるバースト信号受信装置であって、
    バースト信号を受信している信号区間と、バースト信号を受信していない無信号区間とを判別するための信号検出回路を備え、前記信号検出回路は、
    バースト信号の強度を検出する強度検出回路と、
    前記強度検出回路の出力信号と基準値とを比較して、出力信号のレベルが基準値よりも高い期間は信号区間であることを示す信号を出し、出力信号のレベルが基準値よりも低い期間は無信号区間であることを示す信号を出す判定回路と、
    前記基準値を生成する基準値制御回路とを有し、
    前記基準値制御回路は、高いレベルの基準値を生成するハイレベル生成回路と、低いレベルの基準値を生成するローレベル生成回路と、前記ハイレベル生成回路とローレベル生成回路とを切り替えるスイッチ回路と、前記スイッチ回路の切替え制御を行う制御部とを備え、
    前記制御部は、前記判定回路の出力が低いレベルの基準値よりも高いレベルに立ち上がった時点で、前記スイッチ回路をハイレベル生成回路側に切替え、前記判定回路の出力が高いレベルの基準値を下回った時点で、前記スイッチ回路をローレベル生成回路側に切替えるものであることを特徴とするバースト信号受信装置。
  2. 前記制御部は、前記判定回路の出力がハイレベル基準値を下回った時点で、前記スイッチ回路をローレベル生成回路側に切替えるとともに前記ハイレベル生成回路にリセット信号を供給する請求項1記載のバースト信号受信装置。
  3. 前記ハイレベル生成回路は、前記高いレベルの基準値をホールドするピーク保持部を有し、このホールドされた基準値は、前記リセット信号により放電される請求項2記載のバースト信号受信装置。
  4. 前記基準値制御回路は、基準値を高いレベルに変化させる時定数を持ち、その時定数は、前記強度検出回路がバースト信号の強度を検出する時定数よりも長いものである請求項1から請求項3までのいずれかに記載のバースト信号受信装置。
  5. 前記基準値制御回路が基準値を高いレベルに変化させる時間は、前記強度検出回路がバースト信号の強度を検出する時間よりも長いものである請求項1から請求項3までのいずれかに記載のバースト信号受信装置。
JP2004177297A 2004-06-15 2004-06-15 光通信システムにおけるバースト信号受信装置 Expired - Lifetime JP4029867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004177297A JP4029867B2 (ja) 2004-06-15 2004-06-15 光通信システムにおけるバースト信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004177297A JP4029867B2 (ja) 2004-06-15 2004-06-15 光通信システムにおけるバースト信号受信装置

Publications (2)

Publication Number Publication Date
JP2006005472A JP2006005472A (ja) 2006-01-05
JP4029867B2 true JP4029867B2 (ja) 2008-01-09

Family

ID=35773510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004177297A Expired - Lifetime JP4029867B2 (ja) 2004-06-15 2004-06-15 光通信システムにおけるバースト信号受信装置

Country Status (1)

Country Link
JP (1) JP4029867B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100518023C (zh) * 2006-07-28 2009-07-22 武汉光迅科技股份有限公司 Pon系统中突发光信号功率测试方法和装置
JP5350147B2 (ja) * 2009-09-04 2013-11-27 株式会社フジクラ バースト信号受信機

Also Published As

Publication number Publication date
JP2006005472A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US10158421B2 (en) Rogue optical network interface device detection
KR100826882B1 (ko) 버스트 모드 광 수신기에서 디지털 자동이득제어 방법 및장치
EP2096754A1 (en) Optical receiver
US8861584B2 (en) Noise discriminator for passive optical network burst mode receiver
EP2696519B1 (en) Optical receiver
JP4172475B2 (ja) 局側光通信装置
US20220109508A1 (en) Optical receiver and station-side device
CA2875762A1 (en) Burst signal receiving apparatus and method, pon optical line terminal, and pon system
CN111800196B (zh) 用于gpon光线路终端的信号检测器
JP4029867B2 (ja) 光通信システムにおけるバースト信号受信装置
US8284872B2 (en) Burst mode receiver
US7206521B2 (en) Signal level detecting device for a burst-mode optical receiver
JP5056583B2 (ja) 信号検出装置、信号受信装置および信号検出方法
JP3778183B2 (ja) 光通信システムにおける親局装置
JP2005340931A (ja) バースト信号受信装置
JP5588814B2 (ja) バースト受信機,バースト受信制御方法、およびシステム
JP2015088850A (ja) 信号検出回路、光受信器、親局装置及び信号検出方法
JP3618283B2 (ja) バースト受信方法および装置
US20210075387A1 (en) Limiting amplifier circuitry
Wong et al. Baseband optical carrier-sense multiple access–Demonstration and sensitivity measurements
JP2005175596A (ja) 光受信回路および光受信モジュール
JPH06318909A (ja) バースト信号受信回路
Zeng et al. Experimental demonstration of a novel 5/10-Gb/s burst-mode clock and data recovery circuit for gigabit PONs
JP2004260360A (ja) レンジング機能を含む1対多接続光網および中央局装置並びに収容局装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071008

R150 Certificate of patent or registration of utility model

Ref document number: 4029867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250