JP5350073B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP5350073B2
JP5350073B2 JP2009123017A JP2009123017A JP5350073B2 JP 5350073 B2 JP5350073 B2 JP 5350073B2 JP 2009123017 A JP2009123017 A JP 2009123017A JP 2009123017 A JP2009123017 A JP 2009123017A JP 5350073 B2 JP5350073 B2 JP 5350073B2
Authority
JP
Japan
Prior art keywords
electrode
data line
liquid crystal
film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009123017A
Other languages
Japanese (ja)
Other versions
JP2009187030A (en
Inventor
重浩 船木
聡 木村
善朗 北川
剛 佐藤
英則 草なぎ
聡之助 高橋
隆之 今野
真一 西田
Original Assignee
ゴールドチャームリミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゴールドチャームリミテッド filed Critical ゴールドチャームリミテッド
Priority to JP2009123017A priority Critical patent/JP5350073B2/en
Publication of JP2009187030A publication Critical patent/JP2009187030A/en
Application granted granted Critical
Publication of JP5350073B2 publication Critical patent/JP5350073B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device which can prevent the line of an electric force generated from a data line from being introduced to a pixel electrode, and to improve an aperture ratio. <P>SOLUTION: A first substrate 100A includes an inorganic insulating film 15 covering the data line 12, a projected-shaped insulating organic film 21 formed on the inorganic insulating film 15 above the data line 12, and a shield common electrode 26 covering the first projected-shaped insulating organic film 21 and overlapping the data line 12 when viewed vertically. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、液晶表示装置、特に、横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法に関する。   The present invention relates to a liquid crystal display device, and more particularly to a lateral electric field type active matrix liquid crystal display device and a manufacturing method thereof.

横電界方式のアクティブマトリクス型液晶表示装置において、高開口率及び高精細を達成するために、データ線からの電界が画素部に及ぶことを防止するため、データ線からの電界をシールドし、データ線を覆うように共通電極を形成する技術が特許文献1及び2に示されている。   In a horizontal electric field type active matrix liquid crystal display device, in order to achieve a high aperture ratio and high definition, the electric field from the data line is shielded to prevent the electric field from the data line from reaching the pixel portion, and the data Patent Documents 1 and 2 show techniques for forming a common electrode so as to cover a line.

また、この技術を用いた場合には、共通電極とデータ線との間の寄生容量の増大が問題となる。このため、この寄生容量を減らすために、共通電極とデータ線との間に形成される絶縁層間膜として、低誘電率で無色な透明膜(例えば、無機膜としてはシリコン窒化膜(SiNx)、有機膜としてはアクリル系の膜)を用いる方法が提案されている。   In addition, when this technique is used, an increase in parasitic capacitance between the common electrode and the data line becomes a problem. Therefore, in order to reduce this parasitic capacitance, as an insulating interlayer film formed between the common electrode and the data line, a colorless transparent film having a low dielectric constant (for example, a silicon nitride film (SiNx) as an inorganic film, As an organic film, a method using an acrylic film) has been proposed.

しかしながら、シリコン窒化膜をCVD法で成膜する場合、成膜時間が長いため、1μm以上の厚膜を得るためには、長時間を要するなどの製造上の困難が生じる。また、アクリル系有機膜を得るためには、高価な専用の塗布装置等のフォトリソグラフィーラインが必要となる。   However, when the silicon nitride film is formed by the CVD method, the film formation time is long, so that it takes a long time to obtain a thick film having a thickness of 1 μm or more. Further, in order to obtain an acrylic organic film, an expensive dedicated photolithography line such as a coating apparatus is required.

特開平11−119237公報(段落番号0057、図12)JP 11-119237 A (paragraph number 0057, FIG. 12) 特開平10−186407公報(段落番号0058、図4)JP-A-10-186407 (paragraph number 0058, FIG. 4)

図35及び図36に従来の横電界方式のアクティブマトリクス型液晶表示装置の構造を示す。図35は、薄膜トランジスタ(以下、「TFT」と呼ぶ)が形成されるTFT基板100を液晶側から見た場合の平面図であり、図36は、図35のA−A’線に沿った本液晶表示装置の断面図である。   35 and 36 show the structure of a conventional lateral electric field type active matrix liquid crystal display device. FIG. 35 is a plan view of a TFT substrate 100 on which a thin film transistor (hereinafter referred to as “TFT”) is formed as viewed from the liquid crystal side, and FIG. 36 is a view along the line AA ′ in FIG. It is sectional drawing of a liquid crystal display device.

図36に示すように、本液晶表示装置は、TFT基板100と、TFT基板100に対向して配置されている対向基板200と、TFT基板100と対向基板200との間に形成されている液晶220の層と、から構成されている。   As shown in FIG. 36, the present liquid crystal display device includes a TFT substrate 100, a counter substrate 200 disposed to face the TFT substrate 100, and a liquid crystal formed between the TFT substrate 100 and the counter substrate 200. 220 layers.

TFT基板100は、ガラスからなる第一透明基板101と、第一透明基板101の上面(以下、液晶220に近い側の面を上面、液晶220から遠い側の面を下面と呼ぶ)上に形成された櫛歯状の共通電極127と、第一透明基板101の上面上に形成されたゲート配線105(図35参照)と、共通電極127を覆って第一透明基板101の上面上に形成された無機性の第一絶縁層間膜106と、第一絶縁層間膜106上に形成されたデータ線112と、第一絶縁層間膜106上に形成された櫛歯状の画素電極113と、データ線112及び画素電極113を覆って第一絶縁層間膜106上に形成された無機性の第二絶縁層間膜(パッシベーション膜)115と、第二絶縁層間膜115上に形成された配向膜120と、第一透明基板101の下面上に形成された偏光板130と、薄膜トランジスタと、から構成されている。   The TFT substrate 100 is formed on a first transparent substrate 101 made of glass and an upper surface of the first transparent substrate 101 (hereinafter, a surface closer to the liquid crystal 220 is referred to as an upper surface and a surface farther from the liquid crystal 220 is referred to as a lower surface). The comb-shaped common electrode 127, the gate wiring 105 (see FIG. 35) formed on the upper surface of the first transparent substrate 101, and the upper surface of the first transparent substrate 101 covering the common electrode 127 are formed. Inorganic first insulating interlayer film 106, data line 112 formed on first insulating interlayer film 106, comb-like pixel electrode 113 formed on first insulating interlayer film 106, data line 112, an inorganic second insulating interlayer film (passivation film) 115 formed on the first insulating interlayer film 106 so as to cover the pixel electrode 113, an alignment film 120 formed on the second insulating interlayer film 115, First transparent substrate 10 A polarizer 130 formed on the lower surface of, and is composed of a thin film transistor.

薄膜トランジスタは、共通電極127と同層に形成されたアイランド109と、データ線112と同層に形成されたドレイン電極110及びソース電極111と、上記のゲート配線105と、から構成されている。   The thin film transistor includes an island 109 formed in the same layer as the common electrode 127, a drain electrode 110 and a source electrode 111 formed in the same layer as the data line 112, and the gate wiring 105.

対向基板200は、ガラスからなる第二透明基板201と、第二透明基板201の上面上に部分的に形成されたブラックマトリクス層202と、第二透明基板201の上面上及びブラックマトリクス層202上に部分的に形成された色層203と、ブラックマトリクス層202及び色層203を覆って形成された平坦化層204と、平坦化層204上に形成された配向膜120と、第二透明基板201の下面上に形成された導電層205と、導電層205上に形成された偏光板210と、から構成されている。   The counter substrate 200 includes a second transparent substrate 201 made of glass, a black matrix layer 202 partially formed on the upper surface of the second transparent substrate 201, an upper surface of the second transparent substrate 201, and a black matrix layer 202. A partially formed color layer 203, a planarizing layer 204 formed so as to cover the black matrix layer 202 and the colored layer 203, an alignment film 120 formed on the planarizing layer 204, and a second transparent substrate The conductive layer 205 is formed on the lower surface of 201, and the polarizing plate 210 is formed on the conductive layer 205.

TFT基板100と対向基板200との間にはスペーサー(図示せず)が挟み込まれており、液晶220の層を一定の厚さに保持している。   A spacer (not shown) is sandwiched between the TFT substrate 100 and the counter substrate 200, and the layer of the liquid crystal 220 is held at a constant thickness.

また、TFT基板100及び対向基板200の周囲には、液晶220の漏出を防止するためのシール材(図示せず)が設けられている。   In addition, a sealing material (not shown) for preventing leakage of the liquid crystal 220 is provided around the TFT substrate 100 and the counter substrate 200.

図35及び図36に示した液晶表示装置においては、データ線112から発生する電気力線が画素電極113に入らないようにするため、データ線112の横に位置する共通電極127の面積を大きく取る必要があった。このため、図35及び図36に示した液晶表示装置は、開口率を大きくできないという問題点を有していた。   In the liquid crystal display device shown in FIGS. 35 and 36, the area of the common electrode 127 located beside the data line 112 is increased in order to prevent the electric lines of force generated from the data line 112 from entering the pixel electrode 113. I had to take it. For this reason, the liquid crystal display device shown in FIGS. 35 and 36 has a problem that the aperture ratio cannot be increased.

また、開口率を上げるため、共通電極127をデータ線112よりも液晶220に近い層で形成し、データ線112を共通電極127でシールドする方法が考えられる。この場合、シールド層としての共通電極127との結合容量を低減させるため、データ線112と共通電極127との間には有機系絶縁層間膜を形成する。   In order to increase the aperture ratio, a method in which the common electrode 127 is formed in a layer closer to the liquid crystal 220 than the data line 112 and the data line 112 is shielded by the common electrode 127 can be considered. In this case, an organic insulating interlayer film is formed between the data line 112 and the common electrode 127 in order to reduce the coupling capacitance with the common electrode 127 as a shield layer.

有機系絶縁層間膜を形成する一般的な方法は、溶剤により液体化された感光性を有する有機系樹脂の液体(以下「フォトレジスト」と称する)を塗布装置でスリット塗布やスピン塗布し、所望の膜厚にする工程と、フォトレジストに対して、露光・現像・ベークからなるフォトリソグラフィー工程を施し、所望の有機膜パターン形状を得る工程と、からなる。   A general method for forming an organic insulating interlayer film is to apply a photosensitive organic resin liquid (hereinafter referred to as “photoresist”) liquefied with a solvent by slit coating or spin coating with a coating device. And a step of subjecting the photoresist to a photolithography process including exposure, development, and baking to obtain a desired organic film pattern shape.

有機系絶縁層間膜に使用する材料としてはアクリル系樹脂が多く用いられる。   An acrylic resin is often used as a material for the organic insulating interlayer film.

アクリル系樹脂は、透明であるため、液晶表示装置における画素の部分に使用できるというメリットがあるが、同時に、以下のようなデメリットをも有していた。
(1)フォトリソグラフィー工程において、アクリル系樹脂は、一般的なノボラック系フォトレジスト塗布装置においてノボラック系樹脂と混在して使用することができない。このため、アクリル系樹脂専用の塗布装置を必要としていた。
(2)フォトリソグラフィー工程において、アクリル系樹脂用の現像液とノボラック系樹脂用の現像液とは異なるため、一般的なノボラック系フォトレジスト現像装置において、アクリル系樹脂をノボラック系樹脂と混在して現像することができない。このため、アクリル系樹脂専用の現像装置を必要としていた。
(3)アクリル系フォトレジストは常温保管できない。このため、冷蔵保管を行う必要があった。
(4)アクリル系フォトレジストは、常温では、経時変化が大きく、増粘し易い。
(5)アクリル系フォトレジストは固化し易いため、塗布装置のメンテナンス頻度が多くなることを避けられない。
(6)アクリル系フォトレジストは、ノボラック系フォトレジストに比較して、非常に高価である。
Since the acrylic resin is transparent, there is a merit that it can be used for a pixel portion in a liquid crystal display device, but at the same time, it has the following demerits.
(1) In the photolithography process, the acrylic resin cannot be used in combination with the novolak resin in a general novolak photoresist coating apparatus. For this reason, the application apparatus only for acrylic resin was required.
(2) In the photolithography process, an acrylic resin developer and a novolak resin developer are different from each other. Therefore, in a general novolak photoresist developing apparatus, an acrylic resin is mixed with a novolak resin. It cannot be developed. For this reason, a developing device dedicated to acrylic resin is required.
(3) Acrylic photoresist cannot be stored at room temperature. For this reason, it was necessary to perform refrigeration storage.
(4) Acrylic photoresist has a large change over time at room temperature, and tends to thicken.
(5) Since the acrylic photoresist is easily solidified, it is inevitable that the frequency of maintenance of the coating apparatus increases.
(6) Acrylic photoresists are very expensive compared to novolac photoresists.

これに対して、ノボラック系樹脂のデメリットは、ノボラック系樹脂は有色材料であるため、液晶表示装置の画素部に使用できない、という点のみである。   On the other hand, the demerit of the novolak resin is only that the novolac resin is a colored material and cannot be used for the pixel portion of the liquid crystal display device.

本発明は、上記のような問題点を解決するためになされたものであり、データ線から発生する電気力線が画素電極に進入することを防止し、開口率を大きくすることができる横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and prevents a line of electric force generated from a data line from entering a pixel electrode and can increase the aperture ratio. An object of the present invention is to provide an active matrix liquid crystal display device of the type and a method for manufacturing the same.

本発明は、さらに、有機系絶縁層間膜としてフォトリソグラフィー工程で一般的に使用されているノボラック系有機膜を使用することを可能にするため、ノボラック系有機膜のデメリットである有色性を回避することができる横電界方式のアクティブマトリクス型液晶表示装置を提供すること及びその製造方法を提供することを目的とする。   Furthermore, the present invention makes it possible to use a novolac organic film generally used in a photolithography process as the organic insulating interlayer film, thereby avoiding the chromaticity that is a disadvantage of the novolac organic film. It is an object of the present invention to provide a lateral electric field type active matrix liquid crystal display device and a manufacturing method thereof.

上記の目的を達成するため、薄膜トランジスタと、データ線と、画素電極と、共通電極とを備える第1基板と、第2基板と、前記第1と前記第2基板との間に挟まれる液晶とを備え、前記データ線を介して前記薄膜トランジスタに画像信号が印加され、前記画像信号を受けた前記画素電極と前記共通電極との間に電界が発生させ、前記電界により前記液晶が前記第1基板に平行な平面内で回転する液晶表示装置において、前記第1基板は、前記データ線を覆う無機絶縁膜と、前記データ線の上方において前記無機絶縁膜上に設けられた、有色材料からなる突起状の有機絶縁膜と、前記有機絶縁膜を覆い、かつ、上方から見たときに前記データ線を覆うシールド共通電極と、を有することを特徴とする液晶表示装置を提供する。   To achieve the above object, a first substrate including a thin film transistor, a data line, a pixel electrode, and a common electrode, a second substrate, and a liquid crystal sandwiched between the first and second substrates, An image signal is applied to the thin film transistor through the data line, and an electric field is generated between the pixel electrode that has received the image signal and the common electrode, and the liquid crystal is applied to the first substrate by the electric field. In the liquid crystal display device rotating in a plane parallel to the first substrate, the first substrate includes an inorganic insulating film that covers the data line, and a projection made of a colored material that is provided on the inorganic insulating film above the data line. And a shield common electrode that covers the organic insulating film and covers the data line when viewed from above.

前記第1基板上にはさらに前記薄膜トランジスタを選択するゲート配線が設けられ、前記ゲート配線及び前記データ線は前記第1基板の周辺でそれぞれゲート配線端子電極及びデータ線端子電極に接続され、前記ゲート配線端子電極及び前記データ線端子電極は前記無機絶縁膜の上方において前記共通電極と同時に形成されるゲート端子取出し電極及びデータ端子取出し電極にそれぞれ接続されていることが好ましい。   A gate wiring for selecting the thin film transistor is further provided on the first substrate, and the gate wiring and the data line are connected to a gate wiring terminal electrode and a data line terminal electrode, respectively, around the first substrate, and the gate It is preferable that the wiring terminal electrode and the data line terminal electrode are respectively connected to the gate terminal extraction electrode and the data terminal extraction electrode formed simultaneously with the common electrode above the inorganic insulating film.

前記ゲート配線端子電極と前記ゲート端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記ゲート配線端子電極及び前記ゲート端子取出し電極の間に、透明導電膜からなり、該両電極とは別の導電層が形成されており、前記データ線端子電極と前記データ端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記データ線端子電極及び前記データ端子取出し電極の間に、透明導電膜からなり、該両電極とは別の導電層が形成されていることが好ましい。   The gate wiring terminal electrode and the gate terminal extraction electrode are connected to each other, and the connection portion is formed of a transparent conductive film between the gate wiring terminal electrode and the gate terminal extraction electrode. A conductive layer different from the electrode is formed, and the data line terminal electrode and the data terminal take-out electrode are connected to each other, and the data line terminal electrode and the data terminal take-out are connected to the connection portion. It is preferable that a conductive layer different from both electrodes is formed between the electrodes.

前記ゲート配線端子電極と前記ゲート端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記ゲート配線端子電極及び前記ゲート端子取出し電極の間に、不透明導電膜からなり、該両電極とは別の導電層が形成されており、前記データ線端子電極と前記データ端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記データ線端子電極及び前記データ端子取出し電極の間に、不透明導電膜からなり、該両電極とは別の導電層が形成されていることが好ましい。   The gate wiring terminal electrode and the gate terminal extraction electrode are connected to each other, and the connection portion is formed of an opaque conductive film between the gate wiring terminal electrode and the gate terminal extraction electrode. A conductive layer different from the electrode is formed, and the data line terminal electrode and the data terminal take-out electrode are connected to each other, and the data line terminal electrode and the data terminal take-out are connected to the connection portion. It is preferable that a conductive layer different from the two electrodes is formed between the electrodes.

前記ゲート配線端子電極と前記ゲート端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記ゲート配線端子電極及び前記ゲート端子取出し電極の間に、不透明導電層と透明導電層との積層からなり、該両電極とは別の導電層が形成されており、前記データ線端子電極と前記データ端子取り出し電極とが相互に接続されているとともに、その接続箇所には、前記データ線端子電極及び前記データ端子取り出し電極の間に、不透明導電層と透明導電層との積層からなり、該両電極とは別の導電層が形成されていることが好ましい。   The gate wiring terminal electrode and the gate terminal lead-out electrode are connected to each other, and the connecting portion includes an opaque conductive layer and a transparent conductive layer between the gate wiring terminal electrode and the gate terminal lead-out electrode. A conductive layer different from the two electrodes is formed, the data line terminal electrode and the data terminal take-out electrode are connected to each other, and the connection portion includes the data line It is preferable that an opaque conductive layer and a transparent conductive layer are formed between the terminal electrode and the data terminal extraction electrode, and a conductive layer different from the two electrodes is formed.

例えば、前記シールド共通電極は透明導電膜から構成される。   For example, the shield common electrode is made of a transparent conductive film.

あるいは、前記シールド共通電極は不透明導電膜と透明導電膜との積層膜から構成することもできる。   Alternatively, the shield common electrode can be composed of a laminated film of an opaque conductive film and a transparent conductive film.

前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極は同じ層に設けられることが好ましい。   Preferably, the pixel electrode and the common electrode are formed in parallel to each other, and the pixel electrode and the common electrode are provided in the same layer.

あるいは、前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極は異なる層に設けられることが好ましい。   Alternatively, it is preferable that the pixel electrode and the common electrode are formed in parallel to each other, and the pixel electrode and the common electrode are provided in different layers.

あるいは、前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極はジグザグ状電極に形成され、前記データ線及び突起状の前記有機絶縁膜も前記ジグザグ状電極に平行に設けられることが好ましい。   Alternatively, the pixel electrode and the common electrode are formed in parallel to each other, the pixel electrode and the common electrode are formed in a zigzag electrode, and the data line and the projecting organic insulating film are also in the zigzag shape. It is preferable to be provided in parallel with the electrode.

あるいは、前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極はジグザグ状電極に形成され、前記データ線及び突起状の前記有機絶縁膜は、前記画素電極及び前記共通電極に略平行な部分とラビング方向に略平行な部分とから形成されていることが好ましい。   Alternatively, the pixel electrode and the common electrode are formed in parallel to each other, the pixel electrode and the common electrode are formed in a zigzag electrode, and the data line and the projecting organic insulating film are the pixel It is preferable that the electrode and the common electrode are formed of a portion substantially parallel to the electrode and the portion substantially parallel to the rubbing direction.

前記突起状の有機絶縁膜が前記ゲート配線上の無機絶縁膜上にも設けられ、かつ、前記突起状の有機絶縁膜を前記シールド共通電極が覆うことが好ましい。   Preferably, the protruding organic insulating film is also provided on the inorganic insulating film on the gate wiring, and the shield common electrode covers the protruding organic insulating film.

前記突起状の有機絶縁膜が前記薄膜トランジスタ上の無機絶縁膜上にも設けられ、かつ、前記突起状の有機絶縁膜を前記シールド共通電極が覆うことが好ましい。   It is preferable that the projecting organic insulating film is also provided on the inorganic insulating film on the thin film transistor, and the projecting organic insulating film is covered with the shield common electrode.

前記突起状の有機絶縁膜が、前記ゲート配線の近傍を除いて前記データ線上の無機絶縁膜上に形成され、かつ、前記突起状の有機絶縁膜を前記シールド共通電極が覆うことが好ましい。   Preferably, the protruding organic insulating film is formed on the inorganic insulating film on the data line except in the vicinity of the gate wiring, and the shielded common electrode covers the protruding organic insulating film.

相互に別の走査線により制御され上下に隣接する画素の前記シールド共通電極が相互に電気的に接続されており、前記シールド共通電極を相互に接続する部分が、前記シールド共通電極を形成する導電層により、前記データ線と重ならない位置に形成されていることが好ましい。   The shield common electrodes of vertically adjacent pixels controlled by different scanning lines are electrically connected to each other, and a portion connecting the shield common electrodes to each other is a conductive layer forming the shield common electrode. The layer is preferably formed at a position that does not overlap the data line.

前記上下に隣接する画素の前記シールド共通電極を接続する部分が、各画素において、他の導電層でシールドされていないゲート線のうち6割以上を覆っていることが好ましい。   It is preferable that the portion connecting the shield common electrodes of the vertically adjacent pixels covers 60% or more of the gate lines not shielded by other conductive layers in each pixel.

前記突起状の有機絶縁膜は、その液晶側の表面が、前記シールド共通電極によって覆われていることが好ましい。   The protruding organic insulating film preferably has a liquid crystal side surface covered with the shield common electrode.

前記第2基板には、ブラックマトリクス層と、色層と、前記ブラックマトリクス及び前記色層を覆う平坦化膜と、が設けられ、前記平坦化膜の厚さが1.5μm以上であることが好ましい。   The second substrate is provided with a black matrix layer, a color layer, and a planarization film that covers the black matrix and the color layer, and the thickness of the planarization film is 1.5 μm or more. preferable.

前記第2基板には、ブラックマトリクス層が設けられ、前記ブラックマトリクス層の抵抗率が1E9Ω・cm以上であることが好ましい。   Preferably, the second substrate is provided with a black matrix layer, and the resistivity of the black matrix layer is 1E9 Ω · cm or more.

前記第2基板の前記データ線に対向する位置に、異なる2色の色層を積層した遮光膜が形成されていることが好ましい。   It is preferable that a light shielding film in which two different color layers are stacked is formed at a position facing the data line of the second substrate.

本発明は、さらに、第1基板と第2基板との間に液晶を挟み、前記第1基板上に互いに交差するゲート配線及びデータ線を形成し、前記ゲート配線及び前記データ線が交差する点に対応して薄膜トランジスタを形成し、前記薄膜トランジスタのソース電極を形成すると同時に画素電極を形成し、前記画素電極に平行する共通電極を形成する液晶表示装置の製造方法であって、前記共通電極は前記データ線よりも前記液晶側に位置して前記データ線を覆うように形成され、かつ、前記共通電極は前記データ線上の無機絶縁膜上に設けられた、有色材料からなる突起状の有機絶縁膜を覆うシールド共通電極を有する形状に形成されることを特徴とする液晶表示装置の製造方法を提供する。   According to the present invention, a liquid crystal is sandwiched between the first substrate and the second substrate, gate lines and data lines intersecting each other are formed on the first substrate, and the gate lines and the data lines intersect. The thin film transistor is formed correspondingly, the source electrode of the thin film transistor is formed, the pixel electrode is formed at the same time, and the common electrode parallel to the pixel electrode is formed. A protruding organic insulating film made of a colored material, which is formed on the liquid crystal side of the data line so as to cover the data line, and the common electrode is provided on the inorganic insulating film on the data line A method for manufacturing a liquid crystal display device is provided, wherein the liquid crystal display device is formed into a shape having a shield common electrode covering the substrate.

本発明は、さらに、第1基板と第2基板との間に液晶を挟み、前記第1基板上に互いに交差するゲート配線及びデータ線を形成し、前記ゲート配線及び前記データ線が交差する点に対応して薄膜トランジスタを形成し、前記薄膜トランジスタのソース電極に接続された画素電極を形成し、前記画素電極に平行に共通電極を形成する液晶表示装置の製造方法であって、前記共通電極は前記データ線よりも前記液晶側に位置して前記データ線を覆うように形成され、かつ、前記共通電極は前記データ線上の無機絶縁膜上に設けられた突起状の、有色材料からなる有機絶縁膜を覆うシールド共通電極を有する形状に形成され、前記画素電極は前記共通電極と同時に形成されることを特徴とする液晶表示装置の製造方法を提供する。   According to the present invention, a liquid crystal is sandwiched between the first substrate and the second substrate, gate lines and data lines intersecting each other are formed on the first substrate, and the gate lines and the data lines intersect. Corresponding to the above, forming a pixel electrode connected to the source electrode of the thin film transistor, and forming a common electrode parallel to the pixel electrode, wherein the common electrode is the An organic insulating film made of a colored material that is formed on the liquid crystal side of the data line so as to cover the data line, and the common electrode is provided on the inorganic insulating film on the data line. A method of manufacturing a liquid crystal display device is provided, wherein the pixel electrode is formed simultaneously with the common electrode.

前記突起状の有機絶縁膜はその液晶側の表面が前記シールド共通電極により覆われて外部から遮断されることが好ましい。   The protruding organic insulating film is preferably shielded from the outside by covering the liquid crystal side surface with the shield common electrode.

前記突起状の有機絶縁膜はノボラック系樹脂からなり、前記無機絶縁膜上にノボラック系樹脂の突起を形成し、前記突起を200乃至270℃の範囲の温度で30乃至120分間焼成することが好ましい。   Preferably, the protruding organic insulating film is made of a novolac resin, a novolac resin protrusion is formed on the inorganic insulating film, and the protrusion is baked at a temperature in the range of 200 to 270 ° C. for 30 to 120 minutes. .

前記ノボラック系樹脂の前記焼成の前に、前記突起に対して100乃至150℃の範囲の温度で30秒乃至15分間の熱処理を行うことが好ましい。   Prior to the firing of the novolac resin, it is preferable to heat-treat the protrusions at a temperature in the range of 100 to 150 ° C. for 30 seconds to 15 minutes.

前記ノボラック系樹脂の前記焼成は、昇温速度を5℃/分乃至15℃/分の範囲で200乃至270℃の範囲内の所望の温度にすることが好ましい。   The baking of the novolac resin is preferably performed at a desired temperature within a range of 200 to 270 ° C. at a temperature rising rate of 5 ° C./min to 15 ° C./min.

前記ノボラック系樹脂の前記焼成は、前記ノボラック系樹脂の200乃至270℃の範囲内の温度での焼成に至る途中で、100乃至150℃での定温加熱時間を設けることにより行われることが好ましい。   The firing of the novolac resin is preferably performed by providing a constant temperature heating time of 100 to 150 ° C. during the course of firing the novolac resin at a temperature in the range of 200 to 270 ° C.

本発明によれば、次のような効果を得ることができる。   According to the present invention, the following effects can be obtained.

第一に、共通電極はデータ線よりも液晶側に位置してデータ線を覆い、かつ、データ線上の無機絶縁膜上に設けられた突起状の有機絶縁膜を覆うシールド共通電極を有するので、シールド共通電極により、データ線からの電気力線を終端することができる。これにより、画素電極をデータ線の近傍に配置することができるようになり、開口率を向上させることができる。   First, since the common electrode has a shield common electrode located on the liquid crystal side of the data line and covering the data line, and covering the protruding organic insulating film provided on the inorganic insulating film on the data line, The electric lines of force from the data lines can be terminated by the shield common electrode. As a result, the pixel electrode can be arranged in the vicinity of the data line, and the aperture ratio can be improved.

第二に、ノボラック樹脂(及びその類似の物質)系有機膜をTFT基板の絶縁層間膜に適用することにより、データ線をシールドする共通電極とデータ線との間の寄生容量を低減させることができ、信号の遅延や消費電力を抑えることが可能となる。また、ゲート線上にノボラック有機層間膜を形成し、これを共通電極でシールドする場合には、ゲート線の寄生容量を低減することができ、ゲート線の遅延に伴うフリッカや画素書込みの面内不均一を抑制することができる。   Second, by applying a novolac resin (and similar material) organic film to the insulating interlayer film of the TFT substrate, the parasitic capacitance between the common electrode shielding the data line and the data line can be reduced. Thus, signal delay and power consumption can be suppressed. In addition, when a novolac organic interlayer film is formed on the gate line and is shielded by a common electrode, the parasitic capacitance of the gate line can be reduced, and flicker and pixel writing in-plane failure caused by delay of the gate line can be reduced. Uniformity can be suppressed.

第三に、アクリル系フォトレジストよりも安価なノボラック系フォトレジストを用いることにより、TFT基板を安価に製造することができる。   Third, a TFT substrate can be manufactured at a low cost by using a novolak photoresist that is less expensive than an acrylic photoresist.

第四に、TFT基板における層間絶縁膜としての有機膜の占有面積を極力小さくし、かつ、画素部に有機膜を配置しないため、画素部に配置する透明導電膜からなる櫛歯電極の膜質を向上させることが可能となり、櫛歯電極パターンを精度良く形成することが可能となる。   Fourth, in order to minimize the area occupied by the organic film as the interlayer insulating film on the TFT substrate and not to arrange the organic film in the pixel part, the film quality of the comb electrode made of the transparent conductive film arranged in the pixel part is It becomes possible to improve, and it becomes possible to form a comb-tooth electrode pattern accurately.

第五に、モリブデン(Mo)や銅(Cu)のような大気腐食性を有する金属からなる電極を有機絶縁膜で覆うことにより、大気暴露を防止し、電極の防食性能を大幅に向上させることが可能となる。   Fifth, by covering an electrode made of a metal having atmospheric corrosivity such as molybdenum (Mo) or copper (Cu) with an organic insulating film, exposure to the atmosphere is prevented and the anticorrosion performance of the electrode is greatly improved. Is possible.

第六に、モリブデン(Mo)や銅(Cu)のような大気腐食性を有する金属からなる電極を2層の透明導電膜で覆うことにより、大気暴露を防止し、電極の防食性能を大幅に向上させることが可能となる。   Sixth, by covering an electrode made of a metal having atmospheric corrosive properties such as molybdenum (Mo) and copper (Cu) with a two-layer transparent conductive film, exposure to the atmosphere is prevented and the anticorrosion performance of the electrode is greatly increased. It becomes possible to improve.

本発明の第1の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 1st Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第1の実施形態に係る液晶表示装置における図1のA−A’線に沿った断面図である。FIG. 2 is a cross-sectional view taken along line A-A ′ of FIG. 1 in the liquid crystal display device according to the first embodiment of the present invention. 図3(a)はデータ線の形状を示す部分的な平面図であり、図3(b)は、図3(a)の点線で囲んだ四角形の領域Sの拡大図であり、図3(c)は、データ線の形状の他の例を示す部分的な平面図である。FIG. 3A is a partial plan view showing the shape of the data line, and FIG. 3B is an enlarged view of the rectangular region S surrounded by the dotted line in FIG. c) is a partial plan view showing another example of the shape of the data line. 本発明の第2の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 2nd Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第2の実施形態に係る液晶表示装置における図4のA−A’線に沿った断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4 in a liquid crystal display device according to a second embodiment of the present invention. 本発明の第3の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 3rd Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第3の実施形態に係る液晶表示装置における図6のA−A’線に沿った断面図である。FIG. 7 is a cross-sectional view taken along line A-A ′ of FIG. 6 in a liquid crystal display device according to a third embodiment of the present invention. 本発明の第4の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 4th Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第4の実施形態に係る液晶表示装置における図8のA−A’線に沿った断面図である。FIG. 9 is a cross-sectional view taken along line A-A ′ of FIG. 8 in a liquid crystal display device according to a fourth embodiment of the present invention. 本発明の第5の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 5th Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第5の実施形態に係る液晶表示装置における図10のA−A’線に沿った断面図である。FIG. 11 is a cross-sectional view taken along line A-A ′ of FIG. 10 in a liquid crystal display device according to a fifth embodiment of the present invention. 本発明の第6の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 6th Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第6の実施形態に係る液晶表示装置における図12のA−A’線に沿った断面図である。FIG. 13 is a cross-sectional view taken along line A-A ′ of FIG. 12 in a liquid crystal display device according to a sixth embodiment of the present invention. 図1及び図2に示した第1の実施形態に係る液晶表示装置におけるTFT基板の製造工程を順に示す同TFT基板の断面図であり、図1のA−A’線に沿った断面(画素部)の他に、TFT素子、共通電極配線コンタクト部、データ線端子部、ゲート配線端子(共通配線端子)部、ゲート配線の各断面を含む断面図である。FIGS. 3A and 3B are cross-sectional views of the TFT substrate sequentially illustrating the manufacturing steps of the TFT substrate in the liquid crystal display device according to the first embodiment shown in FIGS. In addition to the TFT element, the cross-sectional view includes the TFT element, the common electrode wiring contact part, the data line terminal part, the gate wiring terminal (common wiring terminal) part, and the gate wiring. 図14に続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. 図15に続く製造工程を示す断面図である。FIG. 16 is a cross-sectional view showing a manufacturing step that follows FIG. 15; 図17(a)はゲート端子電極の一例の平面図であり、図17(b)はデータ線端子電極の一例の平面図である。FIG. 17A is a plan view of an example of the gate terminal electrode, and FIG. 17B is a plan view of an example of the data line terminal electrode. ノボラック系有機絶縁層と、ノボラック系有機絶縁層を覆うゲート配線シールド(またはデータ線シールド)と、ゲート配線(またはデータ線)との位置関係を示す断面図である。It is sectional drawing which shows the positional relationship of a novolak-type organic insulating layer, the gate wiring shield (or data line shield) which covers a novolak-type organic insulating layer, and a gate wiring (or data line). 本発明の第8の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 8th Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第8の実施形態に係る液晶表示装置における図19のA−A’線に沿った断面図である。FIG. 20 is a cross-sectional view taken along line A-A ′ of FIG. 19 in a liquid crystal display device according to an eighth embodiment of the present invention. 図21(a)は、一例として作成した19型SXGAパネルのゲート配線(走査線)の方向において、面内の画素電極の電位の平均値をプロットした結果(面内フィードスルー電圧差)を示すグラフであり、図21(b)は、19型SXGAパネルにおいて、フィードスルー電圧の面内ポイントを示す概略図である。FIG. 21A shows the result (in-plane feedthrough voltage difference) of plotting the average value of the potentials of the in-plane pixel electrodes in the direction of the gate wiring (scanning line) of a 19-inch SXGA panel created as an example. FIG. 21B is a schematic diagram showing in-plane points of feedthrough voltage in a 19-inch SXGA panel. 本発明の第9の実施形態に係る液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the liquid crystal display device which concerns on the 9th Embodiment of this invention, it is a top view at the time of seeing the TFT substrate in which a thin-film transistor is formed from the liquid crystal side. 本発明の第9の実施形態に係る液晶表示装置における図22のA−A’線に沿った断面図である。FIG. 23 is a cross-sectional view taken along line A-A ′ of FIG. 22 in a liquid crystal display device according to a ninth embodiment of the present invention. ノボラック系有機膜を形成する方法のフローチャートである。It is a flowchart of the method of forming a novolak-type organic film. アクリル系有機膜を形成する方法のフローチャートである。3 is a flowchart of a method for forming an acrylic organic film. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第一の例の断面図である。It is sectional drawing of the 1st example of the TFT substrate structure of the horizontal electric field type active matrix type liquid crystal display device which has the corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第二の例の断面図である。It is sectional drawing of the 2nd example of the TFT substrate structure of the horizontal electric field type active matrix type liquid crystal display device which has a corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第三の例の断面図である。It is sectional drawing of the 3rd example of the TFT substrate structure of the horizontal electric field type active matrix type liquid crystal display device which has a corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第四の例の断面図である。It is sectional drawing of the 4th example of the TFT substrate structure of the horizontal electric field type active matrix liquid crystal display device which has a corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第五の例の断面図である。It is sectional drawing of the 5th example of the TFT substrate structure of the horizontal electric field type active matrix liquid crystal display device which has a corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第六の例の断面図である。It is sectional drawing of the 6th example of the TFT substrate structure of the horizontal electric field type active matrix liquid crystal display device which has a corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第七の例の断面図である。It is sectional drawing of the 7th example of the TFT substrate structure of the horizontal electric field type active matrix type liquid crystal display device which has a corrosion prevention structure of an atmospheric corrosive metal. 大気腐食性の無いメタルを配線材に使用した横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第一の例の断面図である。It is sectional drawing of the 1st example of the TFT substrate structure of the horizontal electric field type active matrix type liquid crystal display device which uses the metal without air corrosiveness for a wiring material. 大気腐食性の無いメタルを配線材に使用した横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第二の例の断面図である。It is sectional drawing of the 2nd example of the TFT substrate structure of the horizontal electric field type active matrix type liquid crystal display device which uses the metal without air corrosiveness for a wiring material. 従来の液晶表示装置において、薄膜トランジスタが形成されるTFT基板を液晶側から見た場合の平面図である。In the conventional liquid crystal display device, it is a top view at the time of seeing the TFT substrate in which a thin film transistor is formed from the liquid crystal side. 図35のA−A’線に沿った断面図である。FIG. 36 is a cross-sectional view taken along line A-A ′ of FIG. 35.

(第1の実施形態)
本発明の第1の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置500の構造を図1及び図2に示す。図1は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図2は、図1のA−A’線に沿った本液晶表示装置500の断面図である。
(First embodiment)
The structure of a lateral electric field type active matrix liquid crystal display device 500 according to the first embodiment of the present invention is shown in FIGS. FIG. 1 is a plan view of a TFT substrate 100A on which a thin film transistor is formed as viewed from the liquid crystal side, and FIG. 2 is a cross-sectional view of the present liquid crystal display device 500 along the line AA ′ in FIG. .

図2に示すように、本液晶表示装置500は、TFT基板100Aと、TFT基板100Aに対向して配置されている対向基板200Aと、TFT基板100Aと対向基板200Aとの間に形成されている液晶220の層と、から構成されている。   As shown in FIG. 2, the present liquid crystal display device 500 is formed between a TFT substrate 100A, a counter substrate 200A arranged to face the TFT substrate 100A, and the TFT substrate 100A and the counter substrate 200A. And a layer of the liquid crystal 220.

TFT基板100Aは、ガラスからなる第一透明基板1と、第一透明基板1の上面上に形成された無機性の第一絶縁層間膜6と、第一絶縁層間膜6上に形成されたデータ線12と、第一絶縁層間膜6上に形成された櫛歯状の画素電極13と、データ線12及び画素電極13を覆って第一絶縁層間膜6上に形成された無機性の第二絶縁層間膜(パッシベーション膜)15と、第二絶縁層間膜15上においてデータ線12の上方に形成されたノボラック系有機絶縁層21と、第二絶縁層間膜15上において画素電極13の間に形成された櫛歯状の共通電極27と、ノボラック系有機絶縁層21を覆って第二絶縁層間膜15上に形成された、共通電極27と同層のデータ線シールド26と、共通電極27、データ線シールド26及び第二絶縁層間膜15を覆う配向膜120と、第一透明基板101の下面上に形成された偏光板110と、第一透明基板1の上面上に形成されたゲート配線5(図1参照)と、薄膜トランジスタと、から構成されている。   The TFT substrate 100A includes a first transparent substrate 1 made of glass, an inorganic first insulating interlayer film 6 formed on the upper surface of the first transparent substrate 1, and data formed on the first insulating interlayer film 6. Lines 12, comb-like pixel electrodes 13 formed on the first insulating interlayer film 6, and inorganic second electrodes formed on the first insulating interlayer film 6 so as to cover the data lines 12 and the pixel electrodes 13. An insulating interlayer film (passivation film) 15, a novolac organic insulating layer 21 formed on the second insulating interlayer film 15 above the data line 12, and a pixel electrode 13 on the second insulating interlayer film 15. The comb-like common electrode 27, the novolac organic insulating layer 21, the data line shield 26 formed in the same layer as the common electrode 27, the common electrode 27, the data Line shield 26 and second insulating interlayer film 5, an alignment film 120 covering 5, a polarizing plate 110 formed on the lower surface of the first transparent substrate 101, a gate wiring 5 (see FIG. 1) formed on the upper surface of the first transparent substrate 1, a thin film transistor, It is composed of

薄膜トランジスタは、図1に示すように、アイランド9と、データ線12と同層に形成されたドレイン電極10及びソース電極11と、上記のゲート配線5と、から構成されている。   As shown in FIG. 1, the thin film transistor includes an island 9, a drain electrode 10 and a source electrode 11 formed in the same layer as the data line 12, and the gate wiring 5.

ゲート配線5は薄膜トランジスタを選択するために設けられており、ゲート配線5及びデータ線12はTFT基板100Aの外周部においてそれぞれゲート配線端子電極51(図26参照)及びデータ線端子電極53(図26参照)に接続されている。   The gate wiring 5 is provided for selecting a thin film transistor, and the gate wiring 5 and the data line 12 are respectively connected to the gate wiring terminal electrode 51 (see FIG. 26) and the data line terminal electrode 53 (see FIG. 26) on the outer periphery of the TFT substrate 100A. Connected).

対向基板200Aは、ガラスからなる第二透明基板201と、第二透明基板201の上面上に部分的に形成されたブラックマトリクス層202と、第二透明基板201の上面上及びブラックマトリクス層202上に部分的に形成された色層203と、ブラックマトリクス層202及び色層203を覆って形成された平坦化層204と、平坦化層204上に形成された配向膜120と、第二透明基板201の下面上に形成された導電層205と、導電層205上に形成された偏光板210と、から構成されている。   The counter substrate 200A includes a second transparent substrate 201 made of glass, a black matrix layer 202 partially formed on the upper surface of the second transparent substrate 201, the upper surface of the second transparent substrate 201, and the black matrix layer 202. A partially formed color layer 203, a planarizing layer 204 formed so as to cover the black matrix layer 202 and the colored layer 203, an alignment film 120 formed on the planarizing layer 204, and a second transparent substrate The conductive layer 205 is formed on the lower surface of 201, and the polarizing plate 210 is formed on the conductive layer 205.

すなわち、対向基板200Aは、図36に示した対向基板200と同一の構造を有している。   That is, the counter substrate 200A has the same structure as the counter substrate 200 shown in FIG.

TFT基板100Aと対向基板200Aとの間にはスペーサー(図示せず)が挟み込まれており、液晶220の層を一定の厚さに保持している。   A spacer (not shown) is sandwiched between the TFT substrate 100A and the counter substrate 200A, and the layer of the liquid crystal 220 is held at a constant thickness.

また、TFT基板100A及び対向基板200Aの周囲には、液晶220の漏出を防止するためのシール材(図示せず)が設けられている。   Further, a sealing material (not shown) for preventing the liquid crystal 220 from leaking is provided around the TFT substrate 100A and the counter substrate 200A.

本実施形態に係る液晶表示装置500においては、図2に示すように、データ線12の直上に、無機性の第二絶縁層間膜15及びノボラック系有機絶縁層21を介して、共通電極27と同層のデータ線シールド26を配置し、データ線シールド26でデータ線12を覆うようにしている。   In the liquid crystal display device 500 according to the present embodiment, as shown in FIG. 2, the common electrode 27 and the data line 12 are directly connected to the common electrode 27 via the inorganic second insulating interlayer film 15 and the novolac organic insulating layer 21. A data line shield 26 of the same layer is arranged so that the data line shield 26 covers the data line 12.

このため、データ線シールド26により、データ線12から発生する電気力線が終端され、画素電極13にデータ線12からの電気力線が入ることを防止することができる。   Therefore, the electric lines of force generated from the data line 12 are terminated by the data line shield 26, and the electric lines of force from the data line 12 can be prevented from entering the pixel electrode 13.

データ線12とその直上のデータ線シールド26との寄生容量が大きいと、信号の遅延や消費電力の増大と言った問題が出てくる。これらの問題を解決するため、ノボラック樹脂を主成分としたノボラック系有機絶縁層21の厚さを第二絶縁層間膜15の厚さよりも大きくすることにより、寄生容量を充分に小さくすることができる。   If the parasitic capacitance between the data line 12 and the data line shield 26 immediately above it is large, problems such as signal delay and increased power consumption arise. In order to solve these problems, the parasitic capacitance can be sufficiently reduced by making the thickness of the novolac organic insulating layer 21 mainly composed of novolak resin larger than the thickness of the second insulating interlayer film 15. .

データ線12の直上のデータ線シールド26により、データ線12からの電気力線を終端したことにより、画素電極13をデータ線12の近傍に配置することができるようになり、開口率を向上させることができる。   Since the electric lines of force from the data line 12 are terminated by the data line shield 26 immediately above the data line 12, the pixel electrode 13 can be disposed in the vicinity of the data line 12, and the aperture ratio is improved. be able to.

図1に示すように、画素電極13及び共通電極27とデータ線12は、液晶220の初期配向方向(ラビング方向)Rにおいて、相互に平行になるように液晶220をラビング方向に対して対称な2方向に回転させることができる。すなわち、本実施形態に係る液晶表示装置500はマルチドメインIPSを構成する。マルチドメインIPSにおいては、一の方向に回転したドメインと他の方向に回転したドメインとは互いに補償するため、視野角特性を向上させることができる。   As shown in FIG. 1, the pixel electrode 13, the common electrode 27, and the data line 12 are symmetrical with respect to the rubbing direction so that the liquid crystal 220 is parallel to each other in the initial alignment direction (rubbing direction) R of the liquid crystal 220. It can be rotated in two directions. That is, the liquid crystal display device 500 according to the present embodiment constitutes a multi-domain IPS. In the multi-domain IPS, the domain rotated in one direction and the domain rotated in the other direction compensate each other, so that viewing angle characteristics can be improved.

なお、対向基板200Aの一構成要素である平坦化膜204は、ブラックマトリクス層202及び色層203を覆うものであり、その膜厚は、1.5μm以上であることが望ましい。平坦化膜204の膜厚を1.5μm以上とすることにより、ブラックマトリクス層202とノボラック系有機絶縁層21を覆うデータ線シールド26との間隔を十分広くとることができるため、ブラックマトリクス層202による電界の阻害がなくなり、良好な表示を得ることができる。   Note that the planarization film 204, which is one component of the counter substrate 200A, covers the black matrix layer 202 and the color layer 203, and the film thickness is desirably 1.5 μm or more. By setting the thickness of the planarizing film 204 to 1.5 μm or more, the black matrix layer 202 can be sufficiently wide between the black matrix layer 202 and the data line shield 26 covering the novolac organic insulating layer 21. Inhibition of the electric field due to is eliminated, and a good display can be obtained.

また、ブラックマトリクス層202の抵抗率は1E9Ω・cm以上であることが望ましい。これにより、ブラックマトリクス層202による電界の阻害を抑制することができ、良好な表示を得ることができる。   The resistivity of the black matrix layer 202 is desirably 1E9 Ω · cm or more. Thereby, inhibition of the electric field by the black matrix layer 202 can be suppressed, and a good display can be obtained.

また、データ線12に対向する位置においては、ブラックマトリクス層202を形成することに代えて、この部分を相異なる2色以上の色層の積層膜を形成することもできる。この場合においても、2色以上の色層の積層膜は、十分に余分な光を遮断する作用を有すると同時に、この積層部分の抵抗は非常に大きいので、抵抗率の大きなブラックマトリクス層202を形成する場合に比べて、さらに、この部分での電界の阻害による影響を受けることが少なくなり、良好な表示性能を得ることができる。   In addition, at the position facing the data line 12, instead of forming the black matrix layer 202, a laminated film of two or more color layers different from each other can be formed. Also in this case, the laminated film of two or more color layers has a function of sufficiently blocking excess light, and at the same time, the resistance of the laminated portion is very large, so that the black matrix layer 202 having a large resistivity is formed. Compared with the case of forming, further, it is less affected by the inhibition of the electric field in this portion, and good display performance can be obtained.

図3(a)はデータ線12の形状を示す部分的な平面図であり、図3(b)は、図3(a)の点線で囲んだ四角形の領域Sの拡大図である。   FIG. 3A is a partial plan view showing the shape of the data line 12, and FIG. 3B is an enlarged view of a rectangular region S surrounded by a dotted line in FIG.

データ線12は、図3(b)に示すように、ジグザグ(櫛歯状)に屈曲する形状を有している。データ線12を画素電極13及び共通電極27と平行となるようにジグザグに屈曲させることにより、画素表示部の光透過領域を効率よく形成することができる。   As shown in FIG. 3B, the data line 12 has a shape that bends in a zigzag shape. By bending the data line 12 in a zigzag manner so as to be parallel to the pixel electrode 13 and the common electrode 27, a light transmission region of the pixel display portion can be efficiently formed.

図3(c)は、データ線12の形状の他の例を示す部分的な平面図である。   FIG. 3C is a partial plan view showing another example of the shape of the data line 12.

データ線12は、図3(c)に示すように、ラビング方向Rと平行な直線部分12aをラビング方向Rと平行に一定間隔でジグザグに配置し、それらの直線部分12aを傾斜した傾斜部分12bで接合するように形成することもできる。このようにしても、光利用効率を大きく落とすことはない。   As shown in FIG. 3C, the data lines 12 are arranged in a zigzag manner with linear portions 12a parallel to the rubbing direction R at regular intervals parallel to the rubbing direction R, and the inclined portions 12b inclined by the linear portions 12a. It can also be formed so as to be joined. Even if it does in this way, light utilization efficiency will not be reduced significantly.

さらに、データ線12に沿うように形成するノボラック系有機絶縁層21のパターンは、データ線12がラビング方向Rに平行に延在する直線部分12aにおいては、ラビング方向Rに平行なパターンとして形成することができる。このようにすると、ラビングする際に、ラビング布がノボラック系有機絶縁層21のパターンから受ける影響を小さくすることができるため、ノボラック系有機絶縁層21のパターンの近傍の配向膜120の配向をより均一に行うことができる。これにより、液晶220の配向方向が安定し、表示コントラストを向上させることができる。   Further, the pattern of the novolac organic insulating layer 21 formed along the data line 12 is formed as a pattern parallel to the rubbing direction R in the straight line portion 12a where the data line 12 extends parallel to the rubbing direction R. be able to. In this case, since the influence of the rubbing cloth on the pattern of the novolak organic insulating layer 21 can be reduced when rubbing, the alignment film 120 in the vicinity of the pattern of the novolac organic insulating layer 21 can be more aligned. It can be performed uniformly. Thereby, the alignment direction of the liquid crystal 220 is stabilized, and the display contrast can be improved.

(第2の実施形態)
本発明の第2の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置510の構造を図4及び図5に示す。図4は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図5は、図4のA−A’線に沿った本液晶表示装置510の断面図である。
(Second Embodiment)
The structure of a lateral electric field type active matrix liquid crystal display device 510 according to a second embodiment of the present invention is shown in FIGS. 4 is a plan view of the TFT substrate 100A on which the thin film transistor is formed as viewed from the liquid crystal side, and FIG. 5 is a cross-sectional view of the present liquid crystal display device 510 along the line AA ′ in FIG. .

第1の実施形態に係る液晶表示装置500においては、画素電極13及び共通電極27とデータ線12は、ラビング方向Rに対して平行になるようにジグザグ(櫛歯状)に屈曲している。これにより、2方向に横電界を発生させ、この電界により、液晶220をラビング方向Rに対して対称な2方向に回転させる。一の方向に回転したドメインと他の方向に回転したドンメインは互いに補償するため、視野角特性を向上させることができる。   In the liquid crystal display device 500 according to the first embodiment, the pixel electrode 13 and the common electrode 27 and the data line 12 are bent in a zigzag (comb shape) so as to be parallel to the rubbing direction R. Thereby, a transverse electric field is generated in two directions, and the liquid crystal 220 is rotated in two directions symmetrical to the rubbing direction R by this electric field. Since the domain rotated in one direction and the donmain rotated in the other direction compensate each other, the viewing angle characteristics can be improved.

すなわち、図1及び図2に示した第1の実施形態に係る液晶表示装置500はマルチドメインIPS構造を有している。   That is, the liquid crystal display device 500 according to the first embodiment shown in FIGS. 1 and 2 has a multi-domain IPS structure.

これに対して、本実施形態に係る液晶表示装置510においては、図4と図1との比較から明らかであるように、図1及び図2に示した第1の実施形態に係る液晶表示装置500とは異なり、データ線12、画素電極13及び共通電極27(データ線シールド26を含む)がゲート配線5に対して垂直な方向に、屈曲することなく、直線状に延びている。   On the other hand, in the liquid crystal display device 510 according to the present embodiment, as apparent from the comparison between FIG. 4 and FIG. 1, the liquid crystal display device according to the first embodiment shown in FIGS. Unlike 500, the data line 12, the pixel electrode 13, and the common electrode 27 (including the data line shield 26) extend in a straight line without bending in a direction perpendicular to the gate wiring 5.

すなわち、本実施形態に係る液晶表示装置510はシングルドメインIPS構造を有している。このように、本発明は、マルチドメインIPSのみならず、シングルドメインIPSに対しても適用することができる。   That is, the liquid crystal display device 510 according to the present embodiment has a single domain IPS structure. Thus, the present invention can be applied not only to multi-domain IPS but also to single-domain IPS.

データ配線5上の第二無機絶縁層間膜15上に設けられたノボラック系有機絶縁層21及びこれを覆うデータ線シールド(共通電極)26は、図4に示すように、画素部のデータ線12の上を全て覆うように形成することもできる。このように、データ線12をノボラック系有機絶縁層21及びデータ線シールド(共通電極)26で覆うことにより、例えば、データ線シールド(共通電極)26のパターンを形成する際のエッチング液(エッチャント)がデータ線12上の第二無機絶縁層間膜15のピンホールに染み込んで、データ線12を断線させるといった問題を抑制することができる。   As shown in FIG. 4, the novolac organic insulating layer 21 and the data line shield (common electrode) 26 covering the novolac organic insulating layer 21 provided on the second inorganic insulating interlayer film 15 on the data wiring 5 are arranged as shown in FIG. It can also be formed so as to cover the entire top. Thus, by covering the data line 12 with the novolac organic insulating layer 21 and the data line shield (common electrode) 26, for example, an etching solution (etchant) for forming the pattern of the data line shield (common electrode) 26 is used. Can penetrate into the pinhole of the second inorganic insulating interlayer film 15 on the data line 12 and the problem that the data line 12 is disconnected can be suppressed.

(第3の実施形態)
本発明の第3の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置520の構造を図6及び図7に示す。図6は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図7は、図6のA−A’線に沿った本液晶表示装置520の断面図である。
(Third embodiment)
The structure of a horizontal electric field type active matrix liquid crystal display device 520 according to the third embodiment of the present invention is shown in FIGS. 6 is a plan view of the TFT substrate 100A on which the thin film transistor is formed as viewed from the liquid crystal side, and FIG. 7 is a cross-sectional view of the present liquid crystal display device 520 along the line AA ′ in FIG. .

本実施形態に係る液晶表示装置520は、図1及び図2に示した第1の実施形態に係る液晶表示装置500と比較して、画素電極が2層に分けて形成されている点が異なっている。すなわち、本実施形態に係る液晶表示装置520においては、画素電極は上層画素電極313と下層画素電極413とから構成されている。   The liquid crystal display device 520 according to the present embodiment is different from the liquid crystal display device 500 according to the first embodiment shown in FIGS. 1 and 2 in that the pixel electrode is formed in two layers. ing. That is, in the liquid crystal display device 520 according to the present embodiment, the pixel electrode includes the upper layer pixel electrode 313 and the lower layer pixel electrode 413.

第1の実施形態に係る液晶表示装置500においては、画素電極13は、第一絶縁層間膜6上に形成されているのに対して、本実施形態に係る液晶表示装置520においては、下層画素電極413は第一絶縁層間膜6上に形成されており、上層画素電極313は、第二絶縁層間膜(パッシベーション膜)15上に、すなわち、最上層に形成されている。上層画素電極313が形成される位置を除いて、本実施形態に係る液晶表示装置520は第1の実施形態に係る液晶表示装置500と同一の構造を有している。   In the liquid crystal display device 500 according to the first embodiment, the pixel electrode 13 is formed on the first insulating interlayer film 6, whereas in the liquid crystal display device 520 according to the present embodiment, the lower layer pixel. The electrode 413 is formed on the first insulating interlayer film 6, and the upper pixel electrode 313 is formed on the second insulating interlayer film (passivation film) 15, that is, the uppermost layer. Except for the position where the upper pixel electrode 313 is formed, the liquid crystal display device 520 according to the present embodiment has the same structure as the liquid crystal display device 500 according to the first embodiment.

本実施形態に係る液晶表示装置520によっても、第1の実施形態に係る液晶表示装置500と同様の効果を得ることができる。   Also with the liquid crystal display device 520 according to the present embodiment, the same effects as those of the liquid crystal display device 500 according to the first embodiment can be obtained.

第2の実施形態に係る液晶表示装置510と同様に、本実施形態に係る液晶表示装置520においても、データ配線5上の第二無機絶縁層間膜15上に設けられたノボラック系有機絶縁層21及びこれを覆うデータ線シールド(共通電極)26は、図6に示すように、画素部のデータ線12の上を全て覆うように形成することもできる。このように、データ線12をノボラック系有機絶縁層21及びデータ線シールド(共通電極)26で覆うことにより、例えば、データ線シールド(共通電極)26のパターンを形成する際のエッチング液(エッチャント)がデータ線12上の第二無機絶縁層間膜15のピンホールに染み込んで、データ線12を断線させるといった問題を抑制することができる。   Similar to the liquid crystal display device 510 according to the second embodiment, also in the liquid crystal display device 520 according to the present embodiment, the novolac organic insulating layer 21 provided on the second inorganic insulating interlayer film 15 on the data wiring 5. The data line shield (common electrode) 26 covering the same can also be formed so as to cover the entire data line 12 of the pixel portion as shown in FIG. Thus, by covering the data line 12 with the novolac organic insulating layer 21 and the data line shield (common electrode) 26, for example, an etching solution (etchant) for forming the pattern of the data line shield (common electrode) 26 is used. Can penetrate into the pinhole of the second inorganic insulating interlayer film 15 on the data line 12 and the problem that the data line 12 is disconnected can be suppressed.

(第4の実施形態)
本発明の第4の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置530の構造を図8及び図9に示す。図8は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図9は、図8のA−A’線に沿った本液晶表示装置530の断面図である。
(Fourth embodiment)
The structure of a lateral electric field type active matrix liquid crystal display device 530 according to a fourth embodiment of the present invention is shown in FIGS. 8 is a plan view of the TFT substrate 100A on which the thin film transistor is formed as viewed from the liquid crystal side, and FIG. 9 is a cross-sectional view of the present liquid crystal display device 530 along the line AA ′ in FIG. .

本実施形態に係る液晶表示装置530においては、第3の実施形態に係る液晶表示装置520と同様に、画素電極は上層画素電極313と下層画素電極413とから構成されており、下層画素電極413第一絶縁層間膜6上に形成され、上層画素電極313は、第二絶縁層間膜(パッシベーション膜)15上に、すなわち、最上層に形成されている。上層画素電極313が形成される位置を除いて、本実施形態に係る液晶表示装置530は第1の実施形態に係る液晶表示装置500と同一の構造を有している。   In the liquid crystal display device 530 according to the present embodiment, similarly to the liquid crystal display device 520 according to the third embodiment, the pixel electrode includes an upper layer pixel electrode 313 and a lower layer pixel electrode 413, and the lower layer pixel electrode 413. The upper pixel electrode 313 is formed on the first insulating interlayer film 6, and is formed on the second insulating interlayer film (passivation film) 15, that is, the uppermost layer. Except for the position where the upper pixel electrode 313 is formed, the liquid crystal display device 530 according to the present embodiment has the same structure as the liquid crystal display device 500 according to the first embodiment.

本実施形態に係る液晶表示装置530によっても、第1の実施形態に係る液晶表示装置500と同様の効果を得ることができる。   Also by the liquid crystal display device 530 according to the present embodiment, the same effects as those of the liquid crystal display device 500 according to the first embodiment can be obtained.

本実施形態に係る液晶表示装置530においては、図8に示すように、データ線12を覆う第二無機絶縁層間膜15上に設けられたノボラック系有機絶縁層21は、画素部のデータ線12の上を全て覆うように形成し、かつ、ノボラック系有機絶縁層21を覆うデータ線シールド(共通電極)26は表示に関係のある領域にだけ限定して形成することもできる。   In the liquid crystal display device 530 according to the present embodiment, as shown in FIG. 8, the novolac organic insulating layer 21 provided on the second inorganic insulating interlayer film 15 covering the data line 12 is not connected to the data line 12 of the pixel portion. The data line shield (common electrode) 26 covering the entire top and covering the novolac organic insulating layer 21 can be formed only in a region related to display.

ノボラック系有機絶縁層21及びデータ線シールド(共通電極)26をこのように形成することにより、データ線12がノボラック系有機絶縁層21で覆われているため、データ線シールド(共通電極)26のパターンを形成する際のエッチング液(エッチャント)がデータ線12上の第二無機絶縁層間膜15のピンホールに染み込んで、データ線12を断線させるといった問題を抑制することができる。   By forming the novolac organic insulating layer 21 and the data line shield (common electrode) 26 in this manner, the data line 12 is covered with the novolac organic insulating layer 21, so that the data line shield (common electrode) 26 It is possible to suppress the problem that the etchant (etchant) at the time of pattern formation penetrates into the pinhole of the second inorganic insulating interlayer film 15 on the data line 12 and disconnects the data line 12.

さらに、データ線シールド(共通電極)26は必要な部分にのみ形成されているため、データ線12とデータ線シールド(共通電極)26との間の容量の増加を防止することができる。   Furthermore, since the data line shield (common electrode) 26 is formed only in a necessary portion, an increase in capacitance between the data line 12 and the data line shield (common electrode) 26 can be prevented.

(第5の実施形態)
本発明の第5の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置540の構造を図10及び図11に示す。図10は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図11は、図10のA−A’線に沿った本液晶表示装置540の断面図である。
(Fifth embodiment)
The structure of a lateral electric field type active matrix liquid crystal display device 540 according to a fifth embodiment of the present invention is shown in FIGS. 10 is a plan view of the TFT substrate 100A on which the thin film transistor is formed as viewed from the liquid crystal side, and FIG. 11 is a cross-sectional view of the present liquid crystal display device 540 along the line AA ′ in FIG. .

本実施形態に係る液晶表示装置540においては、第3の実施形態に係る液晶表示装置520と同様に、画素電極は上層画素電極313と下層画素電極413とから構成されており、下層画素電極413第一絶縁層間膜6上に形成され、上層画素電極313は、第二絶縁層間膜(パッシベーション膜)15上に、すなわち、最上層に形成されている。上層画素電極313が形成される位置を除いて、本実施形態に係る液晶表示装置540は第1の実施形態に係る液晶表示装置500と同一の構造を有している。   In the liquid crystal display device 540 according to the present embodiment, similarly to the liquid crystal display device 520 according to the third embodiment, the pixel electrode includes an upper layer pixel electrode 313 and a lower layer pixel electrode 413, and the lower layer pixel electrode 413. The upper pixel electrode 313 is formed on the first insulating interlayer film 6, and is formed on the second insulating interlayer film (passivation film) 15, that is, the uppermost layer. Except for the position where the upper layer pixel electrode 313 is formed, the liquid crystal display device 540 according to the present embodiment has the same structure as the liquid crystal display device 500 according to the first embodiment.

本実施形態に係る液晶表示装置540によっても、第1の実施形態に係る液晶表示装置500と同様の効果を得ることができる。   Also by the liquid crystal display device 540 according to the present embodiment, the same effects as those of the liquid crystal display device 500 according to the first embodiment can be obtained.

本実施形態に係る液晶表示装置540においては、図10に示すように、データ線12を覆う第二無機絶縁層間膜15上に設けられたノボラック系有機絶縁層21及びこれを覆うデータ線シールド(共通電極)26は、表示に関係のある領域だけに限定して形成し、データ線12とゲート配線5とが交差する領域の近傍には、ノボラック系有機絶縁層21及びこれを覆うデータ線シールド(共通電極)26を設けないようにすることもできる。   In the liquid crystal display device 540 according to the present embodiment, as shown in FIG. 10, the novolac organic insulating layer 21 provided on the second inorganic insulating interlayer film 15 covering the data lines 12 and the data line shield ( The common electrode 26 is formed only in a region related to display, and in the vicinity of a region where the data line 12 and the gate wiring 5 intersect, a novolac organic insulating layer 21 and a data line shield covering the novolac organic insulating layer 21 are formed. The (common electrode) 26 may be omitted.

図1に示した第1の実施形態に係る液晶表示装置500、図4に示した第2の実施形態に係る液晶表示装置510、図6に示した第3の実施形態に係る液晶表示装置520、図8に示した第4の実施形態に係る液晶表示装置530の場合には、ノボラック系有機絶縁層21が全データ線12に対して壁のように存在するため、パネル内に液晶220を注入するような場合に、液晶220が入りにくいといった問題点がある。これに対して、本実施形態に係る液晶表示装置540においては、ノボラック系有機絶縁層21のパターンに隙間があるため、このような問題が軽減されるという効果がある。   The liquid crystal display device 500 according to the first embodiment shown in FIG. 1, the liquid crystal display device 510 according to the second embodiment shown in FIG. 4, and the liquid crystal display device 520 according to the third embodiment shown in FIG. In the case of the liquid crystal display device 530 according to the fourth embodiment shown in FIG. 8, since the novolac organic insulating layer 21 exists like a wall with respect to all the data lines 12, the liquid crystal 220 is provided in the panel. In the case of injection, there is a problem that the liquid crystal 220 is difficult to enter. On the other hand, in the liquid crystal display device 540 according to the present embodiment, since there is a gap in the pattern of the novolac organic insulating layer 21, there is an effect that such a problem is reduced.

(第6の実施形態)
本発明の第6の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置550の構造を図12及び図13に示す。図12は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図13は、図12のA−A’線に沿った本液晶表示装置550の断面図である。
(Sixth embodiment)
The structure of a lateral electric field type active matrix liquid crystal display device 550 according to a sixth embodiment of the present invention is shown in FIGS. 12 is a plan view of the TFT substrate 100A on which the thin film transistor is formed as viewed from the liquid crystal side, and FIG. 13 is a cross-sectional view of the present liquid crystal display device 550 along the line AA ′ in FIG. .

図6及び図7に示した第3の実施形態に係る液晶表示装置520はマルチドメインIPS構造を有している。   The liquid crystal display device 520 according to the third embodiment shown in FIGS. 6 and 7 has a multi-domain IPS structure.

これに対して、本実施形態に係る液晶表示装置550においては、図12と図6との比較から明らかであるように、図6及び図7に示した第3の実施形態に係る液晶表示装置520とは異なり、データ線12、画素電極13及び共通電極27(データ線シールド26を含む)がゲート配線5に対して垂直な方向に、屈曲することなく、直線状に延びている。   On the other hand, in the liquid crystal display device 550 according to the present embodiment, as apparent from the comparison between FIG. 12 and FIG. 6, the liquid crystal display device according to the third embodiment shown in FIGS. Unlike 520, the data line 12, the pixel electrode 13, and the common electrode 27 (including the data line shield 26) extend in a straight line without bending in a direction perpendicular to the gate wiring 5.

すなわち、本実施形態に係る液晶表示装置550はシングルドメインIPS構造を有している。これ以外の構造は第3の実施形態に係る液晶表示装置520と同様である。   That is, the liquid crystal display device 550 according to the present embodiment has a single domain IPS structure. Other structures are the same as those of the liquid crystal display device 520 according to the third embodiment.

このように、第3の実施形態に係る液晶表示装置520は、マルチドメインIPSとしてのみならず、シングルドメインIPSとして構成することも可能である。同様に、第4の実施形態に係る液晶表示装置530及び第5の実施形態に係る液晶表示装置540も、マルチドメインIPSとしてのみならず、シングルドメインIPSとして構成することも可能である。   As described above, the liquid crystal display device 520 according to the third embodiment can be configured not only as a multi-domain IPS but also as a single-domain IPS. Similarly, the liquid crystal display device 530 according to the fourth embodiment and the liquid crystal display device 540 according to the fifth embodiment can be configured not only as a multi-domain IPS but also as a single domain IPS.

(第7の実施形態)
図14、図15及び図16は、図1及び図2に示した第1の実施形態に係る液晶表示装置500におけるTFT基板100Aの製造工程を順に示す同TFT基板の断面図であり、図1のA−A’線に沿った断面(画素部)の他に、TFT素子、共通電極配線コンタクト部、データ線端子部、ゲート配線端子(共通配線端子)部、ゲート配線の各断面を含む断面図である。以下、第7の実施形態として、第1の実施形態に係る液晶表示装置500の製造方法を図14乃至図16を参照して製造工程順に説明する。
(Seventh embodiment)
14, FIG. 15 and FIG. 16 are cross-sectional views of the TFT substrate sequentially showing the manufacturing process of the TFT substrate 100A in the liquid crystal display device 500 according to the first embodiment shown in FIG. 1 and FIG. In addition to the cross section along the line AA ′ (pixel portion), the cross section includes each cross section of the TFT element, common electrode wiring contact portion, data line terminal portion, gate wiring terminal (common wiring terminal) portion, and gate wiring FIG. Hereinafter, as a seventh embodiment, a manufacturing method of the liquid crystal display device 500 according to the first embodiment will be described in the order of manufacturing steps with reference to FIGS. 14 to 16.

先ず、図14(a)に示すように、第一透明基板1上に、スパッタ法により、モリブデン(Mo)を400nmの厚さで成膜する。次いで、モリブデン膜に対してフォトリソグラフィーを行い、ゲート電極2、共通電極配線3、ゲート端子電極4及びゲート配線5を形成する。   First, as shown in FIG. 14A, a molybdenum (Mo) film is formed to a thickness of 400 nm on the first transparent substrate 1 by sputtering. Next, photolithography is performed on the molybdenum film to form the gate electrode 2, the common electrode wiring 3, the gate terminal electrode 4, and the gate wiring 5.

ここで、配線材料は、Mo系以外でも可能であり、例えば、Cr系、Al系、Cu系、Ag系、Ti系、W系の金属であっても良い。   Here, the wiring material may be other than Mo-based, and may be, for example, Cr-based, Al-based, Cu-based, Ag-based, Ti-based, or W-based metal.

次いで、図14(b)に示すように、ゲート電極2、共通電極配線3、ゲート端子電極4及びゲート配線5を覆って第一透明基板1上に膜厚100nmの二酸化シリコン(SiO2)膜をCVD法で成膜し、この二酸化シリコン(SiO2)膜上に、シリコン窒化膜(ゲート−SiNx)を300nm厚さでCVD法により成膜する。これらの二酸化シリコン(SiO2)膜及びシリコン窒化膜が第1絶縁層間膜6を形成する。   Next, as shown in FIG. 14B, a silicon dioxide (SiO 2) film having a thickness of 100 nm is formed on the first transparent substrate 1 so as to cover the gate electrode 2, the common electrode wiring 3, the gate terminal electrode 4 and the gate wiring 5. A silicon nitride film (gate-SiNx) is formed to a thickness of 300 nm on the silicon dioxide (SiO2) film by the CVD method. These silicon dioxide (SiO2) film and silicon nitride film form the first insulating interlayer film 6.

さらに、シリコン窒化膜上に、アモルファスシリコン膜(a−Si)7を215nm、n+型アモルファスシリコン(a−Si)膜8を50nmの厚さで順にCVD法で成膜する。   Further, on the silicon nitride film, an amorphous silicon film (a-Si) 7 is formed in a thickness of 215 nm and an n + type amorphous silicon (a-Si) film 8 is sequentially formed by a CVD method with a thickness of 50 nm.

次に、フォトリソグラフィーを行い、a−Siドライエッチングにより、不要なa−Siを除去して、図14(b)に示すように、アイランド9を形成する。   Next, photolithography is performed, and unnecessary a-Si is removed by a-Si dry etching to form islands 9 as shown in FIG.

その上にスパッタ法で再びモリブデン(Mo)を210nmの厚さで成膜し、モリブデン膜に対してフォトリソグラフィーを行い、図14(c)に示すように、薄膜トランジスタのドレイン電極10及びソース電極11を形成する。   Then, a molybdenum (Mo) film is again formed to a thickness of 210 nm by sputtering, and photolithography is performed on the molybdenum film. As shown in FIG. 14C, the drain electrode 10 and the source electrode 11 of the thin film transistor are formed. Form.

ドレイン電極10及びソース電極11の形成と同時に、データ線12、画素電極13及びデータ線端子電極14を形成する。   Simultaneously with the formation of the drain electrode 10 and the source electrode 11, the data line 12, the pixel electrode 13, and the data line terminal electrode 14 are formed.

ドレイン電極10、ソース電極11、データ線12、画素電極13及びデータ線端子電極14の配線材料としては、Mo系以外の金属を選択することもできる。例えば、Cr系、Al系、Cu系、Ag系、Ti系、W系の金属であっても良い。   As a wiring material for the drain electrode 10, the source electrode 11, the data line 12, the pixel electrode 13, and the data line terminal electrode 14, a metal other than Mo-based metal can be selected. For example, Cr-based, Al-based, Cu-based, Ag-based, Ti-based, and W-based metals may be used.

続いて、薄膜トランジスタのバックチャネル部の余分なn+型アモルファスシリコン(a−Si)膜8をドライエッチでエッチングし、除去する(図14(c))。   Subsequently, the excess n + -type amorphous silicon (a-Si) film 8 in the back channel portion of the thin film transistor is removed by dry etching (FIG. 14C).

その上に膜厚300nmの窒化シリコン(SiNx)からなるパッシベーション膜15をCVD法により成膜し、270℃程度の熱処理をする。この熱処理は、ノボラック系有機膜の焼成工程で代用することにより、省くこともできる。   A passivation film 15 made of silicon nitride (SiNx) having a thickness of 300 nm is formed thereon by CVD, and heat treatment is performed at about 270 ° C. This heat treatment can be omitted by substituting the novolac organic film firing step.

その後、フォトリソグラフィー及びドライエッチングを行い、あるいは、バッファードフッ酸によるエッチング及びドライエッチングからなるウェット及びドライプロセスを用いて、パッシベーション膜15及び第1絶縁層間膜6(データ線端子電極14上はパッシベーション膜15のみ)を開口し、図15(a)に示すように、コンタクトホール16、17、18を形成する。コンタクトホール16は共通電極配線3に、コンタクトホール17はデータ線端子電極14に、コンタクトホール18はゲート端子電極4にそれぞれ達している。   Thereafter, the passivation film 15 and the first insulating interlayer film 6 (passivation on the data line terminal electrode 14 is performed) using photolithography and dry etching, or using a wet and dry process including etching with buffered hydrofluoric acid and dry etching. The film 15 only) is opened, and contact holes 16, 17 and 18 are formed as shown in FIG. The contact hole 16 reaches the common electrode wiring 3, the contact hole 17 reaches the data line terminal electrode 14, and the contact hole 18 reaches the gate terminal electrode 4.

このようなコンタクトホール16、17、18を形成することにより、その後のノボラック系有機絶縁層21のパターン形成時のレジスト剥離液によるダメージを避けることができる。   By forming such contact holes 16, 17, 18, it is possible to avoid damage due to the resist stripping solution during the subsequent pattern formation of the novolac organic insulating layer 21.

次いで、パッシベーション膜15上に第1回目の膜厚40nmのITOをスパッタ法で成膜し、フォトリソグラフィーを行い、図15(b)に示すように、層間コンタクト19を形成する。   Next, a first ITO film having a thickness of 40 nm is formed on the passivation film 15 by sputtering, and photolithography is performed to form an interlayer contact 19 as shown in FIG.

ここまでの工程により、逆スタガ型TFTが完成する。   The reverse stagger type TFT is completed through the steps so far.

次いで、図15(c)に示すように、パッシベーション膜15及び層間コンタクト19を覆って、焼成後の膜厚が2μm程度になるように感光性耐熱性ノボラックレジスト20を塗布する。   Next, as shown in FIG. 15C, a photosensitive heat-resistant novolac resist 20 is applied so as to cover the passivation film 15 and the interlayer contact 19 so that the film thickness after baking becomes about 2 μm.

次いで、感光性耐熱性ノボラックレジスト20に対してフォトリソグラフィーを行い、データ線12、共通電極配線3、データ線端子電極14、ゲート端子電極4及びゲート配線5上にのみノボラック系有機絶縁層21、22、23、24、25を残し、他のノボラックレジスト20は除去する。   Next, photolithography is performed on the photosensitive heat-resistant novolak resist 20, and the novolac organic insulating layer 21 is formed only on the data line 12, the common electrode wiring 3, the data line terminal electrode 14, the gate terminal electrode 4 and the gate wiring 5. The other novolak resists 20 are removed leaving 22, 23, 24, and 25.

その後、140℃での熱処理を行い、ノボラック系有機絶縁層21、22、23、24、25をメルトさせ、図16(a)に示すように、ノボラック系有機絶縁層21、22、23、24、25の断面形状を逆U字状にする。その後、焼成炉に入れ、240℃で加熱し、焼き締める。   Thereafter, heat treatment at 140 ° C. is performed to melt the novolac organic insulating layers 21, 22, 23, 24, 25, and as shown in FIG. 16A, the novolac organic insulating layers 21, 22, 23, 24 are melted. , 25 is formed in an inverted U shape. Then, it puts into a baking furnace, heats at 240 degreeC, and bakes.

次いで、図16(a)に示した基板上に第2回目の膜厚40nmのITOをスパッタ法で成膜し、このITO膜に対してフォトリソグラフィーを行い、図16(b)に示すように、データ線シールド26、櫛歯状の共通電極27、共通電極用ITO28、データ線端子用ITO29及びゲート配線端子・共通配線端子用ITO30を形成する。   Next, a second ITO film having a thickness of 40 nm is formed on the substrate shown in FIG. 16A by sputtering, and photolithography is performed on the ITO film, as shown in FIG. 16B. The data line shield 26, the comb-like common electrode 27, the common electrode ITO 28, the data line terminal ITO 29, and the gate wiring terminal / common wiring terminal ITO 30 are formed.

共通電極配線3及びデータ線端子電極14、ゲート端子電極4を構成する大気腐食性金属であるモリブデン(Mo)は層間コンタクト(第1のITO)19と共通電極用ITO(第2のITO)28の2層で覆われているため、モリブデン(Mo)の防食性能が向上する。   Molybdenum (Mo), which is an atmospheric corrosive metal constituting the common electrode wiring 3, the data line terminal electrode 14, and the gate terminal electrode 4, is an interlayer contact (first ITO) 19 and a common electrode ITO (second ITO) 28. Therefore, the anticorrosion performance of molybdenum (Mo) is improved.

ゲート端子電極4の一例の平面図を図17(a)に、データ線端子電極14の一例の平面図を図17(b)に示す。   A plan view of an example of the gate terminal electrode 4 is shown in FIG. 17A, and a plan view of an example of the data line terminal electrode 14 is shown in FIG.

大気腐食性金属であるモリブデン(Mo)からなるゲート端子電極4は、パッシベーション膜(SiNx)15及び第1絶縁層間膜6に形成されたコンタクトホール18の内壁を覆っている層間コンタクト(第1のITO)19に接続されている。更に、ゲート配線端子・共通配線端子用ITO(第2のITO)30で層間コンタクト(第1のITO)19を覆うことにより、ゲート端子電極4の耐腐食性をより向上させることができる。   The gate terminal electrode 4 made of molybdenum (Mo), which is an atmospheric corrosive metal, has an interlayer contact (first contact) covering the inner wall of the contact hole 18 formed in the passivation film (SiNx) 15 and the first insulating interlayer film 6. ITO) 19. Furthermore, the corrosion resistance of the gate terminal electrode 4 can be further improved by covering the interlayer contact (first ITO) 19 with the gate wiring terminal / common wiring terminal ITO (second ITO) 30.

図18は、ノボラック系有機絶縁層25(または21)と、ノボラック系有機絶縁層25を覆うゲート配線シールド31(またはデータ線シールド26)と、ゲート配線5(またはデータ線12)との位置関係を示す断面図である。   FIG. 18 shows the positional relationship between the novolac organic insulating layer 25 (or 21), the gate wiring shield 31 (or data line shield 26) covering the novolac organic insulating layer 25, and the gate wiring 5 (or data line 12). FIG.

図18に示すように、ノボラック系有機絶縁層25が水平方向においてゲート配線5からはみ出している量は0.5μm乃至4.0μmの範囲に設定されている。同様に、ノボラック系有機絶縁層21が水平方向においてデータ線12からはみ出している量は0.5μm乃至4.0μmの範囲に設定されている。   As shown in FIG. 18, the amount of the novolac organic insulating layer 25 protruding from the gate wiring 5 in the horizontal direction is set in the range of 0.5 μm to 4.0 μm. Similarly, the amount of the novolac organic insulating layer 21 protruding from the data line 12 in the horizontal direction is set in the range of 0.5 μm to 4.0 μm.

また、ゲート配線シールド31(またはデータ線シールド26)が水平方向においてノボラック系有機絶縁層25(または21)からはみ出している量は0μm乃至3.0μmの範囲に設定されている。この範囲内においてゲート配線シールド31(またはデータ線シールド26)を形成することにより、データ線12とデータ線シールド26との寄生容量、ゲート配線5とゲート配線シールド31との寄生容量のバラツキを小さくすることができ、データ線12(または、データ線12及びゲート配線5の両方)からの漏れ電界のシールド性も充分となる。   The amount of the gate wiring shield 31 (or the data line shield 26) protruding from the novolac organic insulating layer 25 (or 21) in the horizontal direction is set in the range of 0 μm to 3.0 μm. By forming the gate wiring shield 31 (or the data line shield 26) within this range, the parasitic capacitance between the data line 12 and the data line shield 26 and the variation in the parasitic capacitance between the gate wiring 5 and the gate wiring shield 31 are reduced. Therefore, the shielding property of the leakage electric field from the data line 12 (or both of the data line 12 and the gate wiring 5) is sufficient.

また、ノボラック系有機絶縁層25(又は21)がゲート配線シールド(ITOシールド)31(又はデータ線シールド26)で完全に覆われているため、ノボラック系有機絶縁層25、21がITOエッチャントやレジスト剥離液に直接暴露されることがなくなるので、ノボラック系有機絶縁層25、21の薬液による劣化を防止することができる。   Further, since the novolac organic insulating layer 25 (or 21) is completely covered with the gate wiring shield (ITO shield) 31 (or the data line shield 26), the novolac organic insulating layers 25 and 21 are made of the ITO etchant or resist. Since there is no direct exposure to the stripping solution, the novolac organic insulating layers 25 and 21 can be prevented from being deteriorated by the chemical solution.

耐熱性ノボラック系有機絶縁層の典型的な比誘電率は4.2程度であり、SiNx膜の3分の2程度と小さいため、SiNx膜よりも薄い膜厚で寄生容量を低減することができるという効果もある。   The typical relative dielectric constant of the heat-resistant novolac organic insulating layer is about 4.2, which is as small as about two-thirds of the SiNx film, so that the parasitic capacitance can be reduced with a film thickness thinner than that of the SiNx film. There is also an effect.

また、データ線12の直上に、無機性の第二絶縁層間膜15及びノボラック系有機絶縁層21を介して、共通電極を構成するデータ線シールド(ITO)26を配置し、データ線シールド(ITO)26でデータ線12を覆うことにより、データ線12からの電気力線を終端することができる。これにより、画素電極13にデータ線12からの電気力線が進入することを防止することができる。   Further, a data line shield (ITO) 26 constituting a common electrode is disposed directly above the data line 12 via the inorganic second insulating interlayer film 15 and the novolac organic insulating layer 21, and the data line shield (ITO) ) By covering the data line 12 with 26, the electric lines of force from the data line 12 can be terminated. Thereby, it is possible to prevent the electric lines of force from the data line 12 from entering the pixel electrode 13.

データ線12とその直上のデータ線シールド26との寄生容量が大きいと、信号の遅延や消費電力の増大などの問題が生じるが、ノボラック樹脂を主成分としたノボラック系有機絶縁層21を第二絶縁層間膜15に比較して厚くし、寄生容量を充分に小さくすることにより、この問題を解決することができる。   If the parasitic capacitance between the data line 12 and the data line shield 26 immediately above it is large, problems such as signal delay and increase in power consumption occur. However, the novolac organic insulating layer 21 mainly composed of novolac resin is used as the second. This problem can be solved by making it thicker than the insulating interlayer film 15 and sufficiently reducing the parasitic capacitance.

データ線12の直上のデータ線シールド26でデータ線12からの電気力線を終端することにより、画素電極13をデータ線12の近傍に配置することができるようになり、開口率を向上させることができる。   Terminating the electric lines of force from the data line 12 with the data line shield 26 immediately above the data line 12 makes it possible to dispose the pixel electrode 13 in the vicinity of the data line 12 and improve the aperture ratio. Can do.

(第8の実施形態)
本発明の第8の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置560の構造を図19及び図20に示す。図19は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図20は、図19のA−A’線に沿った本液晶表示装置560の断面図である。
(Eighth embodiment)
The structure of a horizontal electric field type active matrix liquid crystal display device 560 according to an eighth embodiment of the present invention is shown in FIGS. 19 is a plan view of a TFT substrate 100A on which a thin film transistor is formed as viewed from the liquid crystal side, and FIG. 20 is a cross-sectional view of the present liquid crystal display device 560 along the line AA ′ in FIG. .

本実施形態に係る液晶表示装置560は、図10及び図11に示した第5の実施形態に係る液晶表示装置540の変形例に相当する。   The liquid crystal display device 560 according to the present embodiment corresponds to a modification of the liquid crystal display device 540 according to the fifth embodiment illustrated in FIGS. 10 and 11.

上記のように、図10及び図11に示した第5の実施形態に係る液晶表示装置540においては、液晶注入効率を上げるために、ゲート配線5とデータ線12との交差領域を除いたデータ線12上のみにノボラック系有機絶縁層21を残している。   As described above, in the liquid crystal display device 540 according to the fifth embodiment shown in FIGS. 10 and 11, data excluding the intersection region between the gate line 5 and the data line 12 in order to increase the liquid crystal injection efficiency. The novolac organic insulating layer 21 is left only on the line 12.

このようにノボラック系有機絶縁層21を形成した場合、データ線12とデータ線シールド(共通電極)26との間の容量増加を避けるため、ゲート配線5とデータ線12の交差領域上においてはデータ線12上にデータ線シールド(共通電極)26を配置することができない。従って、第5の実施形態に係る液晶表示装置540においては、ゲート配線(走査ライン)5ごとにデータ線シールド(共通電極)26は独立している。   When the novolac organic insulating layer 21 is formed in this manner, in order to avoid an increase in capacitance between the data line 12 and the data line shield (common electrode) 26, data is crossed on the intersection region of the gate line 5 and the data line 12. The data line shield (common electrode) 26 cannot be disposed on the line 12. Therefore, in the liquid crystal display device 540 according to the fifth embodiment, the data line shield (common electrode) 26 is independent for each gate wiring (scanning line) 5.

これに対して、本実施形態に係る液晶表示装置560においては、ノボラック系有機絶縁層21を残していないゲート配線5とデータ線12との交差領域において、データ線12を避けて、上下の画素のデータ線シールド(共通電極)26を相互に接続している。すなわち、データ線シールド(共通電極)26をデータ線12と重ならないようにデータ線12上を通過させ、上下の画素のデータ線シールド(共通電極)26をこれと同じ導電層で相互に接続している。この点以外の構造は第5の実施形態に係る液晶表示装置540と同様である。   On the other hand, in the liquid crystal display device 560 according to the present embodiment, the upper and lower pixels are avoided by avoiding the data line 12 in the intersection region between the gate line 5 and the data line 12 where the novolac organic insulating layer 21 is not left. Data line shields (common electrodes) 26 are connected to each other. That is, the data line shield (common electrode) 26 is passed over the data line 12 so as not to overlap the data line 12, and the data line shields (common electrode) 26 of the upper and lower pixels are mutually connected by the same conductive layer. ing. Structures other than this point are the same as those of the liquid crystal display device 540 according to the fifth embodiment.

なお、共通電極27は画素電極313に重ならないように配置されている。   The common electrode 27 is disposed so as not to overlap the pixel electrode 313.

本実施形態に係る液晶表示装置560は、以上のような構造を有することにより、以下の効果を奏することができる。   The liquid crystal display device 560 according to the present embodiment can have the following effects by having the above-described structure.

例えば、対角18インチ以上のような大型で高精細のパネルにおいては、共通電極配線3の配線抵抗Rcと各画素の画素電極13と共通電極27の間の容量Cpとによる時定数が大きくなることが避けられない。この結果として、あるゲート配線5(走査線)によって書きこみが制御されている画素群においては、ゲート配線5(走査線)の電圧の立ち下がりにおいて、画素電極13の電位が、ゲート配線5(走査線)との容量結合(主として、トランジスタの寄生容量)により、一斉に電圧降下を起こす。このとき、画素電極13と共通電極27との間の容量Cpにより、共通電極配線3の電位も降下し、配線抵抗Rcと容量Cpとの積に比例する時定数に応じて、共通電極配線3の遅延が生じてしまう。   For example, in a large, high-definition panel having a diagonal size of 18 inches or more, the time constant due to the wiring resistance Rc of the common electrode wiring 3 and the capacitance Cp between the pixel electrode 13 and the common electrode 27 of each pixel becomes large. Inevitable. As a result, in a pixel group in which writing is controlled by a certain gate wiring 5 (scanning line), the potential of the pixel electrode 13 is reduced when the voltage of the gate wiring 5 (scanning line) falls. Due to capacitive coupling (mainly parasitic capacitance of the transistor) with the scanning line), voltage drops occur at the same time. At this time, due to the capacitance Cp between the pixel electrode 13 and the common electrode 27, the potential of the common electrode wiring 3 also drops, and according to the time constant proportional to the product of the wiring resistance Rc and the capacitance Cp, the common electrode wiring 3 Delay will occur.

このように共通電極配線3に遅延が生じると、画素電極13の電位がより大きな電圧降下を瞬間的に引き起こす。この結果、ゲート配線5(走査線)の電圧の立ち下がりにおいて、データ線12の電位と画素電極13の電位との差が大きくなる。   When a delay occurs in the common electrode wiring 3 as described above, the potential of the pixel electrode 13 instantaneously causes a larger voltage drop. As a result, the difference between the potential of the data line 12 and the potential of the pixel electrode 13 becomes large at the fall of the voltage of the gate wiring 5 (scanning line).

一方、ゲート配線5(走査線)にも遅延が生じるので、データ線12の電位と画素電極13の電位との間に差分が生じると、ゲート配線5(走査線)がオフになり切らない間に、データ線12から画素電極13への電荷の流れ(画素電極13への再書込み)が生じる。共通電極配線3の遅延による共通電極27の電位の下方への変動により、この再書き込み量が大きくなる。   On the other hand, since a delay also occurs in the gate wiring 5 (scanning line), if a difference occurs between the potential of the data line 12 and the potential of the pixel electrode 13, the gate wiring 5 (scanning line) is not turned off. In addition, a flow of charge from the data line 12 to the pixel electrode 13 (rewriting to the pixel electrode 13) occurs. Due to the fluctuation of the potential of the common electrode 27 due to the delay of the common electrode wiring 3, the amount of rewriting increases.

この結果、共通電極配線3の遅延が一定時間後に設定値まで回復した状態において、画素電極13の電位がより高くなることになる。従って、共通電極27の電位がより高い状態において、画素電極13の平均電位と共通電極27の電位とが等しくなり、両者の間にDC電位を生じなくなり、フリッカや残像を抑制することができる。   As a result, the potential of the pixel electrode 13 becomes higher in a state where the delay of the common electrode wiring 3 is restored to the set value after a certain time. Therefore, in a state where the potential of the common electrode 27 is higher, the average potential of the pixel electrode 13 and the potential of the common electrode 27 become equal, and no DC potential is generated between them, and flicker and afterimage can be suppressed.

一例として作成した19型SXGAパネルのゲート配線5(走査線)の方向において、面内の画素電極13の電位の平均値をプロットした結果(面内フィードスルー電圧差)を図21(a)に示す。   FIG. 21A shows the result (in-plane feedthrough voltage difference) of plotting the average value of the potentials of the in-plane pixel electrodes 13 in the direction of the gate wiring 5 (scanning line) of the 19-inch SXGA panel created as an example. Show.

すなわち、図21(a)に示す面内フィードスルー電圧差は、フィードスルー電圧の面内ばらつきを、正負フレームの画素電圧平均値の面内分布として表したものである。なお、図21(b)は、19型SXGAパネルにおいて、フィードスルー電圧の面内ポイントを示す概略図である。   That is, the in-plane feedthrough voltage difference shown in FIG. 21A represents the in-plane variation of the feedthrough voltage as an in-plane distribution of pixel voltage average values in positive and negative frames. FIG. 21B is a schematic diagram showing in-plane points of the feedthrough voltage in the 19-inch SXGA panel.

図10及び図11に示した第5の実施形態に係る液晶表示装置540のように上下のデータ線シールド(共通電極)26を接続しない場合は、図中の「上下接続なし」と記したプロットのように、画素電極13の平均電位がゲート配線5(走査線)に沿って面内で大きく変動し、面内で一様にフリッカを抑制することが困難となる。   When the upper and lower data line shields (common electrodes) 26 are not connected as in the liquid crystal display device 540 according to the fifth embodiment shown in FIGS. 10 and 11, a plot labeled “No vertical connection” in the drawings. As described above, the average potential of the pixel electrode 13 varies greatly in the plane along the gate wiring 5 (scanning line), and it becomes difficult to suppress flicker uniformly in the plane.

これに対して、本実施形態に係る液晶表示装置560のように、上下の画素のデータ線シールド(共通電極)26を相互に接続すると、データ線シールド(共通電極)26はゲート配線5(走査線)の電位の変動の生じない画素につながる共通電極配線3に接続されることとなり、その結果、上述のような共通電極配線3の電位の下方への変動が顕著に抑制されることとなる。   On the other hand, when the data line shields (common electrodes) 26 of the upper and lower pixels are connected to each other as in the liquid crystal display device 560 according to the present embodiment, the data line shields (common electrodes) 26 are connected to the gate wiring 5 (scanning). Line) is connected to the common electrode wiring 3 connected to the pixel in which the potential fluctuation does not occur, and as a result, the downward fluctuation of the potential of the common electrode wiring 3 as described above is remarkably suppressed. .

その結果、上下の画素のデータ線シールド(共通電極)26を接続する際の抵抗を図21(a)のように変化させて、画素電極13の平均電位を評価したところ、接続抵抗が750kΩ以下である場合に、ゲート配線(走査線)5の方向における画素電極13の平均電位の変動を顕著に抑制することができた。   As a result, the resistance at the time of connecting the data line shields (common electrodes) 26 of the upper and lower pixels was changed as shown in FIG. 21A, and the average potential of the pixel electrode 13 was evaluated. The connection resistance was 750 kΩ or less. In this case, the fluctuation of the average potential of the pixel electrode 13 in the direction of the gate wiring (scanning line) 5 can be remarkably suppressed.

すなわち、図21(a)からは、データ線シールド(共通電極)26をマトリクス化することにより、面内のフィードスルー電圧の面内ばらつきを低減させ、また、データ線シールド(共通電極)26の接続抵抗が750kΩ/画素以下の場合に、大きな効果が得られることが分かる。   That is, from FIG. 21A, by forming the data line shield (common electrode) 26 in a matrix, the in-plane variation of the in-plane feedthrough voltage is reduced, and the data line shield (common electrode) 26 It can be seen that a great effect is obtained when the connection resistance is 750 kΩ / pixel or less.

また、このような共通電極27の遅延を抑制することにより、ゲート配線(走査線)5がオンしている期間中の共通電極配線3の遅延をも抑制することができ、横クロストークをも抑制することができる。   Further, by suppressing the delay of the common electrode 27, it is possible to suppress the delay of the common electrode wiring 3 during the period in which the gate wiring (scanning line) 5 is turned on, and to reduce the horizontal crosstalk. Can be suppressed.

また、上下の画素のデータ線シールド(共通電極)26を接続する際に、ノボラック系有機絶縁層21が形成されていないゲート配線5とデータ線12との交差領域付近において、データ線12と重ならないようにデータ線シールド(共通電極)26を相互に接続しているため、データ線12とデータ線シールド(共通電極)26との間の容量が増加することがない。このため、データ線12の遅延や共通電極配線3の遅延が増大することもなく、良好な品質を維持することができる。   Further, when connecting the data line shields (common electrodes) 26 of the upper and lower pixels, the data lines 12 are overlapped with the data lines 12 in the vicinity of the intersection region of the gate lines 5 and the data lines 12 where the novolac organic insulating layer 21 is not formed. Since the data line shield (common electrode) 26 is connected to each other so as not to become a problem, the capacitance between the data line 12 and the data line shield (common electrode) 26 does not increase. Therefore, good quality can be maintained without increasing the delay of the data line 12 and the delay of the common electrode wiring 3.

(第9の実施形態)
本発明の第9の実施形態に係る横電界方式のアクティブマトリクス型液晶表示装置570の構造を図22及び図23に示す。図22は、薄膜トランジスタが形成されるTFT基板100Aを液晶側から見た場合の平面図であり、図23は、図22のA−A’線に沿った本液晶表示装置570の断面図である。
(Ninth embodiment)
The structure of a lateral electric field type active matrix liquid crystal display device 570 according to a ninth embodiment of the present invention is shown in FIGS. 22 is a plan view of the TFT substrate 100A on which the thin film transistor is formed as viewed from the liquid crystal side, and FIG. 23 is a cross-sectional view of the present liquid crystal display device 570 along the line AA ′ in FIG. .

本実施形態に係る液晶表示装置570においては、第8の実施形態に係る液晶表示装置560と同様に、隣接する上下の画素のデータ線シールド(共通電極)26を相互に接続しているとともに、隣接する上下の画素のデータ線シールド(共通電極)26どうしを接続する領域を広げて、ゲート配線5上を広い範囲でデータ線シールド(共通電極)26の接続領域によって覆っている。この点以外の構造は第5の実施形態に係る液晶表示装置540と同様である。   In the liquid crystal display device 570 according to the present embodiment, similarly to the liquid crystal display device 560 according to the eighth embodiment, the data line shields (common electrodes) 26 of the adjacent upper and lower pixels are connected to each other. The area where the data line shields (common electrodes) 26 of the adjacent upper and lower pixels are connected is widened, and the gate wiring 5 is covered with the connection area of the data line shield (common electrode) 26 over a wide range. Structures other than this point are the same as those of the liquid crystal display device 540 according to the fifth embodiment.

以上のような構造を有する第9の実施形態に係る液晶表示装置570によれば、以下のような効果を奏することができる。   According to the liquid crystal display device 570 according to the ninth embodiment having the above-described structure, the following effects can be achieved.

本実施形態に係る液晶表示装置570においては、第8の実施形態に係る液晶表示装置560と同様に、隣接する上下の画素のデータ線シールド(共通電極)26を相互に接続していることに加えて、ゲート配線5上をデータ線シールド(共通電極)26と等電位の接続領域で覆っている。   In the liquid crystal display device 570 according to the present embodiment, similarly to the liquid crystal display device 560 according to the eighth embodiment, the data line shields (common electrodes) 26 of the adjacent upper and lower pixels are connected to each other. In addition, the gate line 5 is covered with a data line shield (common electrode) 26 and an equipotential connection region.

これにより、共通電極配線3の遅延を低減させることができることに加えて、ゲート配線5とブラックマトリクス層202との間の容量結合を低減させることができ、この結果として、ブラックマトリクス層202の電位は、ゲート配線5のオフ時のマイナス電位により、マイナス電位にバイアスされることを抑制することができる。このため、ブラックマトリクス層202の電位のデータ線シールド(共通電極)26の電位からの変動に伴う残像等の問題を抑制することが可能となる。   Thereby, in addition to being able to reduce the delay of the common electrode wiring 3, it is possible to reduce the capacitive coupling between the gate wiring 5 and the black matrix layer 202. As a result, the potential of the black matrix layer 202 is reduced. Can be suppressed from being biased to a negative potential by the negative potential when the gate wiring 5 is turned off. For this reason, it is possible to suppress problems such as afterimages due to fluctuations in the potential of the black matrix layer 202 from the potential of the data line shield (common electrode) 26.

実験的には、他の導電層で覆われていないゲート配線5の6割以上をデータ線シールド(共通電極)26と等電位の接続領域で覆うことにより、顕著な効果が得られた。   Experimentally, a remarkable effect was obtained by covering 60% or more of the gate wiring 5 not covered with another conductive layer with a connection region equipotential to the data line shield (common electrode) 26.

また、本実施形態に係る液晶表示装置570においても、ノボラック系有機絶縁層21が形成されていないゲート配線5とデータ線12との交差部付近において、データ線12と重ならないようにデータ線シールド(共通電極)26を接続しているため、データ線12とデータ線シールド(共通電極)26との間の容量の増加を防止することができる。このため、データ線12の遅延や共通電極配線3の遅延が増大することもなく、良好な品質を維持することができる。   Also in the liquid crystal display device 570 according to the present embodiment, the data line shield is provided so as not to overlap the data line 12 in the vicinity of the intersection between the gate line 5 and the data line 12 where the novolac organic insulating layer 21 is not formed. Since the (common electrode) 26 is connected, an increase in capacitance between the data line 12 and the data line shield (common electrode) 26 can be prevented. Therefore, good quality can be maintained without increasing the delay of the data line 12 and the delay of the common electrode wiring 3.

以上の第1乃至第6、第8及び第9の実施形態に係る液晶表示装置500、510、520、530、540、550、560、570、においては、ノボラック系有機絶縁層21を絶縁層間膜として用いている。   In the liquid crystal display devices 500, 510, 520, 530, 540, 550, 560, and 570 according to the first to sixth, eighth, and ninth embodiments, the novolac organic insulating layer 21 is formed as an insulating interlayer film. It is used as.

図24はノボラック系有機絶縁膜を形成する方法のフローチャートであり、図25はアクリル系有機絶縁膜を形成する方法のフローチャートである。以下、図24及び図25を参照して、ノボラック系有機絶縁層21を絶縁層間膜として用いることによる利点を、アクリル系有機膜を絶縁層間膜として用いた場合と比較して、説明する。   FIG. 24 is a flowchart of a method for forming a novolac organic insulating film, and FIG. 25 is a flowchart of a method for forming an acrylic organic insulating film. Hereinafter, the advantage of using the novolac organic insulating layer 21 as the insulating interlayer film will be described with reference to FIGS. 24 and 25 as compared with the case where the acrylic organic film is used as the insulating interlayer film.

図24及び図25に示すように、ノボラック系有機膜を形成する方法及びアクリル系有機膜を形成する方法の基本的な工程は同一である。以下、両方法の基本的な工程を説明する。   As shown in FIGS. 24 and 25, the basic steps of the method of forming the novolac organic film and the method of forming the acrylic organic film are the same. Hereinafter, basic steps of both methods will be described.

先ず、レジストを塗布する前に、洗浄ユニット315を用いて対象物を洗浄する(ステップS1)。   First, before applying the resist, the object is cleaned using the cleaning unit 315 (step S1).

次いで、対象物にレジストを塗布する(ステップS2)。レジストの塗布は、通常、インライン型フォトリソグラフィー装置を用いて自動的に行われる。インライン型フォトリソグラフィー装置は通常フォトリソグラフィー用ノボラックレジストを塗布するラインと有機膜形成用ノボラックレジストを塗布するラインとを有しており、ノボラック系有機膜を形成する場合には、有機膜形成用ノボラックレジストを塗布するラインを選択して、レジストの塗布が行われる。これに対して、アクリル系有機膜を形成する場合には、冷蔵保管庫319内に冷蔵保管しておいたレジスト309をシーズニングした後、このレジスト309が対象物に塗布される。   Next, a resist is applied to the object (step S2). The resist is usually applied automatically using an inline photolithography apparatus. The in-line photolithography apparatus has a line for applying a novolak resist for photolithography and a line for applying a novolak resist for forming an organic film. When forming a novolak organic film, the novolak for forming an organic film is used. The resist is applied by selecting a line for applying the resist. In contrast, when an acrylic organic film is formed, the resist 309 that has been refrigerated and stored in the refrigerated storage 319 is seasoned, and then the resist 309 is applied to the object.

次いで、レジストを塗布した対象物の表面を洗浄する(ステップS3)。レジスト塗布(ステップS2)の際、さらに、レジスト塗布後の対象物の洗浄の際(ステップS3)には、レジスト廃液311が発生する。   Next, the surface of the object to which the resist is applied is washed (step S3). When the resist is applied (step S2), and further when the object after the resist is applied is cleaned (step S3), a resist waste liquid 311 is generated.

次いで、減圧下で対象物に塗布したレジストを乾燥させる(ステップS4)。   Next, the resist applied to the object is dried under reduced pressure (step S4).

次いで、レジストをプリベークする(ステップS5)。   Next, the resist is pre-baked (step S5).

以上のレジスト塗布(ステップS2)、洗浄(ステップS3)、乾燥(ステップS4)及びプリベーク(ステップS5)はレジスト塗布ユニット316を用いて行われる。   The resist coating (step S2), cleaning (step S3), drying (step S4), and pre-baking (step S5) are performed using the resist coating unit 316.

次いで、露光ユニット317を用いて、レジストを所定のパターンに露光する(ステップS6)。   Next, the resist is exposed to a predetermined pattern using the exposure unit 317 (step S6).

次いで、現像液312を用いて、露光したレジストを現像する(ステップS7)。ノボラック系有機膜用レジストの現像においては、現像液312はそのまま用いられるが、アクリル系有機膜用レジストの現像においては、現像液312は現像液希釈ユニット320を用いて一旦希釈され、希釈された現像液313が用いられる。   Next, the exposed resist is developed using the developer 312 (step S7). In the development of the novolac organic film resist, the developer 312 is used as it is. However, in the development of the acrylic organic film resist, the developer 312 is once diluted using the developer dilution unit 320 and diluted. A developer 313 is used.

レジストの現像に際しては、現像廃液314が発生する。   During development of the resist, development waste liquid 314 is generated.

次いで、現像したレジストをポストベークする(ステップS8)。レジストの露光(ステップS7)及びポストベーク(ステップS8)は現像ユニット318を用いて行われる。   Next, the developed resist is post-baked (step S8). The resist exposure (step S7) and post-bake (step S8) are performed using the developing unit 318.

上記のように、アクリル系有機膜及びノボラック系有機膜の形成に際しては、何れもフォトリソグラフィー工程を介して有機膜パターンが形成される。   As described above, in forming the acrylic organic film and the novolac organic film, an organic film pattern is formed through a photolithography process.

フォトリソグラフィーにおいて用いられるフォトレジストは、通常、ノボラック系のものが殆どである。通常フォトリソグラフィー用のノボラック系レジストと有機膜形成用のアクリル系レジストとが混ざると、それらのレジストが固化する可能性があるので、アクリル系有機膜の形成に際しては、レジスト塗布(ステップS2)、端面洗浄(ステップS3)、レジスト廃液311を別個にする必要がある。   Most of the photoresist used in photolithography is usually a novolak type. Usually, when a novolak resist for photolithography and an acrylic resist for forming an organic film are mixed, the resist may solidify. Therefore, when forming an acrylic organic film, resist coating (step S2), It is necessary to separate the edge cleaning (step S3) and the resist waste liquid 311.

また、通常フォトリソグラフィー用のノボラック系レジストと有機膜形成用のアクリル系レジストとでは、用いられる現像液312の濃度が異なるので、異なる濃度の現像液312をそれぞれ準備しなければならない。   Further, since the concentration of the developing solution 312 used differs between the novolak resist for photolithography and the acrylic resist for forming the organic film, it is necessary to prepare the developing solutions 312 having different concentrations.

また、現像工程(ステップS7)においても、アクリル系現像廃液314とノボラック系現像廃液314とが混ざると、固化する可能性があるので、アクリル系有機膜の形成に際しては、現像工程(ステップS7)、希釈現像液313、現像廃液314を別個にする必要がある。   Also, in the development process (step S7), if the acrylic development waste liquid 314 and the novolak development waste liquid 314 are mixed, there is a possibility of solidifying. Therefore, in the formation of the acrylic organic film, the development process (step S7) The diluted developer 313 and the waste developer 314 need to be separated.

一方、通常フォトリソグラフィー用のノボラック系レジストと有機膜形成用のノボラック系レジストとでは、主成分が同じノボラック樹脂であるため、フォトリソグラフィー用装置を共用することができる。そのため、有機膜形成のために高価なフォトリソグラフィー用装置をわざわざ準備する必要がなく、通常フォトリソグラフィー用のフォトリソグラフィー用装置を用いることができる。   On the other hand, the novolak resist for photolithography and the novolak resist for forming an organic film are commonly composed of the same novolak resin, so that the photolithography apparatus can be shared. Therefore, it is not necessary to prepare an expensive photolithography apparatus for forming the organic film, and a photolithography apparatus for normal photolithography can be used.

加えて、アクリル系レジストは常温保存での劣化(実際には増粘する)が激しいため、アクリル系レジスト専用の冷蔵庫309を用意することが必要となる。これに対して、ノボラック系レジストの場合、専用の冷蔵庫を用意する必要はない。   In addition, since the acrylic resist is severely deteriorated when stored at room temperature (actually thickens), it is necessary to prepare a refrigerator 309 dedicated to the acrylic resist. On the other hand, in the case of a novolak resist, it is not necessary to prepare a dedicated refrigerator.

さらに、アクリル系レジストの場合、専用のレジスト廃液設備が必要になるため、ノボラック系レジスト廃液処理よりもレジスト廃液処理コストが大きくなる。   Furthermore, in the case of an acrylic resist, since a dedicated resist waste liquid facility is required, the resist waste liquid treatment cost becomes higher than the novolak resist waste liquid treatment.

以上のように、ノボラック系有機膜を絶縁層間膜として用いることにより、アクリル系有機膜を絶縁層間膜として用いる場合と比較して、種々の利点を得ることができる。   As described above, by using the novolac organic film as the insulating interlayer film, various advantages can be obtained as compared with the case where the acrylic organic film is used as the insulating interlayer film.

(第10の実施形態)
ノボラック系有機絶縁膜を絶縁層間膜として用い、かつ、そのノボラック系有機膜の下層にモリブデン(Mo)などの比較的低抵抗ではあるが大気腐食性の高いメタルを使用する場合、そのメタルの大気腐食を防止することを可能にするアクティブマトリクス型液晶表示装置のTFT基板構造の数例を以下に説明する。
(Tenth embodiment)
When a novolac organic insulating film is used as an insulating interlayer film and a metal having a relatively low resistance but high atmospheric corrosive properties such as molybdenum (Mo) is used as an underlayer of the novolac organic film, the atmosphere of the metal Several examples of the TFT substrate structure of the active matrix type liquid crystal display device that can prevent corrosion will be described below.

(第一の例)
図26は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第一の例の断面図である。
(First example)
FIG. 26 is a cross-sectional view of a first example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device having a corrosion prevention structure of atmospheric corrosive metal.

なお、本例のみならず、以下に示す例における薄膜トランジスタ(TFT)は全て逆スタガ型TFTである。   Note that all of the thin film transistors (TFTs) in the following example as well as this example are inverted staggered TFTs.

本例に係るTFT基板構造においては、データ線12はデータ線下層膜ITO(第1の透明導電膜)56及びデータ線重畳メタル(ドレインメタル)54からなる。データ線12の上方には、有機層間膜(ノボラック系有機膜)21が形成され、さらに、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, the data line 12 includes a data line lower layer film ITO (first transparent conductive film) 56 and a data line superimposed metal (drain metal) 54. An organic interlayer film (novolac organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 is a data line shield (transparent conductive film) 26 that constitutes a common electrode. Shielded.

共通電極27の櫛歯電極及び画素電極13の櫛歯電極は透明導電膜で構成される。   The comb electrode of the common electrode 27 and the comb electrode of the pixel electrode 13 are made of a transparent conductive film.

大気腐食性メタルMoの端子コンタクト部52はデータ線端子部の端子ITO電極(第1の透明導電膜)53によって引き出され、無機性のパッシベーション膜15で完全に覆われている。   The terminal contact portion 52 of the atmospheric corrosive metal Mo is drawn out by the terminal ITO electrode (first transparent conductive film) 53 of the data line terminal portion and is completely covered with the inorganic passivation film 15.

コンタクトホール17はデータ端子用ITO(第2の透明導電膜)29で覆われ、データ配線端子を形成する。   The contact hole 17 is covered with a data terminal ITO (second transparent conductive film) 29 to form a data wiring terminal.

ゲート端子電極(Mo)4はコンタクトホール18を介してゲート配線端子・共通配線端子部の端子ITO電極(第1の透明導電膜)51と接続され、さらに、無機性のパッシベーション膜15で完全に覆われている。   The gate terminal electrode (Mo) 4 is connected to the terminal ITO electrode (first transparent conductive film) 51 of the gate wiring terminal / common wiring terminal portion through the contact hole 18, and is further completely covered with the inorganic passivation film 15. Covered.

ゲート配線端子・共通配線端子部の端子ITO電極(第1の透明導電膜)51上のパッシベーション膜15の一部を開口し、ゲート配線端子・共通配線端子用ITO(第2の透明導電膜)30で覆い、ゲート配線端子・共通配線端子が形成される。ここで、データ線端子部の端子ITO電極53及びゲート配線端子・共通配線端子部の端子ITO電極(第1の透明導電膜)51はいずれも、データ線12の下層に同層の透明導電膜で形成される。   A part of the passivation film 15 on the terminal ITO electrode (first transparent conductive film) 51 of the gate wiring terminal / common wiring terminal part is opened, and the ITO for the gate wiring terminal / common wiring terminal (second transparent conductive film). 30 to form gate wiring terminals and common wiring terminals. Here, both the terminal ITO electrode 53 of the data line terminal portion and the terminal ITO electrode (first transparent conductive film) 51 of the gate wiring terminal / common wiring terminal portion are formed in the transparent conductive film of the same layer below the data line 12. Formed with.

本例に係るTFT基板構造は、8回のフォトレジスト工程を実施することにより、作製することができる。   The TFT substrate structure according to this example can be manufactured by performing the photoresist process eight times.

(第二の例)
図27は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第二の例の断面図である。
(Second example)
FIG. 27 is a cross-sectional view of a second example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device having an atmospheric corrosive metal corrosion prevention structure.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

共通電極27の櫛歯電極及び画素電極13の櫛歯電極は透明導電膜で構成されている。その際、データ線シールド(透明導電膜)26及び櫛歯電極をそれぞれ第1透明導電膜19と第2透明導電膜28(または29,30)のいずれで構成してもよく、あるいは、第2透明導電膜28(または29,30)の単層で構成しても良い。   The comb electrode of the common electrode 27 and the comb electrode of the pixel electrode 13 are made of a transparent conductive film. At this time, the data line shield (transparent conductive film) 26 and the comb electrode may be configured by either the first transparent conductive film 19 and the second transparent conductive film 28 (or 29, 30), respectively. You may comprise by the single layer of the transparent conductive film 28 (or 29, 30).

大気暴露するデータ線端子電極14、ゲート端子電極4にそれぞれ到達しているコンタクトホール17、18は第1透明導電膜19で覆われ、第1透明導電膜19はさらに第2透明導電膜29、30で覆われる。これにより、大気腐食性メタルの腐食性を向上させることができる。この場合、データ線端子用ITO(第2の透明導電膜)29がデータ線12の端子取り出し電極、ゲート配線端子・共通配線端子用ITO(第2の透明導電膜)30がゲート配線5の端子取り出し電極となる。   The contact holes 17 and 18 reaching the data line terminal electrode 14 and the gate terminal electrode 4 exposed to the atmosphere, respectively, are covered with a first transparent conductive film 19, and the first transparent conductive film 19 is further covered with a second transparent conductive film 29, 30. Thereby, the corrosivity of the air corrosive metal can be improved. In this case, the data line terminal ITO (second transparent conductive film) 29 is the terminal extraction electrode of the data line 12, and the gate wiring terminal / common wiring terminal ITO (second transparent conductive film) 30 is the terminal of the gate wiring 5. It becomes an extraction electrode.

(第三の例)
図28は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第三の例の断面図である。
(Third example)
FIG. 28 is a cross-sectional view of a third example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device having a corrosion prevention structure of atmospheric corrosive metal.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

画素電極13の櫛歯電極はデータ線12と同層であり、データ線12と同じメタルで構成されている。共通電極27の櫛歯電極は、無機性のパッシベーション膜15上にデータ線シールド26と同じ透明導電膜で構成されている。   The comb electrode of the pixel electrode 13 is in the same layer as the data line 12 and is made of the same metal as the data line 12. The comb electrode of the common electrode 27 is formed of the same transparent conductive film as the data line shield 26 on the inorganic passivation film 15.

大気暴露するデータ線端子電極14、ゲート端子電極4にそれぞれ到達しているコンタクトホール17、18は第1透明導電膜19で覆われ、第1透明導電膜19はさらに第2透明導電膜29、30で覆われる。これにより、大気腐食性メタルの腐食性を向上させることができる。   The contact holes 17 and 18 reaching the data line terminal electrode 14 and the gate terminal electrode 4 exposed to the atmosphere, respectively, are covered with a first transparent conductive film 19, and the first transparent conductive film 19 is further covered with a second transparent conductive film 29, 30. Thereby, the corrosivity of the air corrosive metal can be improved.

(第四の例)
図29は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第四の例の断面図である。
(Fourth example)
FIG. 29 is a cross-sectional view of a fourth example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device having a corrosion prevention structure of atmospheric corrosive metal.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

共通電極27の櫛歯電極及び画素電極13の櫛歯電極は透明導電膜で構成されている。その際、データ線シールド(透明導電膜)26及び櫛歯電極は第2透明導電膜28(または29,30)の単層で構成される。   The comb electrode of the common electrode 27 and the comb electrode of the pixel electrode 13 are made of a transparent conductive film. At that time, the data line shield (transparent conductive film) 26 and the comb electrode are formed of a single layer of the second transparent conductive film 28 (or 29, 30).

共通電極用コンタクトホール16は、無機性の第一絶縁層間膜6及び第二絶縁層間膜15に開口され、第1透明導電膜19で覆われることにより、層間コンタクトを形成している。続いて、第1透明導電膜19で覆われたコンタクトホール16にノボラック系有機膜22を充填し、更に、ノボラック系有機膜22は第2透明導電膜28で覆われる。   The common electrode contact hole 16 is opened in the inorganic first insulating interlayer film 6 and the second insulating interlayer film 15 and is covered with the first transparent conductive film 19 to form an interlayer contact. Subsequently, the novolac organic film 22 is filled in the contact hole 16 covered with the first transparent conductive film 19, and the novolac organic film 22 is further covered with the second transparent conductive film 28.

ゲート配線端子部においては、ゲート端子電極4の上方において第一絶縁層間膜6及び第二絶縁層間膜15が開口され、コンタクトホール18が形成され、このコンタクトホール18を第1透明導電膜19で覆うことにより、コンタクトが形成される。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール18をノボラック系有機膜24で充填し、更に、ノボラック系有機膜24を第2透明導電膜30で覆う。   In the gate wiring terminal portion, the first insulating interlayer film 6 and the second insulating interlayer film 15 are opened above the gate terminal electrode 4 to form a contact hole 18. The contact hole 18 is formed by the first transparent conductive film 19. A contact is formed by covering. Subsequently, in order to completely prevent the corrosion of the atmospheric corrosive metal, the contact hole 18 covered with the first transparent conductive film 19 is filled with the novolac organic film 24, and the novolac organic film 24 is further filled with the second transparent conductive film. Cover with conductive film 30.

データ線端子部においては、データ線端子電極14の上方において、無機性のパッシベーション膜15を開口し、コンタクトホール17を形成し、このコンタクトホール17を第1透明導電膜19で覆って、コンタクトを形成している。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール17をノボラック系有機膜23で充填し、更に、ノボラック系有機膜23を第2透明導電膜29で覆う。   In the data line terminal portion, an inorganic passivation film 15 is opened above the data line terminal electrode 14, a contact hole 17 is formed, the contact hole 17 is covered with a first transparent conductive film 19, and a contact is formed. Forming. Subsequently, in order to completely prevent the corrosion of the air corrosive metal, the contact hole 17 covered with the first transparent conductive film 19 is filled with the novolac organic film 23, and the novolac organic film 23 is further filled with the second transparent film. Cover with a conductive film 29.

ここで、データ線端子部、ゲート配線端子部及び共通電極端子部において、第1の透明導電膜で形成された電極19を各々データ配線端子下敷電極、ゲート配線端子下敷電極及び共通電極端子下敷電極と呼ぶことにする。   Here, in the data line terminal portion, the gate wiring terminal portion, and the common electrode terminal portion, the electrode 19 formed of the first transparent conductive film is replaced with the data wiring terminal underlying electrode, the gate wiring terminal underlying electrode, and the common electrode terminal underlying electrode, respectively. I will call it.

(第五の例)
図30は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第五の例の断面図である。
(Fifth example)
FIG. 30 is a cross-sectional view of a fifth example of a TFT substrate structure of a horizontal electric field type active matrix liquid crystal display device having a corrosion prevention structure of atmospheric corrosive metal.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

共通電極27の櫛歯電極及び画素電極13の櫛歯電極は透明導電膜で構成されている。その際、データ線シールド(透明導電膜)26及び櫛歯電極は第2透明導電膜28(または29,30)の単層で構成される。   The comb electrode of the common electrode 27 and the comb electrode of the pixel electrode 13 are made of a transparent conductive film. At that time, the data line shield (transparent conductive film) 26 and the comb electrode are formed of a single layer of the second transparent conductive film 28 (or 29, 30).

共通電極用コンタクトホール16は第1透明導電膜19で覆われ、第1透明導電膜19は更に第2透明導電膜28で覆われる。   The common electrode contact hole 16 is covered with a first transparent conductive film 19, and the first transparent conductive film 19 is further covered with a second transparent conductive film 28.

ゲート配線端子部においては、ゲート端子電極4の上方において第一絶縁層間膜6及び第二絶縁層間膜15が開口され、コンタクトホール18が形成され、このコンタクトホール18を第1透明導電膜19で覆うことにより、コンタクトが形成される。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール18をノボラック系有機膜24で充填し、更に、ノボラック系有機膜24を第2透明導電膜30で覆う。   In the gate wiring terminal portion, the first insulating interlayer film 6 and the second insulating interlayer film 15 are opened above the gate terminal electrode 4 to form a contact hole 18. The contact hole 18 is formed by the first transparent conductive film 19. A contact is formed by covering. Subsequently, in order to completely prevent the corrosion of the atmospheric corrosive metal, the contact hole 18 covered with the first transparent conductive film 19 is filled with the novolac organic film 24, and the novolac organic film 24 is further filled with the second transparent conductive film. Cover with conductive film 30.

データ線端子部においては、データ線端子電極14の上方において、無機性のパッシベーション膜15を開口し、コンタクトホール17を形成し、このコンタクトホール17を第1透明導電膜19で覆って、コンタクトを形成している。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール17をノボラック系有機膜23で充填し、更に、ノボラック系有機膜23を第2透明導電膜29で覆う。   In the data line terminal portion, an inorganic passivation film 15 is opened above the data line terminal electrode 14, a contact hole 17 is formed, the contact hole 17 is covered with a first transparent conductive film 19, and a contact is formed. Forming. Subsequently, in order to completely prevent the corrosion of the air corrosive metal, the contact hole 17 covered with the first transparent conductive film 19 is filled with the novolac organic film 23, and the novolac organic film 23 is further filled with the second transparent film. Cover with a conductive film 29.

(第六の例)
図31は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第六の例の断面図である。
(Sixth example)
FIG. 31 is a cross-sectional view of a sixth example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device having a corrosion prevention structure of atmospheric corrosive metal.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

画素電極13の櫛歯電極はデータ線12と同層であり、データ線12と同じメタルで構成されている。共通電極27の櫛歯電極は、無機性のパッシベーション膜15上にデータ線シールド26と同じ透明導電膜で構成されている。   The comb electrode of the pixel electrode 13 is in the same layer as the data line 12 and is made of the same metal as the data line 12. The comb electrode of the common electrode 27 is formed of the same transparent conductive film as the data line shield 26 on the inorganic passivation film 15.

共通電極用コンタクトホール16は、無機性の第一絶縁層間膜6及び第二絶縁層間膜15に開口され、第1透明導電膜19で覆われることにより、層間コンタクトを形成している。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール16にノボラック系有機膜22を充填し、更に、ノボラック系有機膜22は第2透明導電膜28で覆われる。   The common electrode contact hole 16 is opened in the inorganic first insulating interlayer film 6 and the second insulating interlayer film 15 and is covered with the first transparent conductive film 19 to form an interlayer contact. Subsequently, in order to completely prevent the corrosion of the atmospheric corrosive metal, the novolac organic film 22 is filled in the contact hole 16 covered with the first transparent conductive film 19, and the novolac organic film 22 is further filled with the second transparent film. Covered with a conductive film 28.

ゲート配線端子部においては、ゲート端子電極4の上方において第一絶縁層間膜6及び第二絶縁層間膜15が開口され、コンタクトホール18が形成され、このコンタクトホール18を第1透明導電膜19で覆うことにより、コンタクトが形成される。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール18をノボラック系有機膜24で充填し、更に、ノボラック系有機膜24を第2透明導電膜30で覆う。   In the gate wiring terminal portion, the first insulating interlayer film 6 and the second insulating interlayer film 15 are opened above the gate terminal electrode 4 to form a contact hole 18. The contact hole 18 is formed by the first transparent conductive film 19. A contact is formed by covering. Subsequently, in order to completely prevent the corrosion of the atmospheric corrosive metal, the contact hole 18 covered with the first transparent conductive film 19 is filled with the novolac organic film 24, and the novolac organic film 24 is further filled with the second transparent conductive film. Cover with conductive film 30.

データ線端子部においては、データ線端子電極14の上方において、無機性のパッシベーション膜15を開口し、コンタクトホール17を形成し、このコンタクトホール17を第1透明導電膜19で覆って、コンタクトを形成している。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール17をノボラック系有機膜23で充填し、更に、ノボラック系有機膜23を第2透明導電膜29で覆う。   In the data line terminal portion, an inorganic passivation film 15 is opened above the data line terminal electrode 14, a contact hole 17 is formed, the contact hole 17 is covered with a first transparent conductive film 19, and a contact is formed. Forming. Subsequently, in order to completely prevent the corrosion of the air corrosive metal, the contact hole 17 covered with the first transparent conductive film 19 is filled with the novolac organic film 23, and the novolac organic film 23 is further filled with the second transparent film. Cover with a conductive film 29.

(第七の例)
図32は、大気腐食性メタルの腐食防止構造を有する横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第七の例の断面図である。
(Seventh example)
FIG. 32 is a cross-sectional view of a seventh example of the TFT substrate structure of a lateral electric field type active matrix liquid crystal display device having a corrosion prevention structure of atmospheric corrosive metal.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

画素電極13の櫛歯電極はデータ線12と同層であり、データ線12と同じメタルで構成されている。共通電極27の櫛歯電極は、無機性のパッシベーション膜15上にデータ線シールド26と同じ透明導電膜で構成されている。   The comb electrode of the pixel electrode 13 is in the same layer as the data line 12 and is made of the same metal as the data line 12. The comb electrode of the common electrode 27 is formed of the same transparent conductive film as the data line shield 26 on the inorganic passivation film 15.

共通電極用コンタクトホール16は、無機性の第一絶縁層間膜6及び第二絶縁層間膜15に開口され、第1透明導電膜19及び第2透明導電膜28で覆われる。   The common electrode contact hole 16 is opened in the inorganic first insulating interlayer film 6 and the second insulating interlayer film 15 and is covered with the first transparent conductive film 19 and the second transparent conductive film 28.

ゲート配線端子部においては、ゲート端子電極4の上方において第一絶縁層間膜6及び第二絶縁層間膜15が開口され、コンタクトホール18が形成され、このコンタクトホール18を第1透明導電膜19で覆うことにより、コンタクトが形成される。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール18をノボラック系有機膜24で充填し、更に、ノボラック系有機膜24を第2透明導電膜30で覆う。   In the gate wiring terminal portion, the first insulating interlayer film 6 and the second insulating interlayer film 15 are opened above the gate terminal electrode 4 to form a contact hole 18. The contact hole 18 is formed by the first transparent conductive film 19. A contact is formed by covering. Subsequently, in order to completely prevent the corrosion of the atmospheric corrosive metal, the contact hole 18 covered with the first transparent conductive film 19 is filled with the novolac organic film 24, and the novolac organic film 24 is further filled with the second transparent conductive film. Cover with conductive film 30.

データ線端子部においては、データ線端子電極14の上方において、無機性のパッシベーション膜15を開口し、コンタクトホール17を形成し、このコンタクトホール17を第1透明導電膜19で覆って、コンタクトを形成している。続いて、大気腐食性メタルの腐食を完全に防止するため、第1透明導電膜19で覆われたコンタクトホール17をノボラック系有機膜23で充填し、更に、ノボラック系有機膜23を第2の透明導電膜29で覆う。   In the data line terminal portion, an inorganic passivation film 15 is opened above the data line terminal electrode 14, a contact hole 17 is formed, the contact hole 17 is covered with a first transparent conductive film 19, and a contact is formed. Forming. Subsequently, in order to completely prevent the corrosion of the atmospheric corrosive metal, the contact hole 17 covered with the first transparent conductive film 19 is filled with the novolac organic film 23, and the novolac organic film 23 is further filled with the second novolac organic film 23. Cover with a transparent conductive film 29.

なお、以上説明した第二乃至第七の例に係るTFT基板構造においては、コンタクトホール16、17、18を覆う第1透明導電膜19を大気腐食性メタルの代りに、大気腐食性の少ないクロム(Cr)のような金属から構成することもできる。クロム(Cr)を用いた場合には、外気の水分等に対するブロッキング性がさらに増し、耐腐食性を高めることができる。   In the TFT substrate structures according to the second to seventh examples described above, the first transparent conductive film 19 covering the contact holes 16, 17 and 18 is made of chromium having a low air corrosivity instead of the air corrosive metal. It can also be made of a metal such as (Cr). When chromium (Cr) is used, the blocking property against moisture or the like of the outside air is further increased, and the corrosion resistance can be enhanced.

さらに、第二乃至第七の例に係るTFT基板構造においては、コンタクトホール16、17、18を覆う大気腐食性メタルからなる第1透明導電膜19の代わりに、大気腐食性の少ないクロム(Cr)のような金属と表面のコンタクト性が良好なITO(Indium−Tin Oxide)のような金属とからなる積層膜を用いることもできる。   Furthermore, in the TFT substrate structures according to the second to seventh examples, instead of the first transparent conductive film 19 made of an air corrosive metal covering the contact holes 16, 17, 18, chromium (Cr It is also possible to use a laminated film made of a metal such as) and a metal such as ITO (Indium-Tin Oxide) with good surface contact.

このようにすることにより、外気の水分等に対するブロッキング性がさらに増し、耐腐食性を高めることができると同時に、この積層膜と第2の透明導電膜29との間のコンタクト抵抗を減ずることができ、端子から配線への間の抵抗を減ずることができ、クロストーク等の少ない良好な表示を得ることができる。   By doing in this way, the blocking property with respect to the water | moisture content etc. of external air can further increase, corrosion resistance can be improved, and contact resistance between this laminated film and the 2nd transparent conductive film 29 can be reduced simultaneously. The resistance between the terminal and the wiring can be reduced, and a good display with little crosstalk or the like can be obtained.

また、第二乃至第七の例に係るTFT基板構造においては、データ線12の上方の有機層間膜(ノボラック系有機膜)21を覆うデータ線シールド(透明導電膜)26として第1または第2の透明導電膜を用いたが、この代わりに、クロム(Cr)のような不透明膜と透明膜との積層膜を用いることもできる。これにより、画素を黒表示とする場合に、有機絶縁膜の近傍を通過する光を遮断することができ、黒表示時の輝度を低下させることができ、コントラストが向上する。   In the TFT substrate structures according to the second to seventh examples, the first or second data line shield (transparent conductive film) 26 covering the organic interlayer film (novolak organic film) 21 above the data line 12 is used. However, instead of this, a laminated film of an opaque film such as chromium (Cr) and a transparent film can also be used. As a result, when the pixel is displayed in black, light passing through the vicinity of the organic insulating film can be blocked, the luminance during black display can be reduced, and the contrast is improved.

(第11の実施形態)
ノボラック系有機絶縁膜を絶縁層間膜として用い、かつ、そのノボラック系有機膜の下層にクロム(Cr)などの比較的抵抗は高いが大気腐食性の無いメタルを使用する場合のアクティブマトリクス型液晶表示装置のTFT基板構造の例を以下に説明する。
(Eleventh embodiment)
An active matrix type liquid crystal display using a novolac organic insulating film as an insulating interlayer film and a metal having a relatively high resistance such as chromium (Cr) but not corrosive to the air, which is used as an insulating interlayer. An example of the TFT substrate structure of the device will be described below.

(第一の例)
図33は、大気腐食性の無いメタルを配線材に使用した横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第一の例の断面図である。
(First example)
FIG. 33 is a cross-sectional view of a first example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device using a metal having no air corrosiveness as a wiring material.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

共通電極27の櫛歯電極及び画素電極13の櫛歯電極は透明導電膜で構成されている。   The comb electrode of the common electrode 27 and the comb electrode of the pixel electrode 13 are made of a transparent conductive film.

共通電極配線用コンタクトホール16、データ線端子部用コンタクトホール17、ゲート配線端子部用コンタクトホール18においては、共通電極配線3、データ線端子電極14及びゲート端子電極4を構成するメタルを透明導電膜で覆うか、あるいは、メタル単層で大気暴露させても良い。   In the common electrode wiring contact hole 16, the data line terminal contact hole 17, and the gate wiring terminal contact hole 18, the metal constituting the common electrode wiring 3, data line terminal electrode 14, and gate terminal electrode 4 is transparently conductive. It may be covered with a film or exposed to the atmosphere with a single metal layer.

本例においては、第1の透明導電膜19又は第2透明導電膜28、29、30により、引き出し電極を形成する場合を示している。   In this example, the lead electrode is formed by the first transparent conductive film 19 or the second transparent conductive films 28, 29, and 30.

(第二の例)
図34は、大気腐食性の無いメタルを配線材に使用した横電界方式アクティブマトリクス型液晶表示装置のTFT基板構造の第二の例の断面図である。
(Second example)
FIG. 34 is a cross-sectional view of a second example of a TFT substrate structure of a lateral electric field type active matrix liquid crystal display device using a metal having no air corrosiveness as a wiring material.

本例に係るTFT基板構造においては、データ線12の上方に有機層間膜(ノボラック系有機膜)21を形成し、有機層間膜(ノボラック系有機膜)21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。   In the TFT substrate structure according to this example, an organic interlayer film (novolak organic film) 21 is formed above the data line 12, and the organic interlayer film (novolak organic film) 21 forms a data line shield ( A transparent conductive film) 26 is shielded.

画素電極13の櫛歯電極はデータ線12と同層であり、データ線12と同じメタルで構成されている。共通電極27の櫛歯電極は、無機性のパッシベーション膜15上にデータ線シールド26と同じ透明導電膜で構成されている。   The comb electrode of the pixel electrode 13 is in the same layer as the data line 12 and is made of the same metal as the data line 12. The comb electrode of the common electrode 27 is formed of the same transparent conductive film as the data line shield 26 on the inorganic passivation film 15.

共通電極配線用コンタクトホール16、データ線端子部用コンタクトホール17、ゲート配線端子部用コンタクトホール18においては、共通電極配線3、データ線端子電極14及びゲート端子電極4を構成するメタルを透明導電膜で覆うか、あるいは、メタル単層で大気暴露させても良い。   In the common electrode wiring contact hole 16, the data line terminal contact hole 17, and the gate wiring terminal contact hole 18, the metal constituting the common electrode wiring 3, data line terminal electrode 14, and gate terminal electrode 4 is transparently conductive. It may be covered with a film or exposed to the atmosphere with a single metal layer.

本例においては、第1の透明導電膜19又は第2透明導電膜28、29、30により、引き出し電極を形成する場合を示している。   In this example, the lead electrode is formed by the first transparent conductive film 19 or the second transparent conductive films 28, 29, and 30.

第10の実施形態における第一乃至第七の例及び第11の実施形態における第一及び第二の例においては、データ線12の上方のみにノボラック系有機層間膜21を形成し、ノボラック系有機層間膜21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされている。ノボラック系有機層間膜は、データ線12の上方のみではなく、図34の破線で示すように、ゲート配線5の上方においても形成することができ、この場合においても、ノボラック系有機層間膜21は共通電極を構成するデータ線シールド(透明導電膜)26でシールドされる。   In the first to seventh examples in the tenth embodiment and the first and second examples in the eleventh embodiment, the novolac organic interlayer film 21 is formed only above the data line 12, and the novolac organic The interlayer film 21 is shielded by a data line shield (transparent conductive film) 26 constituting a common electrode. The novolac organic interlayer film can be formed not only above the data line 12 but also above the gate wiring 5 as shown by a broken line in FIG. 34. In this case as well, the novolac organic interlayer film 21 The data line shield (transparent conductive film) 26 constituting the common electrode is shielded.

あるいは、薄膜トランジスタの上方にもデータ線シールド(透明導電膜)26でシールドされたノボラック系の有機層間膜を形成することもできる。これにより、さらに画素の有効表示領域を広げることができ、高開口率で明るい表示を得ることができる。   Alternatively, a novolac organic interlayer film shielded by a data line shield (transparent conductive film) 26 can also be formed above the thin film transistor. As a result, the effective display area of the pixels can be further expanded, and a bright display with a high aperture ratio can be obtained.

本発明に係る液晶表示装置は上記の第1乃至第11の実施形態に限定されるものではなく、以下のように、種々の変更が可能であるとともに、以下のような特徴を有している。   The liquid crystal display device according to the present invention is not limited to the first to eleventh embodiments described above, and can be variously modified as described below and has the following characteristics. .

例えば、腐食性のある金属からなる端子電極を2層の透明導電膜を相互に接続することにより形成することができる。この端子電極は8回のフォトリソグラフィーで製造することが可能である。   For example, a terminal electrode made of a corrosive metal can be formed by connecting two transparent conductive films to each other. This terminal electrode can be manufactured by eight times of photolithography.

また、端子部において、モリブデン(Mo)や銅(Cu)のような大気腐食性を有するメタルへのスルーホールを一回目の透明導電膜で覆い、さらに、そのスルーホールを有機絶縁膜で埋める。次いで、2回目の透明導電膜で覆う。2回目の透明導電膜の形成時には、櫛歯状の画素電極も同時に形成する。この構造は7回(又は6回)のフォトリソグラフィーで製造することが可能である。   In the terminal portion, a through hole to a metal having atmospheric corrosivity such as molybdenum (Mo) or copper (Cu) is covered with a first transparent conductive film, and the through hole is further filled with an organic insulating film. Next, it is covered with a second transparent conductive film. At the time of forming the second transparent conductive film, a comb-like pixel electrode is also formed at the same time. This structure can be manufactured by 7 (or 6) photolithography.

あるいは、大気暴露する端子部において、モリブデン(Mo)や銅(Cu)のような大気腐食性を有するメタルへのスルーホールを一回目の透明導電膜で覆い、さらに、スルーホールを有機絶縁膜で埋める。一方、大気暴露しない画素部のスルーホールは有機膜で埋めず、更に2回目の透明導電膜で覆う。2回目の透明導電膜の形成時には、櫛歯状の画素電極も同時に形成する。この構造は7回(又は6回)のフォトリソグラフィーで製造することが可能である。   Alternatively, in the terminal portion exposed to the atmosphere, the through hole to the metal having atmospheric corrosive properties such as molybdenum (Mo) and copper (Cu) is covered with the first transparent conductive film, and further, the through hole is covered with an organic insulating film. fill in. On the other hand, the through hole of the pixel portion not exposed to the atmosphere is not filled with an organic film, and is further covered with a second transparent conductive film. At the time of forming the second transparent conductive film, a comb-like pixel electrode is also formed at the same time. This structure can be manufactured by 7 (or 6) photolithography.

あるいは、端子部において、モリブデン(Mo)や銅(Cu)のような大気腐食性を有するメタルへのスルーホールを1回目の透明導電膜で覆い、更に2回目の透明導電膜で覆い、2層構造にすることにより、大気腐食性を有するメタルの大気からの水分等をブロックする。2回目の透明導電膜の形成時には、櫛歯状の画素電極も同時に形成する。この構造は7回(又は6回)のフォトリソグラフィーで製造することが可能である。   Alternatively, in the terminal portion, a through hole to an air corrosive metal such as molybdenum (Mo) or copper (Cu) is covered with a first transparent conductive film, and further covered with a second transparent conductive film. By making the structure, moisture from the atmosphere of the metal having atmospheric corrosivity is blocked. At the time of forming the second transparent conductive film, a comb-like pixel electrode is also formed at the same time. This structure can be manufactured by 7 (or 6) photolithography.

データ線12を無機層と有機層との積層構造から構成し、さらに、この積層構造を絶縁膜で覆い、データ線12の上方において、共通電極がデータ線12を覆うように形成することができる。ノボラック樹脂(及びその類似の物質)を主成分とする有機絶縁膜は、データ線12上もしくはデータ線12上及びゲート配線5上もしくはこれらの近傍にのみ形成される。共通電極は、さらに、ゲート配線5も覆うように形成することもできる。   The data line 12 can be composed of a laminated structure of an inorganic layer and an organic layer, and the laminated structure can be covered with an insulating film, and the common electrode can be formed so as to cover the data line 12 above the data line 12. . The organic insulating film mainly composed of novolak resin (and its similar substances) is formed only on the data line 12, the data line 12, the gate wiring 5, or the vicinity thereof. The common electrode can also be formed so as to cover the gate wiring 5.

あるいは、有機絶縁膜は、データ線12上もしくはデータ線12及びゲート配線5上を覆う領域のみに形成され、櫛歯状の共通電極及び画素電極は最上層において同層で形成することができる。   Alternatively, the organic insulating film is formed only on the data line 12 or the region covering the data line 12 and the gate wiring 5, and the comb-like common electrode and the pixel electrode can be formed in the same layer in the uppermost layer.

あるいは、有機絶縁膜は、データ線12上もしくはデータ線12及びゲート配線5上を覆う領域のみに形成され、櫛歯状の共通電極及び画素電極は無機絶縁膜を間に挟んで配置することができる。無機絶縁膜の膜厚は、共通電極と画素電極との間のショートが起きず、かつ、液晶中に印加される電界が適度に得られるように、100nm乃至600nmとすることが好ましい。   Alternatively, the organic insulating film is formed only on the data line 12 or in a region covering the data line 12 and the gate wiring 5, and the comb-like common electrode and the pixel electrode may be disposed with the inorganic insulating film interposed therebetween. it can. The thickness of the inorganic insulating film is preferably 100 nm to 600 nm so that a short circuit between the common electrode and the pixel electrode does not occur and an electric field applied to the liquid crystal can be appropriately obtained.

あるいは、有機絶縁膜は、データ線12上もしくはデータ線12及びゲート配線5上を覆う領域のみに形成され、データ線12上或いはゲート配線5上の有機膜はみ出し量は0.5μm乃至4μm、有機絶縁膜上のゲート配線シールドの張り出し量は0.5μm乃至6μmとすることが好ましい。   Alternatively, the organic insulating film is formed only on the data line 12 or the region covering the data line 12 and the gate wiring 5, and the amount of the organic film protruding on the data line 12 or the gate wiring 5 is 0.5 μm to 4 μm. The overhanging amount of the gate wiring shield on the insulating film is preferably 0.5 μm to 6 μm.

また、ゲート配線5とデータ線12との交差領域を無機膜と有機膜との積層膜からなる絶縁膜で覆い、薬液の染み込みを防止することにより、データ線12の断線を防止することができる。   Further, the data line 12 can be prevented from being disconnected by covering the intersecting region between the gate line 5 and the data line 12 with an insulating film made of a laminated film of an inorganic film and an organic film to prevent the penetration of the chemical solution. .

あるいは、データ線12上を全て無機膜と有機膜との積層膜からなる絶縁膜で覆い、ゲート配線5とデータ線12との交差領域を除いて、共通電極でシールドすることにより、データ線12と共通電極シールドとの間の容量を低減することができる。   Alternatively, the data line 12 is entirely covered with an insulating film made of a laminated film of an inorganic film and an organic film, and shielded by the common electrode except for the intersection region between the gate wiring 5 and the data line 12, whereby the data line 12 And the common electrode shield can be reduced.

あるいは、データ線12上とゲート配線5上とを全て無機膜と有機膜との積層膜からなる絶縁膜で覆い、ゲート配線5とデータ線12との交差領域を除いて、共通電極でシールドすることにより、データ線12と共通電極シールドとの間の容量及びゲート配線5と共通電極シールドとの間の容量を低減することができる。   Alternatively, the data line 12 and the gate line 5 are all covered with an insulating film made of a laminated film of an inorganic film and an organic film, and shielded by a common electrode except for the intersection region between the gate line 5 and the data line 12. As a result, the capacitance between the data line 12 and the common electrode shield and the capacitance between the gate line 5 and the common electrode shield can be reduced.

ノボラック系有機膜の形成時に、ノボラック系有機絶縁膜を200乃至270℃の高温で30乃至120分間焼成することにより、レジスト剥離液などのアルカリ系薬液、有機溶剤、ITOエッチャントなどの酸系薬液に対するノボラック系有機絶縁膜の耐性を向上させ、後工程におけるノボラック系有機絶縁膜形状を安定化させることができる。例えば、ノボラック系有機絶縁膜形成後に共通電極を形成する際のフォトリソグラフィー工程において、ノボラック系有機絶縁膜がダメージを受けることがなくなる。また、ノボラック系有機膜の形成後に昇温する工程、例えば、配向膜を焼成する工程等において、ノボラック系樹脂膜が分解して、脱ガスが発生し、これに伴い、焼成炉や液晶パネル自体に不純物として取り込まれるといった問題をなくすことができる。この場合、さらに焼成温度を235乃至255℃の範囲にすることにより上記効果が顕著に発揮される。   During the formation of the novolac organic film, the novolac organic insulating film is baked at a high temperature of 200 to 270 ° C. for 30 to 120 minutes, thereby resisting an alkaline chemical solution such as a resist stripping solution, an organic solvent, and an acidic chemical solution such as an ITO etchant. The resistance of the novolac organic insulating film can be improved, and the shape of the novolac organic insulating film in the subsequent process can be stabilized. For example, the novolac organic insulating film is not damaged in the photolithography process when forming the common electrode after forming the novolak organic insulating film. Further, in the step of raising the temperature after the formation of the novolac organic film, for example, in the step of baking the alignment film, etc., the novolac resin film is decomposed and degassing occurs. This eliminates the problem of being taken in as impurities. In this case, the above effect is remarkably exhibited by further setting the firing temperature in the range of 235 to 255 ° C.

有機絶縁膜を形成した後に無機絶縁膜にコンタクトホールを形成すると、コンタクトホール形成用のレジストパターンを剥離する際に、有機絶縁膜が剥離液に晒されて劣化する恐れがある。しかしながら、本発明においては、有機絶縁膜を形成する前に無機絶縁膜にコンタクトホールを形成するので、有機絶縁膜が直接レジスト剥離液に暴露されることはなく、より安定的に有機膜の形状を維持することができる。   If a contact hole is formed in the inorganic insulating film after the organic insulating film is formed, the organic insulating film may be deteriorated by being exposed to a stripping solution when the resist pattern for forming the contact hole is removed. However, in the present invention, since the contact hole is formed in the inorganic insulating film before the organic insulating film is formed, the organic insulating film is not directly exposed to the resist stripping solution, and the shape of the organic film is more stable. Can be maintained.

ノボラック系有機絶縁膜の形成時において、現像後焼成前に100乃至150℃程度の熱処理を30秒乃至15分間行うことにより、データ線12またはゲート配線5上において、逆U字型の断面形状を有するノボラック系有機膜を得ることができる。これにより、ラビング時に有機絶縁膜の形状が液晶配向に与える影響を緩和することができ、より均一なホモジニアス配向の状態を得ることができる。   When the novolac organic insulating film is formed, a heat treatment at about 100 to 150 ° C. is performed for 30 seconds to 15 minutes after development and before baking, so that an inverted U-shaped cross-sectional shape is formed on the data line 12 or the gate wiring 5. A novolac-based organic film can be obtained. As a result, the influence of the shape of the organic insulating film on the liquid crystal alignment during rubbing can be reduced, and a more uniform homogeneous alignment state can be obtained.

あるいは、ノボラック系有機絶縁膜の形成時において、焼成前の熱処理を行わず、焼成時の昇温速度を5℃/分乃至15℃/分とすることにより、データ線12またはゲート配線5上において、逆U字型の断面形状を有するノボラック系有機絶縁膜を得ることができる。これにより、ラビング時に有機絶縁膜の形状が液晶配向に与える影響を緩和することができ、より均一なホモジニアス配向の状態を得ることができる。   Alternatively, when the novolac organic insulating film is formed, heat treatment before firing is not performed, and the temperature rise rate during firing is set to 5 ° C./minute to 15 ° C./minute, so that the data line 12 or the gate wiring 5 is formed. A novolac organic insulating film having an inverted U-shaped cross-sectional shape can be obtained. As a result, the influence of the shape of the organic insulating film on the liquid crystal alignment during rubbing can be reduced, and a more uniform homogeneous alignment state can be obtained.

あるいは、ノボラック系有機絶縁膜の形成時において、焼成前の熱処理を行わず、焼成時に100乃至150℃の範囲内の温度での定温加熱時間を設けて有機絶縁膜をメルトさせ、その後、200℃以上に加熱焼成する(例えば、200乃至270℃の高温で30乃至120分間の焼成を行う)。この加熱方法により、データ線12またはゲート配線5上において、逆U字型の断面形状を有するノボラック系有機絶縁膜を得ることができる。これにより、ラビング時に有機絶縁膜の形状が液晶配向に与える影響を緩和することができ、より均一なホモジニアス配向の状態を得ることができる。   Alternatively, when the novolac organic insulating film is formed, heat treatment before baking is not performed, and the organic insulating film is melted by providing a constant temperature heating time at a temperature in the range of 100 to 150 ° C. during baking, and then 200 ° C. The above baking is performed (for example, baking is performed at a high temperature of 200 to 270 ° C. for 30 to 120 minutes). By this heating method, a novolac organic insulating film having an inverted U-shaped cross-sectional shape can be obtained on the data line 12 or the gate wiring 5. As a result, the influence of the shape of the organic insulating film on the liquid crystal alignment during rubbing can be reduced, and a more uniform homogeneous alignment state can be obtained.

パッシベーション(SiNx)膜15の成膜以降の工程で行うTFTの熱処理をノボラック有機絶縁膜焼成工程で代用することにより、熱処理工程の工程を短縮することができる。   By substituting the novolac organic insulating film firing step for the heat treatment of the TFT performed in the steps after the formation of the passivation (SiNx) film 15, the step of the heat treatment step can be shortened.

1、101、201 ガラス基板
2 ゲート電極
3 共通電極配線
4 ゲート端子電極(Mo)
5、105 ゲート配線
6、106 第1絶縁層間膜(無機絶縁層間膜)
9、109 アイランド
10、110 ドレイン電極
11、111 ソース電極
12、112 データ線
13、113、313 画素電極(櫛歯電極)
14 データ線端子部の端子電極
15、115 パッシベーション膜(無機絶縁層間膜)
16、17、18 コンタクトホール
19 層間コンタクト(第1のITO)
20、21、22、23、24、25 ノボラック系有機絶縁層(レジスト)
26 データ線シールド(共通電極)
27、127 共通電極(櫛歯電極)
28 共通電極用ITO(第2のITO)
29 データ線端子用ITO(第2の透明導電膜)
30 ゲート配線端子・共通配線端子用ITO(第2の透明導電膜)
31 ゲート配線シールド
51 ゲート配線端子・共通配線端子部の端子ITO電極(第1の透明導電膜)
52 端子コンタクト部(ドレインメタル)
53 データ線端子部の端子ITO電極(第1の透明導電膜)
54 データ線重畳メタル(ドレインメタル)
55 層間コンタクト(ドレインメタル)
56 データ線下層膜ITO(第1の透明導電膜)
100、100A TFT基板
110、130、210 偏光板
120 配向膜
126 共通電極
200、200A 対向基板
201 ガラス基板
202 ブラックマトリクス
203 色層
204 平坦化膜
205 導電層
220 液晶
313 上層画素電極(櫛歯電極)
413 下層画素電極(櫛歯電極)
500 第1の実施形態に係る液晶表示装置
510 第2の実施形態に係る液晶表示装置
520 第3の実施形態に係る液晶表示装置
530 第4の実施形態に係る液晶表示装置
540 第5の実施形態に係る液晶表示装置
550 第6の実施形態に係る液晶表示装置
560 第7の実施形態に係る液晶表示装置
570 第8の実施形態に係る液晶表示装置
1, 101, 201 Glass substrate 2 Gate electrode 3 Common electrode wiring 4 Gate terminal electrode (Mo)
5, 105 Gate wiring 6, 106 First insulating interlayer film (inorganic insulating interlayer film)
9, 109 Island 10, 110 Drain electrode 11, 111 Source electrode 12, 112 Data line 13, 113, 313 Pixel electrode (comb electrode)
14 Terminal electrodes 15 and 115 of the data line terminal portion Passivation film (inorganic insulating interlayer film)
16, 17, 18 Contact hole 19 Interlayer contact (first ITO)
20, 21, 22, 23, 24, 25 Novolak organic insulating layer (resist)
26 Data line shield (common electrode)
27, 127 Common electrode (comb electrode)
28 Common electrode ITO (second ITO)
29 ITO for data line terminals (second transparent conductive film)
30 ITO for gate wiring terminals and common wiring terminals (second transparent conductive film)
31 Gate Wiring Shield 51 Gate Wiring Terminal / Common Wiring Terminal Portion ITO Electrode (First Transparent Conductive Film)
52 Terminal contact (drain metal)
53 Terminal ITO electrode (first transparent conductive film) of data line terminal section
54 Data line superimposed metal (drain metal)
55 Interlayer contact (drain metal)
56 Data line lower layer ITO (first transparent conductive film)
100, 100A TFT substrate 110, 130, 210 Polarizing plate 120 Alignment film 126 Common electrode 200, 200A Counter substrate 201 Glass substrate 202 Black matrix 203 Color layer 204 Flattening film 205 Conductive layer 220 Liquid crystal 313 Upper pixel electrode (comb electrode)
413 Lower layer pixel electrode (comb electrode)
500 Liquid crystal display device 510 according to the first embodiment Liquid crystal display device 520 according to the second embodiment Liquid crystal display device 530 according to the third embodiment Liquid crystal display device 540 according to the fourth embodiment Fifth embodiment Liquid crystal display device 550 according to the sixth embodiment Liquid crystal display device 560 according to the sixth embodiment Liquid crystal display device 570 according to the seventh embodiment Liquid crystal display device according to the eighth embodiment

Claims (16)

薄膜トランジスタと、データ線と、画素電極と、共通電極とを備える第1基板と、
第2基板と、
前記第1と前記第2基板との間に挟まれる液晶とを備え、
前記データ線を介して前記薄膜トランジスタに画像信号が印加され、前記画像信号を受けた前記画素電極と前記共通電極との間に電界が発生させ、前記電界により前記液晶が前記第1基板に平行な平面内で回転する液晶表示装置において、
前記第1基板は、
前記データ線を覆う無機絶縁膜と、
前記データ線の上方において前記無機絶縁膜上に設けられた突起状の、有色材料であるノボラック系樹脂からなる有機絶縁膜と、
前記有機絶縁膜を覆い、かつ、上方から見たときに前記データ線を覆うシールド共通電極と、を有し、
前記データ線はゲート配線と交差し、前記突起状の有機絶縁膜が、前記データ線と前記ゲート配線の交差部を除前記データ線にある無機絶縁膜上に形成され、かつ、前記突起状の有機絶縁膜を前記シールド共通電極が覆い、
相互に別の走査線により制御され上下に隣接する画素の前記シールド共通電極が相互に電気的に接続されており、前記シールド共通電極を相互に接続する部分が、前記シールド共通電極を形成する導電層により、前記データ線と重ならない位置に形成されていることを特徴とする液晶表示装置。
A first substrate comprising a thin film transistor, a data line, a pixel electrode, and a common electrode;
A second substrate;
A liquid crystal sandwiched between the first and second substrates,
An image signal is applied to the thin film transistor through the data line, and an electric field is generated between the pixel electrode that has received the image signal and the common electrode, and the liquid crystal is parallel to the first substrate by the electric field. In a liquid crystal display device that rotates in a plane,
The first substrate is
An inorganic insulating film covering the data line;
An organic insulating film made of a novolac resin, which is a projection-like colored material, provided on the inorganic insulating film above the data line;
A shield common electrode that covers the organic insulating film and covers the data line when viewed from above;
The data line crosses the gate line, the projecting of the organic insulating film is formed on the inorganic insulating film in the intersections of the data lines and the gate lines on the data line except, and the The shield common electrode covers the protruding organic insulating film,
The shield common electrodes of vertically adjacent pixels controlled by different scanning lines are electrically connected to each other, and a portion connecting the shield common electrodes to each other is a conductive layer forming the shield common electrode. A liquid crystal display device, characterized in that it is formed by a layer so as not to overlap the data line.
記ゲート配線及び前記データ線は前記第1基板の周辺でそれぞれゲート配線端子電極及びデータ線端子電極に接続され、
前記ゲート配線端子電極及び前記データ線端子電極は前記無機絶縁膜の上方において前記共通電極と同時に形成されるゲート端子取出し電極及びデータ端子取出し電極にそれぞれ接続されていることを特徴とする請求項1に記載の液晶表示装置。
Before Symbol gate line and the data line is connected to each gate line terminal electrode and the data line terminal electrodes around the first substrate,
2. The gate wiring terminal electrode and the data line terminal electrode are respectively connected to a gate terminal extraction electrode and a data terminal extraction electrode formed simultaneously with the common electrode above the inorganic insulating film. A liquid crystal display device according to 1.
前記ゲート配線端子電極と前記ゲート端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記ゲート配線端子電極及び前記ゲート端子取出し電極の間に、透明導電膜からなり、該両電極とは別の導電層が形成されており、
前記データ線端子電極と前記データ端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記データ線端子電極及び前記データ端子取出し電極の間に、透明導電膜からなり、該両電極とは別の導電層が形成されていることを特徴とする請求項2に記載の液晶表示装置。
The gate wiring terminal electrode and the gate terminal extraction electrode are connected to each other, and the connection portion is formed of a transparent conductive film between the gate wiring terminal electrode and the gate terminal extraction electrode. A conductive layer separate from the electrode is formed,
The data line terminal electrode and the data terminal extraction electrode are connected to each other, and the connection portion is formed of a transparent conductive film between the data line terminal electrode and the data terminal extraction electrode. The liquid crystal display device according to claim 2, wherein a conductive layer different from the electrode is formed.
前記ゲート配線端子電極と前記ゲート端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記ゲート配線端子電極及び前記ゲート端子取出し電極の間に、不透明導電膜からなり、該両電極とは別の導電層が形成されており、
前記データ線端子電極と前記データ端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記データ線端子電極及び前記データ端子取出し電極の間に、不透明導電膜からなり、該両電極とは別の導電層が形成されていることを特徴とする請求項2に記載の液晶表示装置。
The gate wiring terminal electrode and the gate terminal extraction electrode are connected to each other, and the connection portion is formed of an opaque conductive film between the gate wiring terminal electrode and the gate terminal extraction electrode. A conductive layer separate from the electrode is formed,
The data line terminal electrode and the data terminal extraction electrode are connected to each other, and the connection portion is formed of an opaque conductive film between the data line terminal electrode and the data terminal extraction electrode. The liquid crystal display device according to claim 2, wherein a conductive layer different from the electrode is formed.
前記ゲート配線端子電極と前記ゲート端子取出し電極とが相互に接続されているとともに、その接続箇所には、前記ゲート配線端子電極及び前記ゲート端子取出し電極の間に、不透明導電層と透明導電層との積層からなり、該両電極とは別の導電層が形成されており、
前記データ線端子電極と前記データ端子取り出し電極とが相互に接続されているとともに、その接続箇所には、前記データ線端子電極及び前記データ端子取り出し電極の間に、不透明導電層と透明導電層との積層からなり、該両電極とは別の導電層が形成されていることを特徴とする請求項2に記載の液晶表示装置。
The gate wiring terminal electrode and the gate terminal lead-out electrode are connected to each other, and the connecting portion includes an opaque conductive layer and a transparent conductive layer between the gate wiring terminal electrode and the gate terminal lead-out electrode. A conductive layer different from the two electrodes is formed,
The data line terminal electrode and the data terminal take-out electrode are connected to each other, and the connection portion includes an opaque conductive layer and a transparent conductive layer between the data line terminal electrode and the data terminal take-out electrode. The liquid crystal display device according to claim 2, wherein a conductive layer different from the electrodes is formed.
前記シールド共通電極が透明導電膜からなることを特徴とする請求項1乃至5のいずれか一項に記載の液晶表示装置。   6. The liquid crystal display device according to claim 1, wherein the shield common electrode is made of a transparent conductive film. 前記シールド共通電極が不透明導電膜と透明導電膜との積層膜からなることを特徴とする請求項1乃至5のいずれか一項に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the shield common electrode is formed of a laminated film of an opaque conductive film and a transparent conductive film. 前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極は同じ層に設けられることを特徴とする請求項1乃至7のいずれか一項に記載の液晶表示装置。   The liquid crystal according to claim 1, wherein the pixel electrode and the common electrode are formed in parallel to each other, and the pixel electrode and the common electrode are provided in the same layer. Display device. 前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極は異なる層に設けられることを特徴とする請求項1乃至7のいずれか一項に記載の液晶表示装置。   The liquid crystal according to claim 1, wherein the pixel electrode and the common electrode are formed in parallel to each other, and the pixel electrode and the common electrode are provided in different layers. Display device. 前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極はジグザグ状電極に形成され、前記データ線及び突起状の前記有機絶縁膜も前記ジグザグ状電極に平行に設けられることを特徴とする請求項1乃至9のいずれか一項に記載の液晶表示装置。   The pixel electrode and the common electrode are formed in parallel to each other, the pixel electrode and the common electrode are formed in a zigzag electrode, and the data line and the protruding organic insulating film are also formed in the zigzag electrode. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is provided in parallel. 前記画素電極と前記共通電極とは相互に平行に形成されており、前記画素電極及び前記共通電極はジグザグ状電極に形成され、前記データ線及び突起状の前記有機絶縁膜は、前記画素電極及び前記共通電極に略平行な部分とラビング方向に略平行な部分とから形成されていることを特徴とする請求項1乃至9のいずれか一項に記載の液晶表示装置。   The pixel electrode and the common electrode are formed in parallel to each other, the pixel electrode and the common electrode are formed in a zigzag electrode, and the data line and the projecting organic insulating film are the pixel electrode and The liquid crystal display device according to claim 1, wherein the liquid crystal display device is formed of a portion substantially parallel to the common electrode and a portion substantially parallel to the rubbing direction. 前記上下に隣接する画素の前記シールド共通電極を接続する部分が、各画素において、他の導電層でシールドされていないゲート線のうち6割以上を覆っていることを特徴とする請求項1乃至1のいずれか1項に記載の液晶表示装置。 The portion connecting the shield common electrodes of the pixels adjacent in the vertical direction covers 60% or more of the gate lines not shielded by other conductive layers in each pixel. 1 liquid crystal display device according to any one of 1. 前記突起状の有機絶縁膜は、その液晶側の表面が、前記シールド共通電極によって覆われていることを特徴とする請求項1乃至1のいずれか一項に記載の液晶表示装置。 The projecting of the organic insulating film, the surface of the liquid crystal side, the liquid crystal display device according to any one of claims 1 to 1 2, characterized in that it is covered by the shielding common electrode. 前記第2基板には、ブラックマトリクス層と、色層と、前記ブラックマトリクス及び前記色層を覆う平坦化膜と、が設けられ、
前記平坦化膜の厚さが1.5μm以上であることを特徴とする請求項1乃至1のいずれか一項に記載の液晶表示装置。
The second substrate is provided with a black matrix layer, a color layer, and a planarization film that covers the black matrix and the color layer,
The liquid crystal display device according to any one of claims 1 to 1 3, wherein the thickness of the planarization layer is 1.5μm or more.
前記第2基板には、ブラックマトリクス層が設けられ、前記ブラックマトリクス層の抵抗率が1E9Ω・cm以上であることを特徴とする請求項1乃至1のいずれか一項に記載の液晶表示装置。 Wherein the second substrate, a black matrix layer is provided, the liquid crystal display device according to any one of claims 1 to 1 4 resistivity of the black matrix layer is equal to or is 1E9Ω · cm or more . 前記第2基板の前記データ線に対向する位置に、異なる2色の色層を積層した遮光膜が形成されていることを特徴とする請求項1乃至1のいずれか一項に記載の液晶表示装置。 Wherein the position opposite to the second the data line of the substrate, as claimed in any one of claims 1 to 1 5, characterized in that the light-shielding film formed by laminating a color layer of two different colors are formed liquid crystal Display device.
JP2009123017A 2003-03-19 2009-05-21 Liquid crystal display device and manufacturing method thereof Expired - Lifetime JP5350073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009123017A JP5350073B2 (en) 2003-03-19 2009-05-21 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003076169 2003-03-19
JP2003076169 2003-03-19
JP2009123017A JP5350073B2 (en) 2003-03-19 2009-05-21 Liquid crystal display device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004070110A Division JP4720970B2 (en) 2003-03-19 2004-03-12 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2009187030A JP2009187030A (en) 2009-08-20
JP5350073B2 true JP5350073B2 (en) 2013-11-27

Family

ID=41070258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123017A Expired - Lifetime JP5350073B2 (en) 2003-03-19 2009-05-21 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5350073B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130115899A (en) * 2012-04-13 2013-10-22 삼성디스플레이 주식회사 Display apparatus
CN116300222A (en) * 2023-03-21 2023-06-23 福州京东方光电科技有限公司 Display panel and electronic equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841083D1 (en) * 1997-06-12 2009-10-01 Sharp Kk Display device with vertically aligned liquid crystal
JP3125872B2 (en) * 1998-09-14 2001-01-22 日本電気株式会社 Active matrix type liquid crystal display
JP3793915B2 (en) * 2001-02-28 2006-07-05 株式会社日立製作所 Liquid crystal display
JP2003066482A (en) * 2001-08-29 2003-03-05 Hitachi Ltd Liquid crystal display
JP4720970B2 (en) * 2003-03-19 2011-07-13 日本電気株式会社 Liquid crystal display device

Also Published As

Publication number Publication date
JP2009187030A (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP4720970B2 (en) Liquid crystal display device
US7751011B2 (en) Method of fabricating a liquid crystal display device, comprising forming a protective film so that one end of the protective film is contacted with one end of the transparent conductive pattern.
US7316944B2 (en) Fabricating method of a liquid crystal display device
US20050250260A1 (en) Method of fabricating liquid crystal display device
US20110136274A1 (en) Liquid crystal display device and method for fabricating the same
JP5553513B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008180928A (en) Liquid crystal display and manufacturing method therefor
JP3646999B2 (en) Transmission type liquid crystal display device
KR20130071685A (en) Liquid crystal display device and method of fabricating the same
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
US7880700B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR20120116651A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
US7289180B2 (en) Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof
JP5350073B2 (en) Liquid crystal display device and manufacturing method thereof
US9195080B2 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
KR101035927B1 (en) Method For Fabricating Liquid Crystal Display Device of In Plane Switching Mode
KR101107677B1 (en) Method For Fabricating Liquid Crystal Display Device
JP2023176359A (en) Array substrate, display panel, and manufacturing method of array substrate
JP2007199744A (en) Method of manufacturing liquid crystal display device
KR20070077681A (en) Thin film transistor substrate, liquid crystal display and fabricating method of the same
KR20070049769A (en) Liquid crystal display device and method of fabricating the same
JPH04287025A (en) Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device
JP2003107525A (en) Active matrix substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Ref document number: 5350073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term