JP2003107525A - Active matrix substrate - Google Patents
Active matrix substrateInfo
- Publication number
- JP2003107525A JP2003107525A JP2001305663A JP2001305663A JP2003107525A JP 2003107525 A JP2003107525 A JP 2003107525A JP 2001305663 A JP2001305663 A JP 2001305663A JP 2001305663 A JP2001305663 A JP 2001305663A JP 2003107525 A JP2003107525 A JP 2003107525A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active matrix
- liquid crystal
- line
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、主に液晶表示装置
に使用するためのアクテイブマトリクス基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate mainly used for a liquid crystal display device.
【0002】[0002]
【従来の技術】薄膜トランジスタを使用した液晶表示装
置は、薄型であり、かつ軽量であるディスプレイの主流
として、ノート型パソコン、携帯型テレビ、車載用ナビ
ゲータ装置等の各種表示装置に使用されている。2. Description of the Related Art A liquid crystal display device using a thin film transistor is mainly used for various display devices such as a notebook type personal computer, a portable television and an in-vehicle navigator device as a mainstream of a thin and lightweight display.
【0003】最近の液晶表示装置に求められる性能の1
つに広視野角化がある。この性能を著しく改善する手段
の1つとして横電界方式、すなわちIPS(イン・プレ
イン・スイッチング)方式と呼ばれる液晶モードが考え
出されている。One of the performances required of recent liquid crystal display devices
One of them is a wide viewing angle. A liquid crystal mode called an in-plane switching method, that is, an IPS (in-plane switching) method has been considered as one of means for significantly improving this performance.
【0004】従来の液晶モードであるTN(ツイストネ
マティック)方式では、屈折率異方性を有する液晶分子
の配向が縦方向の電界に対して変化することを利用して
画面表示をすることを特徴としている。これに対してI
PS方式では、横方向の電界をかけることによって液晶
分子の配向を変化させて画面表示をすることに特徴を有
しており、TN方式に比べて、液晶分子の配向と屈折率
異方性に起因する視野角依存性を少なくすることができ
るという特徴を有している。In the conventional TN (twisted nematic) mode, which is a liquid crystal mode, a screen display is made by utilizing the fact that the orientation of liquid crystal molecules having a refractive index anisotropy changes with respect to a vertical electric field. I am trying. On the other hand, I
The PS method is characterized in that the orientation of the liquid crystal molecules is changed by applying an electric field in the lateral direction to display a screen, and compared with the TN method, the orientation of the liquid crystal molecules and the refractive index anisotropy are improved. It has a feature that it is possible to reduce the viewing angle dependence due to it.
【0005】従来の液晶表示装置として、図3にIPS
方式のアクティブマトリクス基板の構造断面図を示す。
図3において、1はガラス等からなる絶縁体基板(アレ
イ基板)を示しており、その上にAl等からなるゲート
線2、Al等からなる画素電極としてのコモン電極3
を、ゲート線2及びコモン電極3を覆うように配置され
たSiNx等によるゲート絶縁膜5を、それぞれ形成し
ている。As a conventional liquid crystal display device, FIG.
FIG. 2 is a structural cross-sectional view of a type active matrix substrate.
In FIG. 3, reference numeral 1 denotes an insulating substrate (array substrate) made of glass or the like, on which a gate line 2 made of Al or the like and a common electrode 3 as a pixel electrode made of Al or the like are provided.
And a gate insulating film 5 made of SiNx or the like is formed so as to cover the gate line 2 and the common electrode 3.
【0006】また、6はa−Si等からなる半導体層
を、7は薄膜トランジスタのソース電極を、9は薄膜ト
ランジスタのドレイン電極を、それぞれ示しており、8
はAl等から成るソース線を示している。そして、それ
らを覆うようにパッシベーション膜11が形成されるこ
とによって、薄膜トランジスタ13が形成されている。Reference numeral 6 denotes a semiconductor layer made of a-Si or the like, 7 denotes a source electrode of the thin film transistor, 9 denotes a drain electrode of the thin film transistor, and 8
Indicates a source line made of Al or the like. Then, the thin film transistor 13 is formed by forming the passivation film 11 so as to cover them.
【0007】また図4には、IPS方式のアクティブマ
トリクス基板を上から見た平面図を示す。図4におい
て、同一の番号を付した箇所は図3と同様である。ま
た、4はコモン線を、10は画素電極としてのドレイン
電極を、12は付加容量を、それぞれ示している。FIG. 4 is a plan view of an IPS active matrix substrate as seen from above. 4, the parts to which the same numbers are attached are the same as those in FIG. Further, 4 is a common line, 10 is a drain electrode as a pixel electrode, and 12 is an additional capacitance.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上述し
たような従来のIPS方式を採用したアクテイブマトリ
クス基板の構造では、2つの基板を貼り合わせるときに
合わせズレが生じるおそれが残されており、それに起因
して画素開口率が低くなってしまうために、TN方式と
比較して光透過率が低くなってしまうという潜在的な欠
点を有するという問題点があった。However, in the structure of the active matrix substrate adopting the conventional IPS method as described above, there is a possibility that a misalignment may occur when the two substrates are bonded together. As a result, the pixel aperture ratio becomes low, and thus there is a potential disadvantage that the light transmittance becomes low as compared with the TN method.
【0009】また、ゲート線上のパッシベーション膜に
ピンホールが発生することがあり、このような欠陥を有
する薄膜トランジスタを液晶表示装置に採用すると、当
該液晶表示装置において中間色(灰色)表示をさせた場
合に、ピンホール位置を中心にして円形状のシミが発生
するという問題も生じていた。かかる円形状のシミは、
液晶分子中に含まれる不純物が、パッシベーション膜の
ピンホールを通過することでゲート電極に接触してイオ
ン化するために、その領域で液晶分子にかかる実効電圧
が局所的に低下するために発生するものである。Further, a pinhole may be generated in the passivation film on the gate line, and if a thin film transistor having such a defect is adopted in a liquid crystal display device, an intermediate color (gray) display is made in the liquid crystal display device. There was also a problem that circular spots were generated around the pinhole position. Such circular stains are
Impurities contained in liquid crystal molecules pass through pinholes in the passivation film and contact the gate electrode to be ionized, so that the effective voltage applied to the liquid crystal molecules locally decreases in that region. Is.
【0010】本発明は、上述したような問題点を解決す
るために、IPS方式を採用したアクティブマトリクス
基板における画素開口率を向上し、かつ表示上の円形状
シミを抑制することができるアクティブマトリクス基板
を提供することを目的とする。In order to solve the above problems, the present invention can improve the pixel aperture ratio in an active matrix substrate adopting the IPS system and can suppress circular spots on the display. It is intended to provide a substrate.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に本発明にかかるアクティブマトリクス基板は、櫛形状
の画素電極と、画素電極と咬合して形成された櫛形状の
コモン電極とを有するアレイ基板と、アレイ基板に対向
して配置された対向基板と、アレイ基板と対向基板に挟
持された液晶層を備え、画素電極とコモン電極間に、ア
レイ基板と対向基板基板に対して略平行な電界を発生さ
せることにより液晶分子の配列を変化させる横電界方式
のアクティブマトリクス基板において、アレイ基板上に
ゲート線、コモン線、ゲート絶縁膜、ソース線を順次形
成し、それらの上にパッシベーション膜を形成し、ゲー
ト線、コモン線、ソース線と電気的に接続されていない
遮光層を形成してから平坦化絶縁膜を形成することを特
徴とする。In order to achieve the above object, an active matrix substrate according to the present invention is an array having a comb-shaped pixel electrode and a comb-shaped common electrode formed by interlocking with the pixel electrode. A substrate, a counter substrate arranged to face the array substrate, and a liquid crystal layer sandwiched between the array substrate and the counter substrate are provided, and the pixel substrate and the common electrode are substantially parallel to the array substrate and the counter substrate. In a horizontal electric field type active matrix substrate that changes the alignment of liquid crystal molecules by generating an electric field, a gate line, a common line, a gate insulating film, and a source line are sequentially formed on the array substrate, and a passivation film is formed on them. It is characterized in that the planarization insulating film is formed after forming a light shielding layer which is not electrically connected to the gate line, the common line and the source line.
【0012】かかる構成により、アレイ基板上に遮光層
を設ける構造であることから、対向基板、すなわちカラ
ーフィルタ側に遮光層を設けるよりもプロセス的に画素
間の光漏れを防止する精度が高くなることから、2つの
基板を貼り合わせるときの合わせズレに起因する開口率
の低下を抑制することが可能となる。With this structure, since the light-shielding layer is provided on the array substrate, the precision of preventing light leakage between pixels is higher in process than the case where the light-shielding layer is provided on the counter substrate, that is, the color filter side. Therefore, it is possible to suppress the decrease in the aperture ratio due to the misalignment when the two substrates are bonded together.
【0013】また、パッシベーション膜にピンホールが
発生した場合であっても、遮光層、平坦化絶縁膜によっ
て被覆されていることからピンホール原因の円形状シミ
の発生を抑制することも可能となる。Further, even if a pinhole is generated in the passivation film, it is possible to suppress the generation of a circular spot due to the pinhole because it is covered with the light shielding layer and the flattening insulating film. .
【0014】さらに、ゲート・ソース・コモンの各配線
の上に平坦化膜を形成して、アレイ表面の凹凸を平坦化
していることから、配線の凹凸によってラビング時に配
向が不十分な領域ができることによるドメインの発生を
防止できる。Further, since a flattening film is formed on each of the gate, source and common wirings to flatten the unevenness of the array surface, the unevenness of the wirings creates a region where the orientation is insufficient during rubbing. It is possible to prevent the domain from being generated.
【0015】また、遮光層が各配線と電気的に接続しな
い構造にすることにより液晶の配向乱れをも防止するこ
とが可能となり、かつ上記の課題(開口率向上、円形状
シミ発生の抑制)を解決することが可能となる。Further, by adopting a structure in which the light shielding layer is not electrically connected to each wiring, it becomes possible to prevent liquid crystal alignment disorder, and the above problems (improvement of aperture ratio and suppression of circular stain). Can be solved.
【0016】また、本発明にかかるアクティブマトリク
ス基板は、遮光層が絶縁性材料で構成されることが好ま
しい。遮光層が導電性材料である場合に発生しうる、ド
レイン、またはコモン電極と遮光層間にかかる電圧によ
る液晶の配向乱れを防止できるからである。Further, in the active matrix substrate according to the present invention, the light shielding layer is preferably made of an insulating material. This is because it is possible to prevent the alignment disorder of the liquid crystal due to the voltage applied between the drain or the common electrode and the light-shielding layer, which can occur when the light-shielding layer is made of a conductive material.
【0017】さらに、本発明にかかるアクティブマトリ
クス基板は、各画素ごとに色層を形成することが好まし
い。Further, the active matrix substrate according to the present invention preferably has a color layer formed for each pixel.
【0018】[0018]
【発明の実施の形態】以下、本発明の実施の形態にかか
るアクティブマトリクス基板について、図面を参照しな
がら説明する。図1は本発明の実施の形態にかかるアク
ティブマトリクス基板の断面図である。DETAILED DESCRIPTION OF THE INVENTION An active matrix substrate according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of an active matrix substrate according to an embodiment of the present invention.
【0019】図1において、1はガラス等からなる絶縁
体基板(アレイ基板)を示しており、その上にAl等か
ら成るゲート線2、Al等からなる画素電極としてのコ
モン電極3を配置し、それらを覆うようにSiNx膜等
からなるゲート絶縁膜5が形成されている。In FIG. 1, reference numeral 1 denotes an insulator substrate (array substrate) made of glass or the like, on which a gate line 2 made of Al or the like and a common electrode 3 made of Al or the like as a pixel electrode are arranged. A gate insulating film 5 made of a SiNx film or the like is formed so as to cover them.
【0020】また、6はa−Si等からなる半導体層
を、7は薄膜トランジスタのソース電極を、9は薄膜ト
ランジスタのドレイン電極を、それぞれ示しており、8
はソース線を示している。そして、これらを覆うように
SiNxからなるパッシベーション膜11が形成される
ことによって、薄膜トランジスタ13が形成されること
になる。Reference numeral 6 denotes a semiconductor layer made of a-Si or the like, 7 denotes a source electrode of the thin film transistor, 9 denotes a drain electrode of the thin film transistor, and 8
Indicates the source line. Then, the thin film transistor 13 is formed by forming the passivation film 11 made of SiNx so as to cover these.
【0021】本実施の形態においては、従来は対向基板
上に形成されていた遮光層14が、上述したような絶縁
体基板(アレイ基板)上に形成されている。なお、遮光
層14は、絶縁性の有機顔料等によって構成されてい
る。遮光層14が導電性材料により構成されている場合
には、フロート状態になってしまうことから、液晶表示
装置の駆動条件や遮光層14のパターンによっては、液
晶の配向乱れが生じることも考えられるからである。な
お、15は色層を示しており、16はアクリル樹脂等か
らなる平坦化絶縁膜を示している。In the present embodiment, the light-shielding layer 14 which was conventionally formed on the counter substrate is formed on the above-described insulator substrate (array substrate). The light shielding layer 14 is made of an insulating organic pigment or the like. If the light-shielding layer 14 is made of a conductive material, the light-shielding layer 14 will be in a floating state. Therefore, depending on the driving conditions of the liquid crystal display device and the pattern of the light-shielding layer 14, the liquid crystal alignment disorder may occur. Because. Reference numeral 15 indicates a color layer, and 16 indicates a flattening insulating film made of acrylic resin or the like.
【0022】また、図2に本発明の実施の形態にかかる
アクティブマトリクス基板の平面図を示している。図2
において、2はゲート線を、3は画素電極としてのコモ
ン電極を、4はコモン線を、それぞれ示している。6は
半導体層を、7は薄膜トランジスタのソース電極を、8
はソース線を、9は薄膜トランジスタのドレイン電極、
10は画素電極としてのドレイン電極を、12は付加容
量を、それぞれ示している。FIG. 2 shows a plan view of the active matrix substrate according to the embodiment of the present invention. Figure 2
2 shows a gate line, 3 shows a common electrode as a pixel electrode, and 4 shows a common line. 6 is a semiconductor layer, 7 is a source electrode of a thin film transistor, 8
Is the source line, 9 is the drain electrode of the thin film transistor,
Reference numeral 10 indicates a drain electrode as a pixel electrode, and 12 indicates an additional capacitance.
【0023】さらに、破線で示すように色層14は各画
素ごとに形成されており、一点鎖線で示すように絶縁性
の遮光層15は、画素に合わせて格子状に形成されてい
ることを示している。Further, the color layer 14 is formed for each pixel as shown by a broken line, and the insulating light-shielding layer 15 is formed as a grid in accordance with the pixel as shown by a chain line. Shows.
【0024】図1及び図2に示すように、本実施の形態
にかかるアクティブマトリクス基板では、絶縁体基板
(アレイ基板)1上にゲート線2、コモン線3、ゲート
絶縁膜5、ソース線8を順次形成し、パッシベーション
膜11を形成した後、顔料分散法により各画素ごとに
赤、緑、青色の有機顔料からなる色層15を形成してい
る。その後、絶縁性を有する黒色の有機顔料による遮光
層14を画素に合わせて格子状に形成し、さらにオーバ
ーコートとしてアクリル樹脂からなる平坦化絶縁膜16
を形成している。As shown in FIGS. 1 and 2, in the active matrix substrate according to this embodiment, a gate line 2, a common line 3, a gate insulating film 5, and a source line 8 are formed on an insulator substrate (array substrate) 1. Are sequentially formed to form a passivation film 11, and then a color layer 15 made of organic pigments of red, green, and blue is formed for each pixel by a pigment dispersion method. After that, a light-shielding layer 14 made of an insulating black organic pigment is formed in a grid pattern in accordance with the pixels, and a planarization insulating film 16 made of acrylic resin is used as an overcoat.
Is formed.
【0025】かかる構成にすることにより、アレイ基板
1上に遮光層14を設け、各画素ごとに色層15が形成
されている構造となることから、対向基板、すなわちカ
ラーフィルタ側に遮光層14を設ける構造と比べて、プ
ロセス的に画素間の光漏れを防止する精度が高くなるこ
とが期待できる。それは、対向基板側からの遮光を行う
場合においては、アレイ基板と対向基板の貼り合わせに
よる遮光領域のズレの精度が一般的に2〜3ミクロンで
あるのに対して、アレイ基板1上に遮光層14を設ける
本実施の形態の場合には、遮光領域のズレがフォト工程
による製造精度に依存することから、フォトマスク重ね
合わせズレの精度が1ミクロン以下となるからである。With this structure, the light-shielding layer 14 is provided on the array substrate 1 and the color layer 15 is formed for each pixel. Therefore, the light-shielding layer 14 is provided on the counter substrate, that is, on the color filter side. It can be expected that the accuracy of preventing light leakage between pixels will be higher in the process than that of the structure in which. When the light is shielded from the counter substrate side, the accuracy of the deviation of the light shielding region due to the bonding of the array substrate and the counter substrate is generally 2 to 3 μm, whereas the light shielding on the array substrate 1 is performed. This is because, in the case of the present embodiment in which the layer 14 is provided, since the deviation of the light-shielding region depends on the manufacturing accuracy in the photo process, the accuracy of the photomask overlay deviation becomes 1 micron or less.
【0026】したがって、遮光層をアレイ側に形成し、
対向基板を透明基板(例えば、ガラス基板)にすること
によって、従来のアクティブマトリクス型液晶表示装置
で発生していた、2つの基板を貼り合わせるときの合わ
せズレに起因する開口率の低下を抑制することができる
ものと考えられる。Therefore, a light shielding layer is formed on the array side,
By using a transparent substrate (for example, a glass substrate) as the counter substrate, it is possible to suppress a decrease in the aperture ratio, which occurs in the conventional active matrix type liquid crystal display device due to a misalignment when the two substrates are bonded together. It is considered possible.
【0027】また、パッシベーション膜11にピンホー
ルが発生しても、色層15、遮光層14、平坦化絶縁膜
16によって被覆されてしまうことから、ピンホールが
起因となっている円形状シミが発生する現象についても
抑制することが可能となる。Further, even if pinholes occur in the passivation film 11, they are covered with the color layer 15, the light-shielding layer 14, and the flattening insulating film 16, so that circular spots caused by the pinholes occur. It is also possible to suppress the phenomenon that occurs.
【0028】さらに、ゲート・ソース・コモンの各配線
の上に平坦化膜を形成して、アレイ表面の凹凸を平坦化
するため、配線の凹凸によってラビング時に配向が不十
分な領域ができることに起因するドメインの発生も防止
することができる。Furthermore, since a flattening film is formed on each of the gate, source, and common wirings to flatten the unevenness of the array surface, the unevenness of the wirings causes a region with insufficient orientation during rubbing. It is also possible to prevent the occurrence of a domain that operates.
【0029】また、遮光層が各配線と電気的に接続され
ていない構造にすることによって、液晶の配向乱れを防
止することも可能となる。すなわち、IPS方式の液晶
表示装置では、遮光層が所定の電位を有する場合に、遮
光層とドレイン、あるいはコモン電極の間に横電界が生
じることによって液晶の配向乱れが発生し、表示素子と
しての制御ができないことも予想される。したがって、
遮光層が電気的にコモン・ゲート・ソースのいずれの電
極にも電気的に接続されていないことにより、横電界が
生じることによる液晶の配向乱れは生じないことから、
遮光層が電気的にコモン・ゲート・ソースのいずれの電
極にも電気的に接続されていないことは必要条件である
と考えられる。Further, by adopting a structure in which the light shielding layer is not electrically connected to each wiring, it becomes possible to prevent the alignment disorder of the liquid crystal. That is, in the IPS type liquid crystal display device, when the light-shielding layer has a predetermined potential, a horizontal electric field is generated between the light-shielding layer and the drain or the common electrode, which causes liquid crystal orientation disorder, and the liquid crystal display device is used as a display element. It is expected that control will not be possible. Therefore,
Since the light-shielding layer is not electrically connected to any of the common gate source electrodes, the alignment disorder of the liquid crystal due to the horizontal electric field does not occur,
It is considered necessary that the light shielding layer is not electrically connected to any electrode of the common gate source.
【0030】また、遮光層が電気的に接続されていない
場合であっても、遮光層自体が導電性材料により形成さ
れている場合には、遮光層がフロート状態になることか
ら、液晶表示装置の駆動条件や遮光層のパターンによっ
ては、遮光層が所定の電位に変動して液晶の配向乱れが
生じることも生じ得る。そこで、遮光層を有機顔料や樹
脂等の絶縁体材料にすることによって、より確実に上述
したような液晶の配向乱れを防ぐことが可能となる。Further, even when the light-shielding layer is not electrically connected, if the light-shielding layer itself is made of a conductive material, the light-shielding layer will be in a floating state, so that the liquid crystal display device. Depending on the driving conditions and the pattern of the light-shielding layer, the light-shielding layer may fluctuate to a predetermined potential and the liquid crystal orientation may be disturbed. Therefore, by using an insulating material such as an organic pigment or a resin for the light shielding layer, it becomes possible to more reliably prevent the above-mentioned disordered alignment of the liquid crystal.
【0031】[0031]
【発明の効果】以上のように本発明にかかるアクティブ
マトリクス基板によれば、アレイ基板上に色層、遮光層
を設ける構造であることにより、従来構造で発生した、
2つの基板を貼り合わせるときの合わせズレに起因する
開口率の低下を抑制することができる。As described above, the active matrix substrate according to the present invention has the conventional structure because the color layer and the light shielding layer are provided on the array substrate.
It is possible to suppress a decrease in the aperture ratio due to a misalignment when the two substrates are bonded together.
【0032】また、パッシベーション膜にピンホールが
発生しても色層、遮光層、平坦化絶縁膜が被覆するので
ピンホール原因の円形状シミの発生を抑制することがで
きる。Further, even if a pinhole is generated in the passivation film, the color layer, the light-shielding layer, and the flattening insulating film are covered, so that the generation of the circular stain caused by the pinhole can be suppressed.
【0033】さらに、ゲート・ソース・コモンの各配線
の上に平坦化膜を形成して、アレイ表面の凹凸を平坦化
するため、配線の凹凸によってラビング時に配向が不十
分な領域ができることによるドメインの発生を防止でき
る。Furthermore, since a flattening film is formed on each of the gate, source, and common wirings to flatten the unevenness of the array surface, the unevenness of the wiring creates a region where the orientation is insufficient during rubbing. Can be prevented.
【0034】また、遮光層が各配線と電気的に接続しな
い構造にすることにより画素電極と遮光層の間の液晶配
向乱れを防止できる。Further, the structure in which the light shielding layer is not electrically connected to each wiring can prevent the liquid crystal alignment disorder between the pixel electrode and the light shielding layer.
【図1】 本発明の実施の形態にかかるアクティブマト
リクス基板の断面図FIG. 1 is a sectional view of an active matrix substrate according to an embodiment of the present invention.
【図2】 本発明の実施の形態にかかるアクティブマト
リクス基板の平面図FIG. 2 is a plan view of an active matrix substrate according to an embodiment of the present invention.
【図3】 従来のIPS方式によるアクティブマトリク
ス基板の断面図FIG. 3 is a sectional view of an active matrix substrate according to a conventional IPS method.
【図4】 従来のIPS方式によるアクティブマトリク
ス基板の平面図FIG. 4 is a plan view of a conventional IPS active matrix substrate.
1 絶縁体基板 2 ゲート線 3 コモン電極 4 コモン線 5 ゲート絶縁膜 6 半導体層 7 薄膜トランジスタのソース電極 8 ソース線 9 薄膜トランジスタのドレイン電極 10 画素電極としてのドレイン電極 11 パッシベーション膜 12 付加容量 13 薄膜トランジスタ 14 色層 15 遮光層 16 平坦化絶縁膜 1 Insulator substrate 2 gate lines 3 common electrode 4 common line 5 Gate insulation film 6 semiconductor layers 7 Source electrode of thin film transistor 8 source lines 9 Drain electrode of thin film transistor 10 Drain electrode as pixel electrode 11 Passivation film 12 additional capacity 13 thin film transistor 14 color layers 15 Light-shielding layer 16 Planarization insulating film
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H091 FA02Y FA34Y GA07 GA11 GA16 LA16 2H092 GA14 JA34 JA37 JA41 JB51 JB57 JB58 NA07 5C094 AA03 AA06 BA03 BA43 CA19 CA24 DA09 DA15 EA04 EA07 EB02 HA08 5F110 AA30 BB01 CC07 DD02 EE03 FF03 GG02 GG15 NN03 NN24 NN27 NN49 NN72 QQ19 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 2H091 FA02Y FA34Y GA07 GA11 GA16 LA16 2H092 GA14 JA34 JA37 JA41 JB51 JB57 JB58 NA07 5C094 AA03 AA06 BA03 BA43 CA19 CA24 DA09 DA15 EA04 EA07 EB02 HA08 5F110 AA30 BB01 CC07 DD02 EE03 FF03 GG02 GG15 NN03 NN24 NN27 NN49 NN72 QQ19
Claims (3)
とを有するアレイ基板と、 前記アレイ基板に対向して配置された対向基板と、 前記アレイ基板と前記対向基板に挟持された液晶層を備
え、 前記画素電極と前記コモン電極間に、前記アレイ基板と
前記対向基板基板に対して略平行な電界を発生させるこ
とにより液晶分子の配列を変化させる横電界方式のアク
ティブマトリクス基板において、 前記アレイ基板上にゲート線、コモン線、ゲート絶縁
膜、ソース線を順次形成し、それらの上にパッシベーシ
ョン膜を形成し、前記ゲート線、前記コモン線、前記ソ
ース線と電気的に接続されていない遮光層を形成してか
ら平坦化絶縁膜を形成することを特徴とするアクティブ
マトリクス基板。1. An array substrate having a comb-shaped pixel electrode and a comb-shaped common electrode formed by interlocking with the pixel electrode; an opposite substrate arranged to face the array substrate; A liquid crystal layer sandwiched between a substrate and the counter substrate is provided, and an array of liquid crystal molecules is changed between the pixel electrode and the common electrode by generating an electric field substantially parallel to the array substrate and the counter substrate. In the lateral electric field type active matrix substrate, a gate line, a common line, a gate insulating film, and a source line are sequentially formed on the array substrate, and a passivation film is formed on them, and the gate line, the common line, An active matrix substrate, wherein a light-shielding layer that is not electrically connected to the source line is formed and then a planarization insulating film is formed.
求項1記載のアクティブマトリクス基板。2. The active matrix substrate according to claim 1, wherein the light shielding layer is made of an insulating material.
は2記載のアクティブマトリクス基板。3. The active matrix substrate according to claim 1, wherein a color layer is formed for each pixel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001305663A JP2003107525A (en) | 2001-10-01 | 2001-10-01 | Active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001305663A JP2003107525A (en) | 2001-10-01 | 2001-10-01 | Active matrix substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003107525A true JP2003107525A (en) | 2003-04-09 |
Family
ID=19125416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001305663A Pending JP2003107525A (en) | 2001-10-01 | 2001-10-01 | Active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003107525A (en) |
-
2001
- 2001-10-01 JP JP2001305663A patent/JP2003107525A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6335770B1 (en) | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode | |
KR101222955B1 (en) | Liquid Crystal Display Device And Method For Fabricating The Same | |
US9316851B2 (en) | Liquid crystal display device of lateral electric field type capable of reducing width of black matrix | |
KR101182471B1 (en) | Fringe field switching mode liquid crystal display device and manufacturing method thereof | |
US8339557B2 (en) | Liquid crystal display panel | |
KR100689312B1 (en) | In plane switching mode liquid crystal display device and method for fabricating thereof | |
JP2008180928A (en) | Liquid crystal display and manufacturing method therefor | |
US20130242222A1 (en) | Liquid crystal display device | |
JP2000292801A (en) | Liquid crystal display device | |
KR20060001662A (en) | In plane switching mode liquid crystal display device and method for fabricating thereof | |
JP2004151459A (en) | Substrate for liquid crystal display and liquid crystal display equipped with the same | |
US7212256B2 (en) | Liquid crystal display device and fabrication method thereof | |
US9568787B2 (en) | Liquid crystal display | |
KR101172048B1 (en) | Liquid Crystal Display And Method For Fabricating The Same | |
KR20090050865A (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
KR20070072275A (en) | Vertical alignment mode liquid crystal display device and method of fabricating thereof | |
KR101429903B1 (en) | In-Plane-Switching mode Liquid Crystal Display device and fabrication method thereof | |
JP2009294348A (en) | Liquid crystal display device and electric equipment | |
JP4121357B2 (en) | Liquid crystal display | |
JP2003107525A (en) | Active matrix substrate | |
US11003031B2 (en) | Display apparatus | |
KR101035927B1 (en) | Method For Fabricating Liquid Crystal Display Device of In Plane Switching Mode | |
JP4750072B2 (en) | Manufacturing method of liquid crystal display device | |
JP2008046631A (en) | Transflective pixel structure for liquid crystal display panel, and method for manufacturing the same | |
JP2007316234A (en) | Liquid crystal display and method of manufacturing liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |