JP5343454B2

JP5343454B2 - 半導体装置の検査方法

Info

Publication number: JP5343454B2
Application number: JP2008219412A
Authority: JP
Inventors: 利幸溝口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-08-28
Filing date: 2008-08-28
Publication date: 2013-11-13
Anticipated expiration: 2028-08-28
Also published as: JP2010056278A

Description

本発明は、半導体装置の検査方法に関し、特に、ＩＣチップの良、不良をより高精度に判定することを可能とした技術に関する。

ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）の製造プロセスにおいて、多数のＩＣチップが形成されたウエーハに対し、個々のＩＣチップについて電気的特性の検査を行い、不良品をスクリーニングすることが行われている。このような検査は、プローブ検査とも呼ばれており、通常、ＩＣチップに対して光を遮断した状態で行われる。
一方で、メモリ、サーマルドライバ等を備えたＩＣチップの電気的特性は、外部からの光の照射によって変化するものがあり、この種の電気的特性の検査に関しては、ＩＣチップに光を照射した状態で行う場合がある。その場合は、特許文献１、２に開示されているように、光源内臓プローブカードや、光源ガイド付きプローブカード等を使用することができる。
特開２００１−４６６１号公報特開２００１−７１６６号公報

ところで、ＩＣチップ内にはトランジスタ等の素子同士を繋ぐアルミニウム（Ａｌ）配線が多数形成されている。ＩＣチップ内において、Ａｌ配線が断線している場合は、プローブ検査において不良品と判定される。しかしながら、Ａｌ配線の断線部又はその近傍に寄生容量が生じている場合は、この寄生容量に電荷がチャージされることがあり、チャージされた電荷等がＡｌ配線に影響を及ぼして、ＩＣチップを正常に動作させてしまうことがあった。このような場合、ＩＣチップを誤って良品と判定してしまう可能性があった。
そこで、本発明はこのような事情に鑑みてなされたものであって、ＩＣチップの良、不良をより高精度に判定することができるようにした半導体装置の検査方法の提供を目的とする。

〔発明１〜４〕上記目的を達成するために、発明１の半導体装置の検査方法は、ＩＣチップ内の配線について断線不良を検出する配線検査工程、を含み、前記配線検査工程は、前記配線のうちの被検査部を含む回路について機能試験を開始して、前記被検査部を電荷が供給される状態に設定する工程と、電荷が供給された前記被検査部に光を照射する工程と、前記被検査部に光を一定時間照射した後で、前記機能試験の結果を出力させる工程と、を有することを特徴とするものである。ここで、「光」としては、可視光や紫外線、赤外線などを使用することができる。

発明２の半導体装置の検査方法は、発明１の半導体装置の検査方法において、前記機能試験の結果を出力させる工程は、前記被検査部に光を照射しながら行うことを特徴とするものである。
発明３の半導体装置の検査方法は、発明１又は発明２の半導体装置の検査方法において、前記ＩＣチップが誤作動しないように前記光の照度を調整することを特徴とするものである。
発明４の半導体装置の検査方法は、発明１から発明３の何れか一の半導体装置の検査方法において、前記ＩＣチップ内の回路について電気的試験を行う回路検査工程、をさらに含み、前記回路検査工程では、前記ＩＣチップに光を照射しないことを特徴とするものである。ここで、「電気的試験」とは、例えば、機能試験、回路の直流（ＤＣ）特性を調べるＤＣ試験、又は、回路の交流（ＡＣ）特性を調べるＡＣ試験等である。

発明１〜４の半導体装置の検査方法によれば、被検査部に光を照射しない場合と比べて、断線に起因した動作不良を起こし易くすることができ、断線不良の検出感度を高めることができる。これにより、ＩＣチップの良、不良をより高精度に判定することができる。
また、特に、発明４の半導体装置の製造方法によれば、ＩＣチップを遮光することにより、ＩＣチップの電気的な状態を安定化させることができる。従って、回路検査工程において、各試験の精度を高めることができる。

〔発明５〕発明５の半導体装置の検査方法は、ＩＣチップ内のトランジスタを含む回路についてリーク電流不良を検出する検査工程、を含み、前記検査工程では、前記トランジスタに光を照射しながらリーク電流値を測定することを特徴とするものである。
このような検査方法によれば、トランジスタに光を照射しない場合と比べて、リーク電流値を大きくすることができ、リーク電流不良の検出感度を高めることができる。これにより、ＩＣチップの良、不良をより高精度に判定することができる。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１は、本発明の実施形態に係る検査装置１０の構成例を示す概念図である。ここでは、まず始めに、検査装置１０の概要について説明し、次に、この検査装置１０を用いてＩＣチップを検査する方法について説明する。
図１に示すように、この検査装置１０は、ウエーハＷ上に形成されたＩＣチップのパッド電極に探針（以下、プローブ針ともいう。）を接触させて、ＩＣチップの電気的特性や機能等を試験するための装置である。この検査装置１０は、例えば、ステージ１と、プローブカード３と、パフォーマンスボード５と、ヘッド７と、テスタ９と、を含んで構成されている。これらの中で、ステージ１は、ウエーハＷを支持すると共に、支持したウエーハＷを水平方向（即ち、Ｘ軸方向、Ｙ軸方向）と、垂直方向（即ち、Ｚ軸方向）に移動させるものである。

また、プローブカード３は、平面視で円盤形状の基板を有し、この基板の中央部には平面視で円形の貫通穴が設けられている。ここで、プローブカード３が有する基板の貫通穴の周囲には複数のプローブ針が取付けられており、これらプローブ針の先端は貫通穴の下方（即ち、ステージ１の方向）に向かって延びている。また、基板の上面には例えば発光ダイオードが取付けられている。この発光ダイオードは、そのリード（足）が基板に半田付けされており、その発光部は上記貫通穴の周囲に配置されている。そして、この発光部が発光することにより、貫通穴の下方を均一な照度の光で照らすことができるようになっている。このようなプローブカード３は、例えばパフォーマンスボード５を介してヘッド７に装着されている。

ヘッド７は、例えば、テスタ９からの制御信号を受けて、プローブカード３に電気的試験を行うための信号を入出力させたり、電源電圧等を供給したりするための装置である。また、このヘッド７は、例えば、ＩＣチップとプローブ針との位置合わせを行うための装置でもある。一方、テスタ９は、例えばコンピュータを内蔵している。このコンピュータがプログラムを実行することにより、テスタ９からヘッド７に制御信号が送信され、ＩＣチップの電気的特性（例えば、直流（ＤＣ）、交流（ＡＣ）特性など）や機能等が測定される。次に、この検査装置１０を用いてＩＣチップを検査する方法について説明する。

図２は、本発明の第１実施形態に係るＩＣチップの検査方法を示すフローチャートである。ここでは、図２のステップ（Ｓ）１、２で、ＩＣチップについて通常の検査（即ち、回路検査工程）を行い、その後、図２のステップ（Ｓ）３〜８で、ＩＣチップ内に含まれる配線の検査（即ち、配線検査工程）を行う。
まず始めに、図２のステップ（Ｓ）１では、検査装置１０のステージ１上にウエーハＷを固定した状態で、発光ダイオード（ＬＥＤ）が発光していないことを確認する。
次に、図２のステップ（Ｓ）２では、例えば、ＩＣチップに含まれる順序論理回路（ｓｅｑｕｅｎｃｉａｌｌｏｇｉｃ）等の機能を調べる機能試験や、ＩＣチップに含まれるアナログ回路等のＤＣ特性を調べるＤＣ試験、ＡＣ特性を調べるＡＣ試験を行う。ここでは、ＩＣチップを遮光することにより、ＩＣチップの電気的な状態を安定化させることができるので、ＩＣチップ内の回路について、各試験の精度を高めることができる。

次に、図２のステップ（Ｓ）３では、発光ダイオードに電源を供給して発光させ、プローブカード３下のＩＣチップに光を照射する。ここでは、ＩＣチップの回路形成面（即ち、主面）の全域に光を均一に照射する。また、光の照射によりＩＣチップが誤作動しないように、光の照度を調整しておく。
次に、図２のステップ（Ｓ）４では、発光ダイオード（ＬＥＤ）が発光していることを確認する。そして、図２のステップ（Ｓ）５では、機能試験１（状態設定）を行う。ここで、機能試験１（状態設定）の一例について、具体的に説明する。

即ち、ＩＣチップ内には通常、配線が複数の層に亘って多数形成されている。その中には、平面視で一方向に真っ直ぐに伸びている直線状の配線もあれば、折れ曲がっている配線もあり、さらに、凹凸の激しい下地絶縁膜上に形成されている配線もある。このような配線の全てについて断線検査を行うことは、技術的には可能であるが、量産ラインにおいてコスト等を考えると現実的ではない。そこで、この実施形態では、ＩＣチップに形成された多数の配線の中でも、配線の形状や下地の凹凸、又は過去に得られた知見等から、特に断線し易い箇所を１箇所、又は複数箇所想定し、この想定した箇所について、断線不良の検出を行う。

例えば、図３に示すように、ＩＣチップ２０内で断線し易い箇所（即ち、寄生容量が生じ易い箇所）を想定し、この想定した箇所を被検査部２１とする。そして、この被検査部を含む回路２３を動作させて、断線不良を検出できるような状態に移行させる。例えば、被検査部２１を含む回路２３が順序論理回路である場合は、この順序論理回路２３について機能試験を開始して、被検査部２１に電荷が供給される状態（例えば、電源電圧に接続される状態）に設定する。このとき、被検査部２１に寄生容量が生じていれば、寄生容量に電荷がチャージされることになる。

次に、図２のステップ（Ｓ）６では、被検査部２１に光が照射されている状態を一定時間保持する。ここで、一定時間とは例えば１０ｍｓｅｃである。このように、被検査部２１に光を照射した状態を一定時間保持することにより、被検査部２１に寄生容量が生じて電荷がチャージされている場合でも、これらの電荷を短時間の間にディスチャージすることができる。なお、このステップ（Ｓ）６では、被検査部２１に光を照射すると共に、被検査部２１に印加される電圧条件（例えば、電圧値や周波数）、温度条件等を変更しても良い。これにより、電荷のディスチャージをさらに促すことも可能である。
次に、図２のステップ（Ｓ）７では、例えばＩＣチップ２０の入力端子２５、２７に信号を入力して、機能試験２（状態確認）を行う。これにより、機能試験の結果がＩＣチップ２０の出力端子２９に伝えられる。その後、図２のステップ（Ｓ）８で発光ダイオードによる発光を止め、検査工程を終了する。

図４は、被検査部を含む回路の動作例を示すタイミングチャートである。図４において、「入力１」は例えば図３の入力端子２５に入力される信号を示し、「入力２」は例えば図３の入力端子２７に入力される信号を示し、「出力１」は例えば図３の出力端子２９から出力される信号を示す。
図４に示すように、機能試験１（状態設定）は、例えば試験を開始してから「入力１がＨ（Ｈｉｇｈ）、入力２がＨ」となるまでの間に行われる。また、待機（状態保持）は、例えば「入力１がＨ、入力２がＨ」となってから「入力１がＬ（Ｌｏｗ）、入力２がＨ」となるまでの間、連続して行われる。そして、この後で、機能試験２（状態確認）が行われ、出力１が出力される。この出力１は、例えば図３の出力端子２９を介してプローブ針に伝えられ、この出力１の値に基づいて断線不良の有無を判定する。この判定は、例えば図１に示したテスタ９が行う。

なお、図４に示す出力１の波形は、例えば配線不良が検出されなかった場合を示している。配線不良が検出された場合は、機能試験２（状態確認）で出力１の波形がＬのままとなる。これは、光の照射によって寄生容量がディスチャージされているため、断線箇所から先に信号が伝わらないからである。
このように、本発明の第１実施形態によれば、被検査部２１に断線不良が存在し、寄生容量が生じている場合であっても、被検査部２１に光を照射することにより、寄生容量から電荷を効率良くディスチャージすることができる。従って、断線不良の検出感度が高い。

即ち、被検査部２１に光を照射しなくても電荷のディスチャージは可能であるが、その場合は、ディスチャージの効率が悪い。例えば、光を照射しない場合は、電圧条件や温度条件を変えても電荷のディスチャージに１００ｍｓｅｃ程度は要する。このため、プローブ検査において、ディスチャージが不十分となり易く、断線不良の検出感度が低い。
これに対して、本発明の第１実施形態によれば、電荷のディスチャージを例えば１０ｍｓｅｃ程度で完了させることができる。つまり、光を照射しない場合と比べて、待機（状態保持）の所要時間が１／１０である。従って、断線に起因した動作不良を起こし易くすることができ、断線不良の検出感度を高めることができる。これにより、ＩＣチップ２０の良、不良をより高精度に判定することができる。

（２）第２実施形態
上記の第１実施形態では、ＩＣチップ２０に光を照射しながら機能試験をすることで、断線不良を検出する場合について説明した。しかしながら、本発明はこれに限られることは無い。例えば、図１に示した検査装置１０を用いて、ＩＣチップに光を照射しながら、ＩＤＤＱ試験（即ち、静止状態の電源電流を測定する試験）を行っても良い。これにより、例えば、図５に示すようなＣＭＯＳ回路３０において、ｎＭＯＳトランジスタ３１のリーク不良を感度良く検出することができる。

図６は、本発明の第２実施形態に係るＩＣチップの検査方法を示すフローチャートである。まず始めに、図６のステップ（Ｓ´）１では、検査装置１０のステージ１上にウエーハＷを固定する。また、この状態で、発光ダイオード（ＬＥＤ）に電源を供給して発光させ、プローブカード３下のＩＣチップに光を照射する。ここでは、ＩＣチップの回路形成面（即ち、主面）の全域に光を均一に照射する。また、光の照射によりＩＣチップが誤作動しないように、光の照度を調整しておく。次に、図６のステップ（Ｓ´）２では、発光ダイオード（ＬＥＤ）が発光していることを確認する。

そして、図６のステップ（Ｓ´）３では、機能試験（状態設定）を行う。ここでは、例えば、図５に示すｐＭＯＳトランジスタ３３をオンすると共に、ｎＭＯＳトランジスタ３１をオフさせる。次に、図６のステップ（Ｓ´）４では、ＬＥＤオンしたまま、ＩＤＤＱ測定（状態保持）を行う。即ち、ｎＭＯＳトランジスタ３１をオフさせた状態で、電源端子３５と、接地端子３７との間を流れる電流値Ｉを測定する。ｎＭＯＳトランジスタ３１に光を照射することにより、電流値Ｉを増大させることができるので、本来であれば、リーク電流値が数ｎＡ程度で検出できないような不良も、電流成分を大きくなることにより検出することができる。その後、図６のステップ（Ｓ´）５で発光ダイオードによる発光を止め、検査工程を終了する。
このように、本発明の第２実施形態によれば、光を照射しない場合と比べて、リーク電流値を大きくすることができ、リーク電流不良の検出感度を高めることができる。これにより、ＩＣチップの良、不良をより高精度に判定することができる

本発明の実施形態に係る検査装置１０の構成例を示す図。本発明の第１実施形態に係るＩＣチップの検査方法を示すフローチャート。ＩＣチップ２０の構成例を示す図。被検査部を含む回路の動作例を示すタイミングチャート。ＣＭＯＳ回路３０の構成例を示す図。本発明の第２実施形態に係るＩＣチップの検査方法を示すフローチャート。

符号の説明

１ステージ、３プローブカード、５パフォーマンスボード、７ヘッド、９テスタ、１０検査装置、２０チップ、２１被検査部、２３（被検査部を含む）回路、２５、２７入力端子、２９出力端子、３０ＣＭＯＳ回路、３１ｎＭＯＳトランジスタ、３３ｐＭＯＳトランジスタ、３５電源端子、３７接地端子、Ｗウエーハ

Claims

ＩＣチップ内の配線について断線不良を検出する配線検査工程と、前記ＩＣチップ内の回路について電気的試験を行う回路検査工程と、を含み、
前記配線検査工程は、
前記配線のうちの被検査部を含む回路について機能試験を開始して、前記被検査部を電荷が供給される状態に設定する工程と、
電荷が供給された前記被検査部に光を照射する工程と、
前記被検査部に光を一定時間照射した後で、前記機能試験の結果を出力させる工程と、を有し、
前記機能試験の結果を出力させる工程は前記被検査部に光を照射しながら行い、
前記ＩＣチップが誤作動しないように前記光の照度を調整し、
前記回路検査工程では前記ＩＣチップに光を照射しない状態で前記電気的試験を行い、
前記配線検査工程と前記回路検査工程とを実行する順は、前記回路検査工程が先で前記配線検査工程が後であることを特徴とする半導体装置の検査方法。
前記被検査部に光を一定時間照射している間に、前記被検査部に印加される電圧条件又は温度条件を変更して、前記被検査部における電荷のディスチャージをさらに促すことを特徴とする請求項１に記載の半導体装置の検査方法。