JP5334746B2 - Device storage package and mounting structure - Google Patents
Device storage package and mounting structure Download PDFInfo
- Publication number
- JP5334746B2 JP5334746B2 JP2009190229A JP2009190229A JP5334746B2 JP 5334746 B2 JP5334746 B2 JP 5334746B2 JP 2009190229 A JP2009190229 A JP 2009190229A JP 2009190229 A JP2009190229 A JP 2009190229A JP 5334746 B2 JP5334746 B2 JP 5334746B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- signal line
- storage package
- gap
- element storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。 The present invention relates to an element storage package and a mounting structure using the element storage package.
従来から、誘電体層の一主面に信号線路を形成し、誘電体層の他主面にグランド層を形成した入出力端子を有する素子収納用パッケージが知られている。そして、マイクロ波、ミリ波等の高周波で用いられる入出力端子においては、高周波の信号を効率良く伝送するために、比誘電率が低く誘電損失が小さい誘電体層を使用する必要がある。誘電体層を多孔質材料から形成することにより、誘電体層全体の比誘電率を下げる技術が提案されている(下記特許文献1参照)。
2. Description of the Related Art Conventionally, an element storage package having an input / output terminal in which a signal line is formed on one main surface of a dielectric layer and a ground layer is formed on the other main surface of the dielectric layer is known. In input / output terminals used at high frequencies such as microwaves and millimeter waves, it is necessary to use a dielectric layer having a low relative dielectric constant and a low dielectric loss in order to efficiently transmit high frequency signals. A technique for reducing the relative dielectric constant of the entire dielectric layer by forming the dielectric layer from a porous material has been proposed (see
ところで、誘電体層を多孔質材料から構成した場合、信号線路と誘電体層との界面において、気泡が多く存在する。そのため、信号線路と誘電体層の両者の接着強度が十分でなく、両者の間で剥離が発生する虞がある。その結果、パッケージの気密性が損なわれる虞があった。 By the way, when the dielectric layer is made of a porous material, many bubbles exist at the interface between the signal line and the dielectric layer. Therefore, the adhesive strength between both the signal line and the dielectric layer is not sufficient, and there is a possibility that peeling occurs between them. As a result, the airtightness of the package may be impaired.
本発明は、上記に鑑みてなされたものであって、気密性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an element housing package excellent in airtightness and a mounting structure using the element housing package.
上記課題を解決するために、本発明の第1の態様に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設け
られ、一部に貫通孔を有する枠体と、前記貫通孔に設けられ、前記枠体の内外に延在される第1誘電体層と、前記第1誘電体層の上面に形成され、前記枠体の内外を電気的に接続する信号線路と、前記第1誘電体層の下面に形成される接地導体と、前記信号線路上に設けられ、内部に空隙が形成される第2誘電体層と、を有する入出力端子と、を備え、前記空隙と前記信号線路との間には前記第2誘電体層の一部が介在されていることを特徴とする。
In order to solve the above-described problems, an element storage package according to a first aspect of the present invention is provided on a substrate having an element mounting region on an upper surface thereof and on the substrate along the outer periphery of the mounting region. A frame body partially having a through hole, a first dielectric layer provided in the through hole and extending in and out of the frame body, and formed on an upper surface of the first dielectric layer, the frame A signal line that electrically connects the inside and outside of the body, a ground conductor formed on a lower surface of the first dielectric layer, a second dielectric layer provided on the signal line and having a gap formed therein , And a portion of the second dielectric layer is interposed between the gap and the signal line .
また、本発明の第2の態様に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージに実装する素子を備えたことを特徴とする。 A mounting structure according to a second aspect of the present invention includes the element storage package and an element mounted on the element storage package.
本発明によれば、気密性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。 According to the present invention, it is an object to provide an element storage package having excellent airtightness, and a mounting structure using the element storage package.
以下に添付図面を参照して、本発明にかかる素子収納用パッケージの実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。 Embodiments of an element storage package according to the present invention will be described below in detail with reference to the accompanying drawings. In addition, this invention shall not be limited to the following embodiment.
<素子収納用パッケージの概略構成>
図1は、本実施形態に係る素子収納用パッケージ1を示す概観斜視図である。図2は、図1の素子収納用パッケージ1に用いられる入出力端子の概観斜視図である。素子収納用パッケージ1は、テレビ等の家電機器、携帯電話又はコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。
<Schematic structure of element storage package>
FIG. 1 is a schematic perspective view showing an
素子収納用パッケージ1は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオード又はサイリスタ等の能動素子、或いは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子又はセラミック発振子等の受動素子からなる素子2を実装するのに用いるものである。
The
素子収納用パッケージ1は、上面に素子2の実装領域Rを有する基板3と、基板3上であって実装領域Rの外周に沿って設けられ、一部に貫通孔Hを有する枠体4と、貫通孔Hに設けられ、枠体4の内外を電気的に接続する信号線路5と、信号線路5を挟持するとともに内部に空隙Aが形成される一対の誘電体層6を有する入出力端子7と、を備えている。なお、一対の誘電体層6の外周の一部には、信号線路5と離間して接地導体8が形成されている。ここでは、信号線路5と接地導体8がペアで、高周波伝送線路として機能する。
The
基板3は、平面視したとき四角形状に形成された部材である。基板3は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。基板3は、熱伝導率を良好にして、実装領域Rに実装した素子から発生する熱を効率良く基板3を介して外部に放散させる機能を備えている。なお、基板3の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。
The
また、基板3は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工又は打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板3の一辺の長さは、例えば3mm以上50mm以下に設定されている。また、基板3の厚みは、例えば0.3mm以上5mm以下に設定されている。
Further, the
また、基板3の表面は、酸化腐食の防止、又は実装領域Rに素子2をろう付けしやすくするために、電気めっき法又は無電解めっき法を用いて、ニッケル又は金等の鍍金層が形成されている。基板3の実装領域Rは、基板3の上面に枠体4を接続したときに、枠体4と接続されない領域である。なお、本実施形態では、基板3の形状を四角形状としているが、素子を実装することが可能であれば、四角形状に限られず、多角形状又は楕円形状等であってもよい。
Further, a plating layer such as nickel or gold is formed on the surface of the
枠体4は、基板3の実装領域Rの外周に沿って接続され、実装領域Rに実装する素子を外部から保護するための部材である。また、枠体4は、側面の一部に入出力端子7を設ける貫通孔Hが形成されている。枠体4は、ろう材を介して基板3にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウム又はマグネシウム等からなり、ニッケル、カドミウム又は燐等の添加物を含有させてもよい。
The frame body 4 is a member that is connected along the outer periphery of the mounting region R of the
また、枠体4は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。枠体4は、実装領域Rに素子2をが実装されている状態で、素子2から発生する熱を効率良く枠体4の外部に発散させる機能を備えている。なお、枠体4の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。
The frame 4 is made of, for example, a metal material such as copper, iron, tungsten, molybdenum, nickel or cobalt, or an alloy containing these metal materials. The frame body 4 has a function of efficiently dissipating heat generated from the
ここで、入出力端子7について説明する。図3は、図2に示すX−X’に沿った入出力端子7の断面図である。また、図4は、図2に示すY−Y’に沿った入出力端子7の断面図である。 Here, the input / output terminal 7 will be described. FIG. 3 is a cross-sectional view of the input / output terminal 7 along X-X ′ shown in FIG. 2. FIG. 4 is a cross-sectional view of the input / output terminal 7 along Y-Y ′ shown in FIG. 2.
入出力端子7は、枠体4の貫通孔Hに設けられる。入出力端子7は、枠体4の内外に延在される第1誘電体層6aと、第1誘電体層6aの上面に形成され、枠体の内外を電気的に接続する信号線路5と、第1誘電体層6aの下面に形成される接地導体8と、信号線路5上に形成され、内部に空隙Aが形成される第2誘電体層6bとを有している。
The input / output terminal 7 is provided in the through hole H of the frame body 4. The input / output terminal 7 is formed on the upper surface of the first
信号線路5は、所定の電気信号を伝達する機能を備えている。信号線路5は、例えば、マイクロストリップ線路又はコプレーナ線路として用いる。信号線路5は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。信号線路5の線路幅は、信号線路5に伝わる信号の波長の4分の1以下であって、例えば0.05mm以上0.5mm以下に設定されている。
The
信号線路5には、リード端子9が形成される。リード端子9は、外部の電子機器等と素子2とを電気的に接続するための部材である。リード端子9は、ろう材を介して、信号線路5上に接続される。そして、信号線路5とリード端子9とが電気的に接続される。
A
また、入出力端子7は、図3又は図4に示すように、第1誘電体層6a及び第2誘電体層6bを取り囲む接地導体8を有している。接地導体8は、共通の電位、例えばアース電位にする機能を備えている。また、接地導体8は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。接地導体8は、平面視して信号線路5と重なる領域に形成されている。枠体4は、金属材料からなり、接地導体8と枠体4とは電気的に接続されている。
Further, the input / output terminal 7 has a
第1誘電体層6a及び第2誘電体層6bは、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウム又は窒化珪素等の無機材料、或いはエポキシ樹脂、ポリイミド樹脂又はエチレン樹脂等の有機材料、或いはアルミナ又はムライト等のセラミック材料、或いはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、第1誘電体層6a及び第2誘電体層6bの厚みは、信号線路5に伝わる信号の波長の2分の1以下であって、例えば0.1mm以上1.0mm以下に設定されている。
The first
また、第1誘電体層6a又は第2誘電体層6bには、多数のフィラーが含有されていても構わない。第1誘電体層6a又は第2誘電体層6bが有機材料からなる場合、第1誘電体層6a又は第2誘電体層6bにフィラーが含有されていることによって、第1誘電体層6a又は第2誘電体層6bの硬化前の粘度を調整することができ、第1誘電体層6a又は第2誘電体層6bの厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば0.05μm以上6μm以下に設定されており、熱膨張率は、例えば−5ppm/℃以上5ppm/℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
The first
また、第1誘電体層6a又は第2誘電体層6bに含有されるフィラーの比誘電率は、第1誘電体層6a又は第2誘電体層6bを構成する材料の比誘電率よりも小さく設定することができる。このように、第1誘電体層6a又は第2誘電体層6bの比誘電率よりも小さい低誘電率のフィラーとすることで、誘電体層6全体を更に低誘電率化することができ、信号線路5に伝送される信号の伝送効率を向上させることができる。
The relative dielectric constant of the filler contained in the first
また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路5に伝わる信号の特性インピーダンスへの影響を低減することができる。
The filler can be an insulating filler. By making the filler insulative, the influence on the characteristic impedance of the signal transmitted to the
第2誘電体層6bには、空隙Aが形成されている。信号線路5が第2誘電体層6bにて被覆されている。そして、空隙Aは、信号線路5を被覆している第2誘電体層6bの一部上に設けられている。空隙Aは、信号線路5と第2誘電体層6bの一部を介して第2誘電体層6bの内部に設けられている。
A void A is formed in the
空隙Aは、平面視して信号線路5と重なる領域に形成されている。そして、空隙Aの幅は、図3に示すように、信号線路5の幅よりも大きく設定されている。なお、空隙Aの幅は、例えば0.2mm以上1.0mm以下に設定されており、信号線路5の幅は、例えば0.05mm以上0.5mm以下に設定されている。
The air gap A is formed in a region overlapping the
信号線路5に伝達される信号は、信号線路5の直上又は直下に位置する材料に起因して、伝送特性が変化するが、伝送特性の変化が大きいと信号線路5に伝達される信号の反射量が大きくなる。そして、信号線路5は、枠体4の内外を電気的に接続するために、枠体4の内外に延在して形成されている。そのため、平面視して信号線路5と枠体4とが重なる領域が、信号線路5に伝達される信号の伝送特性の変化が大きい。本実施形態においては、信号線路5と枠体4とが重なる領域において、信号線路5の直上及び直下に誘電体層の一部を貼り合わせて、信号線路5が大気と接する領域を低減する。その結果、信号線路5に伝達される信号の伝送特性の変化を抑制し、信号線路5に伝送される高周波の反射を低減することができる。
The signal transmitted to the
また、入出力端子7は、第1誘電体層6a及び第2誘電体層6bを取り囲む接地導体8を有しており、接地導体8が貫通孔Hの内壁面と接続されることで、信号線路5と枠体4とが重なる領域において信号線路5に伝達される信号が反射するのを抑制することができる。
The input / output terminal 7 has a
素子収納用パッケージ1に、素子2を半田等のバンプを介してフリップチップ実装することで、実装構造体1Xを構成することができる。IC又はLSI等の半導体素子を実装する場合、半導体素子としては、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。
The mounting
本実施形態によれば、信号線路5と枠体4とが重なる領域において、信号線路5を誘電体層6で被覆して信号線路5の上面を露出しないようにすることで、信号線路5と誘電体層6との接着強度を良好に維持することができる。そして、信号線路5と誘電体層6との間で剥離が発生するのを良好に抑制することができ、パッケージの気密性を良好に保つことができる。また、信号線路5の伝送特性が低下するのを抑制することができ、電気的特性が優れた素子収納用パッケージ1及び実装構造体1Xを提供することができる。
According to this embodiment, in the region where the
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
例えば、図4に示した入出力端子7は、第2誘電体層6bの内部に空隙Aを設けていたが、図5に示すように、入出力端子7の第1誘電体層6aの内部に空隙A’を設けても良い。信号線路5と枠体4との重なる領域において、第1誘電体層6aの内部に空隙A’を設けることで、誘電体層6全体の比誘電率を低減することができる。そして、誘電体層6全体の比誘電率を低減することで、信号線路5に伝送される信号の誘電損失が大きくなるのを良好に抑制することができる。
For example, although the input / output terminal 7 shown in FIG. 4 has the air gap A inside the
<素子収納用パッケージの製造方法>
ここで、図1に示す素子収納用パッケージ1の製造方法を説明する。
<Manufacturing method of element storage package>
Here, a method for manufacturing the
まず、基板3、枠体4のそれぞれを準備する。基板3、枠体4のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
First, each of the
次に、入出力端子7を準備する。ここでは、誘電体層6の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体又はムライト質焼結体等の場合の、入出力端子7の作製方法について説明する。
Next, the input / output terminal 7 is prepared. Here, a method for manufacturing the input / output terminal 7 when the material of the
具体的には、誘電体層6の材料が酸化アルミニウム質焼結体から成る場合、先ず、酸化アルミニウム、酸化珪素、酸化マグネシウム及び酸化カルシウム等の原料粉末に有機バインダー、可塑剤又は溶剤等を添加混合して泥漿状と成す。
Specifically, when the material of the
そして、第1誘電体層6a及び第2誘電体層6bの型枠を準備し、枠体内に、泥漿状の酸化アルミ二ウム質の材料を充填し、焼結前の第1誘電体層6a、第2誘電体層6bを取り出す。なお、第2誘電体層6bは、第2誘電体層6bが焼結される前には、三つの層に分解されている。三つの層は、線路導体5上に積層する板状の第1層と、第1層上に積層する枠状の第2層と、第2層上に積層する板状の第3層とから成り、これらの層を積層して形成されている。
Then, molds for the first
また、タングステン又はモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤又は溶剤等を添加混合して金属ペーストを得る。 Moreover, a high melting point metal powder such as tungsten or molybdenum is prepared, and an organic binder, a plasticizer, a solvent, or the like is added to and mixed with the powder to obtain a metal paste.
そして、取り出した前駆体の第1誘電体層6aの上面に対して、例えばスクリーン印刷法を用いて、金属ペーストを塗って線路導体5を形成する。また、第1誘電体層6a及び第2誘電体層6bを組み合わせたときに、両者を取り囲む箇所に、例えばスクリーン印刷法を用いて接地導体8を形成する。
Then, a metal paste is applied to the upper surface of the extracted first
次に、前駆体の第1誘電体層6a上に前駆体の第2誘電体層6bを載せて加圧させることで、両者密着させる。そして、金属ペーストを印刷塗布した積層体を約1600℃の温度で焼成することにより、下地部材が形成されたセラミックからなる入出力端子7を作製することができる。
Next, the
そして、準備した枠体4の貫通孔Hに、入出力端子7をろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ1を作製することができる。
And the input / output terminal 7 is fitted and connected to the through-hole H of the prepared frame 4 through the brazing material. In this way, the
次に、素子収納用パッケージ1に半田を介して素子2を実装することで、実装構造体を作製することができる。
Next, the mounting structure can be manufactured by mounting the
<変形例1>
上記実施形態では、入出力端子7の第2誘電体層6b内に形成される空隙Aは、外部から確認することができず、第2誘電体層6b内に形成されていたが、これに限られない。例えば、図6又は図7に示すように、空隙Bが第2誘電体層6bの端面にまで延在されており、側面視したときに、空隙Bの底部6bxが露出するように形成されていてもよい。
<
In the above embodiment, the gap A formed in the
第2誘電体層6bに形成される空隙Bの大きさを、第2誘電体層6bの端面に延在されるまで大きくすることで、信号線路5と接地導体8との間にて発生する容量成分を低減することができ、信号線路5に伝送される伝送特性を向上させることができる。
It is generated between the
なお、第2誘電体層6bに形成される空隙Bが、第2誘電体層6bを貫通しないことで、パッケージの気密性を維持することができる。
The air gap B formed in the
<変形例2>
また、上述した変形例1では、第2誘電体層6bに形成される空隙Bが、第2誘電体層6bの一端にのみ延在して形成されていたが、これに限られない。例えば、図8又は図9に示すように、空隙Cが第2誘電体層6b内に複数分断して設けられており、ある一つの空隙Cが第2誘電体層6bの一端にまで延在されており、別の空隙Cが第2誘電体層6bの他端にまで延在されていてもよい。
<
In the first modification described above, the gap B formed in the
図8又は図9に示すように、空隙Cの設ける箇所を適宜選択することで、第2誘電体層6bの形状、しいては入出力端子7の形状の設計自由度を上げることができる。
As shown in FIG. 8 or FIG. 9, the design freedom of the shape of the
1 素子収納用パッケージ
1X 実装構造体
2 素子
3 基板
4 枠体
5 信号線路
6 誘電体層
6a 第1誘電体層
6b 第2誘電体層
7 入出力端子
8 接地導体
9 リード端子
H 貫通孔
A 空隙
DESCRIPTION OF
Claims (5)
前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、
前記貫通孔に設けられ、前記枠体の内外に延在される第1誘電体層と、前記第1誘電体層の上面に形成され、前記枠体の内外を電気的に接続する信号線路と、前記第1誘電体層の下面に形成される接地導体と、前記信号線路上に設けられ、内部に空隙が形成される第2誘電体層と、を有する入出力端子と、を備え、
前記空隙と前記信号線路との間には前記第2誘電体層の一部が介在されていることを特徴とする素子収納用パッケージ。 A substrate having an element mounting region on the upper surface;
A frame body provided on the substrate and along an outer periphery of the mounting region, and having a through hole in a part thereof;
A first dielectric layer provided in the through hole and extending in and out of the frame; a signal line formed on an upper surface of the first dielectric layer and electrically connecting the inside and outside of the frame; An input / output terminal having a ground conductor formed on a lower surface of the first dielectric layer and a second dielectric layer provided on the signal line and having a gap formed therein ,
An element storage package, wherein a part of the second dielectric layer is interposed between the gap and the signal line .
前記空隙は、前記信号線路と重なる領域に形成されることを特徴とする素子収納用パッケージ。 The device storage package according to claim 1,
The element housing package, wherein the gap is formed in a region overlapping with the signal line.
前記接地導体は、前記貫通孔の内壁面に沿って形成されており、前記貫通孔の内壁面と接続されていることを特徴とする素子収納用パッケージ。 The element storage package according to claim 1 or 2,
The grounding conductor is formed along the inner wall surface of the through hole, and is connected to the inner wall surface of the through hole.
前記空隙は、前記空隙が形成される第2誘電体層の端面にまで延在されており、側面視したときに前記空隙の底部が露出することを特徴とする素子収納用パッケージ。 The element storage package according to any one of claims 1 to 3,
The package for storing elements, wherein the gap extends to an end face of the second dielectric layer in which the gap is formed, and the bottom of the gap is exposed when viewed from the side.
前記素子収納用パッケージに実装する素子を備えたことを特徴とする実装構造体。
An element storage package according to any one of claims 1 to 4,
A mounting structure comprising an element to be mounted on the element storage package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190229A JP5334746B2 (en) | 2009-08-19 | 2009-08-19 | Device storage package and mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190229A JP5334746B2 (en) | 2009-08-19 | 2009-08-19 | Device storage package and mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044483A JP2011044483A (en) | 2011-03-03 |
JP5334746B2 true JP5334746B2 (en) | 2013-11-06 |
Family
ID=43831714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009190229A Expired - Fee Related JP5334746B2 (en) | 2009-08-19 | 2009-08-19 | Device storage package and mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5334746B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6958098B2 (en) * | 2017-08-10 | 2021-11-02 | 住友電気工業株式会社 | Optical module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05121913A (en) * | 1991-10-24 | 1993-05-18 | Shinko Electric Ind Co Ltd | Package for high frequency element |
JPH11238823A (en) * | 1998-02-23 | 1999-08-31 | Toshiba Corp | Semiconductor package |
JP2002057239A (en) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | Input/output terminal and package for housing semiconductor element |
JP4771588B2 (en) * | 2000-12-26 | 2011-09-14 | 京セラ株式会社 | Optical semiconductor element storage package |
JP4522010B2 (en) * | 2001-03-16 | 2010-08-11 | 京セラ株式会社 | I / O terminal and semiconductor element storage package and semiconductor device |
-
2009
- 2009-08-19 JP JP2009190229A patent/JP5334746B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011044483A (en) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518086B2 (en) | Device storage package and mounting structure | |
JP6633656B2 (en) | Wiring board, optical semiconductor element package and optical semiconductor device | |
WO2015030093A1 (en) | Package for housing elements and mounting structure | |
CN204303794U (en) | Element storage packaging part and attachment structure | |
US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
CN106415821B (en) | Element storage encapsulation and assembling structure | |
JP5334746B2 (en) | Device storage package and mounting structure | |
JP2015103619A (en) | Element accommodation package and mounting structure | |
JP7350902B2 (en) | Insulating substrates, semiconductor packages and semiconductor devices | |
JP5725886B2 (en) | Device storage package and mounting structure | |
JP5361663B2 (en) | Device storage package and mounting structure | |
JP4249601B2 (en) | Wiring board | |
JP3840160B2 (en) | High frequency device storage package | |
CN110945644B (en) | Wiring substrate, package for electronic device, and electronic device | |
JP2000208885A (en) | Wiring board | |
JP2015002206A (en) | Package for housing element, and packaging structure | |
JP2014127589A (en) | Package for housing element and mounting structure | |
JP4953684B2 (en) | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME | |
JP2014216547A (en) | Wiring board and electronic device | |
JP2014160697A (en) | Device housing package and mounting structure | |
JP2002217333A (en) | Package for containing semiconductor element | |
JP2011238641A (en) | Input and output terminal, package for housing element, and packaging structure | |
JP2014165208A (en) | Element accommodation package and mounting structure | |
JP2000188454A (en) | Wiring substrate | |
JP2004055570A (en) | Package for high frequency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5334746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |