JP5325766B2 - 無線通信システム用の干渉ロバスト受信装置 - Google Patents

無線通信システム用の干渉ロバスト受信装置 Download PDF

Info

Publication number
JP5325766B2
JP5325766B2 JP2009298354A JP2009298354A JP5325766B2 JP 5325766 B2 JP5325766 B2 JP 5325766B2 JP 2009298354 A JP2009298354 A JP 2009298354A JP 2009298354 A JP2009298354 A JP 2009298354A JP 5325766 B2 JP5325766 B2 JP 5325766B2
Authority
JP
Japan
Prior art keywords
signal
filter
signal processor
intermediate frequency
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009298354A
Other languages
English (en)
Other versions
JP2010158023A (ja
Inventor
ジョージ・チェン
イェン−ホン・チェン
チイ−ヤオ・ユウ
ラン−チョウ・チョー
チー−チュン・タン
ルウ シウ−チェン・イワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of JP2010158023A publication Critical patent/JP2010158023A/ja
Application granted granted Critical
Publication of JP5325766B2 publication Critical patent/JP5325766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B1/28Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference

Description

関係出願の相互参照
本出願は、参照により本明細書にその内容を組み入れてある、2008年12月31日出願の、「Adaptive receiver with high linearity to receive wideband antenna signal and the method thereof」という名称の米国特許仮出願第61/141847号の利益を主張するものである。
本発明は、無線通信システム用の受信装置に関し、より具体的には、無線通信システム用の高線形性のベースバンド信号を提供する、干渉ロバスト受信装置(interference-robust receiver)に関する。
無線通信システム用の無線周波数(RF)受信装置を設計するときの重要な事柄は、強い帯域外妨害電波の存在において、非常に弱い帯域内信号を検出することである。受信装置の線形性が十分に良好でない場合には、そのような妨害電波は、受信装置を飽和させて、帯域内信号を阻止することがある。受信装置の前に表面弾性波(SAW)フィルタを使用するのが、この問題に対する最も一般的な解決策である。SAWフィルタは、非常に高い品質(Q)因子を有するバンドパス機能を有し、それによって帯域外妨害電波(通常は20dBを超える)に対する大きな除去率(rejection ratio)を確保して、受信装置線形性要件を満たすことができる。
図1は、無線通信システム用の例示的な従来技術型受信装置100を示す機能図である。受信装置100は、SAWフィルタ102、RF信号プロセッサ110、周波数変換インターフェイス120、およびアナログ信号プロセッサ130を含む。SAWフィルタ102は、帯域内部分を通過させる周波数選択デバイスであり、入力されたRF信号の帯域外部分を減衰させる。RF信号プロセッサ110は、電力マッチングまたは雑音マッチングのためのマッチング回路網(matching network)112と、信号強調のための低雑音増幅器(LNA)114とを含む。従来技術型周波数変換インターフェイス120は、局部発振器(LO)信号に応じて動作するミキサー126を採用する。信号のフィルタリングおよび増幅の後に、次いで、RF信号がミキサー126によって中間周波数信号にダウンコンバートされる。したがって、アナログ信号プロセッサ130は、後続の応用のための中間周波数信号を処理することができる。
従来型受信装置100には、それに関連するいくつかの欠点がある。第1は、帯域内減衰によって弱い信号を検出することがより困難になる傾向にあり、SAWフィルタの後に、さらに感度の高い受信装置が必要になることである。より重要なことは、現在は、SAWフィルタまたはその等価物を、それに続く能動回路―これらは通常はCMOSプロセスまたはBiCMOSプロセスおよびシリコン技術またはシリコンゲルマニウム技術のいずれかを用いて製造される―と同じプロセスにおいて実装する経済的な方法がないことである。結果として、SAWフィルタはコストを大幅に増大させるとともに、典型的な通信装置における同様に貴重な回路基板面積を消費する。この問題は、通信装置が整合性を持たなければならない、異なる周波数帯域の増大によって、さらに悪化する。
一観点において、本発明の一態様は、無線周波数(RF)信号を提供するためのRF信号プロセッサと、周波数変換インターフェイスとを含む、無線通信システム用の干渉ロバスト受信装置を提供する。前記周波数変換インターフェイスは、RF信号の帯域内部分をフィルタの通過帯域にダウンコンバートし、前記RF信号の帯域外部分をフィルタの阻止帯域にダウンコンバートすることによって、中間周波数信号を生成するパッシブ・ミキサー;および前記中間周波数信号を、前記通過帯域および前記阻止帯域でフィルタリングするフィルタを含む。
別の観点では、本発明の別の態様は、RF信号を供給するRF信号プロセッサと周波数変換インターフェイスとを含む、無線通信システム用の干渉ロバスト受信装置を提供する。周波数変換インターフェイスは、パッシブ・ミキサーであって、RF信号を受信するための第1の入力ノードおよび第2の入力ノード;第1の中間周波数信号を出力するための第1の出力ノードおよび第2の出力ノード;第1の差分局所発振器信号に応じて前記第1の入力ノードを前記第1の出力ノードに選択的に接続するための第1のスイッチ;第2の差分局所発振器信号に応じて前記第1の入力ノードを前記第2の出力ノードに選択的に接続するための第2のスイッチ;前記第2の差分局所発振器信号に応じて前記第2の入力ノードを前記第1の出力ノードに選択的に接続するための第3のスイッチ;および前記第1の差分局所発振器信号に応じて前記第2の入力ノードを前記第2の出力ノードに選択的に接続するための第4のスイッチを含む、前記パッシブ・ミキサー;およびフィルタであって、前記RF信号の帯域内部分に関連する中間周波数信号を通過させ、前記RF信号の帯域外部分に関連する前記中間周波数信号を阻止することによって、前記中間周波数信号をフィルタリングする、前記フィルタを含む。
本発明のこれら、およびその他の目的は、様々な図や図面に描かれる、好ましい態様についての以下の詳細な説明を読んだ後には、疑いも無く、当業者には明白になるであろう。
無線通信システム用の例示的な従来技術型受信装置を示す機能図である。 本発明による無線通信システム用の干渉ロバスト受信装置を示す機能図である。 本発明による無線通信システム用の干渉ロバスト受信装置を示す機能図である。 図2bにおける受信装置の態様を示す、回路図である。 図2bにおける受信装置の態様を示す、回路図である。 図2bにおける受信装置の態様を示す、回路図である。 図2bにおける受信装置の態様を示す、回路図である。 本発明による周波数変換インターフェイスの動作を示す図である。 本発明による周波数変換インターフェイスの動作を示す図である。 図2bに示された受信装置の別の態様を示す、回路図である。 本発明の態様によるアナログ信号プロセッサの回路図である。 本発明の態様によるアナログ信号プロセッサの回路図である。
図2aおよび2bは、本発明の態様による無線通信システム用の干渉ロバスト受信装置200を示す機能図である。図2aおよび2bに示された受信装置200は、RF信号プロセッサ210、周波数変換インターフェイス220、およびアナログ信号プロセッサ230をそれぞれ含み、広帯域RF信号を受信して、この広帯域RF信号を所定の中間周波数にダウンコンバートすることができる。図2bに示された受信装置200は、RF信号プロセッサ210と周波数変換インターフェイス220の間の直流(DC)信号分離のための阻止回路240をさらに含む。RF信号プロセッサ210は、RF信号を周波数変換インターフェイス220に供給するために、マッチング回路網212およびLNA214を使用するなど、多くの構成を採用することができる。
マッチング回路網 212は、様々な応用または回路設計におけるシステム要件に応じて、電力利得または雑音指数(noise figure)を改善するために、電力マッチングまたは雑音マッチングを行う。次いで、LNA214は、周波数変換インターフェイス220の駆動を改善するために、RF信号を増幅する。本発明の態様においては、LNA214は、擬似差動(pseudo-differential)LNA、シングルエンド型LNA、完全差動LNA、またはその他好適なLNA回路とすることができる。必要であれば、マッチング回路網212は、LNA214が差動入力ポートを採用する場合には、シングルエンド型RF信号を差動対(differential pair)RF信号に変換するなどの、信号変換を行うこともできる。
周波数変換インターフェイス220は、パッシブ・ミキサー206およびフィルタ216を備える。パッシブ・ミキサー206は、LO信号に応じて動作し、RF信号プロセッサ210によって供給されるRF信号を、所定の中間周波数にダウンコンバートし、それによって中間周波数信号を得る。さらに、RF信号の帯域内部分および帯域外部分が、それぞれ、フィルタ216の通過帯域および阻止帯域にダウンコンバートされる。1つの応用においては、フィルタ216の通過帯域は、LO信号の周波数を中心とする周波数範囲に設計することができる。その他の応用においては、パッシブ・ミキサー206は、RF信号の帯域内部分がLO信号の周波数から離れるように配設することができる。すなわち、設計要件に応じて、RF信号の帯域内部分は、LO信号の周波数を中心とする、ある周波数の範囲内または範囲外にすることができ、前記態様によって限定はされない。
一方で、フィルタ216は、周波数がその通過帯域内であるときには、入力信号を通過させ、周波数がその阻止帯域内であるときには、入力信号を阻止することによって、信号除去を行う。RF信号の帯域内部分および帯域外部分は、それぞれ、パッシブ・ミキサー206によってフィルタ216の通過帯域と阻止帯域とにダウンコンバートされるので、実質的に、帯域内中間周波数信号のみが、アナログ信号プロセッサ230に伝送されて、それによってアナログ信号プロセッサ230が、有害な妨害電波中間周波数信号(すなわち、ダウンコンバートされた帯域外RF信号)によって飽和するのが防止される。言い換えると、周波数変換インターフェイス220は、RF信号の帯域外部分に対して、RF信号プロセッサ210への電流駆動インターフェイスとして動作する。
別の態様においては、フィルタ216は、その入力において、妨害電波中間周波数信号の電圧スイング(voltage swing)を抑制する。受動装置として、パッシブ・ミキサー206は、フィルタ216の入力において確立される電圧のアップコンバートも行う。したがって、フィルタ216の入力において確立される電圧がフィルタ216によって抑制されると、パッシブ・ミキサー206の入力で確立される電圧も抑制されて、それによってRF信号プロセッサ210が、RF信号の帯域外部分によって飽和されるのを防止する。RF信号プロセッサ210は、任意のタイプの増幅器(例えば、相互コンダクタンス増幅器)を備えて、周波数変換インターフェイス220にRF信号を供給することができる。前記態様においては、フィルタ216は、受動装置として動作する、パッシブ・フィルタとしてもよく、これは、すべて受動構成要素で構成するか、または受動構成要素および能動構成要素を含めることもできる。
図3a、3bおよび4〜5は、図2bにおける受信装置200の態様を示す、回路図である。図3aに示されるように、本発明の第1の態様による受信装置200aにおいて、パッシブ・ミキサー206は、4つのスイッチSW1〜SW4を含み、フィルタ216は、キャパシタC1および2つのレジスタR1およびR2を有する、レジスタ‐キャパシタ(RC)型電流入力・電流出力ローパスフィルタであり、阻止回路240aは、2つのキャパシタCD1およびCD2を含む。図3bに示されるように、本発明の第1の態様による受信装置200において、パッシブ・ミキサー206は、4つのスイッチSW1〜SW4を含み、フィルタ216は、キャパシタC1と2つのレジスタR1およびR2とを有する、RC型電流入力・電流出力ローパスフィルタであり、阻止回路240bは変圧器を含む。
パッシブ・ミキサー206は、(第1の入力ノードN1に流入し、第2の入力ノードN2から流出する電流IRFで表わされる)RF信号を受け入れ、(第1の出力ノードN3から流出し、第2の出力ノードN4に流入する、電流IMIXER_BBで表わされる)中間周波数信号を出力する。阻止回路240aにおいては、DC分離のために、キャパシタCD1がRF信号プロセッサ210と第1の入力ノードN1の間に配置され、一方で、キャパシタCD2がRF信号プロセッサ210と第2の入力ノードN2の間に配置される。阻止回路240bにおいては、DC分離のために変圧器が設けられている。
スイッチSW1〜SW4は、差動局所発振信号対LO+およびLO−に応じて動作し、この場合に、負の差動局所発振器信号LO−は、正の差動局所発振器信号LO+に対して位相が180度ずれている。スイッチSW1は、正の局所発振器信号LO+に応じて、第1の入力ノードN1を第1の出力ノードN3に選択的に接続/切断し、スイッチSW2は、負の局所発振器信号LO−に応じて、第1の入力ノードN1を第2の出力ノードN4に選択的に接続/切断し、スイッチSW3は、負の局所発振器信号LO−に応じて、第2の入力ノードN2を第1の出力ノードN3に選択的に接続/切断し、スイッチSW4は、正の局所発振器信号LO+に応じて、第2の入力ノードN2を第2の出力ノードN4に選択的に接続/切断する。
したがって、スイッチSW1〜SW4は、RF信号IRFを、差動局所発振信号対LO+およびLO−と混合することができる。例えば、周波数(fLO+Δf)を有するRF信号IRFは、パッシブ・ミキサー206によって、Δfの周波数を有する、中間周波数信号IMIXER_BBにダウンコンバートされる。すなわち、(fLO+Δf)における帯域内RF信号および(fLO+Δf)における帯域外RF信号の両方が、それぞれ、Δf〜Δfにダウンコンバートされる。ダウンコンバートされた帯域内および帯域外のRF信号は、それぞれ、IBBおよびIJAMMER_BBで表わされる。
Δf<Δfの場合には、ローパスフィルタの折点周波数(corner frequency)(1/4πR)はΔfとΔfの間になければならず、これによって、ダウンコンバートされた帯域内RF信号IBBがローパスフィルタ216の通過帯域内にあって、レジスタR1およびR2を介してアナログ信号プロセッサ230に出力され、一方では、ダウンコンバートされた帯域外RF信号IJAMMER_BBがローパスフィルタ216の阻止帯域(stopband)にあり、キャパシタC1によってフィルタリングされて、それによってアナログ信号プロセッサ230が、妨害電波中間周波数信号IJAMMER_BBによって飽和されるのが防止されるようになる。
一方、中間周波数電圧スイングΔVMIXER_BBは、ノードN3とN4の間で不可避に確立される。受動装置として、パッシブ・ミキサー206は、中間周波数電圧スイングΔVMIXER_BBを、ノードN1とN2の間のRF電圧ΔVRFに同時にアップコンバートする。ローパスフィルタ216のコーナー周波数が、Δfよりもはるかに小さい(例えば10分の1)場合には、Δfにおける中間周波数電圧スイングΔVMIXER_BBは、IJAMMER_BB /2πΔfにほぼ等しい。したがって、ノードN3とN4の間で確立される、帯域外RF信号による中間周波数電圧スイングΔVMIXER_BBを、フィルタ216内のキャパシタC1のキャパシタンスを増大させることによって抑制することができる。一方では、ノードN1とN2の間で確立されるRF電圧ΔVRFも、同じ比率で抑制することができ、それによってRF信号プロセッサ210が、帯域外RF信号から生じるRF電圧ΔVRFによって飽和するのを防止することができる。
図4に示されるように、本発明の第2の態様による受信装置200cにおいて、フィルタ216は、レジスタR1と2つのキャパシタC1およびC2を有する、電流入力・電流出力ハイパスRCフィルタである。この例においては、ΔfはΔfよりも大きく、したがってハイパスフィルタの周波数折点(1/πRおよび1/πR)はΔfとΔfの間になるように設計して、ダウンコンバートされた帯域内RF信号IBBが、ハイパスフィルタ216の通過帯域内にあり、キャパシタC1およびC2を介してアナログ信号プロセッサ230に出力され、一方で、ダウンコンバートされた帯域外RF信号IJAMMER_BBは、ハイパスフィルタ216の阻止帯域にあって、レジスタR1によってフィルタリングされ、それによってアナログ信号プロセッサ230が妨害電波中間周波数信号IJAMMER_BBによって飽和するのが防止されるようにしなければならない。
ローパスフィルタ216の折点周波数が、Δfよりもはるかに大きい場合(例えば10倍)には、Δfにおける中間周波数電圧スイングΔVMIXER_BBは、IJAMMER_BB*R1にほぼ等しい。したがって、ノードN3とN4の間で確立される、帯域外RF信号による中間周波数電圧スイングΔVMIXER_BBは、フィルタ216におけるレジスタR1の抵抗を低減することによって抑制することができ、一方では、ノードN1とN2の間で確立されるRF電圧ΔVRFも、同じ比率で抑制することができ、それによってRF信号プロセッサ210が、帯域外RF信号から生じるRF電圧ΔVRFによって飽和するのを防止することができる。一方、受信装置200cは、図3bに示されるような阻止回路240bを採用することもできる。
図5に示されるように、本発明の第3の態様による受信装置200dにおいて、フィルタ216は、レジスタR1とキャパシタC1を有する、電流入力・電圧出力ローパスRCフィルタである。Δf<Δfの場合には、ローパスフィルタの折点周波数(1/2πR)は、ダウンコンバートされた帯域内RF信号IBBがローパスフィルタ216の通過帯域内にあるように、ΔfとΔfの間になければならない。すなわち、アナログ信号プロセッサ230に出力される、ノードN3とN4の間の帯域内中間周波数電圧スイングは、ほぼIBB*R1に等しい。別の観点では、ダウンコンバートされた帯域外RF信号IJAMMER_BBは、ローパスフィルタ216の阻止帯域内にあり、そのために、N3とN4の間の帯域外中間周波数電圧は、ほぼIJAMMER_BB /2πΔfに等しい。
したがって、帯域外RF信号による、Δfにおける中間周波数電圧スイングΔVMIXER_BBを、フィルタ216における、キャパシタC1のキャパシタンスを増大させることによって抑制することができる。この例においては、帯域外RF信号による、Δfにおける中間周波数電圧スイングΔVMIXER_BBを抑制することにより、アナログ信号プロセッサ230が飽和するのを防止することができる。先の2つの実施例と同様に、ノードN1とN2の間で確立される電圧スイングΔVRFも、同じ比率で抑制することができ、それによってRF信号プロセッサ210が、帯域外RF信号から生じるRF電圧ΔVRFによって飽和するのを防止することができる。一方で、受信装置200dは、図3bに示されるような阻止回路240bを採用することもできる。
図6aおよび6bは、本発明による周波数変換インターフェイス220の動作を示す図である。図6aはパッシブ・ミキサー206の入力インピーダンスを示し、図6bはフィルタ216の周波数応答を示す。曲線M1およびM1’は、フィルタ216が100オームの等価抵抗と400pFの等価キャパシタンスを有するときの結果を表わし、曲線M2およびM2’は、フィルタ216が、100オームの等価抵抗と800pFの等価キャパシタンスを有するときの結果を表わす。図6aおよび6bでわかるように、帯域外除去率、またはそれと等価に、帯域外電圧スイング抑制は、フィルタ216のキャパシタ(複数を含む)およびレジスタ(複数を含む)に対する値を適切に選択することによって決定することができる。
図7は、図2に示された受信装置200の第5の態様を示す回路図である。本発明の第5の態様による受信装置200eにおいて、パッシブ・ミキサー206は、8つのスイッチSW1〜SW8を含み、阻止回路240aは2つのキャパシタCD1およびCD2を含む。パッシブ・ミキサー206は、第1の入力ノードN1および第2の入力ノードN2、それに加えて、第3の入力ノードN5および第4の入力ノードN6において、(パッシブ・ミキサーに流入、流出する電流IRFによって表わされる)RF信号を受けとる。また、パッシブ・ミキサー206は、第1の出力ノードN3および第2の出力ノードN4、それに加えて第3の出力ノードN7および第4の出力ノードN8において、中間周波数信号を出力する。キャパシタCD1は、RF信号プロセッサ210と第1の入力ノードN1の間に加えて、RF信号プロセッサ210と第3の入力ノードN5の間をDC分離する。
キャパシタCD2は、RF信号プロセッサ210と第2の入力ノードN2の間、それに加えてRF信号プロセッサ210と第4の入力ノードN6の間をDC分離する。受信装置200eは、図3bに示されるような阻止回路240bを採用することもできる。スイッチSW1〜SW4は、差動局所発振器信号対LOI+およびLOI−に応じて動作し、一方でスイッチSW5〜SW8は、差動局所発振器信号対LOQ+およびLOQ−に応じて動作する。言い換えると、スイッチSW1〜SW8は、対応する局所発振器信号に応じて、対応する入力ノードを対応する出力ノードに選択的に接続/切断する。したがって、スイッチSW1〜SW4は、RF信号IRFを差動局所発振器信号対LOI+およびLOI−と混合することができ、一方で、スイッチSW5〜SW8は、RF信号IRFを、差動局所発振器信号対LOQ+およびLOQ−と混合することができる。
受信装置200eにおいて、パッシブ・ミキサー206は、直交LO信号に応じて動作し、この場合に差動局所発振器信号LOI−は、差動局所発振器信号LOI+に対して位相が180度ずれており、差動局所発振器信号LOQ+は、差動局所発振器信号LOI+に対して位相が90度ずれており、差動局所発振器信号LOQ−は、差動局所発振器信号LOI+に対して位相が270度ずれている。フィルタ216には、それぞれが(図7に示されるように)キャパシタC1および2つのレジスタR1およびR2を有するか、または(図4および5に示されるもののような)その他の構成を有する、2つのRCフィルタを含めることができる。帯域外除去率は、フィルタ216のキャパシタ(複数を含む)およびレジスタ(複数を含む)に対する値を適切に選択することによって、決定することができる。
図8aおよび8bは、本発明の態様による、アナログ信号プロセッサ230を示す回路図である。図3a、3bおよび4に示す、電流入力・電流出力RCフィルタに対して、アナログ信号プロセッサ230を、(図8aに示されるような)RCフィードバックを有する演算増幅器を備える、インピーダンス変換(transimpedance)増幅器によって実装することができる。図5に示された電流入力・電圧出力RCフィルタに対して、アナログ信号プロセッサ230を、(図8bに示されるような)電圧増幅器によって実現することができる。
本発明の態様は、ローパス、バンドパス、またはハイパス周波数応答をもたらすRCフィルタの、その他の構成に加えて、無線通信システムの要件に応じてその他のタイプのアナログ信号プロセッサを使用することもできる。図3〜5、および8a〜8bに示す構成は、説明のためだけのものであり、本発明の範囲を限定するものではない。
本発明の態様においては、通信システム用の干渉ロバスト受信装置を、SAWフィルタまたは、製作が高価であり大きなスペースを使う、その他類似の構成要素なしで実現することができる。適当なフィルタが後に続くパッシブ・ミキサーを使用すると、本態様の周波数変換インターフェイスは、その入力において、帯域外RF信号から生じるRF電圧スイングを抑制するとともに、その出力において中間周波数帯域外信号スイングを抑制することができる。したがって、周波数変換インターフェイスの前後に配置される、両方のRF信号プロセッサが、それぞれ、入力された帯域外RF信号によって飽和するのを防止することができる。アナログ信号プロセッサおよびRF信号プロセッサの両方が、強い帯域外妨害信号の存在において正常に機能することができるので、後続の応用のために、弱いRF信号を干渉ロバスト受信装置によって確実に検出することができる。
当業者であれば、本発明の教示を維持しながら、上記の装置および方法についての多数の修正および変更を行うことができることを、容易に気づくであろう。したがって、上記の開示は、添付の請求の範囲による境界によってのみ限定されると解釈すべきである。

Claims (8)

  1. 無線周波数(RF)信号を供給するためのRF信号プロセッサ;および
    周波数変換インターフェイスを含む、無線通信システム用の干渉ロバスト受信装置であって、
    前記周波数変換インターフェイスは、
    RF信号の帯域内部分をフィルタの通過帯域にダウンコンバートし、前記RF信号の帯域外部分をフィルタの阻止帯域にダウンコンバートすることによって、中間周波数信号を生成するパッシブ・ミキサー;
    前記中間周波数信号を前記通過帯域および前記阻止帯域でフィルタリングする、パッシブフィルタであるフィルタ;および
    フィルタリングされた中間周波数信号を処理するアナログ信号プロセッサであって、周波数変換インターフェイスが、ダウンコンバートされたRF信号の帯域外部分を除去することによって、生成された中間周波数信号によってアナログ信号プロセッサが飽和するのを防止するように配設される、前記アナログ信号プロセッサを含み、これによってRF信号プロセッサとアナログ信号プロセッサとを共に保護する、
    前記干渉ロバスト受信装置。
  2. パッシブ・ミキサーが、フィルタの入力において確立される中間周波数電圧を、パッシブ・ミキサーの入力におけるRF帯域電圧にアップコンバートするように配設されている、請求項1に記載の干渉ロバスト受信装置。
  3. パッシブ・ミキサーの入力における、帯域内インピーダンスと帯域外インピーダンスの比が、フィルタの除去率と実質的に等しい、請求項2に記載の干渉ロバスト受信装置。
  4. 周波数変換インターフェイスが、RF信号の帯域外部分に対する、RF信号プロセッサへの電流駆動インターフェイスとして動作する、請求項1に記載の干渉ロバスト受信装置。
  5. RF信号の直流電流(DC)阻止のための、RF信号プロセッサと周波数変換インターフェイスの間に結合された、阻止回路をさらに含む、請求項1に記載の干渉ロバスト受信装置。
  6. RF信号を供給するためのRF信号プロセッサ、および周波数変換インターフェイスを含む、無線通信システム用の干渉ロバスト受信装置であって、
    記周波数変換インターフェイスは、
    パッシブ・ミキサーであって、
    前記RF信号を受信するための第1の入力ノードおよび第2の入力ノード;
    第1の中間周波数信号を出力するための第1の出力ノードおよび第2の出力ノード;
    第1の差分局所発振器信号に応じて前記第1の入力ノードを前記第1の出力ノードに選択的に接続するための第1のスイッチ;
    第2の差分局所発振器信号に応じて前記第1の入力ノードを前記第2の出力ノードに選択的に接続するための第2のスイッチ;
    前記第2の差分局所発振器信号に応じて前記第2の入力ノードを前記第1の出力ノードに選択的に接続するための第3のスイッチ;
    前記第1の差分局所発振器信号に応じて前記第2の入力ノードを前記第2の出力ノードに選択的に接続するための第4のスイッチを含む、前記パッシブ・ミキサー;
    フィルタであって、前記RF信号の帯域内部分に関連する中間周波数信号を通過させ、前記RF信号の帯域外部分に関連する中間周波数信号を阻止することによって、前記中間周波数信号をフィルタリングする、パッシブフィルタである前記フィルタ;および
    フィルタリングされた中間周波数信号を処理するアナログ信号プロセッサであって、周波数変換インターフェイスが、ダウンコンバートされたRF信号の帯域外部分を除去することによって、生成された中間周波数信号によってアナログ信号プロセッサが飽和するのを防止するように配設される、前記アナログ信号プロセッサを含み、これによってRF信号プロセッサとアナログ信号プロセッサとを共に保護する、前記干渉ロバスト受信装置。
  7. RF信号プロセッサと第1の入力ノードの間に配置された、第1のキャパシタ、および
    前記RF信号プロセッサと第2の入力ノードの間に配置された、第2のキャパシタ
    をさらに含む、請求項6に記載の干渉ロバスト受信装置。
  8. フィルタが電流入力・電流出力フィルタまたは電流入力・電圧出力フィルタである、請求項7に記載の干渉ロバスト受信装置。
JP2009298354A 2008-12-31 2009-12-28 無線通信システム用の干渉ロバスト受信装置 Active JP5325766B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14184708P 2008-12-31 2008-12-31
US61/141,847 2008-12-31
US12/612,683 US8929848B2 (en) 2008-12-31 2009-11-05 Interference-robust receiver for a wireless communication system
US12/612,683 2009-11-05

Publications (2)

Publication Number Publication Date
JP2010158023A JP2010158023A (ja) 2010-07-15
JP5325766B2 true JP5325766B2 (ja) 2013-10-23

Family

ID=42104558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009298354A Active JP5325766B2 (ja) 2008-12-31 2009-12-28 無線通信システム用の干渉ロバスト受信装置

Country Status (5)

Country Link
US (1) US8929848B2 (ja)
EP (1) EP2204912B1 (ja)
JP (1) JP5325766B2 (ja)
CN (2) CN107104687B (ja)
TW (1) TW201025877A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053312B2 (ja) * 2009-02-27 2012-10-17 ルネサスエレクトロニクス株式会社 ミキサ回路
US9008600B2 (en) 2010-05-21 2015-04-14 Mediatek Singapore Pte. Ltd. Wireless communication receiver having one signal processing circuit whose operation mode is adjusted by monitoring signal level of specific signal of preceding signal processing circuit and related wireless communication method
WO2012133516A1 (ja) * 2011-03-28 2012-10-04 日本電気株式会社 受信回路およびそのフィルタリング方法
JP5829099B2 (ja) * 2011-10-27 2015-12-09 ルネサスエレクトロニクス株式会社 半導体集積回路、それを備えた受信装置及び無線通信端末
US8831551B2 (en) * 2012-01-20 2014-09-09 Mediatek Inc. Receiver
TWI509981B (zh) * 2012-10-31 2015-11-21 Shenzhen South Silicon Valley Microelectronics Co Ltd 接收機射頻前端電路及低雜訊放大器
US9979350B2 (en) * 2014-11-17 2018-05-22 Mediatek Inc. Operational amplifier based circuit with compensation circuit block used for stability compensation
US10033420B2 (en) * 2016-06-23 2018-07-24 Mediatek Inc. Wireless communication receiver
US10715195B2 (en) 2018-06-13 2020-07-14 Futurewei Technologies, Inc. Split mixer current conveyer

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5678213A (en) * 1994-09-30 1997-10-14 Lucent Technologies Inc. Radio receiver for processing a multi-carrier signal with a large dynamic range
JPH08154062A (ja) 1994-11-28 1996-06-11 Nec Corp 信号品質を用いた帯域切り換え受信方式
CN1136243A (zh) 1995-05-17 1996-11-20 郑永裕 一种反馈式频率压缩卫星接收调谐器
DE60037516T2 (de) 1999-07-16 2008-12-04 Thomson Licensing Fernsehempfänger für digitale signale mit frequenzverstimmungsmassnahmen
US6668028B1 (en) * 2000-03-29 2003-12-23 Sony Corporation Low-power CDMA receiver
US6735424B1 (en) * 2000-06-14 2004-05-11 The Regents Of The University Of California S-band low-noise amplifier with self-adjusting bias for improved power consumption and dynamic range in a mobile environment
JP4001818B2 (ja) * 2001-01-24 2007-10-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 直交低ノイズ増幅器を備えるフロントエンド及び高周波受信器
JP4094239B2 (ja) * 2001-02-19 2008-06-04 富士通株式会社 増幅器
US7155196B1 (en) * 2001-05-17 2006-12-26 Cypress Semiconductor Corp. Intermediate frequency tuner
US6469581B1 (en) * 2001-06-08 2002-10-22 Trw Inc. HEMT-HBT doherty microwave amplifier
US7937118B2 (en) * 2001-10-30 2011-05-03 Unwired Technology Llc Wireless audio distribution system with range based slow muting
JP2004096404A (ja) 2002-08-30 2004-03-25 Toyota Industries Corp 受信機及びその自動利得制御方法
GB2394133A (en) * 2002-10-17 2004-04-14 Toumaz Technology Ltd Radio receiver with reconfigurable filtering arrangement
AU2003293542A1 (en) * 2002-12-11 2004-06-30 R.F. Magic, Inc. Nxm crosspoint switch with band translation
US7205846B1 (en) * 2003-08-15 2007-04-17 Dsp Group Inc. Radio frequency CMOS amplifier with enhanced linearity and power efficiency
US20060079194A1 (en) * 2003-12-23 2006-04-13 Tobias Tired Communications receiver method and apparatus
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
JP4403827B2 (ja) 2004-02-25 2010-01-27 ソニー株式会社 周波数変換回路、icおよび受信機
US7529529B2 (en) * 2005-03-04 2009-05-05 Intel Corporation Low noise, high-linearity RF front end receiver
CN100517988C (zh) 2005-07-11 2009-07-22 络达科技股份有限公司 射频接收器与射频接收方法
US8145155B2 (en) * 2005-09-06 2012-03-27 Mediatek, Inc. Passive mixer and high Q RF filter using a passive mixer
US7890076B2 (en) * 2005-12-15 2011-02-15 Telefonaktiebolaget Lm Ericsson (Publ) Mixer circuit and method
GB2434494B (en) 2006-01-24 2008-02-06 Toumaz Technology Ltd Low noise amplifier
US8041327B2 (en) * 2006-03-16 2011-10-18 Newport Media, Inc. Wideband resistive input mixer with noise-cancelled impedance
FI20065861A0 (fi) * 2006-06-30 2006-12-28 Nokia Corp Signaalien passiivinen vahvistus
US7826816B2 (en) * 2006-07-11 2010-11-02 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion
US7599675B2 (en) * 2006-12-12 2009-10-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for receiving radio frequency signals
US20080191797A1 (en) * 2007-02-08 2008-08-14 Mediatek Inc. High pass filter circuit with low corner frequency
JP2008236135A (ja) 2007-03-19 2008-10-02 Toshiba Corp 周波数コンバータ
CN201039094Y (zh) 2007-05-21 2008-03-19 杭州中科微电子有限公司 一种高增益射频低噪声放大器
US8019310B2 (en) * 2007-10-30 2011-09-13 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US7899426B2 (en) * 2007-10-30 2011-03-01 Qualcomm Incorporated Degenerated passive mixer in saw-less receiver
US8059571B2 (en) * 2008-03-01 2011-11-15 Georgia Tech Research Corporation Methodology for designing environment adaptive ultra low power wireless communication systems and methods
US8351978B2 (en) * 2008-08-01 2013-01-08 Aleksandar Tasic Systems and methods for adjusting the gain of a receiver through a gain tuning network
US8018288B2 (en) * 2009-04-13 2011-09-13 Intel Corporation High-linearity low noise amplifier
US8391819B2 (en) * 2010-02-23 2013-03-05 Texas Instruments Incorporated Narrow band RF filter circuits, devices and processes using impedance translation

Also Published As

Publication number Publication date
CN107104687A (zh) 2017-08-29
CN101771426A (zh) 2010-07-07
JP2010158023A (ja) 2010-07-15
TW201025877A (en) 2010-07-01
EP2204912A3 (en) 2013-03-06
US8929848B2 (en) 2015-01-06
EP2204912A2 (en) 2010-07-07
CN107104687B (zh) 2020-02-04
US20100167681A1 (en) 2010-07-01
EP2204912B1 (en) 2016-08-17

Similar Documents

Publication Publication Date Title
JP5325766B2 (ja) 無線通信システム用の干渉ロバスト受信装置
Lien et al. 24.3 A high-linearity CMOS receiver achieving+ 44dBm IIP3 and+ 13dBm B 1dB for SAW-less LTE radio
US9209910B2 (en) Blocker filtering for noise-cancelling receiver
TWI521893B (zh) Rf射頻訊號接收器前端
US8301101B2 (en) Frequency translated filter
US9344124B2 (en) Jammer resistant noise cancelling receiver front end
US8831551B2 (en) Receiver
KR20110002084A (ko) 고 선형성의 임베딩된 필터링 수동 믹서
US8041327B2 (en) Wideband resistive input mixer with noise-cancelled impedance
JP2012521154A5 (ja)
EP2204907A1 (en) Amplifier with on-chip filter
US7546110B2 (en) Low power highly linear RF downconverter
US20060229052A1 (en) Circuit and method for signal reception using a low intermediate frequency reception
US10158387B1 (en) Frequency down-converter with high immunity to blocker and method thereof
JP2008270924A (ja) 周波数変換回路および受信装置
KR100690433B1 (ko) 무선통신 수신기에서 잼머 신호를 제거하기 위한 장치와방법
JPWO2005053149A1 (ja) ミキサ回路
CN107276543B (zh) 无线通信系统接收器以及放大器
JP2009519657A (ja) 拡張ミキサー装置
TWI253803B (en) RF mixer using notch filter
KR100993630B1 (ko) 이미지 리젝션 주파수 믹서
JP3754029B2 (ja) 受信回路及び受信装置
JPWO2018150653A1 (ja) 受信機、および、受信機の制御方法
KR20110070797A (ko) 온칩 노치 필터를 사용한 영상 신호 제거 수신 장치
JP2010273126A (ja) ミキサ回路および無線機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Ref document number: 5325766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250