JP5325106B2 - 高い位置のソース／ドレイン・フィン・ストラップを備える電界効果トランジスタ - Google Patents

高い位置のソース／ドレイン・フィン・ストラップを備える電界効果トランジスタ Download PDF

Info

Publication number
JP5325106B2
JP5325106B2 JP2009528465A JP2009528465A JP5325106B2 JP 5325106 B2 JP5325106 B2 JP 5325106B2 JP 2009528465 A JP2009528465 A JP 2009528465A JP 2009528465 A JP2009528465 A JP 2009528465A JP 5325106 B2 JP5325106 B2 JP 5325106B2
Authority
JP
Japan
Prior art keywords
source
fin
gate
drain
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009528465A
Other languages
English (en)
Other versions
JP2010503997A (ja
Inventor
アンダーソン、ブレント、エー．
ルードヴィック、トーマス
ノバク、エドワード、ジェー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010503997A publication Critical patent/JP2010503997A/ja
Application granted granted Critical
Publication of JP5325106B2 publication Critical patent/JP5325106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、全般的にマルチ・フィン電界効果トランジスタ（ｍｕｌｔｉ−ｆｉｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）に関し、特に、ゲートへのキャパシタンスを最小化するよう構成されたソース／ドレイン・フィン・ストラップ（ｓｏｕｒｃｅ／ｄｒａｉｎ ｆｉｎ ｓｔｒａｐ）を有するマルチ・フィン電界効果トランジスタに関する。
トランジスタの設計が改良され、進化するにつれ、異なる種類のトランジスタの数は増加し続ける。デュアル・ゲート非プレーナ型ＦＥＴ（ｄｕａｌ−ｇａｔｅ ｎｏｎ−ｐｌａｎａｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）（例えばｆｉｎＦＥＴ）およびトライ・ゲート非プレーナ型ＦＥＴ（ｔｒｉ−ｇａｔｅ ｎｏｎ−ｐｌａｎａｒ ＦＥＴ）を含む、マルチ・ゲート非プレーナ型金属酸化膜半導体電界効果トランジスタ（ＦＥＴ）は、プレーナ型ＦＥＴより駆動電流が速く短チャネル効果が軽減された拡張デバイス（ｓｃａｌｅｄ ｄｅｖｉｃｅ）を提供するべく開発された。
デュアル・ゲート非プレーナ型ＦＥＴは、チャネル領域が薄い半導体フィンの中央に形成されたＦＥＴである。ソースおよびドレイン領域は、チャネル領域の両側で、フィンの両端部に形成される。ゲートは、チャネル領域に対応するエリアにおいて、薄い半導体フィンの両側面に形成され、場合によっては、フィンの上部または下部にも形成される。ｆｉｎＦＥＴとは、具体的には、フィンが完全に空乏化するほど薄いデュアル・ゲート非プレーナ型ＦＥＴである。効果的なフィンの幅は、フィンの高さによって決定される（例えば、低く幅広のフィンは、チャネルの部分的な空乏化を生じ得る）。ｆｉｎＦＥＴに関しては、ゲート長のほぼ４分の１（以下）のフィン厚さで、閾値電圧の変動および過度のドレイン・リーク電流などの有害な短チャネル効果を確実に抑制することができる。ｆｉｎＦＥＴは、フー（Ｈｕ）らの米国特許第６４１３８０２号で詳細に論じられており、これは参照によって本願明細書に援用したものとする。
トライ・ゲート非プレーナ型ＦＥＴの構造は、デュアル・ゲート非プレーナ型ＦＥＴの構造と似ているが、チャネルの上面および両側壁を含む三方にゲートを形成可能なように、フィンの幅と高さとがほぼ同じである。高さ幅比は、通常３：２から２：３の範囲であり、その結果、チャネルは完全に空乏化したままとなり、トライ・ゲートＦＥＴの３次元電界効果は、プレーナ型トランジスタよりも大きな駆動電流と、改善された短チャネル特性を与える。デュアル・ゲートＦＥＴとトライ・ゲートＦＥＴとの構造差の詳細な論考については、Ａブリード（Ｂｒｅｅｄ）およびＫ．Ｐ．レンカー（Ｒｏｅｎｋｅｒ）著、「Ｄｕａｌ−ｇａｔｅ （ｆｉｎＦＥＴ） ａｎｄ Ｔｒｉ−Ｇａｔｅ ＭＯＳＦＥＴｓ： Ｓｉｍｕｌａｔｉｏｎ ａｎｄ Ｄｅｓｉｇｎ」、半導体素子研究シンポジウム２００３（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｓｙｍｐｏｓｉｕｍ， ２００３）、ｐ．１５０‐１５１、２００３年１２月（参照によって本願明細書に援用したものとする）を参照されたい。
デュアル・ゲートＦＥＴおよびトライ・ゲートＦＥＴ両方の効果的なチャネル幅は、ＦＥＴ構造に複数のフィンを組み込むことにより広げることができる。このようなマルチ・フィンＦＥＴでは、各フィンのソース／ドレイン領域が、導電性ストラップ（ｃｏｎｄｕｃｔｉｖｅ ｓｔｒａｐ）でつながれることが多い。これらのソース／ドレイン・ストラップはプレーナ型電界効果トランジスタのソース／ドレイン領域をまねて、コンタクト・ビア（ｃｏｎｔａｃｔ ｖｉａ）をより柔軟に配置できるようにする。しかし、ゲートとソース／ドレイン・ストラップとの間、特に、ゲートとドレイン・ストラップとの間のキャパシタンスは、ミラー効果が原因で、回路遅延を大幅に増やし（すなわち、スイッチング速度を低下させ）、電力を増加させる可能性がある。したがって、当技術分野において、フィンのソース／ドレイン領域の低抵抗ストラッピング（ｌｏｗ ｒｅｓｉｓｔａｎｃｅ ｓｔｒａｐｐｉｎｇ）を提供する一方で、さらにゲートへの低キャパシタンスを維持する、マルチ・フィン電界効果トランジスタ構造、および、この構造の形成方法が必要とされている。
前述のことを考慮して、本願明細書では、フィンのソース／ドレイン領域の低抵抗ストラッピングを提供する一方で、さらに、ストラップの高度をゲートより上に上げることによってゲートへの低キャパシタンスを維持するマルチ・フィン電界効果トランジスタ構造（例えばマルチ・フィン・デュアル・ゲートＦＥＴまたはトライ・ゲートＦＥＴ）の実施形態が開示される。本発明の構造の実施形態は、高い位置のソース／ドレイン・ストラップ（ｒａｉｓｅｄ ｓｏｕｒｃｅ／ｄｒａｉｎ ｓｔｒａｐｓ）を各フィンのソース／ドレイン領域に電気的に接続するために、導電ビアまたは背を高くしたソース／ドレイン領域を、構造に組み込む。さらに、これらの構造を形成する関連の方法の実施形態が開示される。
より詳しくは、本願明細書において、絶縁層上に、平行な複数の半導体フィンを含む電界効果トランジスタ（ＦＥＴ）の実施形態が開示される。絶縁層は、半導体フィンの、下部の基板からの電気絶縁をもたらし、例えば、絶縁体または絶縁半導体領域（ｉｓｏｌａｔｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｒｅｇｉｏｎ）を含むとよい。各フィンは、その両端部にソース／ドレイン領域を含み、フィンのソース／ドレイン領域間の中央部分にチャネル領域を含む。例えば、トライ・ゲートＦＥＴでは、各フィンのチャネル領域の高さ幅比は、ほぼ３：２〜２：３の範囲とするとよい。一方、ｆｉｎＦＥＴでは、各フィンのチャネル領域の高さ幅比は、例えばほぼ４：１とするとよい。任意選択で、抵抗を減らすために、各フィンにおいて両端部のソース／ドレイン領域の幅を、中央部分のチャネル領域よりも広くすることができる。ゲートが、各チャネル領域の上面および両側壁を覆うように、各フィンの中央部分を横切る。ゲートの上面、ならびにソース／ドレイン領域の上面および任意選択で両側壁は、シリサイドを含むことができる。
さらに、高い位置の導体（すなわち高い位置のソース／ドレイン・ストラップ）が、各フィンのソース／ドレイン領域を横切り、それらに電気的に接続される。具体的には、１つの導体が、一端においてフィンを横切ってフィンに電気的に接続され、別の導体が、他端においてフィンを横切ってフィンに電気的に接続されている。なお、ゲートへのキャパシタンスを最小化するために、導体の高度は、ゲートの高度より上に上げられる。したがって、絶縁層とゲートの上面との間の第１の距離は、絶縁層と各導体の底面との間の第２の距離よりも短い。
一実施形態では、フィンをストラップに電気的に接続するよう、高い位置のソース／ドレイン・ストラップと各フィンとの間にビアが延在する。具体的には、各フィンに対し、第１のビアがフィンの第１の端部から第１の導体まで延在し、第２のビアがフィンの第２の端部から第２の導体まで延在する。これらのビアは、導電性ライニング（例えばチタン（Ｔｉ：ｔｉｔａｎｉｕｍ）、タンタル（Ｔａ：ｔａｎｔａｌｕｍ）、窒化チタン（ＴｉＮ：ｔｉｔａｎｉｕｍ ｎｉｔｒｉｄｅ）、窒化タンタル（ＴａＮ：ｔａｎｔａｌｕｍ ｎｉｔｒｉｄｅ）など）でライニングされ、導体材料（例えば銅（Ｃｕ））で充填されるとよい。
上述の、高い位置の導体（すなわち、高い位置のソース／ドレイン・ストラップ）をフィンに電気的に接続するビアを備えた電界効果トランジスタの実施形態を形成する方法は、絶縁層上に半導体層を備えたウエハを準備することを含み得る。平行な半導体フィンが、半導体層において形成される。具体的には、フィンは、中央部分（すなわちチャネル領域）における高さ幅比が、形成されるＦＥＴの種類（例えばｆｉｎＦＥＴまたはトライ・ゲートＦＥＴ）に適切となるように、パターン形成される。さらにフィンは、この中央部分よりもフィンの端部（すなわちソース／ドレイン領域）の幅が広くなるようパターン形成されるとよい。フィン形成の後、各フィンの中央部分（すなわちチャネル領域）を、上面および両側壁の両方を覆いながら横切るゲートが形成されるとよい。ソース／ドレイン注入およびシリサイド形成を含むさらなるＦＥＴ加工は、ゲート形成の後に実行可能である。
次に、デュアル・ダマシン・プロセスを使用して、各端部においてフィンを横切る高い位置の導体（すなわち、高い位置のソース／ドレイン・ストラップ）、ならびにソース／ドレイン・ストラップを各フィンのソース／ドレイン領域に電気的に接続するビアが形成されるとよい。具体的には、第１の誘電体層が構造体上に形成されるとよく、この第１の誘電体層において複数のトレンチが形成される。つまり、第１の端部においてフィンを横切る第１のトレンチが形成され、第２の端部においてフィンを横切る第２のトレンチが形成される。これらのトレンチはさらに、絶縁層とゲートの上面との間の第１の距離が、絶縁層とトレンチの底面との間の第２の距離よりも短くなるように形成される。次に、２つのビア・ホール、すなわち、第１のソース／ドレイン領域を備えた第１の端部における第１のビア・ホール、および第２のソース／ドレイン領域を備えた第２の端部における第２のビア・ホールが各フィンに接触するように、トレンチの底面にて第１の誘電体層を貫いてビア・ホールが形成される。次に、ビア・ホールおよびトレンチは導体で充填される。
ビア・ホールおよびトレンチを充填するために、それらはまず、導電性ライナ（例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）など）でライニングされる。ビア・ホールおよびトレンチがライニングされると、電気めっきプロセスを実行してビア・ホールおよびトレンチが導体（例えば銅（Ｃｕ））で充填されるとよい。電気めっきプロセスの後、第１の誘電体層より上から導体材料（例えば導体または導電性ライナ）を除去するために、研磨プロセスが実行される。
第１の誘電体層から導電材料を除去した後、第１の誘電体層上および導体で充填されたトレンチ上（すなわちソース／ドレイン・ストラップ上）に、第２の誘電体層が形成されるとよい。コンタクト・ビアが、下のソース／ドレイン・ストラップおよびゲートまで、第２の誘電体層を貫いて形成されるとよい。
本発明の電界効果トランジスタの別の実施形態では、高い位置の導体（すなわち、高い位置のソース／ドレイン・ストラップ）を、ビアを使用してフィンに電気的に接続する代わりに、ソース／ドレイン領域の背が高くされる。具体的には、絶縁層とゲートの上面との間の第１の距離が、絶縁層とソース／ドレイン・ストラップの底面との間の第２の距離よりも短くなるよう、各フィンのチャネル領域は、ソース／ドレイン領域の第２の高さよりも低い第１の高さを有する。例えば、高い位置のソース／ドレイン・ストラップが確実にゲートの高度より上になるよう、ソース／ドレイン領域の高さは、チャネル領域の高さのほぼ２倍とすることができる。なお、高さの増大により生じるソース／ドレイン領域における抵抗を減らすために、ソース／ドレイン領域のフィンの上部（例えば上半分）はシリサイドを含むことができる。
上述の、高い位置のソース／ドレイン・ストラップに接続される、背の高いソース／ドレイン領域を備えた電界効果トランジスタの形成方法は、絶縁上に半導体層を備えたウエハを準備することを含むとよい。平行な半導体フィンは、各フィンが、第２の高さの両端部（すなわちソース／ドレイン領域）の間に配置された、第１の高さの中央部分（すなわちチャネル領域）を有し、第１の高さが第２の高さより低くなるよう、半導体層から形成されるとよい。例えば、フィンの端部は、フィンの中央部分のほぼ２倍高くなるように形成されるとよい。
さらに具体的には、所定の第２の高さを有する半導体層を備えたウエハが準備される。ハード・マスクが半導体層上に形成され、次に、半導体層の一部分を露出させるトレンチを形成するためにエッチングが行われる。半導体層の該一部分の露出している表面が酸化される。任意選択で、半導体層の酸化部分が、平坦化または除去される。該一部分における半導体層の残りは、他の半導体層の高さ（すなわち第２の高さ）よりも低い（例えばほぼ１／２）縮小された高さ（すなわち第１の高さ）になる。
次に、各フィンの中央部分（すなわちチャネル領域）が第１の高さを有し、端部（すなわちソース／ドレイン領域）が第２の高さを有するように、半導体層においてフィンが形成される。さらに、フィンは、中央部分（すなわちチャネル領域）における高さ幅比が、形成されるＦＥＴの種類（例えばｆｉｎＦＥＴまたはトライ・ゲートＦＥＴ）に適切となるように、パターン形成される。
フィン形成の後、各フィンの中央部分（すなわちチャネル領域）を、上面および両側壁を覆いながら横切るゲートが形成されるとよく、シリサイドがゲートの上面に形成されるとよい。
次に、第１の誘電体層が、構造体全体にわたって形成されるとよい。第１の誘電体層は、ハード・マスクを露出させるために平坦化されるとよく、ハード・マスクの残りは、フィンの端部（すなわち、ソース／ドレイン領域）を露出させるために選択的に除去されるとよい。
ハード・マスクの残りを選択的に除去した後、ソース／ドレイン注入およびシリサイド形成を含む、さらなるＦＥＴ加工を実行することができる。
具体的には、ソース／ドレイン領域の高さを増したことにより生じる抵抗を減らすために、各フィンのソース／ドレイン領域の上部（例えば上半分）に厚いシリサイドが形成されるとよい。
次に、高い位置の導体（すなわち高い位置のソース／ドレイン・ストラップ）が背を高くしたソース／ドレイン領域上に形成される。例えば、タングステン（Ｗ）などの導体材料が、構造体上に堆積され、リソグラフィ法によってパターン形成され（ｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ ｐａｔｔｅｒｎｅｄ）、エッチングされて、各フィンを両端部において横切るストラップが形成されるとよい（すなわち、第１の端部における第１のソース／ドレイン・ストラップおよび第２の端部における第２のソース／ドレイン・ストラップ）。
ソース／ドレイン・ストラップの形成後、第２の誘電体層がストラップ上に形成されるとよい。コンタクト・ビアが、下のソース／ドレイン・ストラップおよびゲートまで、第２の誘電体層を貫いて形成されるとよい。
本発明の実施形態のこれらの態様およびその他の態様は、以下の説明および添付の図面と併せて考察されるとより深く認識および理解されるであろう。なお、当然のことながら、以下の説明およびその数々の具体的な詳細は、制限としてではなく実例として与えられるものである。本発明の意図から逸脱せずに、本発明の実施形態の範囲内で多数の変更および修正を加えることができ、本発明の実施形態にはそのような修正すべてが含まれる。
本発明の実施形態は、図面に関連して、以下の詳細な説明からより深く理解される。
ソース／ドレイン・ストラップを備えたマルチ・フィン電界効果トランジスタの断面図を示す概略図である。 ソース／ドレイン・ストラップを備えたマルチ・フィン電界効果トランジスタの上面図を示す概略図である。 本発明の高い位置のソース／ドレイン・ストラップを備えたマルチ・フィン電界効果トランジスタの実施形態の断面図を示す概略図である。 本発明の高い位置のソース／ドレイン・ストラップを備えたマルチ・フィン電界効果トランジスタの実施形態の断面図を示す概略図である。 図３の電界効果トランジスタ３００を形成する方法の実施形態を示す流れ図である。 未完成の電界効果トランジスタ３００の上面図を示す概略図である。 図６の構造の断面図を示す概略図である。 未完成の電界効果トランジスタ３００の断面図を示す概略図である。 未完成の電界効果トランジスタ３００の断面図を示す概略図である。 未完成の電界効果トランジスタ３００の断面図を示す概略図である。 未完成の電界効果トランジスタ３００の断面図を示す概略図である。 未完成の電界効果トランジスタ３００の断面図を示す概略図である。 図４の電界効果トランジスタ４００を形成する方法の実施形態を示す流れ図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 図１７の構造の上面図を示す概略図である。 未完成の電界効果トランジスタ４００の上面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。 未完成の電界効果トランジスタ４００の断面図を示す概略図である。
本発明の実施形態、ならびにその種々の特徴および有利な詳細事項について、添付の図面に示され以下の説明で詳述される非限定的な実施形態を参照してさらに詳しく説明する。なお、図面に示されている特徴は、必ずしも一定の比率で拡大されたものではない。本発明の実施形態を不必要に不明瞭化しないよう、周知のコンポーネントおよび加工技術の説明は省略される。本願明細書で使用される例は、単に、本発明の実施形態を実践し得る方法を容易に理解できるようにし、さらに当業者が本発明の実施形態を実践できるようにすることを目的としている。したがって、例は本発明の実施形態の範囲を制限するものとして解釈されるべきではない。
図１および２を併せて参照する。上記のように、デュアル・ゲートＦＥＴおよびトライ・ゲートＦＥＴ両方の効果的なチャネル幅は、複数のフィン６０ａ〜ｃをＦＥＴ構造１００に組み込むことによって広げることができる。デュアル・ゲートＦＥＴおよびトライ・ゲートＦＥＴでは、複数フィン６０ａ〜ｃのソース／ドレイン領域４１、４２が、導電性ストラップ（すなわちソース／ドレイン・ストラップ７１、７２）でつながれることが多い。これらのソース／ドレイン・ストラップ７１、７２は、プレーナ型ＦＥＴのソース／ドレイン領域をまねて、コンタクト・ビア９１、９２をより柔軟に配置できるようにする。なお、図１の構造１００に示されているように、これらの導電性ソース／ドレイン・ストラップ７１、７２は、通常、ゲート８０と同じ水平面に形成され、寄生キャパシタンスをもたらす。ゲート８０とソース／ドレイン・ストラップ７１、７２との間、特に、ゲートとドレイン・ストラップとの間のこのキャパシタンスは、ミラー効果が原因で、回路遅延を大幅に増やし（すなわち、スイッチング速度を低下させ）、電力を増加させる可能性がある。したがって、当技術分野において、フィンのソース／ドレイン領域の低抵抗ストラッピングを提供する一方で、さらにゲートへの低キャパシタンスを維持する、マルチ・フィン電界効果トランジスタ構造、および、この構造の形成方法が必要とされている。
上記を考慮し、図２と併せて図３および４の両方を参照する。本願明細書では、フィン６０ａ〜ｃのソース／ドレイン領域４１、４２の低抵抗ストラッピングを提供する一方で、さらに、ストラップ７１、７２の高度をゲート８０の高度より上に上げることによってゲート８０への低キャパシタンスを維持する、マルチ・フィン電界効果トランジスタ構造（例えば、ｆｉｎＦＥＴなどのマルチ・フィン・デュアル・ゲートＦＥＴ、またはマルチ・フィン・トライ・ゲートＦＥＴ）の実施形態が開示される。本発明の構造の実施形態は、ソース／ドレイン・ストラップ７１、７２を各フィン６０ａ〜ｃのソース／ドレイン領域４１、４２に電気的に接続するために、導電性ビア３１、３２（図３の構造３００参照）、または背を高くしたソース／ドレイン領域（図４の構造４００参照）を組み込む。さらに、これらの構造を形成する関連の方法の実施形態が開示される。
より詳しくは、本願明細書において、ｆｉｎＦＥＴなどのデュアル・ゲートＦＥＴ、またはトライ・ゲートＦＥＴとして構成される、図３の電界効果トランジスタ３００または図４の電界効果トランジスタ４００の実施形態が開示される。構造３００および４００はそれぞれ、平行な複数の半導体フィン６０ａ〜ｃを、絶縁層１０上に含む（図２参照）。絶縁層は、半導体フィンの、下部の基板からの電気絶縁をもたらす。これは、シリコン・オン・インシュレータ（ＳＯＩ：Ｓｉｌｉｃｏｎ‐Ｏｎ‐Ｉｎｓｕｌａｔｏｒ）ウエハを使用して形成された絶縁体などの絶縁体を含んでもよく、あるいは、絶縁半導体領域を含んでもよい。これらの半導体フィンは、例えばシリコン・フィンを含み得る。
各フィン６０は、両端部２１、２２にソース／ドレイン領域４１、４２を含み、ソース／ドレイン領域４１、４２間の中央部分２３にチャネル領域４３を含む。各フィンのソース／ドレイン領域およびチャネル領域は、ＦＥＴがｎ‐ＦＥＴであるかまたはｐ‐ＦＥＴであるかに応じて適切にドープされるとよい。
さらに、各フィンのチャネル領域の高さ、幅およびドーピングは、ＦＥＴが、完全空乏化型もしくは部分空乏化型デュアル・ゲートＦＥＴであるか、または完全空乏化型もしくは部分空乏化型トライ・ゲートＦＥＴであるかに応じてあらかじめ定めることができる。例えば、トライ・ゲートＦＥＴに関しては、各フィン６０のチャネル領域４３は、ほぼ３：２〜２：３の範囲の所定の高さ幅比とすることができる。一方、ｆｉｎＦＥＴ（例えば完全空乏化型デュアル・ゲートＦＥＴ）に関しては、各フィン６０のチャネル領域４３は、ほぼ４：１以上の所定の高さ幅比とすることができる。
任意選択で、抵抗を減らすために、フィン６０それぞれの端部２１、２２（すなわちソース／ドレイン領域４１、４２）の幅を、中央２３（すなわちチャネル領域４３）よりも広くすることができる。例えば、各フィンの中央部分２３の幅は、ほぼ３〜４０ｎｍとすることができ、端部２１、２２における幅は、中央部分の３倍以上の幅とすることができる（例えば約９〜２００ｎｍ）。さらに、ゲート８０の上面１２、ならびにフィン６０の端部２１、２２（すなわちソース／ドレイン領域４１、４２）の上面および任意選択で両側壁は、シリサイド５０を含むことができる。
ゲート８０は、各フィン６０の中央部分２３（すなわちチャネル領域４３）を、上面および両側壁を覆うように横切る。具体的には、薄膜ゲート誘電体層（ｔｈｉｎ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）が、各フィンの中央部分２３の両側壁、および任意選択で上面に隣接し、堆積およびパターン形成されたゲート導体（例えばゲート・ポリシリコン）がゲート誘電体層上にある。ゲート８０には、単一のコンタクト・ビア９３が接触する。ゲートにはさらに、電気的に絶縁するスペーサ８５が隣接し、スペーサ８５は通常、窒化ケイ素または二酸化ケイ素を含む。
さらに、高い位置の導体７１、７２（例えば銅（Ｃｕ）またはタングステン（Ｗ）のソース／ドレイン・ストラップ）が、各フィン６０のソース／ドレイン領域４１、４２を横切り、フィン６０の上面および任意選択で側壁部分に、電気的に接続されている。具体的には、１つの導体７１（すなわち第１の導体または第１のース／ドレイン・ストラップ）が、一端２１において、フィン６０を横切ってフィン６０に電気的に接続されており（すなわち、第１の端部２１において各フィン６０の第１のソース／ドレイン領域４１に接続されており）、別の導体７２（すなわち、第２の導体または第２のソース／ドレイン・ストラップ）が、他端２２においてフィンを横切ってフィンに電気的に接続されている（すなわち、第２の端部２２において各フィンの第２のソース／ドレイン領域４２に接続されている）。なお、ゲート８０へのキャパシタンス、および特にゲート導体と導電性ストラップとの間のキャパシタンスを最小化するために、導体７１、７２の高度がゲート８０より上に上げられる。したがって、絶縁層１０とゲート８０の上面１２との間の第１の距離１６は、絶縁層１０と各導体７１、７２の底面１３との間の第２の距離１５よりも短い。上述のとおり、本発明の実施形態は、ソース／ドレイン・ストラップ７１、７２をフィン６０のソース／ドレイン領域４１、４２に電気的に接続するために、導電ビア３１、３２（図３の構造３００参照）または背を高くしたソース／ドレイン領域４１、４２を備えるフィン（図４の構造４００参照）を組み込む。
図２と併せて図３を参照すると、本発明の構造の実施形態３００では、フィン６０ａ〜ｃと、高い位置の導体７１、７２とを電気的に接続するために、ビア３１、３２が、高い位置の導体７１、７２（すなわちソース／ドレイン・ストラップ）と、各フィン６０ａ〜Ｃとの間に延在する。具体的には、各フィン６０について、第１のビア３１がフィンの第１の端部２１と第１の導体７１との間に延在し、第２のビア３２がフィンの第２の端部２２と第２の導体７２との間に延在する。これらのビア３１、３２は、導電性ライニング５４（例えばチタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）など）でライニングされ、導体材料５５（例えば銅（Ｃｕ））で充填されるとよい。フィンと導体との間のビア３１、３２の長さは、フィンより上のゲートの高さ１８を超える、所定の長さとするべきである。現在の加工技術では、ゲート８０の、フィン６０の中央部分２３より上の部分の長さ１８は、通常、フィン６０の高さ１７とほぼ等しい。したがって、ビア３１、３２の所定の長さ１９は、ゲート８０のフィン６０より上の部分の長さ１８、ならびにフィン自体の高さ１７とほぼ等しいか、それらよりも大きいということになる。
図５を参照する。ソース／ドレイン・ストラップ７１、７２をフィン６０に電気的に接続するビア３１、３２を備えた図３の電界効果トランジスタ３００を形成する方法の実施形態は、絶縁層１０上に半導体層（例えばシリコン層）を含むウエハを準備することを含むとよい（５０２）。
平行な半導体フィン６０ａ〜ｃが、従来のリソグラフィ加工技術を使用して、絶縁層１０上の半導体層において形成される（５０４、図６参照）。フィン６０は、チャネル領域に対応する中央部分における高さ幅比が、形成されるＦＥＴの種類に適切となるようにパターン形成される（５０５）。具体的には、トライ・ゲートＦＥＴが形成される場合、後でチャネル領域４３を形成される中央部分２３の高さ幅比が、ほぼ３：２〜２：３の範囲となるように、フィンがパターン形成およびエッチングされるとよい。さらに、フィンの上部に絶縁キャップ（図示せず）を配置して、フィンの上面に誘電体を設けることができ、これは、フィンの側壁のゲート誘電体よりも厚いものとなるであろう。これは、露出しているシリコンを酸化して二酸化ケイ素のキャップを形成することによって形成されてもよく、通常は４ｎｍ〜２０ｎｍの厚さである。ｆｉｎＦＥＴが形成される場合、後でチャネル領域４３が形成される中央部分２３の高さ幅比がほぼ４：１となるように、フィンのパターン形成およびエッチングが行われるとよい。さらに、フィン６０ａ〜ｃは、両端部２１、２２（すなわちソース／ドレイン領域４１、４２）が中央部分２３（すなわちチャネル領域４３）よりも幅広になるようにパターン形成されてもよい（５０６）。例えば、各フィン６０の中央部分２３の幅は、ほぼ３〜４０ｎｍとすることができ、両端部２１、２２における幅は、中央部分２３の３倍以上の幅とすることができる（例えば約９〜２００ｎｍ）。
プロセス５０４でのフィン形成後、各フィンの中央部分２３を横切るゲート８０が形成されるとよく、それによって、チャネル領域４３が覆われる（５０８）。具体的には、薄膜ゲート誘電体層が、各フィンの中央部分の側壁、および任意選択で上面に堆積または成長させられるとよい。次に、ゲート導体が、各フィンの中央部分に交差して延在するように、ゲート誘電体層上に堆積され、リソグラフィ法によってパターン形成されるとよい。さらに、電気的に絶縁する側壁スペーサ８５（例えば、窒化ケイ素または二酸化ケイ素側壁スペーサ）が、従来の側壁スペーサ加工技術を用いてゲート側壁に隣接して形成されるとよい。
プロセス５０８でのゲート形成に続き、さらなるＦＥＴ加工を行うことができる（例えば、ハロ注入（ｈａｌｏ ｉｍｐｌａｎｔａｔｉｏｎ）、ソース／ドレイン・エクステンション注入、ソース／ドレイン注入、フィン・スペーサ形成、ゲート側壁スペーサ形成など）（５０９）。さらに、シリコンまたはシリコン／ゲルマニウムが、フィンの露出している端部に選択的に成長させられるとよく、シリサイド５０（例えばコバルト、白金またはニッケル・シリサイド）が、ゲート導体８０の上面１２、ならびに各フィン６０のソース／ドレイン領域４１、４２の上面および任意選択で側壁に、形成されるとよい（５１０、図７参照）。
従来のデュアル・ダマシン・プロセスを用いて、図３の構造３００の、各端部２１、２２にてフィン６０を横切る高い位置の導体７１、７２（すなわち、金属（例えばＣｕ）ソース／ドレイン・ストラップ）、ならびにソース／ドレイン・ストラップ７１、７２を各フィンのソース／ドレイン領域に電気的に接続するビア３１、３２を形成することができる。具体的には、第１の誘電体層８０１（例えば酸化物層）が、構造体上（すなわちフィン６０およびゲート８０上）に形成（例えば堆積）され、平坦化されるとよい（５１２、図８参照）。次に、第１の誘電体層８０１においてトレンチ９１１、９１２が形成（例えば、リソグラフィ法によってパターン形成およびエッチング）される。これは、第１のトレンチ９１１が、第１の端部２１にてフィン６０を横切り、第２のトレンチ９１２が、第２の端部２２にてフィン６０を横切り、絶縁層１０とゲート８０の上面１２との間の第１の距離１６が、絶縁層１０とトレンチ９１１、９１２の底面１３との間の第２の距離１５よりも短くなるように行われる（５１４〜５１６、図９参照）。トレンチの形成後、対応する２つのビア・ホールが、一方はフィンの第１の端部２１において、他方はフィンの第２の端部２２において各フィン６０に接触するように、ビア・ホール１０１１、１０１２が、トレンチの底面１３において第１の誘電体層８０１を貫いて形成される（５１８、図１０参照）。
続いて、ビア・ホール１０１１、１０１２およびトレンチ９１１、９１２が、導体５５で充填される。さらに具体的には、ビア１０１１、１０１２およびトレンチ９１１、９１２は、導電性ライナ５４（例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）など）でライニングされる（５２０、図１０参照）。ビア・ホール１０１１、１０１２およびトレンチ９１１、９１２がプロセス５２０でライニングされると、電気めっきプロセスを実行して、ライニング済みビア・ホール１０１１、１０１２およびトレンチ９１１、９１２が導体５５（例えば銅（Ｃｕ））で充填されるとよい（５２２）。このようにして、金属ソース／ドレイン・ストラップ７１、７２は、ゲート８０の高度よりも高く形成され、ビア３１、３２によってソース／ドレイン領域４１、４２に電気的に接続される。任意選択で、ゲート電極へのビア（接点）が、これらのプロセス・ステップの間に同時形成されてもよい。
５２２での電気めっきプロセスの後、第１の誘電体層８０１より上から導体材料（例えば、導体５５または導電性ライナ５４）を除去するために、研磨プロセス（例えば化学機械平坦化）が実行される（５２４、図１１参照）。
プロセス５２４で第１の誘電体層８０１から導体材料を除去した後、第２の誘電体層８０２（例えば別の酸化物層）が、第１の誘電体層８０１上および、導体で充填されたトレンチ（すなわちソース／ドレイン・ストラップ７１、７２）上に形成（例えば堆積）されるとよい（５２６、図１２参照）。次に、第２の誘電体層が平坦化され、トランジスタの各端部２１、２２において、さらなるビア９１、９２（すなわちコンタクト・ビア）が、下部の対応するソース／ドレイン・ストラップ７１、７２まで、第２の誘電体層８０２を貫いて形成されるとよい（５２８、図３参照）。同時に、ゲート８０へのコンタクト・ビア９３が、第２の誘電体層８０２を貫いて形成されるとよい（図２参照）。
あるいは、図２と併せて図４を参照し、本発明の電界効果トランジスタ４００では、ビアを使用して高くした導体７１、７２（すなわち高い位置のソース／ドレイン・ストラップ）をフィン６０に電気的に接続する代わりに、ソース／ドレイン領域４１、４２の背を高くする。具体的には、各フィン６０の中央部分２３（すなわちチャネル領域４３）は、フィンの端部２１、２２（すなわちソース／ドレイン領域４１、４２）の第２の高さ１５よりも低い第１の高さ１４を有する。ストラップ７１、７２は、絶縁層１０とゲート８０の上面１２との間の第１の距離１６が、絶縁層１０とソース／ドレイン・ストラップ７１、７２の底面１３との間の第２の距離１５（すなわち端部２１、２２でのフィンの高さ）よりも短くなるよう、背を高くしたソース／ドレイン領域４１、４２上に直接配置される。
例えば、現在の加工技術では、フィン６０の中央部分２３より上のゲート８０の部分の長さ１８は、通常、その中央部分におけるフィンの高さ１４とほぼ等しい。したがって、この実施形態におけるソース／ドレイン領域４１、４２の第２の高さ１５を、チャネル領域４３の第１の高さ１４のほぼ２倍以上として、確実にソース／ドレイン・ストラップ７１、７２がゲート８０の高度より高くなるようにすることができる。なお、高さの増大により生じるソース／ドレイン領域４１、４２における抵抗を減らすために、ソース／ドレイン領域４１、４２のフィン６０の上部９（例えば上半分）は厚いシリサイド５０を含むことができる。
図１３を参照する。背を高くしたソース／ドレイン領域４１、４２を備えた図４の電界効果トランジスタ４００を形成する方法の実施形態は、各フィン６０が、第１の高さ１４と一致する中央部分２３（すなわちチャネル領域４３）と、中央部分２３の両側にある第２の高さ１５の端部２１、２２（すなわちソース／ドレイン領域４１、４２）とを有するように、絶縁層１０上の半導体層から平行な半導体フィン６０を形成することを含むとよい。具体的には、各フィンの中央部分２３は、フィン６０の端部２１、２２の高さよりも低い（例えば約１／２）高さ１４で形成される。
さらに具体的には、絶縁層１０上に、所定の高さ１５（すなわち第２の高さ）を有する半導体層１４６０（例えばシリコン層）を含むウエハが準備される（１３０２、図１４参照）。
半導体層１４６０上にはハード・マスク１４９０が形成される（１３０４）。例えば、半導体層１４９０上に二酸化ケイ素（ＳｉＯ２）層、ＳｉＯ２層上にポリシリコン層、ポリシリコン層上に窒化ケイ素（ＳｉＮ）層を含む多層ハード・マスクが形成可能である。
トレンチまたは開口部１５９１が、ハード・マスク１４９０を貫いてエッチングされ、半導体層１４６０の一部分が露出されるとよい（１３０６、図１５参照）。半導体層１４６０の露出されている表面が酸化され（例えば、ポリ・バッファ局所酸化プロセス（ｐｏｌｙ−ｂｕｆｆｅｒｅｄ ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｐｒｏｃｅｓｓ）を使用して）、半導体層の酸化部分１５９２が形成される（１３０８、図１５参照）。ポリ・バッファ局所酸化プロセス、および特にハード・マスクの種々の層が原因で、酸化部分１５９２は、所定の深度、半導体層１４６０に広がり、外縁部において上向きにテーパ状となる。
半導体層１４６０の酸化部分１５９２は除去され（例えば、ウェット・エッチング、選択的非方向性エッチングなどによって）、該一部分における半導体層１４６０の残りは、他の半導体層１４６０の高さ１５（すなわち第２の高さ）よりも低い（例えばほぼ１／２）縮小された高さ１４（すなわち第１の高さ）になる（１３１０、図１６参照）。上述のとおり、ポリ・バッファ局所酸化プロセスが原因で、酸化部分１５９２は、所定の深度、半導体層に広がり、外縁部において上向きにテーパ状となる。したがって、この酸化部分が除去されると、該一部分における半導体層１４６０の残りは、第１の高さ１４においてほぼ平らな表面を有し、この表面は、外縁部において、第２の高さ１５まで、上向きにテーパ状となる。
酸化部分を半導体層から除去した後、誘電キャップ１４７０（例えば、二酸化ケイ素キャップ、または窒化ケイ素／二酸化ケイ素スタック・キャップ（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ／ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ ｓｔａｃｋ ｃａｐ））が形成される（１３１１）。次に、各フィン６０ａ〜ｃの中央部分２３（すなわちチャネル領域）が第１の高さ１４を有し、端部２１、２２（すなわちソース／ドレイン領域４１、４２）が第２の高さ１５を有するように、半導体層１４６０‐キャップ１４７０／ハード・マスク１４９０スタックにおいて平行な複数のフィン６０が形成される（例えば、リソグラフィ法によってパターン形成およびエッチングされる）（１３１２〜１３１３、図１７〜１８参照）。さらにフィンは、チャネル領域４３の高さ幅比が、形成されるＦＥＴの種類に適切となるようにパターン形成される（１３１４）。具体的には、トライ・ゲートＦＥＴが形成される場合、フィン６０は、中央部分２３の高さ幅比がほぼ３：２〜２：３の範囲となるように形成されるとよい。一方、ｆｉｎＦＥＴが形成される場合であれば、フィン６０はチャネル部分２３の高さ幅比がほぼ４：１以上となるように形成されるとよい。さらに、フィン６０ａ〜ｃは、両端部２１、２２（すなわちソース／ドレイン領域４１、４２）が中央部分２３（すなわちチャネル領域４３）よりも幅広になるようにパターン形成およびエッチングされるとよい（１３１５）。例えば、各フィン６０の中央部分２３の幅は、約３〜４０ｎｍとすることができ、両端部２１、２２での幅は、中央部分２３の３倍以上の幅とすることができる（例えばほぼ９〜２００ｎｍ）。任意選択で、誘電キャップ１４７０は、特にトライ・ゲートＦＥＴが形成される場合、フィンより上から除去可能である。
プロセス１３１２でのフィン形成後、各フィン６０の中央部分２３を横切るゲート８０が形成されるとよく、それによって、チャネル領域４３が覆われる（１３１６、図１９参照）。具体的には、薄膜ゲート誘電体層が、各フィンの中央部分の両側壁、および任意選択で上面に堆積または成長させられるとよい。次に、ゲート導体が、各フィンの中央部分に交差して延在するように、ゲート誘電体層上に堆積され、リソグラフィ法によってパターン形成されるとよい。さらに、電気的に絶縁する側壁スペーサ８５（例えば、窒化ケイ素または二酸化ケイ素側壁スペーサ）が、ゲート側壁に隣接して形成されるとよい。
ゲート８０が形成されると、素子の設計要件に従い、種々のスペーサ、エクステンションおよびハロ・イオン注入（ｈａｌｏ ｉｏｎ−ｉｍｐｌａｎｔ）が実行される（１３１７）。さらに、選択的にシリコンまたはシリコン／ゲルマニウムがフィンの露出している端部に形成されるとよく、シリサイド５０が、フィン端部の表面およびゲート８０の上面１２に形成されるとよい（１３１８）。
プロセス１３１８でシリサイド５０が形成された後、第１の誘電体層２００１（例えば酸化物層）が、フィンおよびゲート上に形成（例えば堆積）され、続いて平坦化され（例えば、化学機械平坦化プロセスを使用して）、ハード・マスク１４９０を露出させるとよい（１３２０〜１３２２、図２０参照）。露出しているハード・マスク１４９０の残りは、選択的に除去されて、フィン６０の端部２１、２２にあるソース／ドレイン領域４１、４２を露出させるとよく、その一方で、各フィン６０の中央２３のゲート８０上に第１の誘電体層２００１を残すとよい（１３２４、図２１参照）。
シリサイド５０（例えば、コバルト、白金またはニッケル・シリサイド）が、フィンそれぞれの露出しているソース／ドレイン領域４１、４２の上部９で形成されるとよい。ソース／ドレイン領域４１、４２の高さを増すことにより生じる抵抗を減らすために、厚いシリサイド５０が形成されるとよい。例えば、シリサイド５０を、ソース／ドレイン領域の上半分全体を構成するよう形成することができる（１３２８、図２２参照）。
続いて、導体７１、７２（すなわちソース／ドレイン・ストラップ）が、露出しているソース／ドレイン領域４１、４２、およびフィン６０間の第１の誘電体層２００１に交差して形成される（１３３０、図２４参照）。これらソース／ドレイン・ストラップ７１、７２は、導体材料（例えばタングステン（Ｗ））のブランケット層をソース／ドレイン領域４１、４２上に堆積させることによって形成可能である。導体材料は、両端部２１、２２にて各フィン６０を横切るソース／ドレイン・ストラップ（すなわち、第１の端部２１における第１のストラップ７１、および第２の端部２２における第２のストラップ７２）が形成されるよう、リソグラフィ法によってパターン形成およびエッチングされるとよい。ソース／ドレイン・ストラップ７１、７２はソース／ドレイン領域４１、４２と接触し、ソース／ドレイン領域４１、４２はゲート８０と同じ高さかそれより高いため、金属ソース／ドレイン・ストラップ７１、７２はゲート８０の高度より上に形成される。
あるいは、ダマシン・ストラップ・プロセスを使用してストラップ７１、７２が形成されてもよい。当該のダマシン・ストラップ・プロセスの間、ウエハの表面にさらなる誘電体層が形成され、トレンチが、シリサイド化したフィンの少なくとも上部を露出させるのに十分な深さまで、パターン形成およびエッチングされ、トレンチを充填するよう導体が堆積させられる（例えば、ＣＶＤタングステン、または電気めっき銅）。次に、ＣＭＰまたはその他の平坦化プロセスを使用して、すでに形成されているトレンチを導体が充填したままとなる部分を除いて、ウエハの上面から導体が除去される。
プロセス１３３０でソース／ドレイン・ストラップが形成された後、構造物上（すなわち、ストラップ上、フィンの露出されている領域上、第１の誘電体層上など）に第２の誘電体層２００２が形成（例えば、堆積および平坦化）されるとよい（１３３２、図２４参照）。続いて、ビア（すなわちコンタクト・ビア９１、９２、９３）が、ソース／ドレイン・ストラップ７１、７２、ならびにそれより下のゲート８０まで、第２の誘電体層２００２を貫いて形成される（１３３４、図２および４参照）。
したがって、上記では、マルチ・フィン電界効果トランジスタ構造（例えばマルチ・フィン・デュアル・ゲートＦＥＴまたはトライ・ゲートＦＥＴ）の実施形態および複数フィンのソース／ドレイン領域の低抵抗ストラッピングを提供する一方で、さらにストラップの高度をゲートの高度より上に上げることによってゲートへの低キャパシタンスを維持する方法が開示された。本発明の構造の実施形態は、ソース／ドレイン・ストラップを各フィンのソース／ドレイン領域に電気的に接続するために、導電ビアまたは背を高くしたソース／ドレイン領域を組み込む。本発明の構造は、キャパシタンスの低減をもたらし、その結果、ｆｉｎＦＥＴまたはトライ・ゲート回路の動作電力の低下、回路遅延の軽減および回路速度の増大をもたらす。これらの利点は、マイクロプロセッサ、メモリ、ＡＳＩＣ、アナログ、デジタル信号プロセッサ、およびその他大規模集積回路用途において実現することができる。
具体的な実施形態の前述の説明は、他者が現在の知識を応用することによって、上記の具体的な実施形態を、上位概念から逸脱することなく種々の用途向けに容易に修正することまたは適応させること、あるいはその両方ができるよう、本発明の一般的性質を十分に明らかにする。そのため、このような適応および修正は、開示された実施形態の等価物の意図および範囲内に含まれるべきであり、含まれるものとする。当然ながら、本願明細書において採用された表現及び用語は、説明を目的としており、制限を目的とするものではない。したがって、当業者には当然ながら、本願明細書で説明した本発明の実施形態は、添付の特許請求の範囲の意図および範囲内で、修正を加えて実践することができる。

Claims (7)

  1. 絶縁層と、
    前記絶縁層上の平行な複数の半導体フィンであって、それぞれ、ソース／ドレイン領域と、前記ソース／ドレイン領域間のチャネル領域とを含む、前記半導体フィンと、
    前記半導体フィンそれぞれの前記チャネル領域を覆うゲートと、
    端部において、前記半導体フィンそれぞれを横切り前記半導体フィンそれぞれに電気的に接続されている導体と、を備え、
    前記導体は、前記ソース／ドレイン領域の抵抗を低減する金属ストラップを含み、
    前記絶縁層と前記ゲートの上面との間の第１の距離が、前記絶縁層と前記導体の底面との間の第２の距離より短く、
    前記絶縁層から前記チャネル領域の上面までの第１の高さが、前記絶縁層から前記ソース／ドレイン領域の上面までの第２の高さより低く、
    前記ソース／ドレイン領域は、前記チャネル領域に対向する側面が、前記絶縁層から垂直方向に離れるにしたがって当該絶縁層に平行な方向に当該チャネル領域から離れるように構成されている、
    電界効果トランジスタ。
  2. 前記導体の含む前記金属ストラップは銅ストラップおよびタングステン・ストラップのうちの１つを含む、請求項１に記載の電界効果トランジスタ。
  3. 第２の端部において、前記半導体フィンそれぞれを横切り前記半導体フィンそれぞれに電気的に接続されている、第２の導体をさらに含む、請求項１に記載の電界効果トランジスタ。
  4. 前記半導体フィンそれぞれにおいて、前記ソース／ドレイン領域は前記チャネル領域よりも幅が広い、請求項１に記載の電界効果トランジスタ。
  5. 前記第２の高さは前記第１の高さのほぼ２倍である、請求項１に記載の電界効果トランジスタ。
  6. 前記ソース／ドレイン領域において、前記半導体フィンそれぞれの上部がシリサイドを含む、請求項１に記載の電界効果トランジスタ。
  7. 前記ソース／ドレイン領域において、前記半導体フィンそれぞれの上半分がシリサイドを含む、請求項１に記載の電界効果トランジスタ。
JP2009528465A 2006-09-15 2007-09-13 高い位置のソース／ドレイン・フィン・ストラップを備える電界効果トランジスタ Expired - Fee Related JP5325106B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/532,207 US7456471B2 (en) 2006-09-15 2006-09-15 Field effect transistor with raised source/drain fin straps
US11/532,207 2006-09-15
PCT/US2007/078366 WO2008033982A2 (en) 2006-09-15 2007-09-13 Field effect transistor with raised source/drain fin straps

Publications (2)

Publication Number Publication Date
JP2010503997A JP2010503997A (ja) 2010-02-04
JP5325106B2 true JP5325106B2 (ja) 2013-10-23

Family

ID=39184580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009528465A Expired - Fee Related JP5325106B2 (ja) 2006-09-15 2007-09-13 高い位置のソース／ドレイン・フィン・ストラップを備える電界効果トランジスタ

Country Status (5)

Country Link
US (2) US7456471B2 (ja)
EP (1) EP2070110A4 (ja)
JP (1) JP5325106B2 (ja)
KR (1) KR101104040B1 (ja)
WO (1) WO2008033982A2 (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7400015B1 (en) * 2007-01-15 2008-07-15 International Business Machines Corporation Semiconductor structure with field shield and method of forming the structure
US7898040B2 (en) * 2007-06-18 2011-03-01 Infineon Technologies Ag Dual gate FinFET
US7692254B2 (en) * 2007-07-16 2010-04-06 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US7851865B2 (en) * 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP2010118481A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8278691B2 (en) * 2008-12-11 2012-10-02 Micron Technology, Inc. Low power memory device with JFET device structures
TWI392093B (zh) * 2009-01-09 2013-04-01 Univ Nat Sun Yat Sen 金屬氧化物半導體裝置及其製造方法
US8946028B2 (en) * 2009-10-06 2015-02-03 International Business Machines Corporation Merged FinFETs and method of manufacturing the same
US8445340B2 (en) * 2009-11-19 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sacrificial offset protection film for a FinFET device
US8426923B2 (en) * 2009-12-02 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate semiconductor device and method
US8243526B2 (en) * 2009-12-14 2012-08-14 Intel Corporation Depletion mode circuit protection device
US8242561B2 (en) * 2010-02-09 2012-08-14 International Business Machines Corporation Semiconductor devices with improved self-aligned contact areas
US8377759B2 (en) 2010-08-17 2013-02-19 International Business Machines Corporation Controlled fin-merging for fin type FET devices
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
US8753964B2 (en) * 2011-01-27 2014-06-17 International Business Machines Corporation FinFET structure having fully silicided fin
KR20140049075A (ko) 2011-09-30 2014-04-24 인텔 코오퍼레이션 트랜지스터 게이트용 캡핑 유전체 구조
US9580776B2 (en) 2011-09-30 2017-02-28 Intel Corporation Tungsten gates for non-planar transistors
KR101780916B1 (ko) 2011-09-30 2017-09-21 인텔 코포레이션 집적회로 구조 및 집적회로 구조의 제조 방법
WO2013048524A1 (en) * 2011-10-01 2013-04-04 Intel Corporation Source/drain contacts for non-planar transistors
US9087915B2 (en) 2011-12-06 2015-07-21 Intel Corporation Interlayer dielectric for non-planar transistors
US8664729B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US8853862B2 (en) 2011-12-20 2014-10-07 International Business Machines Corporation Contact structures for semiconductor transistors
US8871626B2 (en) 2011-12-20 2014-10-28 International Business Machines Corporation FinFET with vertical silicide structure
US8445334B1 (en) * 2011-12-20 2013-05-21 International Business Machines Corporation SOI FinFET with recessed merged Fins and liner for enhanced stress coupling
CN107742640A (zh) 2011-12-22 2018-02-27 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法
KR20170121335A (ko) * 2011-12-30 2017-11-01 인텔 코포레이션 반도체 구조물
US8643120B2 (en) 2012-01-06 2014-02-04 International Business Machines Corporation FinFET with fully silicided gate
US8610249B2 (en) 2012-03-30 2013-12-17 International Business Machines Corporation Non-planar capacitor and method of forming the non-planar capacitor
US8689166B2 (en) 2012-04-25 2014-04-01 International Business Machines Corporation Modeling the total parasitic resistances of the source/drain regions of a multi-fin multi-gate field effect transistor
US9368628B2 (en) 2012-07-05 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8927365B2 (en) 2012-07-24 2015-01-06 International Business Machines Corporation Method of eDRAM DT strap formation in FinFET device structure
US9093556B2 (en) 2012-08-21 2015-07-28 Stmicroelectronics, Inc. Multi-fin FINFET device including epitaxial growth barrier on outside surfaces of outermost fins and related methods
KR20140040543A (ko) 2012-09-26 2014-04-03 삼성전자주식회사 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치
JP6080280B2 (ja) * 2012-10-26 2017-02-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ コンビナトリアルマスキング
US9000489B2 (en) 2012-10-31 2015-04-07 International Business Machines Corporation Local interconnects for field effect transistor devices
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
US9111801B2 (en) 2013-04-04 2015-08-18 Stmicroelectronics, Inc. Integrated circuit devices and fabrication techniques
US8975712B2 (en) * 2013-05-14 2015-03-10 Globalfoundries Inc. Densely packed standard cells for integrated circuit products, and methods of making same
US9171952B2 (en) 2013-05-30 2015-10-27 Globalfoundries U.S. 2 Llc Low gate-to-drain capacitance fully merged finFET
US9257427B2 (en) 2013-07-15 2016-02-09 Globalfoundries Inc. Merged tapered finFET
CN104425601B (zh) * 2013-08-30 2018-02-16 中国科学院微电子研究所 半导体器件及其制造方法
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US9299784B2 (en) * 2013-10-06 2016-03-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with non-linear surface
US9515148B2 (en) 2013-11-11 2016-12-06 International Business Machines Corporation Bridging local semiconductor interconnects
US9064890B1 (en) * 2014-03-24 2015-06-23 Globalfoundries Inc. Methods of forming isolation material on FinFET semiconductor devices and the resulting devices
US9202920B1 (en) * 2014-07-31 2015-12-01 Stmicroelectronics, Inc. Methods for forming vertical and sharp junctions in finFET structures
JP6373686B2 (ja) 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US9455323B2 (en) 2014-08-28 2016-09-27 International Business Machines Corporation Under-spacer doping in fin-based semiconductor devices
KR102245130B1 (ko) 2014-10-29 2021-04-29 삼성전자 주식회사 라이징 부 및 리세스 부를 갖는 컨택 패턴을 포함하는 반도체 소자
CN105702729B (zh) * 2014-11-27 2019-01-15 中国科学院微电子研究所 半导体器件及其制造方法
US9570449B2 (en) 2015-01-07 2017-02-14 International Business Machines Corporation Metal strap for DRAM/FinFET combination
US9620643B2 (en) 2015-01-27 2017-04-11 International Business Machines Corporation Reducing parasitic capacitance and resistance in finFET
US9324869B1 (en) * 2015-02-04 2016-04-26 Globalfoundries Inc. Method of forming a semiconductor device and resulting semiconductor devices
KR102432268B1 (ko) * 2015-04-14 2022-08-12 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US9905671B2 (en) * 2015-08-19 2018-02-27 International Business Machines Corporation Forming a gate contact in the active area
US10304773B2 (en) * 2015-10-21 2019-05-28 International Business Machines Corporation Low resistance contact structures including a copper fill for trench structures
US9601586B1 (en) 2015-11-02 2017-03-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices, including forming a metal layer on source/drain regions
US9755073B1 (en) * 2016-05-11 2017-09-05 International Business Machines Corporation Fabrication of vertical field effect transistor structure with strained channels
US11088033B2 (en) * 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US10069008B1 (en) * 2017-04-13 2018-09-04 International Business Machines Corporation Vertical transistor pass gate device
US10930595B2 (en) 2017-09-28 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Standard cells having via rail and deep via structures
US10522528B2 (en) * 2017-09-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device layout
US10796968B2 (en) * 2017-11-30 2020-10-06 Intel Corporation Dual metal silicide structures for advanced integrated circuit structure fabrication
KR20200083981A (ko) 2017-11-30 2020-07-09 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
JP6612937B2 (ja) * 2018-07-18 2019-11-27 ルネサスエレクトロニクス株式会社 半導体装置
CA3123888A1 (en) 2019-01-23 2020-07-30 Keeeb Inc. Data processing system for data search and retrieval augmentation and enhanced data storage

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302821A (ja) 1993-03-22 1994-10-28 Sharp Corp 隆起型ストラップ構造ｍｏｓトランジスタ及びその製造方法
US5369049A (en) 1993-12-17 1994-11-29 International Business Machines Corporation DRAM cell having raised source, drain and isolation
JP2778535B2 (ja) * 1995-08-01 1998-07-23 日本電気株式会社 半導体集積回路及びその製造方法
US5923971A (en) 1996-10-22 1999-07-13 International Business Machines Corporation Reliable low resistance strap for trench storage DRAM cell using selective epitaxy
JP4159197B2 (ja) * 1999-09-13 2008-10-01 シャープ株式会社 半導体装置の製造方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
AU2001286895A1 (en) * 2000-08-29 2002-03-13 Boise State University Damascene double gated transistors and related manufacturing methods
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
AU2002351206A1 (en) * 2002-12-03 2004-06-23 International Business Machines Corporation Lateral lubistor structure and method
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
JP2004214379A (ja) 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
WO2004073044A2 (en) 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
US7473967B2 (en) * 2003-05-30 2009-01-06 Panasonic Corporation Strained channel finFET device
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
KR100539008B1 (ko) * 2003-12-30 2005-12-27 동부아남반도체 주식회사 핀 트랜지스터 제조 방법
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
JP3906213B2 (ja) 2004-03-10 2007-04-18 株式会社東芝 半導体装置
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
US7701018B2 (en) * 2004-03-19 2010-04-20 Nec Corporation Semiconductor device and method for manufacturing same
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
KR100605104B1 (ko) * 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
US8669145B2 (en) 2004-06-30 2014-03-11 International Business Machines Corporation Method and structure for strained FinFET devices
US7105934B2 (en) * 2004-08-30 2006-09-12 International Business Machines Corporation FinFET with low gate capacitance and low extrinsic resistance
JP4064955B2 (ja) * 2004-09-30 2008-03-19 株式会社東芝 半導体装置及びその製造方法
US6949768B1 (en) * 2004-10-18 2005-09-27 International Business Machines Corporation Planar substrate devices integrated with finfets and method of manufacture
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2006261188A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
JP4825526B2 (ja) * 2005-03-28 2011-11-30 株式会社東芝 Ｆｉｎ型チャネルトランジスタおよびその製造方法
US7102181B1 (en) * 2005-04-22 2006-09-05 International Business Machines Corporation Structure and method for dual-gate FET with SOI substrate
US7120046B1 (en) * 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US20080001234A1 (en) * 2006-06-30 2008-01-03 Kangguo Cheng Hybrid Field Effect Transistor and Bipolar Junction Transistor Structures and Methods for Fabricating Such Structures

Also Published As

Publication number Publication date
US20080067613A1 (en) 2008-03-20
WO2008033982A3 (en) 2008-06-05
US7456471B2 (en) 2008-11-25
US7851283B2 (en) 2010-12-14
US20080286913A1 (en) 2008-11-20
WO2008033982A2 (en) 2008-03-20
EP2070110A4 (en) 2012-01-25
JP2010503997A (ja) 2010-02-04
KR101104040B1 (ko) 2012-01-06
KR20090075822A (ko) 2009-07-09
EP2070110A2 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
JP5325106B2 (ja) 高い位置のソース／ドレイン・フィン・ストラップを備える電界効果トランジスタ
US20220359687A1 (en) Contact Structures for Gate-All-Around Devices and Methods of Forming the Same
US7795669B2 (en) Contact structure for FinFET device
US7960791B2 (en) Dense pitch bulk FinFET process by selective EPI and etch
JP4006267B2 (ja) ２重ゲート／２重チャネルｍｏｓｆｅｔの製造方法
US7288805B2 (en) Double gate isolation
US7105934B2 (en) FinFET with low gate capacitance and low extrinsic resistance
US8586455B1 (en) Preventing shorting of adjacent devices
KR20200050329A (ko) 매립형 상호연결 전도체를 갖는 집적 회로
US10083972B2 (en) Hybrid logic and SRAM contacts
TWI740447B (zh) 具有標準單元的半導體元件及其製造方法
US10950610B2 (en) Asymmetric gate cut isolation for SRAM
US20110101429A1 (en) Semiconductor device structures with dual fin structures and electronic device
JP2020508566A (ja) 改良された垂直フィン形状を有する垂直電界効果トランジスタ・デバイスの製造
US20100087037A1 (en) Semiconductor device structures with floating body charge storage and methods for forming such semiconductor device structures
TW202218159A (zh) 半導體元件結構
KR20210134205A (ko) 인터커넥트 구조 및 방법
US20230065318A1 (en) Self-aligning backside contact process and devices thereof
US20230361114A1 (en) Semiconductor structure and methods of forming the same
US11862700B2 (en) Semiconductor device structure including forksheet transistors and methods of forming the same
US20230178640A1 (en) Field-effect transistor device
US20240113203A1 (en) Spacer formation method for multi-gate device and structures thereof
US20230420359A1 (en) Semiconductor device with power via

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20121004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees