JP5320100B2 - 酸化物カプセル化材料の水素化の強化方法 - Google Patents

酸化物カプセル化材料の水素化の強化方法 Download PDF

Info

Publication number
JP5320100B2
JP5320100B2 JP2009035040A JP2009035040A JP5320100B2 JP 5320100 B2 JP5320100 B2 JP 5320100B2 JP 2009035040 A JP2009035040 A JP 2009035040A JP 2009035040 A JP2009035040 A JP 2009035040A JP 5320100 B2 JP5320100 B2 JP 5320100B2
Authority
JP
Japan
Prior art keywords
oxide
poly
layer
hydrogenation
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009035040A
Other languages
English (en)
Other versions
JP2009120482A (ja
Inventor
ハー.ニッケル ノルベルト
ウォーカー ジャック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2009120482A publication Critical patent/JP2009120482A/ja
Application granted granted Critical
Publication of JP5320100B2 publication Critical patent/JP5320100B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/958Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Silicon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Description

本発明は、単原子水素の反射率が低い表面コーティングを用いて、多結晶シリコン膜及びデバイス等の酸化物被覆された材料の水素化に関する。
多結晶シリコン (polycrystalline silicon)(「ポリSi」)膜は広範な種類のデバイスで使用される。例えば、ポリSiは、薄膜トランジスタ、太陽電池、液晶ディスプレイ、プリンタ、及びスキャナ等を含む(しかし、これらに限定されない)多数の用途に使用される。
多結晶シリコンの高濃度の深い及び浅い欠陥を低減することは、優れた電気特性を有するデバイスグレードのシリコン材料を得るために非常に重要である。同様に、優れた電気特性を必要とするデバイスで使用されるポリSi以外の材料の欠陥も低減されなければならない。ポリSiの場合、シリコン粒界及び粒子内欠陥にあるシリコンダングリングボンドは、例えばこれらを水素原子に結合させることによって、不動態化されなければならない。一般に、ポリSiの水素化は、ポリSi膜を高温(約200℃乃至約500℃)で水素プラズマへさらすことによって達成される。しかしながら、ポリSiが薄膜トランジスタ等のデバイスに取り入れられる場合、ポリSi層は酸化物又は酸窒化物膜でカプセル化される。いくつかの用途では、ホウ素及びリン等のドーパントを不動態化すること(すなわち、酸化物でカプセル化されたホウ素ドープ単結晶又は多結晶シリコンの水素化)が必要であろう。
ポリSiデバイスの粒界欠陥を不動態化するために、水素は、酸化物、ポリSi及び可能な表面障壁(ゲート電極、窒化物層及び酸窒化物層等を含むが、これらに限定されない)の多数の層を通って拡散しなければならない。薄膜トランジスタの水素化は、これらの層の存在のために極めて遅い。酸化物コーティングがないと高温処理によって水素がポリSiから外に駆動されるので、薄膜トランジスタの水素化は、薄膜トランジスタがパターン化され、酸化物コーティングで不動態化された後に実行される。
ポリSi薄膜トランジスタは通常酸化物膜を通して水素化されるので、一般的に、約16時間までの極めて長い水素化時間が必要とされる。これは、酸化物層によって水素の流速が抑制されるためである。完全な水素化を達成し、従って最小限の欠陥濃度を達成するためには、長い露出時間が必要とされる。従って、当該技術では、多結晶シリコン膜及びデバイス等の酸化物カプセル化材料の水素化のための時間を短縮することが必要である。
3.0μm厚の酸化物層を有する場合及び有さない場合に、ポリSi膜から得られる重水素濃度の深さプロファイルを示す。 3.0μm厚の酸化物層でカプセル化されたポリSi膜から得られる重水素濃度プロファイルを示す。1つのサンプルは被覆されておらず、2つのサンプルはそれぞれ、金又は白金の5nm厚の注入層で被覆されている。 0.1μm厚の酸化物層でカプセル化されたポリSi膜から得られる重水素濃度プロファイルを示す。一方のサンプルは被覆されておらず、他方のサンプルは7nm厚のアルミニウム注入層で被覆されている。 金又は水素化アモルファスシリコンの注入層を有する酸化物カプセル化された多結晶シリコン薄膜トランジスタのプラズマ水素化後の遷移特性を示す。
本発明は、単原子水素の反射率が低い表面コーティングを用いて、酸化物カプセル化材料の強化された水素化方法に関する。本発明は、単原子水素の反射率が低い注入層を酸化物カプセル化材料上に形成し、材料を水素プラズマで水素化することを含む、酸化物でカプセル化された材料の水素化を強化するための方法を提供する。
特に、本発明は、多結晶シリコン膜及びデバイス等の酸化物被覆された材料の強化された水素化方法に関する。表面コーティング又は注入層は、結果的に、このような酸化物カプセル化材料を不動態化するために必要とされる水素化時間を大幅に短縮させる。
本発明は、酸化物カプセル化材料の水素化を強化するためのプロセスに関する。本発明の結果、このような酸化物被覆材料を不動態化するために必要とされる水素化時間が大幅に短縮される。
本発明の説明は、ポリSiを用いる特定の具体例に関する。しかしながら、GaN、ポリダイヤモンド、ダイヤモンド、C60等を含む(しかし、これらに限定されない)、酸化物でカプセル化された他の材料の水素化は、本発明に従って強化されることができる。従って、以下の説明はこれらの他の基板材料へ等しく適用される。
具体例では、ポリSi膜又はデバイス等のポリSi材料は酸化物でカプセル化され、単原子水素の反射率が低い注入層で被覆される。この材料は、熱的な湿式又は乾式酸化物成長、材料への酸素のインプランテーション、スパッタリング、蒸着等によって酸化物カプセル化できる。酸化物カプセル化層はSiOx (1≦x≦2)を含むが、これに限定されない。酸化物層の厚さは、層が連続的であり、ピンホールを有さなければ十分である。しかしながら、水素不動態化は抑制される。本発明はこの問題を解決する。
酸化物中の水素濃度プロファイルは、酸化物層のスパッタリング中に基板が帯電するため、一般的に、二次イオン質量分析(「SIMS」)で正確に測定することができない。酸化物層を通る水素(「H」)及び/又は重水素(「D」)の拡散についての情報を得るために、ポリSi基板等の下側材料は検出器として使用できる。本発明の具体例の分析では、重水素は、水素の化学的性質を複写する、容易に識別可能な同位体なので使用される。従って、Dは本発明に従う水素化を分析するために使用される。しかしながら実際には、本発明の具体例では水素が使用されるのが好ましい。
ポリSi基板は、酸化物及び他の層又は障壁を通過するDを捕集する。ポリSi基板にトラップされた重水素は、酸化物層が除去された後にSIMSを用いて測定される。酸化物層を通る重水素及び(従って)水素の拡散は、酸化物を通るD流速の変化を水素化時間、基板温度及び酸化物の厚さの関数として測定することによって検討される。
図1はポリSi膜の水素化に及ぼす酸化物層の影響を示す。第1に、約3.0μm厚の高密度の低温酸化物(「LTO」)層を頂部に有する固体結晶化ポリSi膜は、350℃で180分間、光学的に分離された遠隔水素マイクロ波プラズマ中で単原子重水素にさらされる。プラズマ処理の後、LTO層はフッ化水素HFを用いてポリSi膜から除去される。第2に、LTO層を有さないポリSi膜は、350℃で30分間、水素プラズマ中で単原子重水素へさらされる。被覆及び未被覆ポリSi膜の双方のD濃度プロファイルはSIMSにより測定される。
本発明の具体例では、ポリSi膜を単原子重水素へさらすために、遠隔水素化システムを使用できる。しかしながら、他の具体例では、正規のプラズマ水素化装置及び電子サイクロトロン共鳴(ECR)機を使用してもよい。水素不動態化の物理的な制限は酸化物層によるものであり、H原子を発生するために使用される方法によるものではない。
水素化のための温度範囲は約200℃と約500℃の間とすることができる。水素化のための時間は下側の酸素カプセル化材料を不動態化するのに適切な時間でよい。具体例では、水素化のための時間は約30分乃至約180分である。時間及び温度の関数として表される不動態化されたスピンの数のプロットは、ニッケルらの「62 Appl. Phys. Lett. 3285 (1993)」に出ており、その全体の開示内容は本文中に援用されて、本発明の一部とする。水素ガスH2 の圧力は、下側の酸化物カプセル化材料を不動態化して本発明の目的を達成するために任意の適切な圧力でよい。好ましくは、具体例では、圧力は約2.0トルである。
ポリSi膜へのDの取り込みに及ぼす3.0μmLTO層の影響は著しい。図1は、酸化物の存在のためにポリSiへの全体のD流速が低下することを示す。Dの表面濃度は、酸化物層がない場合のサンプルではC0 =6.4×1020cm-3であるのが、3.0μmLTO層で被覆されたポリSi膜ではC0 =1017cm-3より低い値まで低下する。ニッケルらの「52 Phys. Rev. B. 7791 (1995)」(その全体の開示内容は本文中に援用されて、本発明の一部とする)に証明されるように、事実上、同等に低いD濃度及び深さプロファイルは、LTO層がわずか0.3μm厚である場合にも得られる。平均流速を得るために、ポリSi膜中のD濃度は積分され、水素化時間で除される。
酸化物層がないポリSi膜のD流速はおよそF=1012cm-2-1である。これに対して、0.3μmより厚いLTOで覆われたポリSi膜では、D流速はおよそF=108 〜109 cm-2-1へ低下する。下側のポリSi膜へのD流速が低いのは、酸化物層へ入る原子D又はHに対する大きな障壁のためであり、酸化物中のD又はHの拡散率によって制限されない。
ポリSi中の粒界欠陥を最小限にすることは、不動態化されていないサンプルの欠陥密度を約100倍だけ越える水素濃度に帰着する。不動態化されていない状態では、固体結晶化ポリSiは、Ns=2×1018cm-3のスピン密度を示す。従って、ニッケルらの「62 Appl. Phys. Lett. 3285 (1993)」(その全体の開示内容は本文中に援用されて、本発明の一部とする)に記載されるように、デバイスグレードのポリSiを得るためには約1020cm-3のH濃度が必要である。
本発明によると、単原子水素の反射率が低いコーティング(即ち、注入層)は、酸化物層でカプセル化された材料の上に付着される。反射率が低いということは、被覆されたSiOx 表面にぶつかるH又はD原子が注入層及び(続いて)酸化物層に入り、水素プラズマ等の原子水素源へ反射して戻されないことを意味する。コーティングは、蒸発、スパッタリング、化学蒸着、分子ビームエピタキシ、金属有機化学蒸着等の種々の適切な方法のいずれかで付着できる。付着された被覆層は金属又はシリコンベースの層を含むが、これに限定されない。金属は容易に酸化されてはならない。しかしながら、ITO等のように金属酸化物が導電性であれば、適切な注入層であろう。
水素は高い電子濃度を有する金属を好む。このような金属から酸化物中への水素拡散は、H溶解度が低い金属では増大される。金属又はシリコンベースの注入層を使用する場合、注入層内へ拡散する水素は主に酸化物層を通って出ていく。従って、本発明によると、酸化物への拡散は、下側材料の水素化と同様に増大される。
本発明の具体例では、付着された注入層は、好ましくは、金(Au)、白金(Pt)、水素化アモルファスシリコン(a−Si:H),ポリSi、絶縁体上のシリコン(SOI、例えば、シリコン酸化物上のシリコン)又はこれらの組合せを含む。付着されたコーティングは適切な厚さを有し、好ましくは、約5nm乃至約7nmの層である。注入層の厚さは特に限定されないが、薄く且つ連続的なコーティングが必要である。厚いコーティングは、水素化時間及び(従って)不動態化時間を増大させる。
本発明の結果、ポリSi膜及びデバイス等の酸化物カプセル化材料の水素化の時間は実質的に短縮される。更に、以下に更に詳細に説明される表1及び図4に示されるように、ポリSi薄膜トランジスタの電気的遷移特性が改良される。
本発明の特定の具体例は、ここで、その特定の実施例に関連して詳細に説明されるであろう。これらの実施例は説明することを意図するだけであって、本発明は、これらの具体例に示される材料、条件又はプロセスパラメータに限定されない。
実施例
実施例1
3.0μmLTO層を有するポリSi膜は5nmのAuで被覆される。Au注入層を有する酸化物被覆ポリSi膜と3.0μm厚のLTO層でカプセル化されたポリSi膜のコントロール例とは、350℃で180分間、光学的に分離された遠隔マイクロ波プラズマ中で発生された単原子重水素へ同時にさらされる。
金属注入層及び酸化物層はHFで除去され、下側のポリSi膜中のD濃度はSIMSにより測定される。図2はAu注入層を有する酸化物カプセル化膜及びコントロール実施例の重水素濃度プロファイルを示す。Au注入層の存在のために、ポリSi中のD濃度の著しい増大が観察される。
LTOがAuで被覆される場合には、ポリSi膜表面のD濃度は約75倍に増大する。更に、Dは、ポリSi膜中の約0.2μmの深さまで確認される。従って、Au注入層はLTOの表面障壁を低くし、ポリSi膜又はデバイスの水素化の効率を高める。
実施例2
5nmのPtは、3.0μm厚のLTO層で被覆されたポリSi膜上に付着される。ポリSi膜のコントロールサンプルは、媒介Pt層を用いずに3.0μm厚のLTO層で被覆される。両者のサンプルは、350℃で180分間、光学的に分離された遠隔プラズマ中で発生された単原子重水素へ同時にさらされる。金属注入層及びシリコン酸化物層はHFで除去され、下側のポリSi膜中のD濃度はSIMSで測定される。図2は、Pt注入層を有する酸化物カプセル化ポリSi膜及びコントロールサンプルの重水素濃度プロファイルを示す。
図2は、PtがポリSi膜中へのDの拡散を高めることを証明する。しかしながら、D濃度はポリSi表面に近接して高められるだけで、PtがHの取り込みの障壁を低くすることが示される。不動態化の効率がより低いのは、金属中の水素の化学ポテンシャル(μH )の位置のためである。水素が金属から下側の酸化物及びポリSi層へ拡散できる前に、Pt層中の空の状態をHで充満させることによってμH は増大されなければならない。従って、Pt注入層を用いる場合には、Au注入層を用いる場合と比較して、LTO層へのH放出の時間遅延が発生する。
比較例
ポリSi膜の水素化に及ぼすアルミニウム(Al)注入(又は被覆)層の影響は図3に示される。7nmのAlは、0.1μm厚のLTO(シリコン酸化物)層で被覆されたポリSi膜上に付着される。比較のために、注入層を有さない酸化物カプセル化ポリSi膜のコントロールサンプルも準備される。
Al被覆された酸化物カプセル化ポリSi膜及びコントロールサンプルは、350℃で180分間、単原子Dへ同時にさらされる。金属及びシリコン酸化物層は、SIMS測定の前にHFで除去される。図3から、AlはD取り込みの酸化物表面障壁を低くしないことがわかる。
Alのように(Al2 3 を形成する)絶縁酸化物層を形成する金属は、H原子が金属に入るのが妨げられ、これにより、次の層のH不動態化プロセスが効果的に防止される。
図1乃至図3に示されるSIMSの結果は、Au及びPt金属層がポリSi膜及びデバイス等の酸化物でカプセル化された材料の水素化効率を高めることを証明する。
実施例3
3.0μm厚のシリコン酸化物層でカプセル化されたトップゲートポリSi薄膜トランジスタ(「TFT」)チップは、5nmのAu及び7nmのa−Si:Hでそれぞれ被覆される。薄膜トランジスタは350℃で30分間水素化される。比較のために、注入層を有さない以外は同様のTFTチップのコントロールサンプルが準備される。
水素化の前及び後の電気的遷移特性は、図4及び以下の表1に示される。LTOの頂部にAu及びa−Si:H注入層を有する薄膜トランジスタチップは、コントロールサンプルに関して改良された遷移特性を示す。しきい値前の傾きが改良され、コントロール例(注入層のない酸化物カプセル化TFTチップ)よりもしきい値電圧が小さく、ON電流は高い。全てのISD−VG 曲線のしきい値前の傾きは表1に要約される。ここで、ISDはドレイン電流源であり、VG はゲート電圧である。ドレイン電圧源VSDは5ボルトである。
これらの結果は、Au及びa−Si:HがポリSiデバイスの水素化時間を短縮できることを証明する。更に、a−Si:HはポリSi薄膜トランジスタ製造プロセスと適合する。a−Si:H層からの水素が下側のポリSi基板の水素化の源でないことは強調されなければならない。
Figure 0005320100
本発明は特定の具体例に関連して説明された。この明細書を読んで理解すれば修正及び変更は当業者には明らかであろう。このような修正及び変更の全ては、これらが特許請求の範囲の範囲内にある限りにおいて含まれることが意図される。

Claims (4)

  1. 酸化物でカプセル化された材料の水素化を強化するための方法であって、
    Auを含む注入層を酸化物カプセル化材料上に形成するステップと、
    前記材料を水素プラズマを含む原子水素源で水素化するステップと、
    を含む、酸化物カプセル化材料の水素化の強化方法。
  2. 前記注入層の厚さが5nm〜7nmである、請求項1に記載の酸化物カプセル化材料の水素化の強化方法。
  3. 前記材料がGaN又は多結晶シリコンである、請求項1又は請求項2に記載の酸化物カプセル化材料の水素化の強化方法。
  4. 前記酸化物がSiO (1≦x≦2)を含む、請求項1に記載の酸化物カプセル化材料の水素化の強化方法。
JP2009035040A 1996-09-30 2009-02-18 酸化物カプセル化材料の水素化の強化方法 Expired - Lifetime JP5320100B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US723749 1996-09-30
US08/723,749 US5744202A (en) 1996-09-30 1996-09-30 Enhancement of hydrogenation of materials encapsulated by an oxide

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9266852A Division JPH10120413A (ja) 1996-09-30 1997-09-30 酸化物カプセル化材料の水素化の強化方法

Publications (2)

Publication Number Publication Date
JP2009120482A JP2009120482A (ja) 2009-06-04
JP5320100B2 true JP5320100B2 (ja) 2013-10-23

Family

ID=24907508

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9266852A Withdrawn JPH10120413A (ja) 1996-09-30 1997-09-30 酸化物カプセル化材料の水素化の強化方法
JP2009035040A Expired - Lifetime JP5320100B2 (ja) 1996-09-30 2009-02-18 酸化物カプセル化材料の水素化の強化方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP9266852A Withdrawn JPH10120413A (ja) 1996-09-30 1997-09-30 酸化物カプセル化材料の水素化の強化方法

Country Status (3)

Country Link
US (1) US5744202A (ja)
EP (1) EP0833377B1 (ja)
JP (2) JPH10120413A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5982020A (en) 1997-04-28 1999-11-09 Lucent Technologies Inc. Deuterated bipolar transistor and method of manufacture thereof
US6252270B1 (en) * 1997-04-28 2001-06-26 Agere Systems Guardian Corp. Increased cycle specification for floating-gate and method of manufacture thereof
US6057182A (en) * 1997-09-05 2000-05-02 Sarnoff Corporation Hydrogenation of polysilicon thin film transistors
US6143631A (en) * 1998-05-04 2000-11-07 Micron Technology, Inc. Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6365511B1 (en) 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
US7226848B2 (en) * 2001-12-26 2007-06-05 Tokyo Electron Limited Substrate treating method and production method for semiconductor device
CN103985637B (zh) * 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
US9698339B1 (en) 2015-12-29 2017-07-04 International Business Machines Corporation Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442701A (en) * 1965-05-19 1969-05-06 Bell Telephone Labor Inc Method of fabricating semiconductor contacts
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
US4359367A (en) * 1980-06-25 1982-11-16 Governing Council Of The University Of Toronto Silicon-based semiconductor devices
GB2140202A (en) * 1983-05-16 1984-11-21 Philips Electronic Associated Methods of manufacturing semiconductor devices
JPH0783031B2 (ja) * 1984-03-08 1995-09-06 敏和 須田 ▲ii▼−▲v▼族化合物半導体の薄膜又は結晶の製造方法
FR2604828B1 (fr) * 1986-10-06 1988-12-23 Centre Nat Rech Scient Procede de fabrication d'une diode p+nn+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogene atomique
US4857976A (en) * 1987-06-30 1989-08-15 California Institute Of Technology Hydrogen-stabilized semiconductor devices
US4960675A (en) * 1988-08-08 1990-10-02 Midwest Research Institute Hydrogen ion microlithography
FR2635611B1 (fr) * 1988-08-18 1990-10-19 Centre Nat Rech Scient Procede de neutralisation des atomes accepteurs dans inp de type p
JPH02187037A (ja) * 1989-01-13 1990-07-23 Ricoh Co Ltd 半導体層の水素化処理方法
JP2770544B2 (ja) * 1990-03-23 1998-07-02 松下電器産業株式会社 Mis型半導体装置の製造方法
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
KR930703707A (ko) * 1991-01-30 1993-11-30 죤 죠셉 우르수 폴리실리콘 박막 트랜지스터
US5483096A (en) * 1991-11-07 1996-01-09 Seiko Instruments Inc. Photo sensor
US5194349A (en) * 1992-02-07 1993-03-16 Midwest Research Institute Erasable, multiple level logic optical memory disk
US5250444A (en) * 1992-02-21 1993-10-05 North American Philips Corporation Rapid plasma hydrogenation process for polysilicon MOSFETs
JPH05229966A (ja) * 1992-02-25 1993-09-07 Idemitsu Kosan Co Ltd 水素化フラーレンの製造法
EP0634797B1 (en) * 1993-07-13 1999-09-22 Sony Corporation Thin film semiconductor device for active matrix panel and method of manufacturing the same
ZA946002B (en) * 1993-08-12 1995-03-14 De Beers Ind Diamond Detecting ionising radiation
JP3338182B2 (ja) * 1994-02-28 2002-10-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3853395B2 (ja) * 1994-03-27 2006-12-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5616933A (en) * 1995-10-16 1997-04-01 Sony Corporation Nitride encapsulated thin film transistor fabrication technique

Also Published As

Publication number Publication date
EP0833377B1 (en) 2016-01-13
JPH10120413A (ja) 1998-05-12
EP0833377A2 (en) 1998-04-01
EP0833377A3 (en) 1999-08-18
JP2009120482A (ja) 2009-06-04
US5744202A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JP5320100B2 (ja) 酸化物カプセル化材料の水素化の強化方法
US6586797B2 (en) Graded composition gate insulators to reduce tunneling barriers in flash memory devices
US5534445A (en) Method of fabricating a polysilicon thin film transistor
US5757063A (en) Semiconductor device having an extrinsic gettering film
Balk et al. High temperature annealing behavior of electron traps in thermal SiO2
US5698891A (en) Semiconductor device and method for manufacturing the same
CN1284251C (zh) 使化合物半导体层激活成为p-型化合物半导体层的方法
JP2001284349A (ja) シリコン基材装置のための高誘電率ゲート酸化物
US6613677B1 (en) Long range ordered semiconductor interface phase and oxides
US5902130A (en) Thermal processing of oxide-compound semiconductor structures
Afanas’ev et al. Photoionization of silicon particles in SiO 2
US5683946A (en) Method for manufacturing fluorinated gate oxide layer
EP0374001A1 (fr) Procédé de durcissement vis-à-vis des rayonnements ionisants de composants électroniques actifs, et composants durcis de grandes dimensions
Collins et al. Electronic properties of deep levels in p‐type CdTe
Afanas' ev et al. Deep and shallow electron trapping in the buried oxide layer of SIMOX structures
US5972782A (en) Ultrasound treatment of polycrystalline silicon thin films to enhance hydrogenation
Nickel et al. On the nature of the defect passivation in polycrystalline silicon by hydrogen and oxygen plasma treatments
US20040102009A1 (en) Method for removing contaminants on a substrate
EP0544369B1 (en) Method for processing porous silicon to recover luminescence
Dunn Effect of an Al overlayer on interface states in poly-Si gate MOS capacitors
Jackson et al. Kinetics of carrier-induced metastable defect formation in hydrogenated amorphous silicon
Kaurinkoski Simulation of the flow past a long-range artillery projectile
US8357994B1 (en) Antifuse with a single silicon-rich silicon nitride insulating layer
JPH05206054A (ja) Alコンタクト構造およびその製造方法
Majamaa Ultrahigh vacuum plasma oxidation in the fabrication of ultrathin silicon dioxide films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091102

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20110719

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term