JP5313263B2 - 電圧レギュレータ間のクロスレギュレーション干渉の低減 - Google Patents
電圧レギュレータ間のクロスレギュレーション干渉の低減 Download PDFInfo
- Publication number
- JP5313263B2 JP5313263B2 JP2010539837A JP2010539837A JP5313263B2 JP 5313263 B2 JP5313263 B2 JP 5313263B2 JP 2010539837 A JP2010539837 A JP 2010539837A JP 2010539837 A JP2010539837 A JP 2010539837A JP 5313263 B2 JP5313263 B2 JP 5313263B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage regulator
- output voltage
- regulator
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Telephone Function (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本特許出願は、本特許出願の譲受人に譲渡され、かつ、参照によって明示的に本特許出願に組み込まれている、2007年12月20日に出願された米国特許仮出願第61/015,652号(発明の名称「Reducing cross−regulation interferences between voltage regulators」)の優先権を主張するものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]複数の第2の電圧レギュレータと通信している第1の電圧レギュレータの出力電圧を動的に調節することを備え、前記調節することは、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動に起因する、前記第2の電圧レギュレータ間のクロスレギュレーション干渉を低減する、方法。
[2]前記出力電圧を前記動的に変調することは、
前記負荷変動への応答として、前記出力電圧を、最初のレベルから、高いレベルまで増やすことと、
前記負荷変動に対する応答として、前記増やした出力電圧を、前記高いレベルから減らすことと、
をさらに備える、[1]に記載の方法。
[3]前記出力電圧を前記増やすことは、
前記出力電圧を、前記負荷変動より先に、最初のレベルから増やすことをさらに備える、[2]に記載の方法。
[4]前記増やした出力電圧を前記減らすことは、
前記増やした出力電圧を、前記負荷変動に続いて、減らすことをさらに備える、[2]に記載の方法。
[5]前記増やした出力電圧を前記減らすことは、
前記増やした出力電圧を、前記最初の電圧レベルまで減らすことをさらに備える、[4]に記載の方法。
[6]前記出力電圧を前記動的に調節することは、
ソースから命令を受け取ることをさらに備え、前記出力電圧は、前記受け取った命令に基づいて動的に調節される、[1]に記載の方法。
[7]命令を出力するプロセッサと、
前記プロセッサと通信し、前記プロセッサから出力された命令を受け取り、前記受け取った命令に基づいて出力電圧を動的に調節する、第1の電圧レギュレータと、
前記第1の電圧レギュレータから前記出力電圧を受け取る、複数の第2の電圧レギュレータと、を備え、前記出力電圧は、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動に起因する、前記第2の電圧レギュレータ間のクロスレギュレーション干渉を低減する、装置。
[8]前記第1の電圧レギュレータは、非線形電圧レギュレータを備え、前記複数の第2の電圧レギュレータのそれぞれは、線形電圧レギュレータを備える、[7]に記載の回路。
[9]前記第1の電圧レギュレータは、前記出力された命令を受け取り、前記受け取った命令に基づいて、前記第1の電圧レギュレータの出力電圧を動的に調節する、制御回路を備える、[7]に記載の回路。
[10]前記線形電圧レギュレータのうちの少なくとも1つが、低ドロップアウト(LDO)線形レギュレータを備える、[8]に記載の回路。
[11]前記第1の電圧レギュレータは、降圧形電圧レギュレータを備える、[8]に記載の回路。
[12]前記複数の第2の電圧レギュレータのそれぞれは、他の前記第2の電圧レギュレータと並列に接続されており、前記第1の電圧レギュレータと直列に接続されている、[7]に記載の回路。
[13]前記第1の電圧レギュレータは、前記負荷変動への応答として、前記出力電圧を最初のレベルから増やし、前記負荷変動への応答として、前記増やした出力電圧を減らす、[7]に記載の回路。
[14]前記プロセッサは、前記第2の電圧レギュレータのうちの少なくとも1つにおいて負荷が変動するタイミングを決定し、前記負荷変動のタイミングに基づいて、前記出力電圧を動的に調節するタイミングを決定する、[7]に記載の回路。
[15]前記プロセッサと通信し、命令およびデータの少なくとも一方を記憶するメモリをさらに備え、前記出力される命令は、前記記憶された命令およびデータのうちの前記少なくとも一方を備える、[7]に記載の回路。
[16]命令を出力する手段と、
出力された命令を受け取り、前記受け取った命令に基づいて出力電圧を動的に調節する、第1の電圧レギュレータ手段と、
前記出力電圧を受け取る、複数の第2の電圧レギュレータ手段と、を備え、前記出力電圧は、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動に起因する、前記第2の電圧レギュレータ間のクロスレギュレーション干渉を低減する、装置。
[17]コンピュータ可読媒体を備え、
前記コンピュータ可読媒体は、複数の第2の電圧レギュレータと通信している第1の電圧レギュレータの出力電圧を動的に調節して、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動に起因する、前記第2の電圧レギュレータ間のクロスレギュレーション干渉を低減することを、コンピュータに行わせるコードを備える、コンピュータプログラム製品。
[18]前記出力電圧を動的に調節することをコンピュータに行わせる前記コードは、
前記負荷変動への応答として、前記出力電圧を、最初のレベルから、高いレベルまで増やすコードと、
前記負荷変動に対する応答として、前記増やした出力電圧を、前記高いレベルから減らすコードと、
をさらに備える、[17]に記載のコンピュータプログラム製品。
[19]前記出力電圧を増やす前記コードは、
前記出力電圧を、前記負荷変動より先に、最初のレベルから増やすコードをさらに備える、[18]に記載のコンピュータプログラム製品。
[20]前記増やした出力電圧を減らす前記コードは、
前記増やした出力電圧を、前記負荷変動に続いて、減らすコードをさらに備える、[18]に記載のコンピュータプログラム製品。
Claims (20)
- 複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動より先に、前記複数の第2の電圧レギュレータと通信している第1の電圧レギュレータの出力電圧を動的に調節することを備え、前記調節することは、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける前記負荷変動に起因する、前記複数の第2の電圧レギュレータ間のクロスレギュレーション干渉を低減する、方法。
- 前記出力電圧を前記動的に変調することは、
前記負荷変動への応答として、前記出力電圧を、最初のレベルから、高いレベルまで増やすことと、
前記負荷変動に対する応答として、前記増やした出力電圧を、前記高いレベルから減らすことと、
をさらに備える、請求項1に記載の方法。 - 前記出力電圧を前記増やすことは、
前記出力電圧を、前記負荷変動より先に、最初のレベルから増やすことをさらに備える、請求項2に記載の方法。 - 前記増やした出力電圧を前記減らすことは、
前記増やした出力電圧を、前記負荷変動に続いて、減らすことをさらに備える、請求項2に記載の方法。 - 前記増やした出力電圧を前記減らすことは、
前記増やした出力電圧を、前記最初の電圧レベルまで減らすことをさらに備える、請求項4に記載の方法。 - 前記出力電圧を前記動的に調節することは、
ソースから命令を受け取ることをさらに備え、前記出力電圧は、前記受け取った命令に基づいて動的に調節される、請求項1に記載の方法。 - 命令を出力するプロセッサと、
前記プロセッサと通信し、前記プロセッサから出力された命令を受け取り、前記受け取った命令に基づいて出力電圧を動的に調節する、第1の電圧レギュレータと、
複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動より先に、前記第1の電圧レギュレータから前記出力電圧を受け取る、前記複数の第2の電圧レギュレータと、を備え、前記出力電圧は、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける前記負荷変動に起因する、前記複数の第2の電圧レギュレータ間のクロスレギュレーション干渉を低減する、装置。 - 前記第1の電圧レギュレータは、非線形電圧レギュレータを備え、前記複数の第2の電圧レギュレータのそれぞれは、線形電圧レギュレータを備える、請求項7に記載の装置。
- 前記第1の電圧レギュレータは、前記出力された命令を受け取り、前記受け取った命令に基づいて、前記第1の電圧レギュレータの出力電圧を動的に調節する、制御回路を備える、請求項7に記載の装置。
- 前記線形電圧レギュレータのうちの少なくとも1つが、低ドロップアウト(LDO)線形レギュレータを備える、請求項8に記載の装置。
- 前記第1の電圧レギュレータは、降圧形電圧レギュレータを備える、請求項8に記載の装置。
- 前記複数の第2の電圧レギュレータのそれぞれは、他の前記第2の電圧レギュレータと並列に接続されており、前記第1の電圧レギュレータと直列に接続されている、請求項7に記載の装置。
- 前記第1の電圧レギュレータは、前記負荷変動への応答として、前記出力電圧を最初のレベルから増やし、前記負荷変動への応答として、前記増やした出力電圧を減らす、請求項7に記載の装置。
- 前記プロセッサは、前記第2の電圧レギュレータのうちの少なくとも1つにおいて負荷が変動するタイミングを決定し、前記負荷変動のタイミングに基づいて、前記出力電圧を動的に調節するタイミングを決定する、請求項7に記載の装置。
- 前記プロセッサと通信し、命令およびデータの少なくとも一方を記憶するメモリをさらに備え、前記出力される命令は、前記記憶された命令およびデータのうちの前記少なくとも一方を備える、請求項7に記載の装置。
- 命令を出力する手段と、
出力された命令を受け取り、前記受け取った命令に基づいて出力電圧を動的に調節する、第1の電圧レギュレータ手段と、
複数の第2の電圧レギュレータ手段のうちの少なくとも1つにおける負荷変動より先に、前記出力電圧を受け取る、前記複数の第2の電圧レギュレータ手段と、を備え、前記出力電圧は、前記複数の第2の電圧レギュレータ手段のうちの少なくとも1つにおける前記負荷変動に起因する、前記複数の第2の電圧レギュレータ手段間のクロスレギュレーション干渉を低減する、装置。 - コンピュータ可読媒体を備え、
前記コンピュータ可読媒体は、複数の第2の電圧レギュレータのうちの少なくとも1つにおける負荷変動より先に、前記複数の第2の電圧レギュレータと通信している第1の電圧レギュレータの出力電圧を動的に調節して、前記複数の第2の電圧レギュレータのうちの少なくとも1つにおける前記負荷変動に起因する、前記複数の第2の電圧レギュレータ間のクロスレギュレーション干渉を低減することを、コンピュータに行わせるコードを備える、コンピュータプログラム製品。 - 前記出力電圧を動的に調節することをコンピュータに行わせる前記コードは、
前記負荷変動への応答として、前記出力電圧を、最初のレベルから、高いレベルまで増やすコードと、
前記負荷変動に対する応答として、前記増やした出力電圧を、前記高いレベルから減らすコードと、
をさらに備える、請求項17に記載のコンピュータプログラム製品。 - 前記出力電圧を増やす前記コードは、
前記出力電圧を、前記負荷変動より先に、最初のレベルから増やすコードをさらに備える、請求項18に記載のコンピュータプログラム製品。 - 前記増やした出力電圧を減らす前記コードは、
前記増やした出力電圧を、前記負荷変動に続いて、減らすコードをさらに備える、請求項18に記載のコンピュータプログラム製品。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1565207P | 2007-12-20 | 2007-12-20 | |
US61/015,652 | 2007-12-20 | ||
US12/018,058 US9519300B2 (en) | 2007-12-20 | 2008-01-22 | Reducing cross-regulation interferences between voltage regulators |
US12/018,058 | 2008-01-22 | ||
PCT/US2008/087546 WO2009086019A1 (en) | 2007-12-20 | 2008-12-18 | Reducing cross-regulation interferences between voltage regulators |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011509646A JP2011509646A (ja) | 2011-03-24 |
JP5313263B2 true JP5313263B2 (ja) | 2013-10-09 |
Family
ID=40787732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010539837A Expired - Fee Related JP5313263B2 (ja) | 2007-12-20 | 2008-12-18 | 電圧レギュレータ間のクロスレギュレーション干渉の低減 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9519300B2 (ja) |
EP (1) | EP2232350A1 (ja) |
JP (1) | JP5313263B2 (ja) |
KR (2) | KR101523827B1 (ja) |
CN (1) | CN101903844B (ja) |
TW (1) | TW200943022A (ja) |
WO (1) | WO2009086019A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008027392B4 (de) * | 2008-06-09 | 2019-03-21 | Atmel Corp. | Schaltung und Verfahren zum Betrieb einer Schaltung |
EP2405318A1 (en) * | 2010-07-06 | 2012-01-11 | ST-Ericsson SA | Power-supply circuit |
TWI520482B (zh) * | 2012-03-09 | 2016-02-01 | 鈺創科技股份有限公司 | 起始電壓產生電路和起始電壓產生的方法 |
EP2915020A1 (en) * | 2012-11-05 | 2015-09-09 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
JP5982588B2 (ja) * | 2013-02-05 | 2016-08-31 | クアルコム,インコーポレイテッド | 保証された過渡期限とともに中央処理装置の電力を制御するためのシステムおよび方法 |
CN105099179A (zh) * | 2014-04-17 | 2015-11-25 | 展讯通信(上海)有限公司 | 一种提高电源电路瞬态响应的系统 |
US9344304B1 (en) * | 2014-12-18 | 2016-05-17 | Intel IP Corporation | Communication device with power supply load variation noise reduction for envelope tracking and method therefor |
KR102695929B1 (ko) | 2016-07-27 | 2024-08-16 | 삼성전자주식회사 | 전력 관리 장치 및 이를 포함하는 전자 장치 |
KR102537826B1 (ko) | 2016-10-13 | 2023-05-30 | 삼성전자주식회사 | 전원 공급 장치 및 이를 포함하는 테스트 시스템 |
US10170994B1 (en) * | 2017-08-22 | 2019-01-01 | Advanced Micro Devices, Inc. | Voltage regulators for an integrated circuit chip |
US10775424B2 (en) | 2018-08-31 | 2020-09-15 | Micron Technology, Inc. | Capacitive voltage divider for monitoring multiple memory components |
KR20210064746A (ko) * | 2019-11-26 | 2021-06-03 | 삼성전자주식회사 | 복수의 리니어 레귤레이터를 이용하여 증폭기에 전압을 공급하는 방법 및 장치 |
DE102020005816A1 (de) | 2020-09-24 | 2022-03-24 | Daimler Ag | Batteriezelle |
FR3117622B1 (fr) | 2020-12-11 | 2024-05-03 | St Microelectronics Grenoble 2 | Courant d'appel d'au moins un régulateur de tension à faible chute |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05127765A (ja) | 1991-11-01 | 1993-05-25 | Nippondenso Co Ltd | 車載用電子装置の電源装置 |
JPH1039937A (ja) | 1996-07-22 | 1998-02-13 | Toshiba Corp | 電源装置 |
US6348782B1 (en) | 1998-10-02 | 2002-02-19 | Powerware Corporation | Uninterruptible power supply systems, voltage regulators and operating methods employing controlled ferroresonant transformer circuits |
US6031362A (en) * | 1999-05-13 | 2000-02-29 | Bradley; Larry D. | Method and apparatus for feedback control of switch mode power supply output to linear regulators |
US6359794B1 (en) * | 1999-12-01 | 2002-03-19 | Acme Electric Corporation | Battery backup power supply |
EP1176496A1 (en) * | 2000-07-24 | 2002-01-30 | Hewlett-Packard Company, A Delaware Corporation | Voltage regulation in an integrated circuit |
US7007176B2 (en) * | 2000-10-10 | 2006-02-28 | Primarion, Inc. | System and method for highly phased power regulation using adaptive compensation control |
JP3817446B2 (ja) * | 2001-02-15 | 2006-09-06 | 株式会社リコー | 電源回路及びdc−dcコンバータの出力電圧制御方法 |
US20070075692A1 (en) * | 2001-08-31 | 2007-04-05 | Ostrom Kenneth R | Methods and apparatus for current-controlled transient regulation |
US6978388B1 (en) * | 2002-01-18 | 2005-12-20 | Apple Computer, Inc. | Method and apparatus for managing a power load change in a system |
KR100456595B1 (ko) | 2002-04-25 | 2004-11-09 | 삼성전자주식회사 | 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템 |
US7062647B2 (en) * | 2002-05-31 | 2006-06-13 | Intel Corporation | Method and apparatus for reducing the power consumed by a computer system |
US6801027B2 (en) | 2002-09-26 | 2004-10-05 | Itt Manufacturing Enterprises, Inc. | Power conversion in variable load applications |
US7454643B2 (en) * | 2003-04-30 | 2008-11-18 | Marvell World Trade Ltd. | Pre-emptive power supply control system and method |
KR100544189B1 (ko) | 2003-06-27 | 2006-01-23 | 삼성전자주식회사 | 고효율 전원 공급 장치 |
GB0324292D0 (en) | 2003-10-17 | 2003-11-19 | Huggins Mark | Embedded power supplies particularly for large scale integrated circuits |
US7518263B2 (en) * | 2004-04-12 | 2009-04-14 | Delta Electronics, Inc. | Time delay control scheme for a power supply with multiple outputs |
JP4671019B2 (ja) * | 2005-01-14 | 2011-04-13 | サンケン電気株式会社 | 多出力型dc−dcコンバータ |
US7499682B2 (en) | 2005-05-24 | 2009-03-03 | Skyworks Solutions, Inc. | Dual voltage regulator for a supply voltage controlled power amplifier in a closed power control loop |
US7441137B1 (en) * | 2005-07-25 | 2008-10-21 | Nvidia Corporation | Voltage regulator with internal controls for adjusting output based on feed-forward load information |
US7196501B1 (en) * | 2005-11-08 | 2007-03-27 | Intersil Americas Inc. | Linear regulator |
US20070174641A1 (en) * | 2006-01-25 | 2007-07-26 | Cornwell Michael J | Adjusting power supplies for data storage devices |
JP5127765B2 (ja) | 2009-04-10 | 2013-01-23 | 大豊建設株式会社 | ニューマチックケーソンの複合シャフト |
-
2008
- 2008-01-22 US US12/018,058 patent/US9519300B2/en active Active
- 2008-12-18 KR KR1020127022500A patent/KR101523827B1/ko not_active IP Right Cessation
- 2008-12-18 WO PCT/US2008/087546 patent/WO2009086019A1/en active Application Filing
- 2008-12-18 EP EP08868168A patent/EP2232350A1/en not_active Ceased
- 2008-12-18 JP JP2010539837A patent/JP5313263B2/ja not_active Expired - Fee Related
- 2008-12-18 CN CN200880121416.1A patent/CN101903844B/zh active Active
- 2008-12-18 KR KR1020107016058A patent/KR20100095022A/ko not_active Application Discontinuation
- 2008-12-19 TW TW97149903A patent/TW200943022A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
EP2232350A1 (en) | 2010-09-29 |
CN101903844A (zh) | 2010-12-01 |
US9519300B2 (en) | 2016-12-13 |
KR20120107141A (ko) | 2012-09-28 |
WO2009086019A1 (en) | 2009-07-09 |
JP2011509646A (ja) | 2011-03-24 |
KR101523827B1 (ko) | 2015-05-28 |
CN101903844B (zh) | 2014-06-04 |
KR20100095022A (ko) | 2010-08-27 |
TW200943022A (en) | 2009-10-16 |
US20090160251A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5313263B2 (ja) | 電圧レギュレータ間のクロスレギュレーション干渉の低減 | |
US8618876B2 (en) | Reduced power-consumption transmitters | |
KR101287228B1 (ko) | 프로그래머블 온칩 저항 종단을 가진 저전압 차동 신호 드라이버, 디바이스 및 변환 방법 | |
RU2632406C2 (ru) | Управление синхронизацией для несогласованного приемника сигнала | |
US7305569B2 (en) | Apparatus, system and method for adjusting a set of actual power states according to a function depending on a set of desired power states | |
CN105491190A (zh) | 一种多天线的选择方法和移动终端 | |
JP6092938B2 (ja) | 同期サンプル単一ビットスイッチモード電源 | |
JP2013520950A (ja) | 電力供給回路及び端末 | |
US9455752B2 (en) | Apparatus and method for adaptive common mode noise decomposition and tuning | |
US20180316524A1 (en) | Apparatus and method for cancelling pre-cursor inter-symbol-interference | |
CN105247436B (zh) | 具有前馈和反馈控制的电压调节器 | |
US8810304B2 (en) | Adaptive power gating and regulation | |
KR102186391B1 (ko) | 소모 전력 최소화 방법 및 이를 구현하는 전자장치 | |
US20110292855A1 (en) | Dynamic clock buffer power optimization based on modes of operation | |
KR102030264B1 (ko) | 완료 신호를 포함하는 비교기를 이용하여 출력 전압 리필을 줄인 디지털 ldo 장치 및 디지털 ldo 장치의 운용 방법 | |
US20070287383A1 (en) | Wireless communication apparatus and temperature compensation method and apparatus thereof | |
WO2009065050A1 (en) | Data-dependet voltage regulator | |
US9871682B2 (en) | Method, apparatus and computer program for determining an interpolated complex valued sample | |
US10700914B1 (en) | Digital pre-distortion (DPD) in a wireless transmitter | |
US20050102541A1 (en) | System controller for controlling an output state | |
WO2024017025A1 (zh) | 导频参数配置方法及设备 | |
WO2022185794A1 (ja) | 情報処理装置、情報処理方法およびプログラム | |
US20140210549A1 (en) | Method and apparatus for using a processor controlled switcher with a power amplifier | |
CN117979401A (zh) | 电压确定方法、装置、电子设备和计算机可读存储介质 | |
JP2021069082A (ja) | 通信装置および通信方法、並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130703 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5313263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |