JP5304748B2 - 絶縁型電源装置および照明装置 - Google Patents
絶縁型電源装置および照明装置 Download PDFInfo
- Publication number
- JP5304748B2 JP5304748B2 JP2010171981A JP2010171981A JP5304748B2 JP 5304748 B2 JP5304748 B2 JP 5304748B2 JP 2010171981 A JP2010171981 A JP 2010171981A JP 2010171981 A JP2010171981 A JP 2010171981A JP 5304748 B2 JP5304748 B2 JP 5304748B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、電圧変換用トランスを備えた絶縁型電源装置およびこれを用いた照明装置に利用して有効な技術に関する。
電源装置には、電圧変換用トランスを備え交流電力の電圧を変換し二次側に誘起された交流を整流し所望の電位の直流電圧に変換する絶縁型ＡＣ−ＤＣコンバータがある。絶縁型のＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線に流れる電流をスイッチング制御することで二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。
ところで、スイッチング電源装置においては、電力効率を高めるためＰＷＭ（パルス幅変調）制御が採用されることが多く、絶縁型ＡＣ−ＤＣコンバータにおいても、二次側の出力の検出信号をフォトカプラによって一次側制御回路へフィードバックして、一次側制御回路がＰＷＭパルスでスイッチング素子をオン、オフ駆動して一次側コイルに流す電流を制御するようした発明も提案されている（例えば特許文献１参照）。
しかしながら、二次側の出力の検出信号を一次側へ伝達する信号伝達手段としてのフォトカプラは比較的ばらつきが大きく、特に発光ダイオードの電流と受光用トランジスタのコレクタ電流との比で定義されるＣＴＲ（電流伝達率）がばらついていると、制御ループの一巡伝達関数がばらつきを持つこととなり、ループの発振に対する安定性が低下したり、応答速度がばらつくなど、様々の特性の悪化を招く要因となる。しかも、ＣＴＲはロット間で数倍ほど違ったり、経時変化で数１０％ほど低下したりすることが知られている。
特許文献１に開示されている発明は、同一の製造ロットのフォトカプラすなわち特性の同じフォトカプラを使用することで、上記のような課題を解決することを提案している。しかしながら、短期間に大量の電源装置を出荷したい場合に同一の特性のフォトカプラを用意することは困難であり、特許文献１の発明は製造上の制約が多いという課題がある。
また、一次側制御回路と二次側の回路の両方に外部から出力制御信号を入れて出力電圧を変化させたい場合がある。このような場合、フィードバック信号以外に外部制御信号を二次側から一次側へ伝達する必要があるが、２つの信号を二次側から一次側へ伝達するには２つのフォトカプラが必要になり、コストアップを招くという課題が生じる。
また、一次側制御回路と二次側の回路の両方に外部から出力制御信号を入れて出力電圧を変化させたい場合がある。このような場合、フィードバック信号以外に外部制御信号を二次側から一次側へ伝達する必要があるが、２つの信号を二次側から一次側へ伝達するには２つのフォトカプラが必要になり、コストアップを招くという課題が生じる。
さらに、特許文献２に開示されている電源装置のように、フォトカプラを構成する受光側のトランジスタの電源を、トランスに設けられた補助巻き線に誘起された交流をダイオードとコンデンサで直流に変換して生成するレギュレータから供給するように構成する場合には、２つのフォトカプラに対応してそれぞれ外付け部品からなるレギュレータを設けなくてはならず、コストアップを招いてしまう。しかも、外付け部品からなるレギュレータを設けてフォトカプラの受光側素子の電源を供給するように構成した場合には、内部電圧よりも高い電圧がフォトカプラの受光側素子を介して電源制御用ＩＣに印加される可能性が生じるため、素子の耐圧についても考慮する必要があるという課題がある。
この発明の目的は、使用する信号伝達手段の特性のばらつきを考慮する必要がなく、製造上の制約が少ない絶縁型電源装置を提供することにある。
この発明の他の目的は、二次側の回路から一次側の回路へフィードバック信号および出力制御用のパルス信号を供給して出力制御を行う絶縁型電源装置を、部品点数や一次側の電源制御用ＩＣに設ける外部端子を増加させることなく実現できるようにすることにある。
この発明の他の目的は、二次側の回路から一次側の回路へフィードバック信号および出力制御用のパルス信号を供給して出力制御を行う絶縁型電源装置を、部品点数や一次側の電源制御用ＩＣに設ける外部端子を増加させることなく実現できるようにすることにある。
上記目的を達成するため本発明は、一次側に入力された交流電力を変換して二次側へ出力する電力変換手段と、前記電力変換手段の二次側に設けられた整流手段と、前記整流手段により整流された電流・電圧のうち所定の周波数帯の電流・電圧を通過させるフィルタと、前記フィルタを介して負荷へ供給される出力電流もしくは出力電圧を検出する検出手段と、前記検出手段による検出信号に対応するフィードバック信号および外部から供給される出力制御信号に応じて前記電力変換手段の一次側に流す電流を制御するスイッチング素子の制御信号を生成し出力する制御回路と、前記検出信号および前記出力制御信号を前記制御回路へ伝達する信号伝達回路と、を有する絶縁型電源装置であって、
前記制御回路は、前記信号伝達回路により二次側から一次側へ伝達された信号を補正可能な伝達信号補正回路と、前記信号伝達回路により二次側から一次側へ伝達された前記出力制御信号に基づいて前記信号伝達回路の信号伝達率を検出可能な特性検出回路と、を備え、
前記伝達信号補正回路は、二次側より伝達された信号を増幅可能な可変利得増幅回路を備え、該可変利得増幅回路の利得を前記特性検出回路により検出された前記信号伝達回路の信号伝達率に応じた利得に設定することで補正を行うように構成した。
前記制御回路は、前記信号伝達回路により二次側から一次側へ伝達された信号を補正可能な伝達信号補正回路と、前記信号伝達回路により二次側から一次側へ伝達された前記出力制御信号に基づいて前記信号伝達回路の信号伝達率を検出可能な特性検出回路と、を備え、
前記伝達信号補正回路は、二次側より伝達された信号を増幅可能な可変利得増幅回路を備え、該可変利得増幅回路の利得を前記特性検出回路により検出された前記信号伝達回路の信号伝達率に応じた利得に設定することで補正を行うように構成した。
上記のような手段によれば、一次側の回路と二次側の回路にそれぞれ出力制御信号を供給することで応答性に優れた電源装置を１つの絶縁型ＡＣ−ＤＣコンバータで実現することができる。また、伝達信号補正回路を備えるため、使用する信号伝達手段の特性のばらつきを考慮する必要がなく、製造上の制約が少ない絶縁型電源装置を実現することができる。
また、前記伝達信号補正回路は、二次側より伝達された信号を増幅可能な可変利得増幅回路を備え、該可変利得増幅回路の利得を前記特性検出回路により検出された前記信号伝達回路の信号伝達率に応じた利得に設定することで補正を行うように構成しているので、信号伝達回路により二次側から一次側へ伝達された信号を補正する伝達信号補正回路を、比較的簡単な回路によって構成することができるようになる。
また、望ましくは、前記信号伝達回路は、発光素子と受光素子とを有する信号伝達手段を備え、前記特性検出回路は、前記受光素子に流れる電流を電圧に変換する電流−電圧変換手段と、該電流−電圧変換手段により変換された電圧値をデジタル値に変換するＡＤ変換回路と、前記ＡＤ変換回路の出力をラッチするラッチ手段と、を備え、所定のタイミングで前記ラッチ手段を動作させて前記ＡＤ変換回路の出力をラッチし、前記伝達信号補正回路は、前記ラッチ手段にラッチされた値に応じて前記可変利得増幅回路の利得を設定することで前記信号伝達回路の信号伝達率に応じた補正を行うように構成する。
これによって、比較的簡単な回路によって、信号伝達回路の信号伝達率を検出可能な特性検出回路を構成することができるようになる。
これによって、比較的簡単な回路によって、信号伝達回路の信号伝達率を検出可能な特性検出回路を構成することができるようになる。
また、望ましくは、前記制御回路は、前記出力制御信号を監視する出力制御信号監視回路を備え、出力制御信号が入って来た際に前記ラッチ手段を動作させて前記ＡＤ変換回路の出力をラッチさせるように構成する。
これにより、信号伝達手段（フォトカプラ）の特性（電流伝達率）が経時変化で劣化したとしても、二次側の制御回路に伝達される信号のレベルが低下するのを防止して安定した制御を長期間にわたって実行することができる。
これにより、信号伝達手段（フォトカプラ）の特性（電流伝達率）が経時変化で劣化したとしても、二次側の制御回路に伝達される信号のレベルが低下するのを防止して安定した制御を長期間にわたって実行することができる。
さらに、望ましくは、前記出力制御信号はデューティ比に制御情報を有する出力制御パルス信号であり、前記信号伝達回路は、前記検出信号に対応するフィードバック信号と外部から供給される前記出力制御パルス信号とを合成する信号合成回路と、該信号合成回路によって合成された信号を二次側へ伝達する信号伝達手段と、該信号伝達手段によって伝達された信号から前記フィードバック信号と前記出力制御パルス信号とを分離する信号分離回路と、を備えるように構成する。
これにより、二次側から一次側へ供給するフィードバック信号および出力制御パルス信号を、一つの信号伝達手段（フォトカプラ）によって伝達することができるため、部品点数の少ない絶縁型電源装置を実現することができる。
これにより、二次側から一次側へ供給するフィードバック信号および出力制御パルス信号を、一つの信号伝達手段（フォトカプラ）によって伝達することができるため、部品点数の少ない絶縁型電源装置を実現することができる。
さらに、望ましくは、前記制御回路および前記信号分離回路は１つの半導体チップ上に形成され、該半導体チップ上には外部から供給される電源電圧に基づいて内部で使用される電源電圧を生成する内部電源回路が設けられ、前記信号伝達手段を構成する前記受光素子には抵抗素子を介して前記内部電源回路により生成された電圧がバイアス電圧として供給されるように構成する。
これにより、フォトカプラの耐圧を考慮することなく電源装置を構築することができるとともに、制御回路および信号分離回路を含んだ半導体集積回路として形成する場合に外部端子数の少ない電源制御用半導体集積回路を実現することができ、コストアップを回避することができる。
これにより、フォトカプラの耐圧を考慮することなく電源装置を構築することができるとともに、制御回路および信号分離回路を含んだ半導体集積回路として形成する場合に外部端子数の少ない電源制御用半導体集積回路を実現することができ、コストアップを回避することができる。
また、上記のような構成を有する絶縁型電源装置と、該絶縁型電源装置の出力端子に接続され前記出力電流が流されることで点灯するＬＥＤランプと、前記出力制御パルス信号を生成する制御信号生成手段とにより照明装置を構成する。
これにより、ＰＷＭパルスでＬＥＤランプの明るさを制御できるとともに、部品点数が少なく安価なＬＥＤ照明装置を実現することができる。
これにより、ＰＷＭパルスでＬＥＤランプの明るさを制御できるとともに、部品点数が少なく安価なＬＥＤ照明装置を実現することができる。
本発明によれば、使用する信号伝達手段の特性のばらつきを考慮する必要がなく、製造上の制約が少ない絶縁型電源装置を実現することができる。また、二次側の回路から一次側の回路へフィードバック信号および出力制御用のパルス信号を供給して出力制御を行う絶縁型電源装置を、部品点数や一次側の電源制御用ＩＣに設ける外部端子を増加させることなく実現することができるという効果がある。
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、絶縁型ＡＣ−ＤＣコンバータなどにより構成される本発明に係る電源装置のブロック構成図である。なお、以下の実施形態では、負荷としてＬＥＤを駆動する電源装置を示して説明するが、本発明を適用可能な電源装置は、負荷がＬＥＤである場合に限定されるものではない。
図１は、絶縁型ＡＣ−ＤＣコンバータなどにより構成される本発明に係る電源装置のブロック構成図である。なお、以下の実施形態では、負荷としてＬＥＤを駆動する電源装置を示して説明するが、本発明を適用可能な電源装置は、負荷がＬＥＤである場合に限定されるものではない。
本発明に係る電源装置は、交流入力電圧Ｖｉｎを電力変換するトランスなどからなる電力変換手段１０と、変換された交流を整流する整流手段１１と、整流された電圧・電流のうち所定の周波数帯の電圧・電流を通過させて負荷３０へ供給するフィルタ回路１２と、負荷３０に流れる電流を検出する検出手段１３と、検出された電流値に応じた帰還信号ＦＢを生成する帰還電圧生成回路１４と、入力側と出力側とが電気的に絶縁されたフォトカプラなどからなり帰還信号ＦＢを一次側へ伝達する絶縁型の信号伝達手段１５と、上記電力変換手段１０の一次側に電流を流すＭＯＳトランジスタなどの自己消弧素子からなるスイッチ手段１６と、前記信号伝達手段１５によって伝達された信号に応じてスイッチ手段１６をオン・オフ制御するパルス信号を生成する制御回路１７とを備える。
なお、上記整流手段１１はダイオードにより構成され、フィルタ回路１２は整流手段１１と負荷が接続される出力端子との間に直列に設けられたコイルと、接地点との間に設けられた平滑コンデンサなどから構成される（図３参照）。
なお、上記整流手段１１はダイオードにより構成され、フィルタ回路１２は整流手段１１と負荷が接続される出力端子との間に直列に設けられたコイルと、接地点との間に設けられた平滑コンデンサなどから構成される（図３参照）。
さらに、本発明に係る電源装置は、外部から供給される外部ＰＷＭ制御信号PWMに応じて帰還電圧生成回路１４により一次側へ送る帰還信号ＦＢを補正するフィードバック量補正回路１８と、制御回路１７から出力されるオン・オフパルス信号をマスクしてパルスの間引きを行うマスク回路１９とを備える。
なお、本発明に係る電源装置においては、帰還電圧生成回路１４により生成された帰還信号ＦＢと外部ＰＷＭ制御信号PWMとを合成して例えばフォトカプラのような絶縁型の信号伝達手段を有する信号伝達回路１５により二次側へ伝達するように構成されており、信号伝達回路１５は伝達前の信号を合成する信号合成機能と、伝達された信号に含まれているＰＷＭ制御信号を抽出する信号分離機能を有し、マスク回路１９は分離されたＰＷＭ制御信号に応じて間引き量を変化させるように構成されている。負荷がＬＥＤランプであるシステムにおいては、外部ＰＷＭ制御信号は調光を制御するための信号とされる。
図１において、太枠で示されているブロック１８と１９は本発明において追加された回路ブロックで、破線で示されている信号経路は追加ブロック１８と１９がない電源装置における信号経路である。
なお、本発明に係る電源装置においては、帰還電圧生成回路１４により生成された帰還信号ＦＢと外部ＰＷＭ制御信号PWMとを合成して例えばフォトカプラのような絶縁型の信号伝達手段を有する信号伝達回路１５により二次側へ伝達するように構成されており、信号伝達回路１５は伝達前の信号を合成する信号合成機能と、伝達された信号に含まれているＰＷＭ制御信号を抽出する信号分離機能を有し、マスク回路１９は分離されたＰＷＭ制御信号に応じて間引き量を変化させるように構成されている。負荷がＬＥＤランプであるシステムにおいては、外部ＰＷＭ制御信号は調光を制御するための信号とされる。
図１において、太枠で示されているブロック１８と１９は本発明において追加された回路ブロックで、破線で示されている信号経路は追加ブロック１８と１９がない電源装置における信号経路である。
図３には、図１の電源装置の一実施形態の絶縁型ＡＣ−ＤＣコンバータの具体的な回路構成が示されている。
この実施形態の電源装置は、コモンモードコイルなどからなるノイズ遮断用のフィルタ２１と、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路２２と、平滑用コンデンサＣ０と、一次側巻線Ｎｐおよび補助巻線Ｎｂと二次側巻線Ｎｓとを有するトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたスイッチ手段１６としてのＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷと、該スイッチング素子ＳＷを駆動する制御回路１７やマスク回路１９（ＯＲゲートＧ１およびフリップフロップＦＦ１）を有する電源制御用ＩＣ（半導体集積回路）２３を備える。上記ダイオード・ブリッジ回路２２とトランスＴ１とから前記電力変換手段１０が構成される。電源制御用ＩＣ２３内の回路のうちＯＲゲートＧ１，Ｇ２およびフリップフロップＦＦ１を除く部分が制御回路１７として機能する。
この実施形態の電源装置は、コモンモードコイルなどからなるノイズ遮断用のフィルタ２１と、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路２２と、平滑用コンデンサＣ０と、一次側巻線Ｎｐおよび補助巻線Ｎｂと二次側巻線Ｎｓとを有するトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたスイッチ手段１６としてのＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷと、該スイッチング素子ＳＷを駆動する制御回路１７やマスク回路１９（ＯＲゲートＧ１およびフリップフロップＦＦ１）を有する電源制御用ＩＣ（半導体集積回路）２３を備える。上記ダイオード・ブリッジ回路２２とトランスＴ１とから前記電力変換手段１０が構成される。電源制御用ＩＣ２３内の回路のうちＯＲゲートＧ１，Ｇ２およびフリップフロップＦＦ１を除く部分が制御回路１７として機能する。
上記トランスＴ１の二次側には、二次側巻線Ｎｓと出力端子ＯＵＴ１との間に直列に接続された整流用ダイオードＤ１と、このダイオードＤ１のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続されたコンデンサＣ１および整流用ダイオードＤ１と直列に接続されたコイルＬ１を有するフィルタ回路１２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流を整流し、フィルタ回路１２が所定の周波数帯の電圧・電流を通過させて、出力端子ＯＵＴ１より出力する。
また、出力端子ＯＵＴ２と接地点との間には、出力端子ＯＵＴ１−ＯＵＴ２間に接続される負荷に流れる電流を検出するためのセンス抵抗Ｒｓが接続されている。また、この実施形態においては、コイルＬ１とコンデンサＣ１とから構成されるフィルタ回路１２のカットオフ周波数を、制御回路１７によるスイッチング周波数よりも低くかつ外部ＰＷＭ制御信号PWMの周波数よりも高く設定することによって、外部ＰＷＭ制御信号PWMの周波数と同一の周波数のパルス電流を出力させるようになっている。これにより、ＰＷＭ調光制御が可能となる。
また、フィルタ回路１２のカットオフ周波数を、制御回路１７によるスイッチング周波数よりも低く設定することによって、一次側のスイッチングノイズを遮断して出力に伝達させないようにすることができる。
なお、フィルタ回路１２のカットオフ周波数を、外部ＰＷＭ制御信号PWMの周波数よりも低く設定した場合には、外部ＰＷＭ制御信号PWMのデューティ比に応じた絶対値の電流を出力し、ＤＣ調光制御が可能となる。ＤＣ調光制御の場合には平均出力電流に対するＬＥＤの明るさのリニアリティが悪くなるが、本実施形態の電源装置のように、ＰＷＭ制御されたパルス電流を出力させてＰＷＭ調光制御を行うことによって、平均出力電流に対するＬＥＤの明るさのリニアリティを向上させることができる。また、ＤＣ調光制御では出力電流値が変わるとＬＥＤランプの発光色も変わるが、ＰＷＭ調光制御を行う上記実施形態を適用することで発光色の変化も少なくすることができる。
また、フィルタ回路１２のカットオフ周波数を、制御回路１７によるスイッチング周波数よりも低く設定することによって、一次側のスイッチングノイズを遮断して出力に伝達させないようにすることができる。
なお、フィルタ回路１２のカットオフ周波数を、外部ＰＷＭ制御信号PWMの周波数よりも低く設定した場合には、外部ＰＷＭ制御信号PWMのデューティ比に応じた絶対値の電流を出力し、ＤＣ調光制御が可能となる。ＤＣ調光制御の場合には平均出力電流に対するＬＥＤの明るさのリニアリティが悪くなるが、本実施形態の電源装置のように、ＰＷＭ制御されたパルス電流を出力させてＰＷＭ調光制御を行うことによって、平均出力電流に対するＬＥＤの明るさのリニアリティを向上させることができる。また、ＤＣ調光制御では出力電流値が変わるとＬＥＤランプの発光色も変わるが、ＰＷＭ調光制御を行う上記実施形態を適用することで発光色の変化も少なくすることができる。
さらに、トランスＴ１の二次側には、センス抵抗Ｒｓにより電流−電圧変換された電圧Ｖｄが抵抗Ｒ１を介して反転入力端子に入力され、非反転入力端子に参照電圧Ｖref1が入力され、検出した電流値に応じた電圧を出力する誤差アンプＡＭＰ１や、該誤差アンプの出力を受けて帰還信号ＦＢを生成するバッファアンプ（ボルテージフォロワ）ＡＭＰ２、帰還信号ＦＢとＰＷＭパルス生成手段ＰＰＧより供給された外部ＰＷＭ制御信号PWMとを合成する信号合成回路１５ａが設けられている。該信号合成回路１５ａによって合成された信号は狭義の信号伝達手段としてのフォトカプラＰＣによって一次側へ伝達される。
また、誤差アンプＡＭＰ１の出力端子と反転入力端子との間には位相補償用の容量Ｃｆが設けられ、該容量Ｃｆと前記抵抗Ｒ１とによりローパスフィルタが構成される。そして、容量Ｃｆが当該アンプのミラー効果によって入力側から見たときに本来の容量値のほぼゲイン倍の値（１＋Ａ）Ｃｆを持つようにされ、カットオフ周波数の低いフィルタとして機能し、出力電流に応じて変化する電圧Ｖｄを平滑することができる。
これによって、誤差アンプＡＭＰ１の反転入力端子には、電圧Ｖｄの平均電圧に相当する直流電圧が入力される。また、本実施例の回路においては、誤差アンプＡＭＰ１と後段のバッファアンプＡＭＰ２との間に抵抗Ｒ２と容量Ｃ２とが接続されて、誤差アンプＡＭＰ１とともに伝達関数が２つのポールを有する２次のローパスフィルタとして機能することで、高い周波数帯のノイズをより効果的に遮断できるように構成されている。
また、誤差アンプＡＭＰ１の出力端子と反転入力端子との間には位相補償用の容量Ｃｆが設けられ、該容量Ｃｆと前記抵抗Ｒ１とによりローパスフィルタが構成される。そして、容量Ｃｆが当該アンプのミラー効果によって入力側から見たときに本来の容量値のほぼゲイン倍の値（１＋Ａ）Ｃｆを持つようにされ、カットオフ周波数の低いフィルタとして機能し、出力電流に応じて変化する電圧Ｖｄを平滑することができる。
これによって、誤差アンプＡＭＰ１の反転入力端子には、電圧Ｖｄの平均電圧に相当する直流電圧が入力される。また、本実施例の回路においては、誤差アンプＡＭＰ１と後段のバッファアンプＡＭＰ２との間に抵抗Ｒ２と容量Ｃ２とが接続されて、誤差アンプＡＭＰ１とともに伝達関数が２つのポールを有する２次のローパスフィルタとして機能することで、高い周波数帯のノイズをより効果的に遮断できるように構成されている。
信号合成回路１５ａは、図２に示すように、互いにカソード端子が結合された一対のダイオードＤ２，Ｄ３のアノード端子に、それぞれ帰還信号ＦＢと外部ＰＷＭ制御信号PWMを入力し、共通カソード端子から２つの信号を合成した信号を取り出して、図３のフォトカプラＰＣを構成するフォトダイオードＰＤ１へ供給するように構成すれば良い。このとき、外部ＰＷＭ制御信号PWMは電流調整用の抵抗Ｒｔを介してダイオードＤ３のアノード端子に入力するようにするとよい。
また、本実施形態においては、誤差アンプＡＭＰ１に入力される参照電圧Ｖref1を生成する可変電圧源ＶＳを設け、Ｖref1を外部のＰＷＭパルス生成手段ＰＰＧにより生成されたＰＷＭ制御信号PWMのデューティ比もしくはパルス幅に応じて変化させ、後述のように一次側回路にＰＷＭ制御信号PWMを入れて出力をフィードフォワードで制御した場合に変化する上記電圧Ｖｄの変化を相殺するような働きをすることができるように構成されている。
また、本実施形態においては、誤差アンプＡＭＰ１に入力される参照電圧Ｖref1を生成する可変電圧源ＶＳを設け、Ｖref1を外部のＰＷＭパルス生成手段ＰＰＧにより生成されたＰＷＭ制御信号PWMのデューティ比もしくはパルス幅に応じて変化させ、後述のように一次側回路にＰＷＭ制御信号PWMを入れて出力をフィードフォワードで制御した場合に変化する上記電圧Ｖｄの変化を相殺するような働きをすることができるように構成されている。
上記アンプＡＭＰ１とＡＭＰ２とによって帰還電圧生成回路１４が構成され、フォトカプラＰＣにより信号伝達手段１５が構成される。本実施形態においては、外部ＰＷＭ制御信号PWMを一次側の電源制御用ＩＣ２３へ供給して出力電流を変化させ、負荷として接続されるＬＥＤランプの明るさを調整するとともに、それに伴って生じる不所望な検出電圧Ｖｄの変化を相殺するように、外部ＰＷＭ制御信号PWMにより可変電圧源ＶＳにより生成される参照電圧Ｖref1を変化させて、フィードバック信号ＦＢを補正することで回避できるように構成されている。つまり、外部ＰＷＭ制御信号PWMのデューティ比が変化しても、参照電圧Ｖref1に対する相対的な検出電圧Ｖｄの大きさを変化させないようにしている。
次に、フォトカプラＰＣを介して二次側からフィードバック信号ＦＢおよび外部ＰＷＭ制御信号PWMを受けてスイッチング素子ＳＷをオン、オフする電源制御用ＩＣ２３について説明する。
電源制御用ＩＣ２３には、フォトカプラＰＣを構成する受光用トランジスタＴｒ１のコレクタが接続される外部端子Ｐ１が設けられている。受光用トランジスタＴｒ１は、そのエミッタ端子が接地電位ＧＮＤに接続されているとともに、外部端子Ｐ１は、各々プルアップ抵抗Ｒｐ１を介して、電源制御用ＩＣ２３内部に設けられている内部電源回路２０により生成される内部電圧Ｖregが印加される端子に接続され、受光用トランジスタＴｒ１のコレクタにバイアスを与えるように構成されている。これにより、内部電圧ＶregによりＴｒ１がバイアスされた状態で、フォトカプラＰＣのフォトダイオードＰＤ１が点灯されると、Ｔｒ１にコレクタ電流が流れ、抵抗Ｒｐ１の電圧降下によって外部端子Ｐ１の電位が下がり、これを内部回路が増幅して制御動作を行う。
電源制御用ＩＣ２３には、フォトカプラＰＣを構成する受光用トランジスタＴｒ１のコレクタが接続される外部端子Ｐ１が設けられている。受光用トランジスタＴｒ１は、そのエミッタ端子が接地電位ＧＮＤに接続されているとともに、外部端子Ｐ１は、各々プルアップ抵抗Ｒｐ１を介して、電源制御用ＩＣ２３内部に設けられている内部電源回路２０により生成される内部電圧Ｖregが印加される端子に接続され、受光用トランジスタＴｒ１のコレクタにバイアスを与えるように構成されている。これにより、内部電圧ＶregによりＴｒ１がバイアスされた状態で、フォトカプラＰＣのフォトダイオードＰＤ１が点灯されると、Ｔｒ１にコレクタ電流が流れ、抵抗Ｒｐ１の電圧降下によって外部端子Ｐ１の電位が下がり、これを内部回路が増幅して制御動作を行う。
なお、従来、フォトカプラの電源は、例えば特許文献２に記載されているように、補助巻線に接続された整流用ダイオードと平滑コンデンサとからなるレギュレータをＩＣ外部に設けて供給するのが一般的であった。しかし、その場合、ＦＢ信号の入力端子にフォトカプラを介して、制御用ＩＣ内部の素子の耐圧を越えるような比較的高い電圧が印加されてＩＣ内部の素子が破壊されるおそれがある。従って、ＩＣ内部素子の耐圧のことを考慮すると、内部電圧Ｖregをフォトカプラに供給してバイアスするように構成するのが望ましい。一方、受光用トランジスタＴｒ１のバイアスの仕方としては、本実施形態のように、プルアップ抵抗Ｒｐを介してＶregをコレクタに印加する形式の他、Ｖregを受光用トランジスタのコレクタに直接印加してエミッタと接地点との間に抵抗を接続してコレクタ接地とする形式が考えられる（特許文献２参照）。
しかし、受光用トランジスタをコレクタ接地としかつＩＣ内部で生成した電圧Ｖregをコレクタに印加するように構成した場合には、図１１に示すように、Ｖregを出力する端子とＦＢ信号の入力端子の２つの外部端子をＩＣに設ける必要がある。これに対し、本実施例のようにプルアップ抵抗Ｒｐ１を介してＶregをＴｒ１のコレクタに印加する構成とすることによって、ＩＣの外部端子を増やす必要がなく、コストアップを回避できるという利点がある。さらに、図示しないが、プルアップ抵抗Ｒｐ１として抵抗値を調整可能な可変抵抗もしくは抵抗回路を使用することで、フォトカプラの特性ばらつきに起因する受信信号のレベルばらつきを補償し、使用するフォトカプラにかかわらず精度の高い信号ＦＢを伝達できるように構成することも可能である。
また、この実施形態の電源装置の一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地電位点との間に接続された平滑用コンデンサＣ２とを有し、平滑された電圧が上記電源制御用ＩＣ１３の電源電圧端子ＶＣＣに印加されている。これとともに、ダイオード・ブリッジ回路１２で整流され一次側巻線Ｎｐの一方の端子に印加される電圧が、抵抗Ｒ０を介して電源制御用ＩＣ１３の電源電圧端子ＶＣＣに供給され、電源起動時の補助巻線Ｎｂに電圧が誘起される前に電源制御用ＩＣ１３を動作させることができるように構成されている。そして、電源制御用ＩＣ１３内には、電源電圧端子ＶＣＣに供給された電圧に基づいて、例えば５Ｖのような内部電源電圧Ｖregを生成する内部電源回路２０が設けられている。内部電源回路２０は、例えばシリーズレギュレータなどで構成される。
さらに、本実施例の電源制御用ＩＣ２３には、抵抗Ｒｐ１により電流−電圧変換された電圧に基づいて、外部端子Ｐ１に接続されているフォトカプラのＣＴＲ（電流伝達率）を検出する例えばＤＡ変換回路などからなるＣＴＲ検出回路４０と、外部端子Ｐ１の電圧を増幅して出力する伝達信号補正回路としての可変利得アンプＶＧＡと、可変利得アンプＶＧＡの出力からフィードバック信号ＦＢと外部ＰＷＭ制御信号PWMを分離する信号分離回路１５ｂとが設けられ、前記信号合成回路１５ａとフォトカプラＰＣと信号分離回路１５ｂとにより信号伝達回路１５が構成されている。可変利得アンプＶＧＡはＣＴＲ検出回路４０からの信号すなわち外部端子Ｐ１に接続されているフォトカプラのＣＴＲに応じて利得（ゲイン）が調整されるように構成されている。可変利得アンプＶＧＡを含めたものを、信号伝達回路１５とみなすこともできる。
また、上記電源制御用ＩＣ２３には、定電流源ＣＣ１とコンデンサＣ４およびディスチャージ用ＭＯＳトランジスタＳＷ２からなる波形生成回路ＲＡＭＰと、上記誤差アンプＡＭＰ３の出力と波形生成回路ＲＡＭＰで生成された波形信号とを比較するコンパレータ（電圧比較回路）ＣＭＰ１とが設けられている。波形生成回路ＲＡＭＰは定電流源ＣＣ１の電流によってコンデンサＣ４が充電することで出力が徐々に上昇し、スイッチング素子ＳＷ２がオンされることでコンデンサＣ４の電荷が一気に放出されて出力が急に立ち下がる動作を繰り返すことで、鋸波状の波形信号を生成する。コンパレータＣＭＰ１は、誤差アンプＡＭＰ３の出力に応じたパルス幅を有するローカルＰＷＭパルスを生成するＰＷＭコンパレータとして機能する。
さらに、上記電源制御用ＩＣ２３には、信号分離回路１５ｂにより分離された外部ＰＷＭ制御信号PWMの立上がりを検出してパルス信号を生成するワンショットパルス生成回路ＯＰＧ１と、トランスＴ１（１０）に設けられた補助巻線Ｎｂの一方の端子が接続される外部端子Ｐ３と、該外部端子Ｐ３に反転入力端子が接続され非反転入力端子に参照電圧Ｖref3が印加されたコンパレータＣＭＰ２と、該コンパレータＣＭＰ２の出力の立上がりを検出してパルス信号を生成するワンショットパルス生成回路ＯＰＧ２と、これらの回路からの信号に応じてスイッチング素子ＳＷのオン、オフ制御信号ｏｎ／ｏｆｆを生成するロジック回路ＬＧＣと、が設けられている。
ロジック回路ＬＧＣは、外部端子Ｐ２の電圧をインバータＩＮＶで反転した電位とコンパレータＣＭＰ１の出力とを入力とするＯＲゲートＧ１と、ワンショットパルス生成回路ＯＰＧ１とＯＰＧ２の出力を入力とするＯＲゲートＧ２と、ＯＲゲートＧ１の出力がリセット端子Ｒに入力され、ＯＲゲートＧ２の出力がセット端子Ｓに入力されたＲＳフリップフロップＦＦ１とから構成されている。
ＲＳフリップフロップＦＦ１はリセット優先のフリップフロップであり、ＦＦ１の出力Ｑはスイッチング素子ＳＷのオン、オフ制御信号ｏｎ／ｏｆｆとしてＩＣ外部へ出力され、ＦＦ１の反転出力／Ｑは波形生成回路ＲＡＭＰのディスチャージ用ＭＯＳトランジスタＳＷ２をオン、オフ制御する信号としてＳＷ２のゲート端子に供給される。
ＯＲゲートＧ１とＦＦ１は、外部端子Ｐ２から入力される外部ＰＷＭ制御信号PWMのロウレベルの期間はＲＳフリップフロップＦＦ１の出力Ｑを強制的にロウレベルにしてオン、オフ制御信号ｏｎ／ｏｆｆの出力を禁止するマスク回路として機能する。また、外部ＰＷＭ制御信号PWMがハイレベルに変化するタイミングで、ＯＰＧ１によりワンショットパルスが生成されてＲＳフリップフロップＦＦ１がセットされ、マスクが解除される。
ＲＳフリップフロップＦＦ１はリセット優先のフリップフロップであり、ＦＦ１の出力Ｑはスイッチング素子ＳＷのオン、オフ制御信号ｏｎ／ｏｆｆとしてＩＣ外部へ出力され、ＦＦ１の反転出力／Ｑは波形生成回路ＲＡＭＰのディスチャージ用ＭＯＳトランジスタＳＷ２をオン、オフ制御する信号としてＳＷ２のゲート端子に供給される。
ＯＲゲートＧ１とＦＦ１は、外部端子Ｐ２から入力される外部ＰＷＭ制御信号PWMのロウレベルの期間はＲＳフリップフロップＦＦ１の出力Ｑを強制的にロウレベルにしてオン、オフ制御信号ｏｎ／ｏｆｆの出力を禁止するマスク回路として機能する。また、外部ＰＷＭ制御信号PWMがハイレベルに変化するタイミングで、ＯＰＧ１によりワンショットパルスが生成されてＲＳフリップフロップＦＦ１がセットされ、マスクが解除される。
本実施形態のＡＣ−ＤＣコンバータは、補助巻線Ｎｂに誘起される電圧が参照電圧Ｖref3以下になるタイミングすなわち補助巻線の電流がある程度減少したタイミングで、コンパレータＣＭＰ２の出力がハイレベルに変化して、ＯＰＧ２によりワンショットパルスが生成され、フリップフロップＦＦ１がセット状態にされる。すると、制御信号ｏｎ／ｏｆｆがハイレベルに変化してスイッチング素子ＳＷがオンされて一次側巻線Ｎｐに電流が流されるとともに、波形生成回路ＲＡＭＰ内のＳＷ２がオフされてコンパレータＣＭＰ１の入力が次第に高くなりフィードバック信号ＦＢよりも高くなった時点でフリップフロップＦＦ１にリセットがかかる。そして、制御信号ｏｎ／ｏｆｆがロウレベルに変化してスイッチング素子ＳＷがオフされるとともに、波形生成回路ＲＡＭＰ内のＳＷ２がオンされてコンデンサが放電され波形信号が立ち下がる。
上記動作を繰り返すことでフィードバック信号ＦＢが一定になるように、一次側巻線Ｎｐに電流が流れる期間が制御されて、出力電流パルスのパルス幅が制御される。図６（Ａ）に、本実施形態の絶縁型ＡＣ−ＤＣコンバータにおける一次側制御回路へのフィードバック信号ＦＢとスイッチング素子ＳＷのオン時間との関係を示す。図６（Ａ）に示すように、スイッチング素子ＳＷのオン時間は、フィードバック信号ＦＢにほぼ比例するように制御される。なお、スイッチング素子ＳＷによる一次側巻線Ｎｐの電流のオン、オフ制御は、入力電圧の周波数よりも充分に高い周波数にて行われる。
ここで、上記マスク回路１９（Ｇ１，ＦＦ１）の機能について、図４を用いて説明する。図４において、（ａ）は外部ＰＷＭ制御信号PWMの波形、（ｂ）は参照電圧Ｖref1の補正を行わない場合の出力電力波形、（ｃ）は本実施形態を適用して参照電圧Ｖref1の補正を行った場合の出力電力波形を示してある。図４に示すように、本実施形態のＡＣ−ＤＣコンバータにおいては、外部ＰＷＭ制御信号PWMのロウレベルの期間は、フリップフロップＦＦ１の出力をロウレベルに固定すなわち内部ＰＷＭパルスの出力をマスクしスイッチング素子ＳＷをオンさせないようにして、外部ＰＷＭ制御信号PWMによって出力電流を制御することができるようにされている。
ところで、上記のように電源制御用ＩＣ２３に外部ＰＷＭ制御信号PWMを入れて内部のローカルＰＷＭパルスの出力をマスクし出力電流を制御するようにした場合、そのままでは、外部ＰＷＭ制御信号PWMのデューティが変化した分だけ検出電圧Ｖｄが変化しフィードバック信号ＦＢがずれてしまい、図４（ｂ）に示すように、ピーク値が高くなってしまう。
そこで、本実施形態のＡＣ−ＤＣコンバータにおいては、二次側に設けられている誤差アンプＡＭＰ１の非反転入力端子に印加される参照電圧Ｖref1を可変電圧源ＶＳにより生成し、図８（Ａ）に示すように外部ＰＷＭ制御信号PWMのデューティ比もしくはパルス幅に比例してＶref1を高くして検出電圧Ｖｄの変化を相殺するような補正を行う構成とした。このような補正を行うことによって、一次側の電源制御用ＩＣ２３に外部ＰＷＭ制御信号PWMを入れることにより検出電圧Ｖｄが変化してフィードバック信号ＦＢがずれ、出力電流のピーク値が変化するのを防止することができる。すなわち、本実施形態に従うと、外部ＰＷＭ制御信号PWMが変化してもフィードバック信号ＦＢが変化しないようにすることができる。
そこで、本実施形態のＡＣ−ＤＣコンバータにおいては、二次側に設けられている誤差アンプＡＭＰ１の非反転入力端子に印加される参照電圧Ｖref1を可変電圧源ＶＳにより生成し、図８（Ａ）に示すように外部ＰＷＭ制御信号PWMのデューティ比もしくはパルス幅に比例してＶref1を高くして検出電圧Ｖｄの変化を相殺するような補正を行う構成とした。このような補正を行うことによって、一次側の電源制御用ＩＣ２３に外部ＰＷＭ制御信号PWMを入れることにより検出電圧Ｖｄが変化してフィードバック信号ＦＢがずれ、出力電流のピーク値が変化するのを防止することができる。すなわち、本実施形態に従うと、外部ＰＷＭ制御信号PWMが変化してもフィードバック信号ＦＢが変化しないようにすることができる。
図４より、外部ＰＷＭ制御信号PWMのデューティ比（パルス幅）を変化させた際に、参照電圧Ｖref1の補正を行わない場合には検出電圧Ｖｄが変化することで図４（ｂ）に示すように出力電流のピークが高くなってしまい所望の制御が行えなくなるのに対し、参照電圧Ｖref1の補正を行った場合には図４（ｃ）に示すように出力電力の波形の高さをほぼ一定に保つことができ、所望のＰＷＭ調光制御が行えることが分かる。
なお、参照電圧Ｖref1の制御による補正量は、一次側の電源制御用ＩＣ２３のマスク回路で内部ＰＷＭパルスをマスクすることにより遮断される出力電流の平均値と、参照電圧Ｖref1の補正量を出力電流の変化量に換算した値とが同一となるように決定するとよい。
なお、参照電圧Ｖref1の制御による補正量は、一次側の電源制御用ＩＣ２３のマスク回路で内部ＰＷＭパルスをマスクすることにより遮断される出力電流の平均値と、参照電圧Ｖref1の補正量を出力電流の変化量に換算した値とが同一となるように決定するとよい。
ところで、図４の波形は、ダイオード・ブリッジ２２の出力を平滑するコンデンサＣ０として比較的容量値の大きなものを使用した場合のものである。図５には、ダイオード・ブリッジ２２の出力を平滑するコンデンサＣ０を設けないあるいは容量値の小さなＣ０を使用した場合の波形が示されている。
図５において、（Ａ）はトランスＴ１の一次側巻線Ｎｐに印加されるダイオード・ブリッジ２２からの入力波形、（Ｂ）はトランスＴ１の二次側巻線Ｎｓに誘起される出力波形、（Ｃ）は外部ＰＷＭ制御信号PWMの波形を示す。容量値の小さなＣ０を使用した場合、スイッチング素子ＳＷがオンした際にＣ０から電荷が引き抜かれて電圧が下がり、一次側巻線Ｎｐに印加される電圧ＶC0は脈流となる。すると、一次側巻線Ｎｐに流れる電流はＶC0の波形を追従し脈流となるので、ＡＣ−ＤＣコンバータの力率を改善することができるという利点がある。
図５において、（Ａ）はトランスＴ１の一次側巻線Ｎｐに印加されるダイオード・ブリッジ２２からの入力波形、（Ｂ）はトランスＴ１の二次側巻線Ｎｓに誘起される出力波形、（Ｃ）は外部ＰＷＭ制御信号PWMの波形を示す。容量値の小さなＣ０を使用した場合、スイッチング素子ＳＷがオンした際にＣ０から電荷が引き抜かれて電圧が下がり、一次側巻線Ｎｐに印加される電圧ＶC0は脈流となる。すると、一次側巻線Ｎｐに流れる電流はＶC0の波形を追従し脈流となるので、ＡＣ−ＤＣコンバータの力率を改善することができるという利点がある。
図７には、ＣＴＲ検出回路４０のより具体的な回路構成例が示されている。
図７に示すように、この実施例のＣＴＲ検出回路４０は、外部端子Ｐ１の電圧と電位が少しずつ異なる参照電圧Ｖref11……Ｖref1nとを比較する複数のコンパレータＣＭＰ１１……ＣＭＰ１ｎと、これらのコンパレータの出力をイネーブル信号ＥＮによってラッチするラッチ手段としてのＤ型フリップフロップＦＦ１１……ＦＦ１ｎとにより構成されている。
また、ＣＴＲ検出回路４０に対応して、ＰＷＭ信号監視回路４１と電源電圧監視回路４２とイネーブル信号ＥＮを生成するＥＮ信号生成回路４３とが設けられている。ＰＷＭ信号監視回路４１は外部からＰＷＭ制御信号PWMが入って来たことを検出して制御回路１７に制御を開始させる信号を出力するスタートアップ機能を有する。電源電圧監視回路４２は、例えば外部電源端子ＶＣＣの電圧（あるいは内部電圧Ｖreg）を監視して電源電圧が立ち上がったことを検出する回路である。
図７に示すように、この実施例のＣＴＲ検出回路４０は、外部端子Ｐ１の電圧と電位が少しずつ異なる参照電圧Ｖref11……Ｖref1nとを比較する複数のコンパレータＣＭＰ１１……ＣＭＰ１ｎと、これらのコンパレータの出力をイネーブル信号ＥＮによってラッチするラッチ手段としてのＤ型フリップフロップＦＦ１１……ＦＦ１ｎとにより構成されている。
また、ＣＴＲ検出回路４０に対応して、ＰＷＭ信号監視回路４１と電源電圧監視回路４２とイネーブル信号ＥＮを生成するＥＮ信号生成回路４３とが設けられている。ＰＷＭ信号監視回路４１は外部からＰＷＭ制御信号PWMが入って来たことを検出して制御回路１７に制御を開始させる信号を出力するスタートアップ機能を有する。電源電圧監視回路４２は、例えば外部電源端子ＶＣＣの電圧（あるいは内部電圧Ｖreg）を監視して電源電圧が立ち上がったことを検出する回路である。
ＥＮ信号生成回路４３は、ＰＷＭ信号監視回路４１と電源電圧監視回路４２からの信号に基づいて、電源電圧が立ち上がった状態でＰＷＭ制御信号PWMが入って来たのを検出してから適当な遅延時間後にパルス状のイネーブル信号ＥＮを出力するように構成される。なお、ＥＮ信号生成回路４３は、一旦イネーブル信号ＥＮを出力すると、電源電圧が落ちるまでイネーブル信号ＥＮを出力しないように構成しておくのが良い。
また、電源制御用ＩＣにおいては、電源電圧が所定のレベル以下になった場合に制御動作を停止するために、電源電圧ＶＣＣが所定のレベル以上になっているか監視する低電圧監視回路（ＵＶＬＯ）を設けることがあるので、そのような回路を設けている場合には、その回路と本実施例における電源電圧監視回路４１とを兼用するように構成することができ、それによって回路規模の増大を抑制することができる。ＣＴＲ検出回路４０は図７に示すような回路に限定されず、例えば逐次比較型のＤＡ変換回路等であっても良い。
また、電源制御用ＩＣにおいては、電源電圧が所定のレベル以下になった場合に制御動作を停止するために、電源電圧ＶＣＣが所定のレベル以上になっているか監視する低電圧監視回路（ＵＶＬＯ）を設けることがあるので、そのような回路を設けている場合には、その回路と本実施例における電源電圧監視回路４１とを兼用するように構成することができ、それによって回路規模の増大を抑制することができる。ＣＴＲ検出回路４０は図７に示すような回路に限定されず、例えば逐次比較型のＤＡ変換回路等であっても良い。
ここで、ＣＴＲ検出回路４０の動作について説明する。本実施形態の電源装置においては、フィードバック信号ＦＢがまだゼロの状態である電源立上り時に、ＰＷＭパルス生成回路ＰＰＧより所定の振幅の外部ＰＷＭ制御信号PWMを入れてやる。すると、その信号はフォトカプラＰＣを介して二次側の電源制御用ＩＣ２３の外部端子Ｐ１へ伝達される。このとき、コレクタフォトカプラＰＣの電流伝達率（ＣＴＲ）およびＰＷＭ制御信号PWMの振幅値に応じた電流が受光用トランジスタＴｒ１に流れるため、Ｔｒ１のコレクタ電流に応じて外部端子Ｐ１の電圧が異なることとなる。
ＣＴＲ検出回路４０は、外部端子Ｐ１の電圧と参照電圧Ｖref11……Ｖref1nとを比較して出力を生成するため、ＣＴＲ検出回路４０の出力はフォトカプラＰＣのＣＴＲに対応した状態となる。そして、この出力はイネーブル信号ＥＮによってフリップフロップＦＦ１１……ＦＦ１ｎに取り込まれ、その値によって例えば動作電流の大きさを替えることで可変利得アンプＶＧＡの利得を決定し、その後電源が遮断されるまで、可変利得アンプＶＧＡの利得はそのまま維持される。つまり、本実施形態の電源装置は、電源立上り時に、予め決められた所定の振幅の外部ＰＷＭ制御信号PWMを入力してその振幅値に応じて２次側に流れる電流を検出することでフォトカプラＰＣのＣＴＲを検出し、そのＣＴＲに応じて可変利得アンプＶＧＡの利得を決定するように構成されている。
そのため、電源装置ごとにフォトカプラＰＣのＣＴＲが異なっていたとしても、二次側へ伝達された信号が可変利得アンプＶＧＡによって所定の伝達関数に従った信号となるように補正され、ＶＧＡよりも後段の信号は同一レベルの信号として内部回路へ供給することができ、制御ループの安定性が向上する。また、本実施形態の電源装置においては、経時変化でフォトカプラＰＣのＣＴＲが変化したとしても、可変利得アンプＶＧＡよりも後段の信号はＣＴＲが変化する前と同一レベルの信号を内部回路へ供給することができ、経時変化による制御ループの特性低下を防止することができる。
なお、電源電圧監視回路４２を設けてイネーブル信号ＥＮを生成する代わりに、外部からフォトカプラの特性検出モードが指示された場合にそれを検出してイネーブル信号ＥＮを生成するようにしてもよい。特性検出モードの指示は、例えば外部から通常時とは明らかに異なる周波数等を有するＰＷＭ制御信号PWMを入力するとともに、制御用ＩＣ２３内にそれを検出する回路を設けることで実現することができる。
なお、電源電圧監視回路４２を設けてイネーブル信号ＥＮを生成する代わりに、外部からフォトカプラの特性検出モードが指示された場合にそれを検出してイネーブル信号ＥＮを生成するようにしてもよい。特性検出モードの指示は、例えば外部から通常時とは明らかに異なる周波数等を有するＰＷＭ制御信号PWMを入力するとともに、制御用ＩＣ２３内にそれを検出する回路を設けることで実現することができる。
図８には、信号分離回路１５ｂのより具体的な回路構成例が示されている。
図８に示すように、この実施例の信号分離回路１５ｂは、受信した合成信号から高周波のノイズをカットするノイズフィルタＦＬＴと、信号の立上りや立下りを緩やかにするローパスフィルタＬＰＦと、ノイズフィルタＦＬＴを通過した信号とローパスフィルタＬＰＦを通過した信号を入力とする２つのオフセット・コンパレータＣＭＰ２１，ＣＭＰ２２と、これらのコンパレータＣＭＰ２１，ＣＭＰ２２の出力信号がセット端子とリセット端子にそれぞれ入力されたＲＳフリップフロップＦＦ２と、ＦＦ２の出力Ｑがロウレベルからハイレベルへ変化あいるはその逆に変化した際にパルスを生成し出力するワンショットパルス生成回路ＯＰＧ３と、該パルスによって信号分離回路１５ｂの入力信号をサンプリングするサンプルホールド回路Ｓ＆Ｈとにより構成されている。
図８に示すように、この実施例の信号分離回路１５ｂは、受信した合成信号から高周波のノイズをカットするノイズフィルタＦＬＴと、信号の立上りや立下りを緩やかにするローパスフィルタＬＰＦと、ノイズフィルタＦＬＴを通過した信号とローパスフィルタＬＰＦを通過した信号を入力とする２つのオフセット・コンパレータＣＭＰ２１，ＣＭＰ２２と、これらのコンパレータＣＭＰ２１，ＣＭＰ２２の出力信号がセット端子とリセット端子にそれぞれ入力されたＲＳフリップフロップＦＦ２と、ＦＦ２の出力Ｑがロウレベルからハイレベルへ変化あいるはその逆に変化した際にパルスを生成し出力するワンショットパルス生成回路ＯＰＧ３と、該パルスによって信号分離回路１５ｂの入力信号をサンプリングするサンプルホールド回路Ｓ＆Ｈとにより構成されている。
オフセット・コンパレータは、意図的に入力にオフセットを持たせたコンパレータであり、例えば差動増幅回路の差動トランジスタの負荷となるカレントミラー接続された一対のトランジスタの素子サイズを変えることでオフセットを持たせることができる。この実施例では、非反転入力端子から反転入力端子に向かって負となるオフセット、すなわち非反転入力端子に反転入力端子よりもオフセット分だけ低い電圧が入力されたときに出力がゼロになるように設定される。このようなオフセットをコンパレータＣＭＰ２１とＣＭＰ２２に付与することで、同一レベルの電圧が非反転入力端子と反転入力端子に入力された状態でＣＭＰ２１，ＣＭＰ２２の出力が確実にロウレベルとなるように動作させることができる。
コンパレータＣＭＰ２１とＣＭＰ２２には、それぞれノイズフィルタＦＬＴを通過した信号とローパスフィルタＬＰＦを通過した信号が逆の関係、すなわちコンパレータＣＭＰ２１の非反転入力端子にノイズフィルタＦＬＴを通過した信号が入力されローパスフィルタＬＰＦを通過した信号はＣＭＰ２１の反転入力端子に入力される一方、コンパレータＣＭＰ２２の非反転入力端子にはローパスフィルタＬＰＦを通過した信号が入力されノイズフィルタＦＬＴを通過した信号ＣＭＰ２２の反転入力端子に入力されるように構成されている。
このような信号をＣＭＰ２１，ＣＭＰ２２へ入力させることで、ＣＭＰ２１とＣＭＰ２２が信号分離回路１５ｂの入力（ＦＢとＰＷＭが合成されたパルス状の信号）の変化点を見極めてパルス信号を出力することができる。ローパスフィルタＬＰＦは、コンパレータＣＭＰ２１とＣＭＰ２２が２つの入力信号の過渡応答の差（立上がり速度の差）を検出できれば良いので、比較的小さな時定数を有するように構成しておくことができ、ＩＣ化する上で支障とならない。
このような信号をＣＭＰ２１，ＣＭＰ２２へ入力させることで、ＣＭＰ２１とＣＭＰ２２が信号分離回路１５ｂの入力（ＦＢとＰＷＭが合成されたパルス状の信号）の変化点を見極めてパルス信号を出力することができる。ローパスフィルタＬＰＦは、コンパレータＣＭＰ２１とＣＭＰ２２が２つの入力信号の過渡応答の差（立上がり速度の差）を検出できれば良いので、比較的小さな時定数を有するように構成しておくことができ、ＩＣ化する上で支障とならない。
ここで、図８に示されている信号分離回路１５ｂの動作を説明する。
信号分離回路１５ｂの入力信号は、図９（Ａ）のような矩形状の波形であり、ロウレベルの期間Ｔ１はフィードバック信号ＦＢの電位、またはハイレベルの期間Ｔ２はフィードバック信号ＦＢにＰＷＭ制御信号PWMの振幅を加算した電位である。ノイズフィルタＦＬＴを通過した信号は、ほぼ同じ矩形波の信号である。一方、この矩形波がローパスフィルタＬＰＦを通過すると図９（Ｂ）のようになまった波形となる。信号分離回路１５ｂの入力信号が立ち上がる際、コンパレータＣＭＰ２１がこの２つの信号の過渡応答の差を検出して出力がハイレベルに変化する。そして、ローパスフィルタＬＰＦを通過した信号がハイレベルに達すると、コンパレータＣＭＰ２１の２つの入力端子は同一電位となるため、出力がロウレベルに変化する。これによって、信号分離回路１５ｂの入力信号が立ち上がる際に、コンパレータＣＭＰ２１から図９（Ｃ）のように短いパルスが出力され、それによって後段のフリップフロップＦＦ２がセットされ、出力Ｑは電源電圧Ｖregに変化する。
信号分離回路１５ｂの入力信号は、図９（Ａ）のような矩形状の波形であり、ロウレベルの期間Ｔ１はフィードバック信号ＦＢの電位、またはハイレベルの期間Ｔ２はフィードバック信号ＦＢにＰＷＭ制御信号PWMの振幅を加算した電位である。ノイズフィルタＦＬＴを通過した信号は、ほぼ同じ矩形波の信号である。一方、この矩形波がローパスフィルタＬＰＦを通過すると図９（Ｂ）のようになまった波形となる。信号分離回路１５ｂの入力信号が立ち上がる際、コンパレータＣＭＰ２１がこの２つの信号の過渡応答の差を検出して出力がハイレベルに変化する。そして、ローパスフィルタＬＰＦを通過した信号がハイレベルに達すると、コンパレータＣＭＰ２１の２つの入力端子は同一電位となるため、出力がロウレベルに変化する。これによって、信号分離回路１５ｂの入力信号が立ち上がる際に、コンパレータＣＭＰ２１から図９（Ｃ）のように短いパルスが出力され、それによって後段のフリップフロップＦＦ２がセットされ、出力Ｑは電源電圧Ｖregに変化する。
また、信号分離回路１５ｂの入力信号が立ち下がる際には、コンパレータＣＭＰ２２がロウレベルに向かって変化する２つの信号の過渡応答の差を検出して出力がハイレベルに変化する。そして、ローパスフィルタＬＰＦを通過した信号がロウレベルに達すると、コンパレータＣＭＰ２２の２つの入力端子は同一電位となるため、出力がロウレベルに変化する。これによって、信号分離回路１５ｂの入力信号が立ち下がる際には、コンパレータＣＭＰ２２から図９（Ｄ）のように短いパルスが出力され、それによって後段のフリップフロップＦＦ２がリセットされ、出力Ｑは接地電位に変化する。その結果、図９（Ｅ）のように、フリップフロップＦＦ２の出力Ｑに、ＰＷＭ制御信号PWMが再生される。
さらに、フリップフロップＦＦ２の出力Ｑがロウレベルからハイレベルに変化すると、適当な遅延時間をおいてワンショットパルス生成回路ＯＰＧ３により図９（Ｆ）のようなパルスが生成され、このパルスをサンプリングクロックφｓとしてサンプルホールド回路Ｓ＆Ｈが動作して、信号分離回路１５ｂの入力信号をサンプリングする。これにより、サンプルホールド回路Ｓ＆Ｈにフィードバック信号ＦＢの情報を含むハイレベルの期間Ｔ２の電圧が取り込まれることとなる。このとき、サンプリングされる電位は、フィードバック信号ＦＢにＰＷＭ制御信号PWMの振幅を加算した電位つまり下駄を履かせた電位であるが、下駄を履かせた分のオフセットは、出力に対してエラーアンプの利得分の１の誤差として現れるので、精度上で支障にはならない。
また、サンプリングする電圧をロウレベルの期間Ｔ２で取り込む方法が考えられる。しかし、信号分離回路１５ｂで分離されたフィードバック信号ＦＢは、ＰＷＭ制御パルスを生成する後段のＰＷＭコンパレータＣＭＰ１に供給され、鋸波状の波形信号と比較される。この際、ＰＷＭコンパレータＣＭＰ１の反転入力端子に入力される電圧は、フォトカプラのフォトダイオードＰＤ１に流れる電流値と１：１の対応関係にある。従って、例えばあるＦＢ量に対してＰＷＭコンパレータＣＭＰ１の入力電圧を例えば２Ｖにしたい場合に、ＰＷＭ制御信号PWMのロウレベルの期間にサンプリングしたときにも２Ｖの電圧を入力させるように設計、つまり動作点を高めに設定すると、ＣＭＰ１にさらに高い電圧が入力されることとなるＰＷＭ制御信号PWMのハイレベル期間においては、フォトダイオードＰＤ１に流れる電流値がずっと大きな値になってしまう。
そこで、本実施例の信号分離回路１５ｂでは、上記のようにフィードバック信号ＦＢのハイレベル期間Ｔ２において、サンプルホールド回路Ｓ＆Ｈにフィードバック信号ＦＢの情報を含む電圧をサンプリングするようにしている。これにより、ＰＷＭコンパレータＣＭＰ１の入力側において、（ＦＢ＋ＰＷＭ）のときにＣＭＰ１の入力電圧が２Ｖになるようにすればよく、それによってＰＷＭ制御信号PWMのハイレベル期間においてフォトダイオードＰＤ１に流す電流値を少なくすることでき、フォトカプラの寿命を長くする観点および低省電力化を図る観点から好ましい結果が得られる。
前述したように、本実施形態のＡＣ−ＤＣコンバータによれば、１つのフォトカプラによって、アナログ信号である帰還信号ＦＢとデジタル信号である外部ＰＷＭ制御信号PWMの２つの信号を一次側の回路から二次側の回路へ合成して伝達し二次側で分離することができ、部品点数を減らし装置の小型化が可能となる。
また、本実施形態のＡＣ−ＤＣコンバータによれば、フォトカプラを構成する受光側のトランジスタのコレクタ端子に、プルアップ抵抗Ｒｐ１を介して内部電圧Ｖregを印加するようにしているため、前述したように、制御用ＩＣの内部素子に耐圧以上の電圧が印加されて破壊されるのを防止できるとともに、ＩＣの外部端子を増やす必要がなくコストアップを回避できるという利点がある。
また、本実施形態のＡＣ−ＤＣコンバータによれば、フォトカプラを構成する受光側のトランジスタのコレクタ端子に、プルアップ抵抗Ｒｐ１を介して内部電圧Ｖregを印加するようにしているため、前述したように、制御用ＩＣの内部素子に耐圧以上の電圧が印加されて破壊されるのを防止できるとともに、ＩＣの外部端子を増やす必要がなくコストアップを回避できるという利点がある。
図１０には、フィードバック量補正回路１８の他の実施例を示す。
図３の実施形態においては、出力電流を検出する誤差アンプＡＭＰ１に供給される参照電圧Ｖref1を可変電圧源ＶＳによって発生させ、該可変電圧源ＶＳにより発生する参照電圧Ｖref1を外部ＰＷＭ制御信号PWMのデューティ比に応じて変化させるように構成されている。
これに対し、図１０の実施例では、参照電圧Ｖref1を定電圧源によって発生させて固定しておくとともに、基準電圧Ｖref2と誤差アンプＡＭＰ１の反転入力端子との間に、直列形態に接続された抵抗Ｒ５とＮチャネルＭＯＳトランジスタＱ５とを設け、Ｑ５のゲート端子に外部ＰＷＭ制御信号PWMを入力してオン／オフ動作させるようにしたものである。なお、抵抗Ｒ５とトランジスタＱ５の接続順序は逆であっても良い。
図３の実施形態においては、出力電流を検出する誤差アンプＡＭＰ１に供給される参照電圧Ｖref1を可変電圧源ＶＳによって発生させ、該可変電圧源ＶＳにより発生する参照電圧Ｖref1を外部ＰＷＭ制御信号PWMのデューティ比に応じて変化させるように構成されている。
これに対し、図１０の実施例では、参照電圧Ｖref1を定電圧源によって発生させて固定しておくとともに、基準電圧Ｖref2と誤差アンプＡＭＰ１の反転入力端子との間に、直列形態に接続された抵抗Ｒ５とＮチャネルＭＯＳトランジスタＱ５とを設け、Ｑ５のゲート端子に外部ＰＷＭ制御信号PWMを入力してオン／オフ動作させるようにしたものである。なお、抵抗Ｒ５とトランジスタＱ５の接続順序は逆であっても良い。
この実施例（図１０）のフィードバック量補正回路１８は、外部ＰＷＭ制御信号PWMのデューティ比に応じて誤差アンプＡＭＰ１の反転入力端子へ入力される電圧の平均電位を引き上げるあるいは引き下げるように作用する。すなわち、外部ＰＷＭ制御信号PWMによってオン／オフされるトランジスタＱ５と直列の抵抗Ｒ５と、誤差アンプＡＭＰ１の反転入力端子と出力端子との間に接続されている容量Ｃｆとでフィルタ回路が構成され、このフィルタ回路によって外部ＰＷＭ制御信号PWMのパルスを平均化してデューティに比例した電位を発生し、それをセンス抵抗Ｒｓにより電流−電圧変換された電圧Ｖｄを平滑した電圧に加算して誤差アンプＡＭＰ１へ入力するように構成されている。
これにより、図１０のフィードバック量補正回路１８は、外部ＰＷＭ制御信号PWMのデューティ比が変化しても誤差アンプＡＭＰ１の（−）入力端子の電圧が変化しないように動作することとなる。
これにより、図１０のフィードバック量補正回路１８は、外部ＰＷＭ制御信号PWMのデューティ比が変化しても誤差アンプＡＭＰ１の（−）入力端子の電圧が変化しないように動作することとなる。
図３の実施形態における外部ＰＷＭ制御信号PWMによる可変電圧源ＶＳの制御回路も図１０と同様な構成、すなわちＭＯＳトランジスタとフィルタ回路でＰＷＭ信号を平均化し、その電圧で可変電圧源ＶＳを制御して参照電圧Ｖref1を変化させるようにすることができる。
なお、フィードバック量補正回路１８を可変電圧源ＶＳによって構成し、誤差アンプＡＭＰ１の非反転入力端子へ入力される参照電圧Ｖref1を外部ＰＷＭ制御信号PWMのデューティに比例して変化させる図３の実施形態と同じ方向の補正を、他の構成が図３と同一である図１０の実施例で行わせるには、トランジスタＱ５のゲート端子に図３の場合とは逆相の関係になる外部ＰＷＭ制御信号PWMを入力させればよい。
なお、フィードバック量補正回路１８を可変電圧源ＶＳによって構成し、誤差アンプＡＭＰ１の非反転入力端子へ入力される参照電圧Ｖref1を外部ＰＷＭ制御信号PWMのデューティに比例して変化させる図３の実施形態と同じ方向の補正を、他の構成が図３と同一である図１０の実施例で行わせるには、トランジスタＱ５のゲート端子に図３の場合とは逆相の関係になる外部ＰＷＭ制御信号PWMを入力させればよい。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図３の実施形態では、出力端子ＯＵＴ２と接地点との間にセンス抵抗Ｒｓを設けて出力電流を検出するようにしているが、出力端子ＯＵＴ１と接地点との間に直列形態の抵抗等からなる分圧回路を設けて出力電圧を検出するようにしてもよい。
また、前記実施形態では、二次側にフィードバック信号と外部ＰＷＭ制御信号とを合成する信号合成回路１５ａを設け、一次側にフィードバック信号と外部ＰＷＭ制御信号とを分離する信号分離回路１５ｂを設けたものについて説明したが、本発明は２つのフォトカプラを設けて信号を別々に伝達するように構成した電源回路にも適用することができる。
さらに、前記実施形態では、フォトカプラを構成する受光用トランジスタＴｒ１のコレクタを、プルアップ抵抗Ｒｐ１を介して内部電圧Ｖregが印加された端子に接続するようにしているが、プルアップ抵抗Ｒｐ１の代わりに定電流源でプルアップするように構成しても良いし、受光用トランジスタＴｒ１のコレクタを直接内部基準電圧端子に接続するとともにエミッタ抵抗を設けてエミッタ端子からフィードバック信号を取り出すように構成しても良い。
また、前記実施形態では、二次側にフィードバック信号と外部ＰＷＭ制御信号とを合成する信号合成回路１５ａを設け、一次側にフィードバック信号と外部ＰＷＭ制御信号とを分離する信号分離回路１５ｂを設けたものについて説明したが、本発明は２つのフォトカプラを設けて信号を別々に伝達するように構成した電源回路にも適用することができる。
さらに、前記実施形態では、フォトカプラを構成する受光用トランジスタＴｒ１のコレクタを、プルアップ抵抗Ｒｐ１を介して内部電圧Ｖregが印加された端子に接続するようにしているが、プルアップ抵抗Ｒｐ１の代わりに定電流源でプルアップするように構成しても良いし、受光用トランジスタＴｒ１のコレクタを直接内部基準電圧端子に接続するとともにエミッタ抵抗を設けてエミッタ端子からフィードバック信号を取り出すように構成しても良い。
さらに、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すスイッチング素子ＳＷを、電源制御用ＩＣ２３とは別個の素子（ＭＯＳトランジスタ）としているが、このスイッチング素子ＳＷを電源制御用ＩＣ２３に取り込んで、１つの半導体集積回路として構成してもよい。また、スイッチングトランジスタＳＷはＭＯＳトランジスタに限定されずバイポーラトランジスタであってもよい。
さらに、前記実施形態では、本発明を、負荷としてＬＥＤランプを駆動する電源装置に適用した場合について説明したが、本発明は負荷がＬＥＤランプである場合に限定されず、絶縁型電源装置一般に広く適用することができる。
さらに、前記実施形態では、本発明を、負荷としてＬＥＤランプを駆動する電源装置に適用した場合について説明したが、本発明は負荷がＬＥＤランプである場合に限定されず、絶縁型電源装置一般に広く適用することができる。
１０ 電力変換手段
１１ 整流手段
１２ フィルタ回路
１３ 検出手段
１４ 帰還電圧生成回路
１５ 信号伝達回路
１５ｂ 信号分離回路
１５ａ 信号合成回路
１６ スイッチ手段（スイッチング素子）
１７ 制御回路
１８ フィードバック量補正回路
１９ マスク回路
２０ 内部電源回路
２１ フィルタ
２２ ダイオード・ブリッジ回路（整流回路）
２３ 電源制御回路（電源制御用ＩＣ）
３０ 負荷
４０ ＣＴＲ検出回路（特性検出回路）
ＡＭＰ１ 誤差アンプ
ＡＭＰ２ バッファアンプ
ＶＧＡ 可変利得アンプ（伝達信号補正回路）
ＰＣ フォトカプラ（信号伝達手段）
ＣＭＰ１，ＣＭＰ２ コンパレータ
ＯＰＧ１，ＯＰＧ２ ワンショットパルス生成回路
ＲＡＭＰ 波形信号生成回路
ＬＧＣ ロジック回路
１１ 整流手段
１２ フィルタ回路
１３ 検出手段
１４ 帰還電圧生成回路
１５ 信号伝達回路
１５ｂ 信号分離回路
１５ａ 信号合成回路
１６ スイッチ手段（スイッチング素子）
１７ 制御回路
１８ フィードバック量補正回路
１９ マスク回路
２０ 内部電源回路
２１ フィルタ
２２ ダイオード・ブリッジ回路（整流回路）
２３ 電源制御回路（電源制御用ＩＣ）
３０ 負荷
４０ ＣＴＲ検出回路（特性検出回路）
ＡＭＰ１ 誤差アンプ
ＡＭＰ２ バッファアンプ
ＶＧＡ 可変利得アンプ（伝達信号補正回路）
ＰＣ フォトカプラ（信号伝達手段）
ＣＭＰ１，ＣＭＰ２ コンパレータ
ＯＰＧ１，ＯＰＧ２ ワンショットパルス生成回路
ＲＡＭＰ 波形信号生成回路
ＬＧＣ ロジック回路
Claims (6)
- 一次側に入力された交流電力を変換して二次側へ出力する電力変換手段と、前記電力変換手段の二次側に設けられた整流手段と、前記整流手段により整流された電流・電圧のうち所定の周波数帯の電流・電圧を通過させるフィルタと、前記フィルタを介して負荷へ供給される出力電流もしくは出力電圧を検出する検出手段と、前記検出手段による検出信号に対応するフィードバック信号および外部から供給される出力制御信号に応じて前記電力変換手段の一次側に流す電流を制御するスイッチング素子の制御信号を生成し出力する制御回路と、前記検出信号および前記出力制御信号を前記制御回路へ伝達する信号伝達回路と、を有する絶縁型電源装置であって、
前記制御回路は、前記信号伝達回路により二次側から一次側へ伝達された信号を補正可能な伝達信号補正回路と、前記信号伝達回路により二次側から一次側へ伝達された前記出力制御信号に基づいて前記信号伝達回路の信号伝達率を検出可能な特性検出回路と、を備え、
前記伝達信号補正回路は、二次側より伝達された信号を増幅可能な可変利得増幅回路を備え、該可変利得増幅回路の利得を前記特性検出回路により検出された前記信号伝達回路の信号伝達率に応じた利得に設定することで補正を行うように構成されていることを特徴とする絶縁型電源装置。 - 前記信号伝達回路は、発光素子と受光素子とを有する信号伝達手段を備え、
前記特性検出回路は、前記受光素子に流れる電流を電圧に変換する電流−電圧変換手段と、該電流−電圧変換手段により変換された電圧値をデジタル値に変換するＡＤ変換回路と、前記ＡＤ変換回路の出力をラッチするラッチ手段と、を備え、所定のタイミングで前記ラッチ手段を動作させて前記ＡＤ変換回路の出力をラッチし、
前記伝達信号補正回路は、前記ラッチ手段にラッチされた値に応じて前記可変利得増幅回路の利得を設定することで前記信号伝達回路の信号伝達率に応じた補正を行うように構成されていることを特徴とする請求項１に記載の絶縁型電源装置。 - 前記制御回路は、前記出力制御信号を監視する出力制御信号監視回路を備え、出力制御信号が入って来た際に前記ラッチ手段を動作させて前記ＡＤ変換回路の出力をラッチさせるように構成されていることを特徴とする請求項２に記載の絶縁型電源装置。
- 前記出力制御信号はデューティ比に制御情報を有する出力制御パルス信号であり、
前記信号伝達回路は、
前記検出信号に対応するフィードバック信号と外部から供給される前記出力制御パルス信号とを合成する信号合成回路と、該信号合成回路によって合成された信号を二次側へ伝達する信号伝達手段と、該信号伝達手段によって伝達された信号から前記フィードバック信号と前記出力制御パルス信号とを分離する信号分離回路と、を備えることを特徴とする請求項２または３のいずれかに記載の絶縁型電源装置。 - 前記制御回路および前記信号分離回路は１つの半導体チップ上に形成され、該半導体チップ上には外部から供給される電源電圧に基づいて内部で使用される電源電圧を生成する内部電源回路が設けられ、
前記信号伝達手段を構成する前記受光素子には抵抗素子を介して前記内部電源回路により生成された電圧がバイアス電圧として供給されていることを特徴とする請求項４に記載の絶縁型電源装置。 - 請求項４または５のいずれかに記載の絶縁型電源装置と、該絶縁型電源装置の出力端子に接続され前記出力電流が流されることで点灯するＬＥＤランプと、前記出力制御パルス信号を生成する制御信号生成手段とを備えた照明装置であって、前記出力制御パルス信号は前記ＬＥＤランプの明るさを制御するための調光制御パルスであることを特徴とする照明装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010171981A JP5304748B2 (ja) | 2010-07-30 | 2010-07-30 | 絶縁型電源装置および照明装置 |
| PCT/JP2011/066892 WO2012014859A1 (ja) | 2010-07-30 | 2011-07-26 | 絶縁型電源装置および照明装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010171981A JP5304748B2 (ja) | 2010-07-30 | 2010-07-30 | 絶縁型電源装置および照明装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012034492A JP2012034492A (ja) | 2012-02-16 |
| JP5304748B2 true JP5304748B2 (ja) | 2013-10-02 |
Family
ID=45530067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010171981A Expired - Fee Related JP5304748B2 (ja) | 2010-07-30 | 2010-07-30 | 絶縁型電源装置および照明装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5304748B2 (ja) |
| WO (1) | WO2012014859A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6334344B2 (ja) * | 2014-09-17 | 2018-05-30 | 東芝ライテック株式会社 | 制御回路 |
| KR101707735B1 (ko) * | 2015-06-02 | 2017-02-16 | 엘에스산전 주식회사 | Hvdc 시스템의 컨버터 장치 및 그의 제어 방법 |
| JP2017229143A (ja) * | 2016-06-21 | 2017-12-28 | 富士通株式会社 | 電源回路及び電子機器 |
| JP6390675B2 (ja) * | 2016-08-08 | 2018-09-19 | 横河電機株式会社 | 信号伝送回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352754A (ja) * | 2000-06-06 | 2001-12-21 | Sony Corp | 電源供給装置および方法 |
| JP2007312556A (ja) * | 2006-05-22 | 2007-11-29 | Hanshin Electric Co Ltd | スイッチング電源回路 |
| JP4636102B2 (ja) * | 2008-03-24 | 2011-02-23 | 東芝ライテック株式会社 | 電源装置及び照明器具 |
-
2010
- 2010-07-30 JP JP2010171981A patent/JP5304748B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-26 WO PCT/JP2011/066892 patent/WO2012014859A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012034492A (ja) | 2012-02-16 |
| WO2012014859A1 (ja) | 2012-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5304745B2 (ja) | 絶縁型電源装置および照明装置 | |
| CN109392218B (zh) | 调光装置及电力变换装置 | |
| TWI542134B (zh) | System controller and method for adjusting the power conversion system | |
| JP5304747B2 (ja) | 絶縁型電源装置および照明装置 | |
| TWI519044B (zh) | A system and method for adjusting the output current of a power conversion system | |
| JP5304746B2 (ja) | 絶縁型電源装置および照明装置 | |
| CN108075666B (zh) | 返驰式电源供应电路 | |
| TWI483524B (zh) | A system and method for adjusting a power conversion system | |
| US7336057B2 (en) | DC/DC converter | |
| US20140140107A1 (en) | Isolated power converter, inverting type shunt regulator, and operating method thereof | |
| TW201703415A (zh) | 用於調節電源變換系統的系統控制器和方法 | |
| US20170110974A1 (en) | Switching power supply apparatus | |
| JP2009153234A (ja) | スイッチング電源装置 | |
| JP5304748B2 (ja) | 絶縁型電源装置および照明装置 | |
| WO2012070512A1 (ja) | 絶縁型電源装置および照明装置 | |
| US11979954B2 (en) | Power converter having capacitors for data transmission | |
| JP6381963B2 (ja) | スイッチング電源回路 | |
| JP2011034728A (ja) | 照明用光源装置 | |
| US9172307B2 (en) | Switching power source device and control IC which are capable of performing constant power control | |
| US11095263B2 (en) | Signal amplifier with calibrated reference | |
| TWI418125B (zh) | 開關式電源供應器與應用其中之控制方法 | |
| CN112019054A (zh) | 光耦电流传输比补偿 | |
| KR101607506B1 (ko) | Ac-dc 변환 회로 | |
| US20230275505A1 (en) | Voltage converter with over-current protection and over-current protection method thereof | |
| JP4024732B2 (ja) | スイッチング電源用制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |