JP5276761B2 - デンドライトを低減するための装置および方法 - Google Patents

デンドライトを低減するための装置および方法 Download PDF

Info

Publication number
JP5276761B2
JP5276761B2 JP2002502922A JP2002502922A JP5276761B2 JP 5276761 B2 JP5276761 B2 JP 5276761B2 JP 2002502922 A JP2002502922 A JP 2002502922A JP 2002502922 A JP2002502922 A JP 2002502922A JP 5276761 B2 JP5276761 B2 JP 5276761B2
Authority
JP
Japan
Prior art keywords
lead
microprocessor
keyboard
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002502922A
Other languages
English (en)
Other versions
JP2003536159A5 (ja
JP2003536159A (ja
Inventor
ジョン テスティン ウィリアム
ウェイン キング デイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2003536159A publication Critical patent/JP2003536159A/ja
Publication of JP2003536159A5 publication Critical patent/JP2003536159A5/ja
Application granted granted Critical
Publication of JP5276761B2 publication Critical patent/JP5276761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0202—Constructional details or processes of manufacture of the input device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20—Dynamic coding, i.e. by key scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Microcomputers (AREA)

Description

（背景）
ウィスカ（ひげ結晶：whisker）とも呼ばれるデンドライト（樹枝状結晶：dendrite）は、はんだ、銅および他の同様に敏感な金属(susceptible metal)から外側に様々な方向に伸びる微細な結晶性金属フィラメント(crystalline metallic filament)である。このデンドライトは、例えばプリント回路基板表面上にある隣接部品間または導体間において、２つのトレース(trace)間もしくは２つのはんだ接合部(solder joint)間にわたって橋絡(bridge)する、非常に細いヘア(fine hair)の外観を有する。ここで上記２つのトレースもしくは上記２つのはんだ接合部は、どちらの場合も、それらの間に、ある電位(a voltage potential)を有している。。これらの金属デンドライトブリッジ(metallic dendritic bridge)により起こるデンドライト形成(dendrite formation)は一定期間にわたって発生し、特にトレースが互いに近くにありかつ／またはメッキされていない銅(unplated copper)である場合、銅はエレクトロマイグレーション(electromigration)問題を有することでよく知られている特に敏感な金属であるので、やがてプリント回路基板トレース間に延びることがある。デンドライトは、プリント回路基板上にあることもないこともある構成要素はんだ接合部(component solder joint)間に形成されることもある。これは、初期の電話機における問題として知られており、構成要素(component)間のデンドライトが少なからぬ距離を横断したものである。
デンドライトは電気伝導性(electrically conductive)があり、点間(point to point)に延びると、電気的短絡回路（electrical short circuit)またはまれに寄生抵抗(parasitic resistance)を生じる。デンドライト構造(dendrite structure)はニレクトロマイグレーションにより生じるが、エレクトロマイグレーションは、例えばプリント回路基板上に存在する酸塩基はんだフラックスの残留物などの表面汚染物に作用する電圧差により起こる。この問題は、水分の存在、影響を受ける２つの部分間の約２．０ボルト以上のＤＣバイアス電圧、および／または近接裸銅プリント回路基板トレースにより悪化する。例えば、バイアス電圧は、正電位から負電位まで移動するように、はんだのスズ粒子に刺激を与える電位を提供する。このように生成された短絡回路は、バイアス電圧により発生したエレクトロマイグレーション電界(electromigration field)を除去(eliminate)する。
テレビジョン受信機，ＶＣＲ，ＤＶＤプレーヤなど、マイクロプロセッサを有する信号処理システムでは、例えばマトリックスキーボードの通常接続により、プルアップ抵抗(pull-up resistor)を介して瞬時接触スイッチ(momentary contact switch)上の１つの接点と接地との間に５．０ボルトＤＣ電位を入れることによりバイアスが提供される。この問題は、キーボード上の接点と接地との間での“スパークギャップ”により悪化する。静電放電により生じる損傷からマイクロプロセッサの入力回路を保護するために、パッド間からはんだレジスト(solder resist)が除去された密接に離間した２つの裸銅パッド間において、そのようなスパークギャップは約２ｋＶで“点弧(fire)”する。はんだレジストがなく且つ一定のバイアス電圧がキーボードに印加されるこの区域は残留フラックスと共にデンドライト形成のための主要な位置になる。デンドライト形成はまた、プリント回路基板上の密接に離間したトレース、例えば集積回路のはんだ被覆された密接に離間したリード線の場合に問題になる。
したがって、デンドライト形成を低減することが望ましい。従来技術におけるデンドライト形成を低減するために採られる対策の一例がＫａｃｋｍａｎ他の米国特許第５８７２５１２号に示されている。
（発明の概要）
デンドライト形成が起こりやすいリード線に高いバイアス電圧を時間の１００パーセント印加する代わりに、リード線をマイクロプロセッサによって読み取るかまたは走査するときにバイアス電圧を低バイアス電圧から高電圧バイアスモードに切り替え、次いで線が読み取られていないときに、または他の時間にバイアス電圧を切り替えて低バイアス電圧モードに戻し、それによって高バイアス“オン”時間を大幅に短縮し、デンドライト形成の確率を劇的に低下させるそのための装置および方法。
高バイアス電圧“オン”時間の短縮は、リード線が読み取られていないときに適用可能な入力ポートを出力ポートになるように切り替えるようにマイクロプロセッサをプログラムすることによって達成される。出力ポートとして、マイクロプロセッサの出力インピーダンスおよび出力電圧は、端子が入力端子であるときには高入力インピーダンスに対して低である。リード線が出力リード線として設定されているとき、マイクロプロセッサ低出力インピーダンスの電圧分割により、リード線が入力リード線であるときには高バイアス電圧を提供する大きい値のプルアップ抵抗とともに、リード線上の電圧バイアスが低になり、したがってデンドライト形成の確率が大幅に低下する。
（好ましい実施形態の詳細な説明）
次に図１を参照すると、それぞれのプルアップ抵抗１２をもつキーボードスイッチ１０、およびそれぞれのスイッチ１０に結合されたプログラマブル入出力（Ｉ／Ｏ）端子１６をもつ適切なＲＯＭ、ＲＡＭおよびＣＰＵ（図示せず）を有するプログラマブルマイクロプロセッサ１４の代表的該当部分の回路図が示されている。例示的な実施形態のマイクロプロセッサはSTMicroelectronics社製のＳＴ９２１９６であり、そのようなマイクロプロセッサでは普通であるように、個別のＩ／Ｏ端子１６、特に入力端子または出力端子がハイまたはロー状態になるようにプログラムできる。２００ページデータシートがメーカから入手可能であり、当業者はマイクロプロセッサの回路設計およびプログラムを行うことができる。
スイッチ１０はプリント回路トレース、およびキーボードまたはキーパッド（図示せず）のキーがユーザによって物理的に押し下げられた／押されたときに接地された固定接点およびそれぞれのプリント回路トレース２０と電気接触するように移動可能なそれぞれの可動接点(movable contact)１８を含む。接点１８は押し下げられると、それぞれのリード線／ノード(lead/node)１９と同様に、それぞれの接地端子(ground terminal)２０と電気接触するようになる。プリント回路トレース(printed circuit trace)１８および２０は、同じキーによって両方に接続されるのでプリント回路基板上で互いに密接しており、したがってプリント回路接点(printed circuit contact point)１８，２０はデンドライト形成が起こりやすい主要な位置である。接点１８，２０間で電気接触が起こると、それぞれの抵抗２４を介してそれぞれのノード１９に結合されたそれぞれのノード２２がマイクロプロセッサ入力端子１６に結合される。したがって、ノード２２は、この場合＋５．０ボルトであるプルアップ電圧から、それぞれの抵抗１２および２４の接合部における電圧分割により決定されるより低い電圧に変化する。プルアップ電圧よりも低い電圧への切り替えは、マイクロプロセッサ１４に対して、特定のキーが作動(actuate)されたことを知らせる。そのような作動を認識するためのプログラミング、およびマトリックスキーボードを走査するためのマイクロプロセッサのプログラミングは、先行共通譲渡人(antecessor common assignee)であるSimmons,Jr.の米国特許第５３８１１４２号に示されているように当技術分野では古い技術である。
さらに、リード線／ノード１９および端子１６は、ノード１９に接続された端子２８および接地端子３０を含むそれぞれのスパークギャップ２６により静電過電圧状態(static electricity overvoltage condition)から保護される。そのようなスパークギャップはプリント回路基板（図示せず）上の密接に離間した２つのプリント回路パッドであり、パッド間のはんだレジストが除去されている。そして、パッド間に生じる約２ｋＶの静電気で点弧する。この区域(area)は、はんだレジスト、保護金属めっきまたは他の保護金属被覆がない裸銅のプリント回路トレースであり、バイアスが直列抵抗１２および２４を介してＶｄｄから導出され、プリント回路基板上の残留フラックスまたは他の不純物と共に、同じくスパークギャップをデンドライト形成のための主要な位置にしている。
本発明の諸態様によれば、キーボードスイッチ１０は時間の大部分読み取られないので、非読取り非活動時間中のノード１９における電圧の低下がデンドライト形成の確率を大幅に低下させる。したがって、作動(actuation)を決定するためにキーボードが走査されているときに高い電圧、すなわち５．０ボルトがノード１９，２２および端子１８に結合され、他の時間には、そのような高い電圧は不要であり、低い電圧がそれぞれの接点１８，２０および２８，３０間に以下で論じるような方式で提供される。
非走査期間(non-scanning period)中、ノード１９，２２での電圧はデンドライト形成の確率を大幅に低下させるために低い電圧に低下する。これは、データ方向抵抗(data direction register)への書き込み時に５メグオーム超の高入力インピーダンスを有する端子１６が、論理１状態で１キロオームのプッシュプル出力モードで低出力インピーダンスを有しかつ論理“０”状態で２５０オームを有する出力端子１６になるようにマイクロプロセッサ１４をプログラムすることにより達成される。端子１６がそのような低出力インピーダンスモードにあるとき、ノード１９，２２での電圧は１００キロオームから２００キロオームのプルアップ抵抗１２およびマイクロプロセッサ１４のそれぞれの出力インピーダンスの電圧分割である。したがって、端子１８，２０および２８，３０の電圧は約５０から１００ミリボルトであり、出力端子のどの論理状態が使用されているかどうかにかかわらずデンドライト形成の確率が大幅に低下する。デバイスがバッテリ電力供給される場合、例えば遠隔制御の場合、リード線１９が低バイアス電圧モードにあるときに抵抗１２を通る電流ドレインがバッテリ上の負荷の残部と比較して小さくなるようにプルアップ抵抗１２の値をより大きくすることができることに留意されたい。さらに、プルアップ抵抗１２は本明細書ではマイクロプロセッサ１４の外部にあるのが示されているが、多数のそのようなマイクロプロセッサは内部プルアップ抵抗を有する。
上記で論じたスパークギャップ過電圧保護の他に、ノードに現れるかも知れない静電気放電の吸収を助けるために１０００ｐｆコンデンサ２１がそれぞれのノード１９と接地との間に結合される。これらのコンデンサは、抵抗２４と共に、マイクロプロセッサ１４の入力端子をそのような静電気放電による損傷から保護するのを助ける。
本発明は、論理レベルが逆の場合、すなわちプルアップ抵抗がプルダウン抵抗に変更された場合、または負のバイアス電圧がキーボードリード線に印加された場合でも、等しく適用可能であることに留意されたい。そのような場合、エレクトロマイグレーションはリード線から基準電位までの代わりに基準電位からリード線までになることがある。重要なのはＤＣ電位の極性ではなく、リード線間のＤＣ電位の絶対値である。
したがって、キー１０を走査するとき、出力端子になることからより高い入力インピーダンスを有する入力端子になることまで設定され、したがってリード線／ノード１９への高い５．０ボルトバイアスが再確立される。走査時間および非走査時間を提供し、入力端子と出力端子の間で端子１６の設定を変更するためのマイクロプロセッサ１４のプログラミングのフローチャートが図２に示されている。
次に図２のフローチャートを参照する。ＫＳ数はマイクロプロセッサ１４のスイッチ検知(sense)ラインであり、ボタン数はそれぞれのスイッチ検知ラインに割り当てられる様々なユーザアクセス可能ボタンである。このフローチャートおよびそれに伴う議論において使用する際、感知されるラインについての“ロー”という用語は全プルアップ電圧よりも低いことを意味する。したがって、スイッチ接点が接地されている場合、マイクロプロセッサ端子での電圧は抵抗１２および２４（ノード２２）の接合部部での電圧分割であり、特定のリード線はローであると感知され、すなわち関連するキーが押され、それによってそれぞれのノード１９を接地する。この“ロー”は様々なラインがマイクロプロセッサ１４のプログラミングによって“ロー”状態に置かれることとは異なる。
２０２において、プログラムはＫＳ検知ラインを論理状態“０”での出力になるようにセットすることにより初期化され、LOOPは１に等しくセットされる。これは、検知ラインが読み取られていないときに検知ラインがロー出力端子状態になることと一致し、したがってデンドライト形成の確率が低下する。
入力検知ラインを読み取るための準備において、２０６では、検知ラインを入力端子になるようにセットする。２０８において、読み取りを行い、検知されたラインの電圧に応じて判定を行う、すなわち検知ラインのいずれかが低電圧であることが感知された場合、これはキーの１つが押されていることを指示することになる。検知ラインのいずれも低電圧であることが検知されなかった場合、答えは“ＮＯ”であり、検知ラインは２１０で０論理レベルにセットされた出力状態になるように変更されるが、これは本発明の諸態様によれば、検知ラインであり、読取りプロセス中を除いてロー状態にあり、ループは２０３を介してメインループ２０４に戻されるためである。２０８での答えがＹＥＳの場合、キー／ボタンが押されたことを意味し、このキー／ボタンは２１２でローがメモリレジスタに格納される際に検知され、そのようなメモリレジスタはマイクロプロセッサ１４のプログラムされた部分である。
異なる論理設定を有するスイッチが使用できることに留意されたい。例えば、検知ラインは接地（図示せず）の代わりにドライブライン３２に切り替えることができ、ドライブラインおよび関連する検知ラインは同様に高／低入力／出力状態になるようにプログラム可能である。そのようなラインはまたデンドライト形成を起こしやすく、したがって本発明はそれに適用可能である。そのような場合、本発明の諸態様によってフローチャートを変更することができ、各タイプの異なる論理スイッチの作動を検知するために追加のメモリレジスタ２１２をプログラムすることができる。
レジスタ２１２からの出力は２１４に判定のために供給され、そこでLOOPが２に等しいか否かが判定される。これは、LOOPが２０２で１に等しい状態で始まり、単一の検知されたキー押下(keypress)の反復ごとに、LOOP数が２１６で１だけ増分される。LOOPが２に等しい場合、LOOPを２度横断したことを意味し、コマンドがスイッチバウンスにより発生しないことがある程度保証されるが、これはメインループが、反復当たりボタンをデバウンスするのに十分な時間である約２０ミリ秒を要するためである。答えが“ＮＯ”の場合、ループ２０３のそばをもう一度回り、LOOP数はプラス１だけ増分され、検知ラインは２１９で論理０状態にセットされた出力になるように再初期化される。答えが“ＹＥＳ”の場合、コマンドは２２０でルックアップテーブル（図示せず）に基づいてコマンドの実行のためにマイクロプロセッサ１４のコマンドパーサ(command parser)（図示せず）に送られる。コマンドが実行されると、LOOPは１にリセットされ、検知ラインは２２２で出力および論理０状態にリセットされ、したがって検知ラインは出力になり、読み取りプロセス(read process)中を除いて論理ローにセットされる。ループはキー押下の新しい発生を探すメインループ２０４へのフィードバックループ２０３によって再び始まる。
本明細書で論じたように、デンドライト形成を生じやすいリード線はプリント回路基板上にある。ただし、デンドライト形成を生じやすいリード線またははんだ接合部をプリント回路基板上にない構成要素上にも配設できることは本発明の企図内である。
本明細書で使用する際、キーボードまたはキーという用語は遠隔制御ボタンまたはシャシまたはキャビネット上のユーザアクセス可能ボタンを含む。
プルアップ抵抗をもつキーボードスイッチ、および入力端子をもつプログラマブルマイクロプロセッサを示す該当部分の回路図である。 入力ポートと出力ポートとの間で該当端子を切り替え、且つマイクロプロセッサを走査モードと非走査モードとの間で切り替わるようプログラムするためのマイクロプロセッサプログラムのフローチャートである。

Claims (11)

  1. キーボードを含む装置であって、
    前記キーボードの少なくとも１つのリード線は、
    前記キーボードのキーに関連する１つの接点と第１の端部において接続されており、および、プログラムされたマイクロプロセッサと第２の端部において接続されており、
    前記プログラムされたマイクロプロセッサによって、該マイクロプロセッサへの入力リード線又は該マイクロプロセッサからの出力リード線として設定されるものであり、
    前記キーボードの前記キーの作動を判断するために前記キーボードが走査されているときは前記プログラムされたマイクロプロセッサへの前記入力リード線として設定され、走査と走査の間の走査を行っていない時間帯には、前記プログラムされたマイクロプロセッサからの前記出力リード線となるように設定されるものであり、
    前記１つの接点は、前記キーボードを押下したときに接触する他の１つの接点と対応しており、
    前記マイクロプロセッサは、前記走査と走査の間の時間帯には、前記１つの接点と前記他の１つの接点とがほぼ同電位となるような電圧を、前記少なくとも１つのリード線に対して提供する、
    前記装置。
  2. 前記少なくとも一つのリード線が入力リード線として設定されるときは、前記マイクロプロセッサは前記少なくとも１つのリード線に対して第１のインピーダンスを提供し、前記少なくとも一つのリード線が出力リード線として設定されるときは、前記マイクロプロセッサは前記少なくとも１つのリード線に対して前記第１のインピーダンスよりも小さい第２のインピーダンスを提供する、請求項１に記載の装置。
  3. 前記少なくとも一つのリード線が出力リード線として設定されるとき、前記マイクロプロセッサは前記少なくとも１つのリード線に対して論理０状態を送る、請求項１に記載の装置。
  4. 前記少なくとも一つのリード線が入力リード線として設定されるとき、前記少なくとも一つのリード線が前記マイクロプロセッサに対し第１の電圧を提供し、及び、前記少なくとも一つのリード線が出力リード線として設定されるとき、前記少なくとも一つのリード線が前記マイクロプロセッサに対し第２の電圧を提供する、請求項２に記載の装置。
  5. 前記少なくとも１つのリード線はデンドライト形成を起こしやすく、かつプリント回路基板上に配設される、請求項１に記載の装置。
  6. 前記少なくとも１つのリード線がデンドライト形成を起こしやすく、かつ電気的構成要素のはんだ接合部である、請求項１に記載の装置。
  7. 前記電気的構成要素は、プリント回路基板上に実装される、請求項６に記載の装置。
  8. 前記少なくとも１つのリード線は、裸銅のプリント回路基板トレースを有する、請求項５に記載の装置。
  9. キーボードのキーの作動を判断するために前記キーボードが走査されるとき、
    前記キーボードの複数のリード線のそれぞれの一端がプログラマブルマイクロプロセッサの個別の入力／出力兼用端子に結合され、前記複数のリード線の他端は前記キーボードの接点の１つのセットと接続されており、該接点の１つのセットは、前記キーボードを押下したときに接触する接点の他のセットと対応しており、
    前記プログラマブルマイクロプロセッサの前記端子は、入力端子或いは出力端子のいずれかに当該プログラマブルマイクロプロセッサによって設定可能であり、
    前記プログラマブルマイクロプロセッサの前記端子は、プログラムされた前記マイクロプロセッサが前記キーボードを走査していないときには出力端子となって、前記プログラマブルマイクロプロセッサは、前記接点の１つのセットと前記接点の他のセットがほぼ同電位となるような電圧を、前記リード線に対して提供し、
    前記プログラマブルマイクロプロセッサの前記端子は、プログラムされた前記マイクロプロセッサが前記リード線を読むことにより前記キーボードを走査しているときには入力リード線になる、デンドライト形成を低減する方法。
  10. 前記リード線は、前記プログラマブルマイクロプロセッサの前記端子が出力端子であるときには基準電位に対してＤＣバイアス電圧の所定の絶対値を有し、前記プログラマブルマイクロプロセッサの前記端子が入力端子であるときには基準電位に対してより高いＤＣバイアス電圧の絶対値を有する、請求項９に記載の方法。
  11. 前記プログラマブルマイクロプロセッサの前記端子が入力端子として設定されているときは、前記プログラムされたマイクロプロセッサは前記端子に対して第１のインピーダンスを提供し、前記端子が出力端子として設定されているときは、前記マイクロプロセッサは前記端子に対して前記第１のインピーダンスよりも小さい第２のインピーダンスを提供する、請求項９に記載の方法。
JP2002502922A 2000-06-02 2001-05-24 デンドライトを低減するための装置および方法 Expired - Fee Related JP5276761B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US20875000P 2000-06-02 2000-06-02
US60/208,750 2000-06-02
PCT/US2001/016953 WO2001095499A1 (en) 2000-06-02 2001-05-24 Apparatus and method for reducing electromigration

Publications (3)

Publication Number Publication Date
JP2003536159A JP2003536159A (ja) 2003-12-02
JP2003536159A5 JP2003536159A5 (ja) 2008-07-17
JP5276761B2 true JP5276761B2 (ja) 2013-08-28

Family

ID=22775899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002502922A Expired - Fee Related JP5276761B2 (ja) 2000-06-02 2001-05-24 デンドライトを低減するための装置および方法

Country Status (8)

Country Link
US (1) US7533193B2 (ja)
JP (1) JP5276761B2 (ja)
KR (1) KR100821988B1 (ja)
CN (1) CN1209877C (ja)
AU (1) AU2001264952A1 (ja)
DE (1) DE10196260T1 (ja)
MX (1) MXPA02011873A (ja)
WO (1) WO2001095499A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339390B2 (en) * 2005-05-31 2008-03-04 International Business Machines Corporation Systems and methods for controlling of electro-migration
FR2932569B1 (fr) * 2008-06-13 2010-12-10 Thales Sa Dispositif de detection de pollution de cartes electroniques et procede de detection associe.
US8736115B2 (en) * 2010-08-31 2014-05-27 Apple Inc. Buttons with modulated bias voltages
US11397455B2 (en) 2018-09-10 2022-07-26 Microsoft Technology Licensing, Llc Managing DC power

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987380A (en) 1974-09-12 1976-10-19 Amp Incorporated Plating encapsulation to inhibit dendritic growth
US4330637A (en) 1981-01-05 1982-05-18 Western Electric Company, Inc. Encapsulated electronic devices and encapsulating compositions
US4640746A (en) 1984-10-11 1987-02-03 Learonal, Inc. Bath and process for plating tin/lead alloys on composite substrates
US4749626A (en) 1985-08-05 1988-06-07 Olin Corporation Whisker resistant tin coatings and baths and methods for making such coatings
JPS6343217A (ja) * 1986-08-07 1988-02-24 ブラザー工業株式会社 電子機器設定用のスイツチ装置
JPS6391727A (ja) * 1986-10-06 1988-04-22 Brother Ind Ltd 入力装置
EP0263652B1 (en) * 1986-10-06 1993-03-10 Brother Kogyo Kabushiki Kaisha Input device
EP0427364A3 (en) 1989-11-06 1992-04-22 Acer Incorporated An encoding circuit for a keyboard
US5263171A (en) * 1990-03-27 1993-11-16 Cybex Corporation Device for interfacing two keyboards to one computer and for automatically connecting the active keyboard to the computer
US5386584A (en) * 1990-06-14 1995-01-31 Chips And Technologies, Inc. Interrupt-generating keyboard scanner using an image RAM
JPH0770984B2 (ja) * 1990-07-10 1995-07-31 株式会社東芝 Ｌｓｉの電源回路
US5510950A (en) * 1994-10-05 1996-04-23 Ford Motor Company Method and circuit for controlling and monitoring a load
DE19522156C1 (de) * 1995-06-19 1996-08-29 Siemens Ag Verfahren zum Schalten von Lasten und Vorrichtung zur Durchführung dieses Verfahrens
EP0753989B1 (en) * 1995-07-11 2005-09-21 Delphi Technologies, Inc. Coatings and methods, especially for circuit boards
US5872512A (en) 1996-02-09 1999-02-16 Interactive Technologies, Inc. Apparatus and method for reducing errors in a battery operated sensing circuit
JP2000003630A (ja) * 1998-06-15 2000-01-07 Matsushita Electric Ind Co Ltd スイッチ入力回路
US6225825B1 (en) * 1998-09-30 2001-05-01 Rockwell Technologies, Llc Industrial control systems having input/output circuits with programmable input/output characteristics
US6126806A (en) 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination

Also Published As

Publication number Publication date
MXPA02011873A (es) 2003-04-10
CN1432211A (zh) 2003-07-23
KR20030005415A (ko) 2003-01-17
KR100821988B1 (ko) 2008-04-15
CN1209877C (zh) 2005-07-06
US7533193B2 (en) 2009-05-12
DE10196260T1 (de) 2003-05-22
US20040012492A1 (en) 2004-01-22
AU2001264952A1 (en) 2001-12-17
JP2003536159A (ja) 2003-12-02
WO2001095499A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
CN1246854C (zh) 带保险丝检测电路的集成电路存储器及其方法
US20020008544A1 (en) Fuse circuit and program status detecting method thereof
JP5276761B2 (ja) デンドライトを低減するための装置および方法
US6115230A (en) Method and apparatus for detecting arcs and controlling supply of electrical power
US6043989A (en) Static electricity removing structure for portable electronic devices
JPH07183791A (ja) 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法
CA2129881A1 (en) Static electricity dissipation system for computers
JPH0562409B2 (ja)
JPH05324949A (ja) Ｉｃカード入出力制御回路
US6046894A (en) Semiconductor protection circuit and method
JPH06332598A (ja) メンブレンキーボード
JP3227207B2 (ja) 半導体装置およびその測定方法
JPH0220738Y2 (ja)
JP3207324B2 (ja) 接点状態検出回路
JP2003084865A (ja) 電気機器のリセット機構及びリセット方法
US7145216B2 (en) Antifuse programming with relaxed upper current limit
KR100221405B1 (ko) 비디오 모니터의 전원 스위치 회로 및 스탠드 일체형 구조
KR0183496B1 (ko) 신호라인 단락 감지회로
JPH08139581A (ja) 電源制御回路
KR810001419Y1 (ko) 푸시 버튼식 다이얼 장치의 계전기 구동 회로
JPH06196988A (ja) リセット回路
JPH05151856A (ja) 近接スイツチ駆動装置
KR20040002050A (ko) 전류 감지형 버튼을 구비하는 단말기
KR20000019825U (ko) 컴퓨터의 전원제어를 위한 키보드 스위치 제어 회로
JPH04215223A (ja) 電磁継電器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees