JP5273516B2 - トンネル接合発光素子 - Google Patents

トンネル接合発光素子 Download PDF

Info

Publication number
JP5273516B2
JP5273516B2 JP2007509215A JP2007509215A JP5273516B2 JP 5273516 B2 JP5273516 B2 JP 5273516B2 JP 2007509215 A JP2007509215 A JP 2007509215A JP 2007509215 A JP2007509215 A JP 2007509215A JP 5273516 B2 JP5273516 B2 JP 5273516B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
tunnel
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007509215A
Other languages
English (en)
Other versions
JPWO2006100975A1 (ja
Inventor
尚文 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007509215A priority Critical patent/JP5273516B2/ja
Publication of JPWO2006100975A1 publication Critical patent/JPWO2006100975A1/ja
Application granted granted Critical
Publication of JP5273516B2 publication Critical patent/JP5273516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18322—Position of the structure
    • H01S5/1833—Position of the structure with more than one structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光通信や光インターコネクションの分野における化合物半導体を用いた発光素子に関する。特に、本発明は、トンネル接合を有するトンネル接合発光素子に関する。
長距離、大容量伝送が可能な光通信が知られている。特に長距離通信において、従来から多くの光通信技術が実用化されている。一般に、光通信の送信装置においては、光源として半導体レーザが用いられている。半導体レーザにおいて、消費電力の増大や発熱が素子特性や素子寿命の低下、場合によっては変調速度の低下を招くため、その電気抵抗を小さく抑えることが望ましい。特に、面発光型レーザ（ＶＣＳＥＬ）は、電極や活性層の面積が小さいため、抵抗や熱抵抗が大きい。これら抵抗によって生じる熱の影響は大きく、そのことは出力や変調速度が制限される原因となっている。このため、面発光型レーザでは、特に電気抵抗を小さく抑える技術が重要である。一方、励起レーザのような共振器長の長い半導体レーザでは、抵抗は比較的小さいものの、動作電流が大きい。このことも、発熱の増大を招き、出力飽和の原因となる。従って、励起レーザにおいても、抵抗を更に低減する技術が望まれている。
抵抗を小さくするには、電流の通る面積を大きくすることが有効である。そのため、電流狭窄幅あるいは活性層ストライプ幅を増加させることによって低抵抗化が試みられてきた。しかし面発光型レーザの場合、一般的に、電流狭窄幅の増加は変調帯域の減少を招く。また、電流狭窄幅の増加はマルチモード化につながり、それはシングルモードファイバを用いる通信には不適切である。また、エッジエミッタ型レーザの場合においても、活性層ストライプ幅の増加はマルチモード化を招き、問題である。
上述した問題を解消するために、トンネル接合を用いてキャリアの（電子−正孔）反転を行う技術が提案されている。具体的には、キャリアの反転により、抵抗の高いｐ型半導体の大部分がｎ型半導体に置き換えられ、それにより抵抗が低減される。そのような構造は、１．５５μｍ帯の面発光型レーザで多く用いられている。しかし、従来のトンネル接合の電気的特性は十分でなかった。つまり、従来のトンネル接合では電圧降下が大きい、すなわち抵抗が大きく、そのことが、ｎ型半導体による置き換えの効果を相殺していた。よって、全体としては十分な低抵抗化は実現できなかった。また、トンネル接合におけるキャリアのトンネル確率は、バンドギャップが大きいほど低くなる。従って、波長の短いレーザほどトンネル接合部の抵抗が大きくなる。このため、例えば１．３μｍ帯の面発光型レーザでは、トンネル接合はほとんど用いられていない。
ヘテロ接合界面を有するトンネル接合が記載された文献として、次の従来技術文献が知られている。特開２００２−１３４８３５号公報に記載された技術によれば、接合のｐ側とｎ側で異なる組成の化合物半導体が用いられている。より詳細には、ｎ側半導体の伝導帯下端のエネルギー準位がｐ側半導体の伝導帯下端のエネルギー準位よりも低く、且つ、ｎ側半導体の価電子帯上端のエネルギー準位がｐ側半導体の価電子帯上端のエネルギー準位よりも低い。すなわち、いわゆるＴｙｐｅ−ＩＩのヘテロ接合が用いられている。また、特開２００４−３３６０３９号公報に記載された技術によれば、接合のｎ側にＩｎＧａＰ層が挿入され、ＧａＡｓ層よりｎ型ドーパントであるＳｉの濃度が増加させられる。
特表２００３−５１８３２６号公報には、タイプＩＩインターバンドヘテロ構造ダイオードが記載されている。そのダイオードは、ＩｎＡｓの第１層とＧａＳｂまたはＩｎＧａＳｂの第２層から成るヘテロ構造を含んでいる。それら第１層と第２層は、アルミニウムアンチモニド化合物からなるインタフェース層で分離されている。インタフェース層は充分に薄く、インタフェース層を通じてバイアストンネル現象が発生する。
本発明の目的は、トンネル接合を用いたトンネル接合発光素子の抵抗を更に低減することができる技術を提供することにある。
本発明の第１の観点において、トンネル接合発光素子は、活性層と、その活性層にキャリアを供給する電子トンネル領域とを備えている。電子トンネル領域は、トンネル接合を有しており、そのトンネル接合は、２種類以上のｐ型半導体層と１種類以上のｎ型半導体層から形成される。具体的には、電子トンネル領域は、少なくとも第１ｐ型半導体層と、第２ｐ型半導体層と、ｎ型半導体層とを有する。第２ｐ型半導体層は、第１ｐ型半導体層とｎ型半導体層により挟まれており、第１ｐ型半導体層、第２ｐ型半導体層、及びｎ型半導体層は、逆バイアスが印加されるトンネル接合を形成する。この逆バイアスの印加により、第１ｐ型半導体層の側からｎ型半導体層の側へ電子がトンネリングし、電流が流れる。第１ｐ型半導体層は、電子のトンネルの起点となる。尚、第２ｐ型半導体層の膜厚は５ｎｍ未満であると好ましい。
本発明によれば、上記第２ｐ型半導体層の価電子帯上端のエネルギー準位は、第１ｐ型半導体層の価電子帯上端のエネルギー準位と同じかそれより低い。好適には、上記第２ｐ型半導体層の伝導帯下端のエネルギー準位は、第１ｐ型半導体層の伝導帯下端のエネルギー準位より低い。また、第２ｐ型半導体層におけるドーピング濃度は、第１ｐ型半導体層におけるドーピング濃度より高いことが好適である。これらのことにより、電子がトンネルすべき障壁が低減され、トンネル確率が増大する。その結果、低い電圧で大きな電流が流れる、すなわち、抵抗が低減される。尚、エネルギー準位の高低とは、電子トンネル領域を構成する各半導体層がドーピングされていない状態のバンドラインナップを考えた場合の、エネルギー準位の比較結果を意味している。
本発明の第２の観点において、トンネル接合発光素子は、活性層と、その活性層にキャリアを供給する電子トンネル領域とを備えている。電子トンネル領域は、少なくとも第１ｐ型半導体層と、第２ｐ型半導体層と、ｎ型半導体層とを有する。第２ｐ型半導体層は、第１ｐ型半導体層とｎ型半導体層により挟まれており、第１ｐ型半導体層、第２ｐ型半導体層、及びｎ型半導体層は、逆バイアスが印加されるトンネル接合を形成する。この逆バイアスの印加により、第１ｐ型半導体層の側からｎ型半導体層の側へ電子がトンネリングし、電流が流れる。第１ｐ型半導体層及び第２ｐ型半導体層は、Ｔｙｐｅ−ＩＩのヘテロ界面を形成している。
上述のトンネル接合発光素子において、第１ｐ型半導体層の伝導帯下端のエネルギー準位が、ｎ型半導体層の伝導帯下端のエネルギー準位よりも高いと好ましい。また、第１ｐ型半導体層の価電子帯上端のエネルギー準位が、ｎ型半導体層の価電子帯上端のエネルギー準位よりも高いと好ましい。
本発明の第３の観点において、トンネル接合発光素子は、活性層と、その活性層にキャリアを供給する電子トンネル領域とを備えている。電子トンネル領域は、少なくとも第１ｐ型半導体層と、第２ｐ型半導体層と、ｎ型半導体層とを有する。第２ｐ型半導体層は、第１ｐ型半導体層とｎ型半導体層により挟まれており、第１ｐ型半導体層、第２ｐ型半導体層、及びｎ型半導体層は、逆バイアスが印加されるトンネル接合を形成する。この逆バイアスの印加により、第１ｐ型半導体層の側からｎ型半導体層の側へ電子がトンネリングし、電流が流れる。上記第２ｐ型半導体層の厚さは５ｎｍ未満である。
本発明の第４の観点において、トンネル接合発光素子は、活性層と、その活性層にキャリアを供給する電子トンネル領域とを備えている。電子トンネル領域は、ｐ型半導体層とｎ型半導体層からなるトンネル接合を有し、そのトンネル接合には逆バイアスが印加される。このｐ型半導体層の少なくとも一部は、ＳｂとＰの少なくとも一方を含む化合物半導体からなる。この元素の濃度は、ｐｎ界面からｐ型方向に向けて高くなっている。
本発明の第５の観点において、トンネル接合発光素子は、活性層と、その活性層にキャリアを供給する電子トンネル領域とを備えている。電子トンネル領域は、ｐ型半導体層とｎ型半導体層からなるトンネル接合を有し、そのトンネル接合には逆バイアスが印加される。このｐ型半導体層の少なくとも一部は、ＩｎとＮの少なくとも一方を含む化合物半導体からなる。
本発明は、面発光型レーザに適用されると好適である。
本発明に係るトンネル接合発光素子によれば、従来技術と比較して、更に抵抗が低減される。
図１Ａは、本発明の第１の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図１Ｂは、本発明の第１の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図１Ｃは、本発明の第１の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図１Ｄは、本発明の第１の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。 図１Ｅは、本発明の第１の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図２Ａは、本発明の第２の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図２Ｂは、本発明の第２の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図２Ｃは、本発明の第２の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図２Ｄは、本発明の第２の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。 図２Ｅは、本発明の第２の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図３Ａは、本発明の第３の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図３Ｂは、本発明の第３の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図３Ｃは、本発明の第３の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図３Ｄは、本発明の第３の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。 図３Ｅは、本発明の第３の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図４Ａは、本発明の第４の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図４Ｂは、本発明の第４の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図４Ｃは、本発明の第４の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。 図４Ｄは、本発明の第４の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図５Ａは、本発明の第５の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図５Ｂは、本発明の第５の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図５Ｃは、本発明の第５の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。 図５Ｄは、本発明の第５の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図６Ａは、本発明の第６の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図６Ｂは、本発明の第６の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。 図６Ｃは、本発明の第６の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。 図６Ｄは、本発明の第６の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図７Ａは、本発明による作用・効果を説明するための図であり、従来技術に係るエネルギーバンド図である。 図７Ｂは、本発明による作用・効果を説明するための図であり、従来技術に係るエネルギーバンド図である。 図７Ｃは、本発明の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図７Ｄは、本発明の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図８は、本発明の他の実施の形態に係る電子トンネル領域のエネルギーバンド図である。 図９は、不適切なヘテロ接合の例を示すエネルギーバンド図である。
以下、添付の図面を参照して、本発明の実施の形態に係るトンネル接合発光素子を詳しく説明する。
（第１の実施の形態）
図１Ａ〜図１Ｃは、第１の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。図１Ｄは、第１の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。第１の実施の形態においては、ＧａＡｓからなる基板１０１の上に形成される発振波長１．３μｍの面発光型レーザが、例として説明される。
まず、図１Ａに示されるように、ｎ型のＧａＡｓからなる基板１０１の上に、第１のＤＢＲ層１０２が形成される。第１のＤＢＲ層１０２において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ｎ型半導体ミラー層）は、ｎ型のＧａＡｓ層とｎ型のＡｌ０．９Ｇａ０．１Ａｓ層の一対から構成されている。第１のＤＢＲ層１０２の上には、ｎ型のＡｌ０．３Ｇａ０．７Ａｓからなるクラッド層１０３、ノンドープＧａＩｎＮＡｓ量子井戸とＧａＡｓ障壁層からなる活性層１０４、及びｐ型のＡｌ０．３Ｇａ０．７Ａｓからなるクラッド層１０５が順次積層される。更に、クラッド層１０５上には、ｐ−ＧａＡｓ層１０６、ｐ＋−Ｉｎ０．１Ｇａ０．９Ａｓ層１０７、ｐ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０８、及びｎ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０９が順次積層される（第１工程）。
これらの層は、例えば、有機金属気相成長（ＭＯＣＶＤ）法により形成可能である。ここで、ｐ＋−Ｉｎ０．１Ｇａ０．９Ａｓ層１０７及びｐ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０８に関するｐ型ドーパントとしてはＣが用いられる。一方、ｎ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０９に関するｎ型ドーパントとしてはＳｅが用いられる。また、ｐ型ドーピング濃度は８×１０１９ｃｍ−３、ｎ型ドーピング濃度は５×１０１９ｃｍ−３である。また、ｐ＋−Ｉｎ０．１Ｇａ０．９Ａｓ層１０７の膜厚は５ｎｍ、ｐ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０８の膜厚は１．８ｎｍ、ｎ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０９の膜厚は１０ｎｍである。
次に、フォトリソグラフィ技術により、直径約６μｍの円形のレジストパターンが形成される。そのレジストパターンをマスクとして用いるエッチングにより、ｐ＋−Ｉｎ０．１Ｇａ０．９Ａｓ層１０７、ｐ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０８、ｎ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０９が除去される。その後、そのレジストパターンは除去される（第２工程）。その結果、図１Ｂに示されるように、円筒状に加工されたｐ＋−ＩｎＧａＡｓ層１０７，ｐ＋−ＧａＩｎＮＡｓ層１０８，及びｎ＋−ＧａＩｎＮＡｓ層１０９が得られる。本実施の形態において、これら円筒状に加工されたｐ＋−ＩｎＧａＡｓ層１０７、ｐ＋−ＧａＩｎＮＡｓ層１０８、及びｎ＋−ＧａＩｎＮＡｓ層１０９が、上記活性層１０４にキャリアを供給する「電子トンネル部（電子トンネル領域）」となる。
次に、ＭＯＣＶＤ法により、ｎ−ＧａＡｓ層１１０及び第２のＤＢＲ層１１１が、順次積層される。その第２のＤＢＲ層１１１において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ｎ型半導体ミラー層）は、ｎ型のＧａＡｓ層とｎ型のＡｌ０．９Ｇａ０．１Ａｓ層の一対から構成されている（第３工程）。その結果、図１Ｂに示されるように、上記電子トンネル部がｎ−ＧａＡｓ層１１０により覆われた状態となる。なお、各々のＤＢＲ層において、高屈折率のＧａＡｓ層と低屈折率のＡｌ０．９Ｇａ０．１Ａｓ層の各々の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ１／４になるように設定されている。
次に、誘電体膜が第２のＤＢＲ層１１１の上に堆積される。そして、その誘電体膜の上に、フォトリソグラフィ技術によって直径約２０μｍのレジストパターンが形成される。そのレジストパターンは、第２工程で形成された直径６μｍの電子トンネル部と中心軸が一致するような円（円盤）形状を有している。次に、そのレジストパターンをマスクとして用いるドライエッチングにより、誘電体がエッチングされる。その後、レジストパターンが除去され、円形の誘電体パターンが形成される。続いて、その誘電体パターンをマスクとして用いるドライエッチングにより、第１のＤＢＲ層１０２の表面が露出するまでエッチングが実施される（第４工程）。その後、上記誘電体パターンは除去される。その結果、図１Ｃに示されるように、直径約２０μｍの円柱状構造１１２が形成される。
次に、上記メサエッチングにより露出した第１のＤＢＲ層１０２の上に、図１Ｄに示されるように電極１１３が形成される。具体的には、まず、全域にレジストが塗布される。そして、リソグラフィ技術によって、電極が形成される部分のみ除去されたレジストパターンが形成される。続いて、Ｔｉ／Ｐｔ／Ａｕ膜が蒸着される。その後、上記レジストパターンを除去することによるリフトオフが行われる。その結果、第１のＤＢＲ層１０２（円柱状構造１１２）上の一部の領域に、電極１１３が形成される（第５工程）。
次に、図１Ｄに示されるように、ポリイミド樹脂が塗布され、ポリイミド層１１４が形成される。続いて、リソグラフィ技術によって、上記第５工程で形成された電極１１３上のポリイミドが除去される（第６工程）。
次に、第２のＤＢＲ層１１１に接続する電極１１５が形成される。上記電極１１３の形成と同様に、全域にレジストが塗布された後、リソグラフィ技術によってレジストパターンが形成される。続いて、Ｔｉ／Ｐｔ／Ａｕ膜が蒸着される。その後、上記レジストパターンを除去することによりリフトオフが行われる。その結果、図１Ｄに示されるように、電極１１５及びその電極に接続されるパッド電極１１６が形成される。また、同時に、ポリイミド層１１４の上に、電極１１３に接続されるパッド電極１１７が形成されている（第７工程）。
なお、上記例においては１個の面発光型レーザが形成される場合が示されているが、ＧａＡｓからなる基板１０１の上に、複数の面発光型レーザが形成されてもよい。その場合、基板１０１の上に作成された複数の面発光型レーザは、１個ごともしくは所望のアレイ状（例えば１個×１０個、１００個×１００個など）に切り出されて使用される。
以上に示された製造工程により、第１の実施の形態に係る面発光型レーザが得られる。本実施の形態によれば、ｐ＋−Ｉｎ０．１Ｇａ０．９Ａｓ層１０７、ｐ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０８、及びｎ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０９がトンネル接合を形成しており、電子がトンネルする部分（電子トンネル領域）を構成している。ｐ型層１０７及びｎ型層１０９は、同じ化合物半導体から形成されており、ｐ型層１０７及び１０８は、異なる化合物半導体から形成されている。Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８（ｐ型層１０８）の伝導体下端のエネルギー準位は、Ｉｎ０．１Ｇａ０．９Ａｓ（ｐ型層１０７）のものよりも低い。また、Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８（ｐ型層１０８）の価電子帯上端のエネルギー準位は、Ｉｎ０．１Ｇａ０．９Ａｓ（ｐ型層１０７）のものとほぼ同じである。尚、エネルギー準位の高低とは、電子トンネル領域を構成する各半導体層がドーピングされていない状態のバンドラインナップを考えた場合の、エネルギー準位の比較結果を意味している。
従って、本実施の形態に係る電子トンネル領域のエネルギーバンドは、図１Ｅに示されるようになる。ここで、電極１１５が正、電極１１３が負となるように電圧が印加されている、すなわち、トンネル接合には逆バイアスが印加されている。その結果、ｐ＋−ＩｎＧａＡｓ層１０７の側からｎ＋−ＧａＩｎＮＡｓ層１０９の側へ電子がトンネリングし、これにより活性層１０４の側へ正孔が供給される。ｐ型層１０７とｎ型層１０９に挟まれたｐ＋−ＧａＩｎＮＡｓ層１０８の厚さは、概ねｐｎ接合界面から擬フェルミ準位（Ｅｆ）と価電子帯（Ｖ．Ｂ．）の上端が交わる箇所までとなるように設計されている。これにより、電子は、伝導帯（Ｃ．Ｂ．）下端のエネルギー準位が低くなっているｐ＋−ＧａＩｎＮＡｓ層１０８及びｎ＋−ＧａＩｎＮＡｓ層１０９のみをトンネルすることになる。その結果、本実施の形態によれば、従来の構造と比べてトンネル確率が高くなる。つまり、本実施の形態に係るトンネル接合発光素子によれば、低い電圧で大きな電流が流れる。このことは、抵抗が低減されていることを意味する。
尚、電子トンネル部に対応するｐ＋−Ｉｎ０．１Ｇａ０．９Ａｓ層１０７、ｐ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０８、及びｎ＋−Ｇａ０．９Ｉｎ０．１Ｎ０．０２Ａｓ０．０９８層１０９は、上記第２工程において、直径約６μｍの円柱形状を有するように形成されている。それ以外の部分におけるトンネル確率は極めて低い。そのため、その円柱部分のみにトンネル電流が流れる構造が実現されている。更に、これらの層の屈折率はＧａＡｓ層の屈折率よりも高いため、その円柱部分は光導波効果も有する。また、トンネル確率を向上させるため、上記電子トンネル部におけるドーピング濃度は高く設定されている。このため、電子トンネル部における光吸収係数は、他の層に比べて高い。従って、電子トンネル部は、面発光型レーザの発振時に生じる定在波の節の部分に配置される。そのように電子トンネル部を配置することによって、光の吸収を抑制することが可能となる。
（第２の実施の形態）
図２Ａ〜図２Ｃは、第２の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。図２Ｄは、第２の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。第２の実施の形態においては、ＧａＡｓからなる基板２０１の上に形成される発振波長１．１５μｍの面発光型レーザが、例として説明される。
まず、図２Ａに示されるように、ｎ型ＧａＡｓからなる基板２０１の上に、第１のＤＢＲ層２０２が形成される。第１のＤＢＲ層２０２において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ｎ型半導体ミラー層）は、ｎ型のＧａＡｓ層とｎ型のＡｌ０．９Ｇａ０．１Ａｓ層の一対から構成されている。第１のＤＢＲ層２０２の上には、ｎ型ＡｌｘＧａ１−ｘＡｓ（０．９＜ｘ＜１）からなる酸化層形成層２０３、ｎ型のＡｌ０．３Ｇａ０．７Ａｓからなるクラッド層２０４、ノンドープのＩｎ０．３５Ｇａ０．６５Ａｓ量子井戸とＧａＡｓ障壁層からなる活性層２０５、及びｐ型のＡｌ０．３Ｇａ０．７Ａｓからなるクラッド層２０６が順次積層される。クラッド層２０６の上には、ｐ−ＧａＡｓ層２０７、ｐ＋−ＧａＡｓ０．９Ｓｂ０．１層２０８、ｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９、及びｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０が順次積層される（第１工程）。
これらの層は、例えば、有機金属気相成長法により形成可能である。ここで、ｐ＋−ＧａＡｓ０．９Ｓｂ０．１層２０８及びｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９に関するｐ型ドーパントとしてはＣが用いられる。一方、ｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０に関するｎ型ドーパントとしてはＳｅが用いられる。また、ｐ＋−ＧａＡｓ０．９Ｓｂ０．１層２０８及びｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９に対するｐ型ドーピング濃度は、ともに１×１０２０ｃｍ−３である。また、ｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０に対するｎ型ドーピング濃度は、５×１０１９ｃｍ−３である。また、ｐ＋−ＧａＡｓ０．９Ｓｂ０．１層２０８の膜厚は５ｎｍ、ｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９の膜厚は１．３ｎｍ、ｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０の膜厚は１０ｎｍである。
次に、ｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０の上に、フォトリソグラフィ技術により直径約８μｍの円形のレジストパターンが形成される。その後、Ｔｉイオンの注入が行われ、図２Ｂに示されるように、イオン注入領域２２０が形成される（第２工程）。これにより、レジストパターン以外の部分（イオン注入領域２２０）の抵抗が増加する。
次に、上記レジストパターンが一旦除去された後、別の直径４μｍの円形のレジストパターンが、ｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０の上に形成される。このレジストパターンは、第２工程において用いられたレジストパターンと中心軸が一致するように形成される。続いて、その新たなレジストパターンをマスクとして用いるエッチングにより、ｐ＋−ＧａＡｓ０．９Ｓｂ０．１層２０８、ｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９、及びｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０が除去される（第３工程）。その結果、図２Ｂに示されるように、ｐ＋−ＧａＡｓＳｂ層２０８、ｐ＋−ＧａＡｓＮ層２０９、及びｎ＋−ＧａＩｎＮＡｓ層２１０が、円筒形状に加工される。本実施の形態において、この円筒形状の部分が、上記活性層２０５にキャリアを供給する「電子トンネル部（電子トンネル領域）」となる。エッチング加工の後、上記レジストパターンは除去される。
次に、ＭＯＣＶＤ法により、ｎ−ＧａＡｓ層２１１及び第２のＤＢＲ層２１２が、順次積層される。その第２のＤＢＲ層２１２において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ノンドープ半導体ミラー層）は、ノンドープＧａＡｓ層とＡｌ０．９Ｇａ０．１Ａｓ層の一対から構成されている（第４工程）。その結果、図２Ｂに示されるように、上記電子トンネル部がｎ−ＧａＡｓ層２１１により覆われた状態となる。なお、第２のＤＢＲ層２１２を構成する各ＤＢＲにおいて、高屈折率のＧａＡｓ層と低屈折率のＡｌ０．９Ｇａ０．１Ａｓ層の各々の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ１／４なるように設定されている。
次に、第３工程で形成された円形の電子トンネル部と中心軸が一致するような、直径１０μｍの円形誘電体パターンが形成される。続いて、その円形誘電体パターンをマスクとして用いるドライエッチングにより、第２のＤＢＲ層２１２が除去される。その結果、図２Ｃに示されるように、直径１０μｍ程度の円柱構造２１３が形成される（第５工程）。このドライエッチングは、ｎ−ＧａＡｓ層２１１の表面が露出するまで実施される。次に、円柱構造２１３の周辺で露出しているｎ−ＧａＡｓ層２１１上に、ＡｕＧｅＮｉからなるリング状の電極２１４が形成される（第６工程）。
次に、第５工程で形成された円柱構造２１３と中心軸が一致するような、直径３０μｍの円形の誘電体パターンが形成される。続いて、その誘電体パターンをマスクとして用いるドライエッチングが実施される。その結果、図２Ｃに示されるように、第１のＤＢＲ層２０２まで達する直径約３０μｍの円柱構造２１５が形成される（第７工程）。この工程により、酸化層形成層２０３の側面が露出する。その後、誘電体パターンは除去される。
次に、水蒸気雰囲気において、温度約４００℃で約１０分間加熱処理が実行される（第８工程）。これにより、酸化層形成層２０３のみが円環状に選択的に酸化される。酸化条件は、酸化層形成層２０３の中心部に直径約５μｍの非酸化領域が残るように調整されている。尚、酸化層形成層２０３がｎ型ＡｌｘＧａ１−ｘＡｓ（０．９＜ｘ＜１）から形成された理由は、次の通りである。すなわち、ｘが０．９以下の場合ほとんど酸化が生じないためである。また、酸化層形成層２０３における酸化速度を、ＤＢＲより速くする必要があるためである。
次に、図２Ｄに示されるように、第７工程で露出した第１のＤＢＲ層２０２の上に電極２１６が形成される。具体的には、まず、全域にレジストが塗布される。そして、リソグラフィ技術によって、電極が形成される部分のみ除去されたレジストパターンが形成される。続いて、Ｔｉ／Ｐｔ／Ａｕ膜が蒸着される。その後、上記レジストパターンを除去することによるリフトオフが行われる。その結果、第１のＤＢＲ層２０２上の一部の領域に、電極２１６が形成される（第８工程）。
次に、図２Ｄに示されるように、ポリイミド樹脂が塗布され、ポリイミド層２１７が形成される。続いて、リソグラフィ技術によって、上記第７工程で形成された円柱構造２１５及び上記第８工程で形成された電極２１６上のポリイミドが除去される（第９工程）。次に、ポリイミド層２１７の上に、パッド電極２１８及び２１９が形成される。これらパッド電極２１８、２１９のそれぞれは、上記第６工程で形成されたリング電極２１４及び上記第８工程で形成された電極２１６に接続されている（第１０工程）。
なお、上記例においては１個の面発光型レーザが形成される場合が示されているが、基板２０１の上に複数の面発光型レーザが形成されてもよい。その場合、基板２０１の上に作成された複数の面発光型レーザは、１個ごともしくは所望のアレイ状（例えば１個×１０個、１００個×１００個など）に切り出されて使用される。
以上に示された製造工程により、第２の実施の形態に係る面発光型レーザが得られる。本実施の形態によれば、ｐ＋−ＧａＡｓ０．９Ｓｂ０．１層２０８、ｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９、及びｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０が、トンネル接合を形成しており、電子がトンネルする部分（電子トンネル領域）を構成している。ｐ＋−ＧａＡｓＳｂ層２０８の伝導体下端のエネルギー準位は、ｐ＋−ＧａＡｓＮ層２０９及びｎ＋−ＧａＩｎＮＡｓ層２１０のものよりも高い。また、ｐ＋−ＧａＡｓＳｂ層２０８の価電子帯上端のエネルギー準位は、ｐ＋−ＧａＡｓＮ層２０９及びｎ＋−ＧａＩｎＮＡｓ層２１０のものよりも高い。すなわち、本実施の形態によれば、いわゆるＴｙｐｅ−ＩＩのヘテロ界面が形成されている。
本実施の形態に係る電子トンネル領域のエネルギーバンドは、図２Ｅに示されるようになる。ここで、トンネル接合には逆バイアスが印加されている。ｐ型層２０８とｎ型層２１０に挟まれたｐ＋−ＧａＡｓＮ層２０９の厚さは、ｐｎ接合界面から擬フェルミ準位（Ｅｆ）と価電子帯（Ｖ．Ｂ．）が交わる箇所までとなるように設計されている。これにより、電子は、伝導帯（Ｃ．Ｂ．）下端のエネルギー準位が低くなっているｐ＋−ＧａＡｓ０．９８Ｎ０．０２層２０９及びｎ＋−Ｇａ０．９３Ｉｎ０．０７Ｎ０．０１Ａｓ０．９９層２１０のみをトンネルすることになる。その結果、本実施の形態によれば、従来の構造と比べてトンネル確率が高くなる。つまり、本実施の形態に係るトンネル接合発光素子によれば、低い電圧で大きな電流が流れる。このことは、抵抗が低減されていることを意味する。
本実施の形態に係る面発光型レーザの電子トンネル部によれば、ｐ型半導体中にヘテロ界面が形成されている。更に、ｐ，ｎ界面もヘテロ界面となっている。ヘテロ界面では、ドーパントの拡散が抑制される傾向がある。従って、本実施の形態に係る構造によれば、電子トンネル部が形成された後の結晶成長や素子作製プロセスなどで加熱処理が行われても、ｐｎ接合間のドーパントの拡散が小さい。これにより、特性の安定性が向上する。
尚、イオン注入領域２２０や酸化層形成層２０３は、電流狭窄のために使用されることが多い。しかしながら、本実施の形態に係る面発光型レーザによれば、電流狭窄は、第１の実施の形態の面発光型レーザと同様に、埋め込まれている円筒形状の電子トンネル部によって行われる。イオン注入領域２２０や酸化層形成層２０３は、電流狭窄の機能は果たしていない。イオン注入領域２２０は、円柱構造２１５内の電子トンネル部周辺の電気容量を下げる役割を果たしている。これにより、素子抵抗と容量で決まる変調帯域の上限が高くなり、超高速変調が可能となる。また、酸化層形成層２０３は、横方向の光閉じ込め制御のために用いられる。酸化層形成層２０３の未酸化領域の開口径を制御することによって、光閉じ込めの調整が可能となる。
（第３の実施の形態）
図３Ａ〜図３Ｃは、第３の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。図３Ｄは、第３の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。第３の実施の形態においては、ＩｎＰからなる基板３０１の上に形成される発振波長１．３μｍの面発光型レーザが、例として説明される。
まず、図３Ａに示されるように、ｎ型のＩｎＰからなる基板３０１上に、第１のＤＢＲ層３０２が形成される。第１のＤＢＲ層３０２において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ｎ型半導体ミラー層）は、ｎ型のＩｎＰ層とＩｎＰに格子整合するｎ型のＡｌＧａＩｎＡｓ層の一対から構成されている。第１のＤＢＲ層３０２の上には、ｎ型のＩｎＰからなるクラッド層３０３、ノンドープＡｌ０．１５Ｇａ０．１５Ｉｎ０．７Ａｓ量子井戸とＡｌ０．３４Ｇａ０．２２Ｉｎ０．４４Ａｓ障壁層からなる活性層３０４、及びｐ型ＩｎＰからなるクラッド層３０５が順次積層される。更に、クラッド層３０５の上には、ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８が順次積層される（第１工程）。
これらの層は、例えば、有機金属気相成長（ＭＯＣＶＤ）法により形成可能である。ここで、ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６及びｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７に関するｐ型ドーパントとしては、Ｃが用いられる。一方、ｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８に関するｎ型ドーパントとしては、Ｓｉが用いられる。ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６に対するｐ型ドーピング濃度は、７×１０１９ｃｍ−３である。また、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７に対するｐ型ドーピング濃度は、６×１０１９ｃｍ−３である。ｎ型層３０８に対するｎ型ドーピング濃度は、１．５×１０１９ｃｍ−３である。また、ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６の膜厚は５ｎｍ、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７の膜厚は０．８ｎｍ、ｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８の膜厚は１５ｎｍである。
次に、フォトリソグラフィ技術により、直径約６μｍの円形のレジストパターンが形成される。そのレジストパターンをマスクとして用いるエッチングにより、ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８が除去される（第２工程）。その結果、図３Ｂに示されるように、ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８が、円筒形状に加工される。本実施の形態において、この円筒形状の部分が、上記活性層３０４にキャリアを供給する「電子トンネル部（電子トンネル領域）」となる。エッチング加工の後、上記レジストパターンは除去される。
次に、ＭＯＣＶＤ法により、ｎ型ＩｎＰ層３０９が形成される（第３工程）。その結果、図３Ｂに示されるように、円筒状に加工されたｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７、ｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８（電子トンネル部）が、ｎ型ＩｎＰ層３０９により覆われた状態となる。
次に、スパッタ法により、ＳｉＯ２とアモルファスＳｉ（ａ−Ｓｉ）とが交互に積層される。これにより、ＳｉＯ２とａ−Ｓｉとの一対が基本単位としてのＤＢＲであり、複数のＤＢＲ（誘電体ミラー層）が積層された第２のＤＢＲ層３１０が形成される。ＳｉＯ２層とａ−Ｓｉ層の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ１／４となるように設定されている。次に、リソグラフィとエッチングを通して、第２のＤＢＲ層３１０が、上記電子トンネル部と中心軸が一致する円形状に加工される。その結果、図３Ｂに示されるように、直径約１０μｍの円筒形状に加工された第２のＤＢＲ層３１０が、ｎ型ＩｎＰ層３０９の上に形成される。
次に、フォトリソグラフィ技術により、レジストパターンが形成される。そのレジストパターンは、すでに形成されている円筒形状の電子トンネル部と中心軸が一致する円板形状を有する。続いて、そのレジストパターンをマスクとして用い、第１のＤＢＲ層３０２の表面が露出するまでエッチングが実施される（第４工程）。その後、レジストパターンは除去される。その結果、図３Ｃに示されるように、直径約３０μｍの円柱状構造３１１が形成される。
次に、図３Ｄに示されるように、上記メサエッチングにより露出した第１のＤＢＲ層３０２の上に、電極３１２が形成される（第５工程）。その電極３１２は、第１の実施の液体と同様に形成される。次に、図３Ｄに示されるように、ポリイミド樹脂が塗布され、ポリイミド層３１３が形成される。第５工程で形成された電極３１２の上のポリイミドは、リソグラフィ技術により除去される（第６工程）。
続いて、リフトオフ法により、図３Ｄに示されるように、リング電極３１４及びそのリング電極３１４に接続されるパッド電極３１５が形成される。同時に、ポリイミド層３１３上に、電極３１２と接続されるパッド電極３１６が形成される（第７工程）。
なお、上記例においては１個の面発光型レーザが形成される場合が示されているが、基板３０１の上に複数の面発光型レーザが形成されてもよい。その場合、基板３０１の上に作成された複数の面発光型レーザは、１個ごともしくは所望のアレイ状（例えば１個×１０個、１００個×１００個など）に切り出されて使用される。
以上に示された製造工程により、第３の実施の形態に係る面発光型レーザが得られる。本実施の形態によれば、ｐ＋−Ａｌ０．２７Ｇａ０．２０Ｉｎ０．５３Ａｓ層３０６、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８がトンネル接合を形成しており、電子がトンネルする部分（電子トンネル領域）を構成している。ｐ型層３０７の伝導体下端のエネルギー準位は、ｐ型層３０６のものよりも低い。また、ｐ型層３０７の価電子帯上端のエネルギー準位は、ｐ型層３０６のものよりも低い。
従って、本実施の形態に係る電子トンネル領域のエネルギーバンドは、図３Ｅに示されるようになる。ここで、パッド電極３１５（リング電極３１４）が正、パッド電極３１６が負となるように電圧が印加されている、すなわち、トンネル接合には逆バイアスが印加されている。その結果、ｐ＋−ＡｌＩｎＧａＡｓ層３０６からｎ＋−ＩｎＧａＡｓＰ層３０８の側へ電子がトンネリングし、これにより活性層３０４の側へ正孔が供給される。ｐ型層３０６とｎ型層３０８に挟まれたｐ＋−ＩｎＧａＡｓ層３０７の厚さは、ｐｎ接合界面から擬フェルミ準位（Ｅｆ）と価電子帯（Ｖ．Ｂ．）が交わる箇所までとなるように設計されている。これにより、電子は、伝導帯（Ｃ．Ｂ．）下端のエネルギー準位が低くなっているｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層３０７、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層３０８のみをトンネルすることになる。その結果、本実施の形態によれば、従来の構造と比べてトンネル確率が高くなる。つまり、本実施の形態に係るトンネル接合発光素子によれば、低い電圧で大きな電流が流れる。このことは、抵抗が低減されていることを意味する。
なお、本実施の形態に係る面発光型レーザにおいても、第１の実施の形態に係る面発光型レーザと同様に、電子トンネル部は、発振時に生じる定在波の節の部分に位置するように設計される。これにより、光の吸収が抑制される。
また、本実施の形態によれば、電子トンネル部の一部に４元混晶であるＡｌＧａＩｎＡｓ及びＩｎＧａＡｓＰが使用されている。この場合、組成を変えることにより、バンドラインナップや格子定数を変えることが可能である。図３Ｅに示されたバンドプロファイルが得られ、且つ、各層のバンドギャップエネルギーがレーザ光のエネルギーより大きくなり、更に、格子定数がＩｎＰのものから大きく外れないような組成を選択することが可能である。尚、ｐ＋−ＩｎＧａＡｓ層３０７に関しては、レーザ光が吸収されないように、格子整合条件よりＩｎ組成が小さく設定されている。その結果、引っ張り歪が発生するが、十分薄く、臨界膜厚以内であるため、結晶品質の点で問題は生じない。
（第４の実施の形態）
図４Ａ及び図４Ｂは、第４の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。図４Ｃは、第４の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。第４の実施の形態においては、ＩｎＰからなる基板４０１の上に形成される発振波長１．３μｍの端面発光型レーザが、例として説明される。
まず、図４Ａに示されるように、ｎ−ＩｎＰからなる基板４０１の上に、ｎ型のＩｎＰからなる第１クラッド層４０２、ＩｎＧａＡｓＰからなる光閉じ込め層４０３、ノンドープＩｎＧａＡｓＰ量子井戸とＩｎＧａＡｓＰ障壁層からなる活性層４０４、ＩｎＧａＡｓＰ−ＳＣＨ層４０５、及びｐ型のＩｎＰからなるクラッド層４０６が順次積層される。更に、そのクラッド層４０６の上に、ｐ＋−ＧａＡｓ０．８Ｓｂ０．２層４０７、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層４０８、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層４０９が順次積層される（第１工程）。
これらの層は、例えば、ＭＯＣＶＤ法により形成可能である。ここで、ｐ＋−ＧａＡｓ０．８Ｓｂ０．２層４０７及びｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層４０８に関するｐ型ドーパントとしてはＣが用いられる。一方、ｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層４０９に関するｎ型ドーパントとしてはＳが用いられる。ｐ＋−ＧａＡｓ０．８Ｓｂ０．２層４０７に対するｐ型ドーピング濃度は、８×１０１９ｃｍ−３である。ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層４０８に対するｐ型ドーピング濃度は、６×１０１９ｃｍ−３である。ｎ型層４０９に対するｎ型ドーピング濃度は、５×１０１９ｃｍ−３である。ｐ＋−ＧａＡｓ０．８Ｓｂ０．２層４０７の膜厚は５ｎｍ、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層４０８の膜厚は１．８ｎｍ、ｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層４０９の膜厚は１０ｎｍである。
次に、熱ＣＶＤ法によりＳｉＯ２膜が形成される。そのＳｉＯ２膜がフォトリソグラフィ技術とエッチング技術により加工され、ＳｉＯ２からなる幅２μｍのストライプパターン（ＳｉＯ２ストライプ）が形成される（第２工程）。続いて、そのＳｉＯ２ストライプをマスクとして用いるエッチングが実施される。その結果、図４Ｂに示されるように、第１クラッド層４０２、光閉じ込め層４０３、活性層４０４、ＩｎＧａＡｓＰ−ＳＣＨ層４０５、クラッド層４０６、ｐ＋−ＧａＡｓ０．８Ｓｂ０．２層４０７、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層４０８、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層４０９から構成される、幅２μｍのメサ構造が形成される（第３工程）。
次に、ＭＯＣＶＤ法により、ＦｅがドープされたＩｎＰが堆積される。これにより、図４Ｂに示されるように、上記メサ構造を挾むように電流ブロック層４１０が形成される（第４工程）。続いて、ＳｉＯ２ストライプが除去された後、ｎ−ＩｎＰからなる第２クラッド層４１１及びｎ−ＩｎＧａＡｓからなるコンタクト層４１２が形成される（第５工程）。これらの層も、ＭＯＣＶＤ法により形成可能である。
次に、図４Ｃに示されるように、２つの溝４１３が３０μｍ程度の間隔で形成される（第６工程）。２つの溝４１３の間には、上述のメサ構造が位置している。各々の溝４１３の深さは、４〜５μｍ程度である。溝４１３は、フォトリソグラフィ技術とエッチング技術を用いることにより形成可能である。
次に、熱ＣＶＤ法により、厚さ０．４μｍのＳｉＯ２膜４１４が形成される。また、メサ構造の上に位置するＳｉＯ２膜４１４には、幅２０μｍ程度の開口部が形成される。この開口部において、コンタクト層４１２は露出する。続いて、蒸着法により、ＡｕＧｅＮｉ合金膜及びＴｉ膜（膜厚５０ｎｍ）、Ａｕ膜（膜厚４００ｎｍ）が形成される。その後、フォトリソグラフィとイオンミリングにより、素子を物理的に分離する箇所の金属薄膜が除去される。その結果、図４Ｃに示されるように、表面電極４１５が形成される（第７工程）。
次に、劈開を容易にするため、基板４０１の厚さが１００μｍになるまで基板４０１の裏面が研磨される。その後、基板４０１の裏面に、ＡｕＧｅＮｉ合金膜及びＴｉ膜（膜厚５０ｎｍ）、Ａｕ膜（膜厚４００ｎｍ）からなる裏面電極４１６が形成される。以上のようにトンネル接合発光素子が形成された基板４０１が劈開される。片面に低反射膜、他方の面に高反射膜がコーティングされる。その後、チップ部毎に切り出され、本実施の形態に係る端面発光型レーザが完成する（第８工程）。
本実施の形態によれば、ｐ＋−ＧａＡｓ０．８Ｓｂ０．２層４０７、ｐ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層４０８、及びｎ＋−Ｉｎ０．７６Ｇａ０．２４Ａｓ０．５１Ｐ０．４９層４０９がトンネル接合を形成しており、電子がトンネルする部分（電子トンネル領域）を構成している。本実施の形態に係る電子トンネル領域のエネルギーバンドは、図４Ｄに示されるようになる。既出の実施の形態と同様に、本実施の形態によれば、トンネル接合発光素子の抵抗が低減される。
本実施の形態に係るレーザ構造と、活性層の上方全体がｐ型半導体である従来のレーザ構造とを比較すると、本実施の形態に係る構造においては、活性層４０４の上方のクラッド層４０６の大部分をｎ型層に置き換えることが可能である。ｐ型半導体に比べてｎ型半導体の抵抗は低いため、本実施の形態によれば、電子トンネル部の抵抗を考慮しても全体の抵抗を低減することが可能となる。また、電子トンネル部以外におけるトンネル確率は極めて小さく、電流はほとんど流れない。従って、本実施の形態に係るトンネル接合発光素子によれば、従来技術と比較してリーク電流を低減することが可能となる。尚、高ドーピング濃度のため、電子トンネル部の光吸収係数は比較的大きい。しかしながら、ｎ型半導体の光吸収係数はｐ型半導体のものより小さいため、クラッド層での光吸収係数は従来構造と比べて低くなる。
（第５の実施の形態）
図５Ａ及び図５Ｂは、第５の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。図５Ｃは、第５の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。第５の実施の形態においては、ＧａＡｓからなる基板５０１の上に形成される発振波長０．９８μｍの端面発光型レーザが、例として説明される。
まず、図５Ａに示されるように、ｎ−ＧａＡｓからなる基板５０１の上に、ｎ型のＡｌ０．３５Ｇａ０．６５Ａｓからなる第１クラッド層５０２、ｎ型のＡｌ０．２Ｇａ０．８Ａｓからなる第２クラッド層５０３、ＧａＡｓからなる光閉じ込め層５０４、ノンドープのＩｎＧａＡｓ量子井戸とＧａＡｓ障壁層からなる活性層５０５、ＧａＡｓからなる光閉じ込め層５０６、ｐ型のＧａＡｓからなるクラッド層５０７、ｐ型のＡｌ０．３５Ｇａ０．６５Ａｓからなるエッチングストップ層５０８が順次積層される。更に、エッチングストップ層５０８の上に、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．８５Ｓｂ０．１５層５０９、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２層５１０、及びｎ＋−Ａｌ０．２Ｇａ０．７Ｉｎ０．１Ａｓ０．９８Ｎ０．０２層５１１が順次積層される。更に、その上に、ｎ型層であるｎ−ＧａＡｓ層５１２、ｎ−Ａｌ０．２Ｇａ０．８Ａｓ層５１３、ｎ−Ａｌ０．３５Ｇａ０．６５Ａｓ層５１４、及びｎ−ＧａＡｓ層５１５が順次積層される（第１工程）。
ここで、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．８５Ｓｂ０．１５層５０９、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２層５１０に関するｐ型ドーパントとしてはＣが用いられる。一方、ｎ＋−Ａｌ０．２Ｇａ０．７Ｉｎ０．１Ａｓ０．９８Ｎ０．０２層５１１に関するｎ型ドーパントとしてはＳｅが用いられる。ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．８５Ｓｂ０．１５層５０９に対するｐ型ドーピング濃度は１×１０２０ｃｍ−３である。ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２層５１０に対するｐ型ドーピング濃度は、１×１０２０ｃｍ−３である。ｎ型層５１１に対するｎ型ドーピング濃度は、５×１０１９ｃｍ−３である。また、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．８５Ｓｂ０．１５層５０９の膜厚は５ｎｍ、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２層５１０の膜厚は１．３ｎｍ、ｎ＋−Ａｌ０．２Ｇａ０．７Ｉｎ０．１Ａｓ０．９８Ｎ０．０２層５１１の膜厚は１０ｎｍである。
次に、熱ＣＶＤ法によりＳｉＯ２膜が形成される。そのＳｉＯ２膜がフォトリソグラフィ技術とエッチング技術により加工され、幅２μｍのストライプパターン（ＳｉＯ２ストライプ）が形成される（第２工程）。次に、そのＳｉＯ２ストライプをマスクとして用いるエッチングが実施される。その結果、図５Ｂに示されるように、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．８５Ｓｂ０．１５層５０９、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２層５１０、ｎ＋−Ａｌ０．２Ｇａ０．７Ｉｎ０．１Ａｓ０．９８Ｎ０．０２層５１１、ｎ−ＧａＡｓ層５１２、ｎ−Ａｌ０．２Ｇａ０．８Ａｓ層５１３、ｎ−Ａｌ０．３５Ｇａ０．６５Ａｓ層５１４、及びｎ−ＧａＡｓ層５１５から構成される幅２μｍのメサ構造が形成される（第３工程）。このエッチングは、エッチングストップ層５０８で停止する。
次に、上記ＳｉＯ２ストライプをマスクとして用い、選択成長プロセスが行われる。その結果、図５Ｂに示されるように、ｐ−Ａｌ０．３Ｇａ０．７Ａｓ層５１６及びｐ−ＧａＡｓ層５１７からなる電流ブロック層が形成される（第４工程）。続いて、マスクとして用いられたＳｉＯ２ストライプが除去される。その後、ＭＯＣＶＤ法により、上記メサ構造及び電流ブロック層の上に、ｎ−ＧａＡｓ層５１８が形成される（第５工程）。
次に、スパッタ法によりＺｎＯ膜が堆積される。そのＺｎＯ膜がフォトリソグラフィ技術とエッチング技術により加工され、幅６０μｍ、ピッチ１２００μｍのＺｎＯストライプが形成される（第６工程）。そのＺｎＯストライプは、上記ＳｉＯ２ストライプと直交する方向に延びるように形成される。
ＺｎＯストライプが形成された後、Ｎ２ガス雰囲気中で、５００℃・４０分の加熱処理が実施される（第７工程）。この加熱処理により、ＺｎＯストライプの下の領域に、Ｚｎが拡散する。このようにして活性層５０５まで拡散したＺｎにより、活性層５０５の量子井戸構造が壊され、バルク化する。バルク化した領域ではバンドギャップが増加する。そのため、バルク化した領域は、活性層としては機能しない。バルク化した領域は、Ｚｎが拡散していない領域における活性層５０５から放射されるレーザ光を吸収しない窓領域となる。また、このＺｎ拡散により、電子トンネル部のうち対応する領域も機能しなくなる。そのような領域には電流が注入されなくなる。
次に、上記ＺｎＯストライプが除去される。続いて、図５Ｃに示されるように、フォトリソグラフィ技術とエッチング技術により、２つの溝５１９が３０μｍ程度の間隔で形成される（第８工程）。２つの溝５１９の間には、上述のメサ構造が位置している。各々の溝４１３の深さは、４〜５μｍ程度である。
次に、熱ＣＶＤ法により、厚さ０．４μｍのＳｉＯ２膜５２０が形成される。また、メサ構造の上に位置するＳｉＯ２膜５２０には、幅２０μｍ程度の開口部が形成される。この開口部において、ｎ−ＧａＡｓ層５１８は露出する（第８工程）。続いて、蒸着法により、ＡｕＧｅＮｉ合金膜及びＴｉ膜（膜厚５０ｎｍ）、Ａｕ膜（膜厚４００ｎｍ）が形成される。その後、フォトリソグラフィとイオンミリングにより、素子を物理的に分離する箇所の金属薄膜が除去される。その結果、図５Ｃに示されるように、表面電極５２１が形成される（第９工程）。
次に劈開を容易にするため、基板５０１の厚さが１００μｍとなるまで基板５０１の裏面が研磨される。その後、基板５０１の裏面に、ＡｕＧｅＮｉ合金膜及びＴｉ膜（膜厚５０ｎｍ）、Ａｕ膜（膜厚４００ｎｍ）からなる裏面電極５２２が形成される（第１０工程）。以上のようにトンネル接合発光素子が形成された基板５０１が、共振方向に１２００μｍのピッチで劈開される（第１１工程）。劈開位置は、第６工程でＺｎが拡散した幅６０μｍの領域の中央である。これにより、１２００μｍの共振器長のうち両端３０μｍずつは窓構造となる。そのため、端面の光学損傷（ＣＯＤ）が起こりにくくなり、最大出力を増加させることが可能となる。このように劈開されたＬＤバーの片面に低反射膜、他方の面に高反射膜がコーティングされる。その後、１つずつ切り出され、本実施の形態に係る端面発行型レーザが完成する（第１２工程）。
本実施の形態によれば、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．８５Ｓｂ０．１５層５０９、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２層５１０、及びｎ＋−Ａｌ０．２Ｇａ０．７Ｉｎ０．１Ａｓ０．９８Ｎ０．０２層５１１がトンネル接合を形成しており、電子がトンネルする部分（電子トンネル領域）を構成している。本実施の形態に係る電子トンネル領域のエネルギーバンドは、図５Ｄに示されるようになる。既出の実施の形態と同様に、本実施の形態によれば、トンネル接合発光素子の抵抗が低減される。
（第６の実施の形態）
図６Ａ及び図６Ｂは、第６の実施の形態に係るトンネル接合発光素子の製造工程を示す断面図である。図６Ｃは、第６の実施の形態に係るトンネル接合発光素子の構造を示す斜視図である。第６の実施の形態においては、ＧａＡｓからなる基板６０１の上に形成される発振波長０．９２μｍの面発光型レーザが、例として説明される。
まず、図６Ａに示すように、ｎ型ＧａＡｓからなる基板６０１の上に、第１のＤＢＲ層６０２が形成される。第１のＤＢＲ層６０２において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ｎ型半導体ミラー層）は、ｎ型のＧａＡｓ層とｎ型のＡｌ０．９Ｇａ０．１Ａｓ層の一対から構成されている。第１のＤＢＲ層６０２の上には、ｎ型Ａｌ０．３Ｇａ０．７Ａｓからなるクラッド層６０３、ノンドープのＩｎ０．１５Ｇａ０．９５Ａｓ量子井戸とＡｌ０．２Ｇａ０．８Ａｓ障壁層からなる活性層６０４、ｐ型Ａｌ０．３Ｇａ０．７Ａｓからなるクラッド層６０５、ｐ型ＡｌｘＧａ１−ｘＡｓ（０．９＜ｘ＜１）からなる酸化層形成層６０６が順次積層される。更に、酸化層形成層６０６の上には、ｐ−ＧａＡｓ層６０７、ｐ＋−ＧａＡｓ層６０８、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９、ｎ＋−ＧａＡｓ層６１０、ｎ−ＧａＡｓ層６１１が順次積層される。更に、ｎ−ＧａＡｓ層６１１の上には、第２のＤＢＲ層６１２が形成される。第２のＤＢＲ層６１２において、複数のＤＢＲが積層されており、基本単位である各ＤＢＲ（ｎ型半導体ミラー層）は、ｎ型のＧａＡｓ層とｎ型のＡｌ０．９Ｇａ０．１Ａｓ層の一対から構成されている（第１工程）。
これら層は、例えば、有機金属気相成長法により形成される。ここで、ｐ＋−ＧａＡｓ層６０８及びｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９に関するｐ型ドーパントとしてはＣが用いられる。一方、ｎ＋−ＧａＡｓ層６１０に関するドーパントとしてはＳが用いられる。また、ｐ＋−ＧａＡｓ層６０８に対するｐ型ドーピング濃度は１×１０２０ｃｍ−３である。ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９に対するｐ型ドーピング濃度は、ｐ＋−ＧａＡｓ層６０８に対するものより濃い１．５×１０２０ｃｍ−３である。また、ｎ＋−ＧａＡｓ層６１０に対するｎ型ドーピング濃度は、５×１０１９ｃｍ−３である。また、ｐ＋−ＧａＡｓ層６０８の膜厚は５ｎｍ、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９の膜厚は１．３ｎｍ、ｎ＋−ＧａＡｓ層６１０の膜厚は１０ｎｍである。
次に、第２のＤＢＲ層６１２上に誘電体膜が成膜される。そして、フォトリソグラフィ技術とエッチングにより、直径２０μｍの円形の誘電体パターンが形成される。続いて、この誘電体パターンをマスクとして用い、ドライエッチングが行われる。その結果、図６Ｂに示されるように、第１のＤＢＲ層６０２まで達する直径約２０μｍの円柱構造６１３が形成される（第２工程）。この工程により、酸化層形成層６０６の側面が露出する。その後、誘電体パターンが除去される。
次に、水蒸気雰囲気中で温度約４００℃・約１０分間の加熱処理が実施される（第３工程）。これにより、酸化層形成層６０６のみが円環状に選択的に酸化される。酸化条件は、酸化層形成層６０６の中心部に直径約５μｍの非酸化領域が残るように調整される。
次に、図６Ｃに示されるように、第２工程により露出した第１のＤＢＲ層６０２の上に電極６１４が形成される。具体的には、まず、全域にレジストが塗布される。続いて、リソグラフィにより、電極が形成される部分のみ除去され、レジストパターンが形成される。Ｔｉ／Ｐｔ／Ａｕ膜が蒸着された後、上記レジストパターンが除去され、リフトオフが行われる。その結果、第１のＤＢＲ層６０２上の一部の領域に電極６１４が形成される（第４工程）。次に、図６Ｃに示されるように、ポリイミド樹脂が塗布され、ポリイミド層６１５が形成される。第２工程で形成された円柱構造６１３及び第４工程で形成された電極６１４上のポリイミドが、リソグラフィ技術により除去される（第５工程）。
次に、フォトレジストが塗布され、所定のパターンを有するレジストパターンが形成される。その後、Ｔｉ／Ｐｔ／Ａｕ膜が蒸着される。続いて、上記レジストパターンが除去され、リフトオフが行われる。その結果、図６Ｄに示されるように、リング電極６１６及びそのリング電極６１６に接続されるパッド電極６１７が形成される。同時に、ポリイミド上に、第１のＤＢＲ上の電極６１４と接続されるパッド電極６１８が形成される（第６工程）。
このようにＧａＡｓ基板上に作製されたＶＣＳＥＬは、１個ごともしくは所望のアレイ状（例えば１個×１０個、１００個×１００個など）に切り出されて使用される。
本実施の形態によれば、ｐ＋−ＧａＡｓ層６０８、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９、及びｎ＋−ＧａＡｓ層６１０がトンネル接合を形成しており、電子がトンネルする部分（電子トンネル領域）を構成している。ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９に対するドーピング密度は、ｐ＋−ＧａＡｓ層６０８に対するドーピング密度より高い。このため、ＧａＡｓのホモ接合からなるトンネル接合と比較して、ｐ側の空乏層が小さくなる。
本実施の形態に係る電子トンネル領域のエネルギーバンドは、図６Ｄに示されるようになる。トンネル接合には逆バイアスが印加される。図６Ｄに示されるように、ｐ型層６０９の伝導帯下端のエネルギー準位は、ｐ型層６０８の伝導帯下端のエネルギー準位よりも僅かながら高く、電子がトンネルすべき障壁が僅かに高くなる。しかしながら、その効果よりも、上述の空乏層の低減によるトンネル障壁幅低減の効果の方が高い。従って、ＧａＡｓのホモ接合からなるトンネル接合と比較して、本実施の形態によるトンネル確率は高くなる。
また、本実施の形態によれば、ｐ＋−Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９の厚さは、概ねｐｎ接合界面から擬フェルミ準位（Ｅｆ）と価電子帯（Ｖ．Ｂ．）上端が交わる箇所までとなるように設計されている。そのｐ型層６０９より価電子帯上端のエネルギー準位が高いｐ＋−ＧａＡｓ層６０８が、そのｐ型層６０９に隣接しており、電子のトンネルの起点となっている。これにより、Ａｌ０．２Ｇａ０．８Ａｓ０．９９Ｎ０．０１層６０９とｎ＋−ＧａＡｓ層６１０のみでトンネル接合が構成される場合よりも、トンネル障壁の高さが低減される。その結果、トンネル確率が増加し、低い電圧で大きな電流が流れる。すなわち、本実施の形態に係るトンネル接合発光素子によれば、抵抗が低減される。
尚、本実施の形態においては、既出の実施の形態の場合と異なり、電子トンネル部による電流狭窄が行われていない。電子トンネル部よりも活性層６０４に近いｐ型ＡｌｘＧａ１−ｘＡｓ（０．９＜ｘ＜１）酸化層６０６が、電流を狭窄する役割を果たしている。
（作用・効果）
以下、本発明による作用・効果を要約的に説明する。図７Ａには、比較例として、特開２００２−１３４８３５号公報に記載されている従来のＴｙｐｅ−ＩＩのトンネル接合の場合のエネルギーバンド状態が示されている。図７Ａの場合、ｐ型半導体７０１からｎ型半導体７０２へ電子がトンネルする。この場合、電子がトンネルすべき障壁は、図７Ｂ中の斜線部７０３で表される。
一方、本発明の実施の形態によれば、電子トンネル領域内に、少なくとも第１ｐ型半導体層及びその第１ｐ型半導体層と種類の異なる第２ｐ型半導体層が設けられている。例えば、第２ｐ型半導体層の価電子帯上端および伝導帯下端のエネルギー準位は、電子トンネルの起点となる第１ｐ型半導体層のものよりも低い。その場合のエネルギーバンド状態が、図７Ｃに示されている。図７Ｃにおいて、第１ｐ型半導体層７０４とｎ型半導体層７０５との間に、第１ｐ型半導体層７０４よりも価電子帯（Ｖ．Ｂ．）上端および伝導帯（Ｃ．Ｂ．）下端のエネルギー準位が低い第２ｐ型半導体層７０６が挟まれている。この場合、電子がトンネルすべき障壁は、図７Ｄ中の斜線部７０７で表される。図７Ｂ中の斜線部７０３と図７Ｄ中の斜線部７０７を比較すれば分かるように、本発明の実施の形態によれば、ｐ型半導体層内のトンネル障壁の高さを抑えることができる。従って、トンネル確率が増大し、低い電圧で大きな電流が流れる。すなわち、本実施の形態に係るトンネル接合発光素子によれば、抵抗を低減することが可能となる。
また、本発明の実施の形態によれば、電子トンネル領域内に、電子トンネルの起点となる第１ｐ型半導体層よりもドーピング濃度が高い第２ｐ型半導体層が設けられていてもよい（第６の実施の形態参照）。例えば図８において、第１ｐ型半導体層８０１とｎ型半導体層８０３との間に、第１ｐ型半導体層８０１よりも価電子帯（Ｖ．Ｂ．）上端のエネルギー準位が低く、ドーピング濃度が高い第２ｐ型半導体層８０２が挟まれている。この場合、ｐ型半導体層内部の空乏層の厚さを抑えることができる。従って、第２ｐ型半導体層８０２の伝導帯（Ｃ．Ｂ．）下端のエネルギー準位が、第１ｐ型半導体層８０１のものよりも高くてもよい。すなわち、それによる障壁高さ増加の効果を、空乏層厚低減の効果が上回る場合には、トンネル確率が増大する。その結果、抵抗を低減することが可能となる。
他にも、ｐ型半導体層が２種以上の半導体から構成されるトンネル接合の組み合わせは多数考えられる。例えば、図９においては、トンネルの起点となるｐ型半導体層９０１に比べて価電子帯上端のエネルギー準位が高いｐ型半導体層９０２が設けられている（上記特開２００４−３３６０３９号公報参照）。また、ｎ型半導体層９０３、９０４が設けられている。しかしながら、図９に示された構造によれば、ｐ型半導体層９０２とｎ型半導体層９０３のみからなるトンネル接合と比較して、障壁が大きくなり、トンネル確率が低くなる。よって、図９に示された構造は不適切である。
また、図８においても、第２ｐ型半導体層８０２の価電子帯上端のエネルギー準位が第１ｐ型半導体層８０１のものよりも高い場合には、第２ｐ型半導体層８０２とｎ型半導体層８０３のみからなるトンネル接合と比較して、トンネル確率は低くなる。このように、ｐ型半導体層が２種以上の半導体からなる場合でも、トンネル確率は必ずしも増大しない。ｐ型半導体を２種以上にすることによってトンネル確率を増大させるためには、電子トンネル領域内に、第１ｐ型半導体層と比べて価電子帯上端のエネルギー準位が同じかそれより低い第２ｐ型半導体層を設ける必要がある。
上述の通り、本発明において、トンネルの起点となる第１ｐ型半導体層として、価電子帯下端のエネルギー準位が高く、伝導帯上端のエネルギー準位は比較的高い化合物半導体が用いられることが好ましい。既出の実施の形態において例示されたように、そのようなバンド構造を有する化合物半導体としては、ＳｂやＰを含む化合物半導体が挙げられる。その元素の濃度が、ｐｎ界面からｐ型方向に向けて高くなっていることが好ましい。逆に、トンネルの起点以外の第２ｐ型半導体層として、伝導帯上端のエネルギー準位が低く、価電子帯上端のエネルギー準位が比較的低い化合物半導体が用いられることが好ましい。既出の実施の形態において例示されたように、そのようなバンド構造を有する化合物半導体としては、ＩｎやＮを含む化合物半導体が挙げられる。
また、本発明において、第２ｐ型半導体層の価電子帯上端のエネルギー準位は第１ｐ型半導体層のものと同じかそれより低く、且つ、第２ｐ型半導体層の伝導帯下端のエネルギー準位は第１ｐ型半導体層の伝導帯下端のエネルギー準位より低いことが好適である。すなわち、ｐ型半導体層中に、いわゆるＴｙｐｅ−ＩＩのヘテロ接合が形成されていることが好適である。
また、トンネル接合の適用により抵抗を低減するためには、トンネル確率が十分高い必要がある。そのためには、トンネル領域が十分薄い必要がある。よって、トンネルの起点となる層以外の第２ｐ型半導体層の厚さは、既出の実施の形態において例示されたように、５ｎｍ以下であることが好適である。
また、トンネル確率を高くするためには、更に、第１ｐ型半導体層の伝導帯下端及び価電子帯上端のそれぞれのエネルギー準位が、ｎ型半導体層の伝導帯下端及び価電子帯上端のエネルギー準位よりも高いことが望ましい。また、ｎ型半導体層に関しても、場合に応じて２種類以上の半導体で構成することが可能である。
本発明の実施の形態は、上述の各種実施の形態に限定されない。本発明に係るトンネル接合発光素子は、半導体レーザの他に、発光ダイオード（ＬＥＤ）にも同様に適用可能である。また、トンネル接合発光素子の波長、材料に関しても、上述された例以外のものを選択することが可能である。更に、既出の実施の形態において、組成は段階的に変化していたが、組成は連続的に変化していてもよい。

Claims (7)

  1. 活性層と、
    前記活性層にキャリアを供給する電子トンネル領域と
    を備え、
    前記電子トンネル領域は、
    第１ｐ型半導体層と、
    前記第１ｐ型半導体層と組成の異なる第２ｐ型半導体層と、
    ｎ型半導体層と
    を有し、
    前記第２ｐ型半導体層は、前記第１ｐ型半導体層と前記ｎ型半導体層により挟まれており、
    前記第１ｐ型半導体層、前記第２ｐ型半導体層、及び前記ｎ型半導体層は、逆バイアスが印加されるトンネル接合を形成し、
    前記第２ｐ型半導体層の価電子帯上端のエネルギー準位は、前記第１ｐ型半導体層の価電子帯上端のエネルギー準位と同じかそれより低く、
    前記第２ｐ型半導体層の伝導帯下端のエネルギー準位は、前記第１ｐ型半導体層の伝導帯下端のエネルギー準位より低い
    トンネル接合発光素子。
  2. 活性層と、
    前記活性層にキャリアを供給する電子トンネル領域と
    を備え、
    前記電子トンネル領域は、
    第１ｐ型半導体層と、
    前記第１ｐ型半導体層と組成の異なる第２ｐ型半導体層と、
    ｎ型半導体層と
    を有し、
    前記第２ｐ型半導体層は、前記第１ｐ型半導体層と前記ｎ型半導体層により挟まれており、
    前記第１ｐ型半導体層、前記第２ｐ型半導体層、及び前記ｎ型半導体層は、逆バイアスが印加されるトンネル接合を形成し、
    前記第２ｐ型半導体層の価電子帯上端のエネルギー準位は、前記第１ｐ型半導体層の価電子帯上端のエネルギー準位と同じかそれより低く、
    前記第２ｐ型半導体層におけるドーピング濃度は、前記第１ｐ型半導体層におけるドーピング濃度より高い
    トンネル接合発光素子。
  3. 活性層と、
    前記活性層にキャリアを供給する電子トンネル領域と
    を備え、
    前記電子トンネル領域は、
    第１ｐ型半導体層と、
    前記第１ｐ型半導体層と組成の異なる第２ｐ型半導体層と、
    ｎ型半導体層と
    を有し、
    前記第２ｐ型半導体層は、前記第１ｐ型半導体層と前記ｎ型半導体層により挟まれており、
    前記第１ｐ型半導体層、前記第２ｐ型半導体層、及び前記ｎ型半導体層は、逆バイアスが印加されるトンネル接合を形成し、
    前記第１ｐ型半導体層及び前記第２ｐ型半導体層は、Ｔｙｐｅ−ＩＩのヘテロ界面を形成しており、
    前記第２ｐ型半導体層の伝導帯下端のエネルギー準位は、前記第１ｐ型半導体層の伝導帯下端のエネルギー準位より低い
    トンネル接合発光素子。
  4. 請求項１乃至３のいずれかに記載のトンネル接合発光素子であって、
    前記第１ｐ型半導体層の伝導帯下端のエネルギー準位が、前記ｎ型半導体層の伝導帯下端のエネルギー準位よりも高い
    トンネル接合発光素子。
  5. 請求項１乃至４のいずれかに記載のトンネル接合発光素子であって、
    前記第１ｐ型半導体層の価電子帯上端のエネルギー準位が、前記ｎ型半導体層の価電子帯上端のエネルギー準位よりも高い
    トンネル接合発光素子。
  6. 請求項１乃至５のいずれかに記載のトンネル接合発光素子であって、
    前記第２ｐ型半導体層の厚さは５ｎｍ未満である
    トンネル接合発光素子。
  7. 請求項１乃至６のいずれかに記載のトンネル接合発光素子であって、
    前記トンネル接合発光素子は面発光型レーザである
    トンネル接合発光素子。
JP2007509215A 2005-03-23 2006-03-15 トンネル接合発光素子 Expired - Fee Related JP5273516B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007509215A JP5273516B2 (ja) 2005-03-23 2006-03-15 トンネル接合発光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005083308 2005-03-23
JP2005083308 2005-03-23
PCT/JP2006/305094 WO2006100975A1 (ja) 2005-03-23 2006-03-15 トンネル接合発光素子
JP2007509215A JP5273516B2 (ja) 2005-03-23 2006-03-15 トンネル接合発光素子

Publications (2)

Publication Number Publication Date
JPWO2006100975A1 JPWO2006100975A1 (ja) 2008-09-04
JP5273516B2 true JP5273516B2 (ja) 2013-08-28

Family

ID=37023639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509215A Expired - Fee Related JP5273516B2 (ja) 2005-03-23 2006-03-15 トンネル接合発光素子

Country Status (3)

Country Link
US (1) US7638792B2 (ja)
JP (1) JP5273516B2 (ja)
WO (1) WO2006100975A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7229831B2 (ja) 2019-03-28 2023-02-28 大和ハウス工業株式会社 天井下地パネルフレームの配設構造

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928927B2 (ja) * 2006-12-13 2012-05-09 日本オプネクスト株式会社 面発光半導体レーザ素子
JP2009038310A (ja) * 2007-08-03 2009-02-19 Sumitomo Electric Ind Ltd 面発光型半導体光デバイス
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス
JP5029254B2 (ja) * 2007-09-26 2012-09-19 日本電気株式会社 面発光レーザ
JP5003416B2 (ja) * 2007-11-06 2012-08-15 住友電気工業株式会社 面発光半導体レーザ
JP5167860B2 (ja) * 2008-02-26 2013-03-21 住友電気工業株式会社 面発光半導体レーザ及び面発光レーザを作製する方法
JP5504745B2 (ja) * 2009-03-27 2014-05-28 富士通株式会社 半導体素子
JP5367432B2 (ja) * 2009-03-30 2013-12-11 古河電気工業株式会社 面発光レーザ素子
JP5515613B2 (ja) * 2009-10-22 2014-06-11 株式会社豊田中央研究所 半導体光応答体
US11417788B2 (en) * 2010-11-19 2022-08-16 The Boeing Company Type-II high bandgap tunnel junctions of InP lattice constant for multijunction solar cells
US8354689B2 (en) 2011-04-28 2013-01-15 Palo Alto Research Center Incorporated Light emitting devices having dopant front loaded tunnel barrier layers
US9349785B2 (en) * 2013-11-27 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device with resistors
WO2018204402A1 (en) 2017-05-01 2018-11-08 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US10797197B2 (en) * 2018-06-18 2020-10-06 Alta Devices, Inc. Thin-film, flexible optoelectronic devices incorporating a single lattice-matched dilute nitride junction and methods of fabrication
CN111564758A (zh) * 2020-05-27 2020-08-21 中国科学院半导体研究所 低损耗硅基激光器
CN114336270B (zh) * 2020-09-30 2023-11-24 苏州华太电子技术股份有限公司 硅基半导体激光器及其制作方法
CN115313155A (zh) * 2022-08-30 2022-11-08 电子科技大学 一种异质隧道结的多结垂直腔面发射激光器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198045A (ja) * 2001-12-21 2003-07-11 Xerox Corp 半導体レーザ構造体
JP2004247563A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900650A (en) * 1995-08-31 1999-05-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6635907B1 (en) 1999-11-17 2003-10-21 Hrl Laboratories, Llc Type II interband heterostructure backward diodes
JP4232334B2 (ja) 2000-10-20 2009-03-04 日本電気株式会社 トンネル接合面発光レーザ
JP4537658B2 (ja) * 2002-02-22 2010-09-01 株式会社リコー 面発光レーザ素子、該面発光レーザ素子を用いた面発光レーザアレイ、電子写真システム、面発光レーザモジュール、光通信システム、光インターコネクションシステム、および面発光レーザ素子の製造方法
US6765238B2 (en) * 2002-09-12 2004-07-20 Agilent Technologies, Inc. Material systems for semiconductor tunnel-junction structures
JP2004235408A (ja) 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd コンデンサの製造方法
US7016392B2 (en) 2003-04-30 2006-03-21 Ashish Tandon GaAs-based long-wavelength laser incorporating tunnel junction structure
US7123638B2 (en) * 2003-10-17 2006-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Tunnel-junction structure incorporating N-type layer comprising nitrogen and a group VI dopant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198045A (ja) * 2001-12-21 2003-07-11 Xerox Corp 半導体レーザ構造体
JP2004247563A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7229831B2 (ja) 2019-03-28 2023-02-28 大和ハウス工業株式会社 天井下地パネルフレームの配設構造

Also Published As

Publication number Publication date
US20090014712A1 (en) 2009-01-15
US7638792B2 (en) 2009-12-29
JPWO2006100975A1 (ja) 2008-09-04
WO2006100975A1 (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
JP5273516B2 (ja) トンネル接合発光素子
US6931042B2 (en) Long wavelength vertical cavity surface emitting laser
US6320893B1 (en) Surface emitting semiconductor laser
US6653158B2 (en) Double intracavity contacted long-wavelength VCSELs and method of fabricating same
JP4594814B2 (ja) フォトニック結晶レーザ、フォトニック結晶レーザの製造方法、面発光レーザアレイ、光伝送システム、及び書き込みシステム
CN109716601B (zh) 经蚀刻的平坦化的竖直腔表面发射激光器
US9917421B2 (en) P-type isolation regions adjacent to semiconductor laser facets
JP2002299742A (ja) 垂直空洞面発光レーザ及びその製造方法、並びに、通信システム
US8514902B2 (en) P-type isolation between QCL regions
JP2009182145A (ja) 半導体光素子
US20060193361A1 (en) Vertical cavity surface emitting laser device having a higher optical output power
US8228964B2 (en) Surface emitting laser, surface emitting laser array, and image formation apparatus
JP3585817B2 (ja) レーザダイオードおよびその製造方法
US20070153856A1 (en) Semiconductor laser device
US7907653B2 (en) Vertical cavity surface emitting laser device and vertical cavity surface emitting laser array
US7817691B2 (en) Light emitting device
WO2001093387A2 (en) Long wavelength vertical cavity surface emitting laser
US20230020718A1 (en) Vcsel with increased wavelength dependence on driving current
JP2005051124A (ja) 面発光型半導体素子
JP2004031925A (ja) ｎ型半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム
JP4599700B2 (ja) 分布帰還型半導体レーザ
JP2007508702A (ja) 構造化導波路を有する表面放射半導体レーザ
US6977424B1 (en) Electrically pumped semiconductor active region with a backward diode, for enhancing optical signals
JP2003115635A (ja) 面発光型半導体レーザ素子
KR100340037B1 (ko) 개선된 전류 감금 구조를 가진 인듐-알미늄-갈륨-아세닉계수직 공진 표면광 레이저 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees