JP5272331B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5272331B2 JP5272331B2 JP2007137131A JP2007137131A JP5272331B2 JP 5272331 B2 JP5272331 B2 JP 5272331B2 JP 2007137131 A JP2007137131 A JP 2007137131A JP 2007137131 A JP2007137131 A JP 2007137131A JP 5272331 B2 JP5272331 B2 JP 5272331B2
- Authority
- JP
- Japan
- Prior art keywords
- metal pad
- semiconductor device
- film
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device .
従来、半導体装置の製造方法及びその製法にて製造された半導体装置として、例えば特許文献1及び2に記載の技術が知られている。以下、特許文献1及び2に記載の技術も含め、従来の技術について説明する。
Conventionally, as a semiconductor device manufacturing method and a semiconductor device manufactured by the manufacturing method, for example, techniques disclosed in
従来の半導体装置では、パッケージ基板あるいは半導体チップの金属パッド上に形成された導電性バンプを介して、半導体チップを配線基板と電気的に接続している。ここで、金属パッドは、円錐状あるいは半球状の窪みが該金属パッドの表面に形成されている。これにより、球状を有することが多い導電性バンプと金属パッドとの接触界面の面積が増大し、接触界面における機械強度の向上が図られている。
ところで、こうした円錐状あるいは半球状の窪みは、以下のようにして形成される。詳しくは、まず、パッケージ基板又は半導体チップの表面に対し、例えばCVD(化学気相成長)を通じて金属膜を一定膜厚にて堆積形成する。次に、一定膜厚にて形成された金属膜を例えば平面視矩形状に整形し、平板状の金属パッドを形成する。そして、金属パッドの表面を研削することにより、円錐状あるいは半球状の窪みを形成する。このように、円錐状あるいは半球状の窪みを金属パッドの表面に対して形成しようとすると、一般に、加工プロセスは複雑になってしまう。 By the way, such conical or hemispherical depressions are formed as follows. Specifically, first, a metal film is deposited and formed on the surface of the package substrate or semiconductor chip with a constant film thickness, for example, through CVD (chemical vapor deposition). Next, the metal film formed with a constant film thickness is shaped into, for example, a rectangular shape in plan view, and a flat metal pad is formed. Then, a conical or hemispherical depression is formed by grinding the surface of the metal pad. As described above, when a conical or hemispherical depression is formed on the surface of the metal pad, the processing process is generally complicated.
また、パッケージ基板又は半導体チップの表面に形成された金属パッドの数が多くなるほど、さらには、半導体装置の体格が小型化するほど(金属パッドの微細化が進展するほど)、こうした従来の構造を有する半導体装置を製造することは難しくなる。 Further, as the number of metal pads formed on the surface of the package substrate or the semiconductor chip increases, and as the size of the semiconductor device becomes smaller (the metal pads become finer), such a conventional structure is improved. It becomes difficult to manufacture a semiconductor device having the same.
本発明は、こうした実情に鑑みてなされたものであって、その目的は、導電性バンプと金属パッドとの接触界面における好適な機械強度を有する半導体装置を、より簡素なプロセスにて製造することのできる半導体装置を提供することにある。 The present invention has been made in view of such circumstances, and its object is to manufacture a semiconductor device having suitable mechanical strength at a contact interface between a conductive bump and a metal pad by a simpler process. An object of the present invention is to provide a semiconductor device that can perform the above-described process.
上記目的を達成するため、請求項1に記載の発明では、半導体素子が作製された半導体基板の表面に所定の厚みにて形成される金属パッドと、前記半導体基板と前記金属パッドの周縁部との間に形成される第1層間膜とを備え、前記金属パッドと導電性バンプとが接合されることで、これら金属パッド及び導電性バンプを介して他の半導体装置あるいは回路基板と電気的に接続される半導体装置として、前記半導体基板と前記金属パッドの中央部との間に形成される第2層間膜をさらに備え、前記第1層間膜及び前記第2層間膜並びに前記半導体基板の各表面の側面断面視形状が、前記金属パッドの表面の側面断面視形状に転写され、前記金属パッドには、該金属パッドの表面の周縁部が前記導電性バンプを包み込むように該導電性バンプの表面に沿って傾斜し、且つ、前記金属パッドの表面の中央部が前記導電性バンプに向かって凸となる側面断面視形状の窪みが形成され、前記凸をなす前記金属パッドの表面の中央部が、前記金属パッドの表面の周縁部よりも前記半導体基板の厚さ方向において前記半導体基板から離れた位置とされていることとした。 In order to achieve the above object, according to the first aspect of the present invention, a metal pad formed with a predetermined thickness on a surface of a semiconductor substrate on which a semiconductor element is manufactured, the semiconductor substrate and a peripheral portion of the metal pad, A first interlayer film formed between the metal pad and the conductive bump, whereby the metal pad and the conductive bump are bonded to each other to electrically connect to another semiconductor device or a circuit board via the metal pad and the conductive bump. The semiconductor device to be connected further includes a second interlayer film formed between the semiconductor substrate and a central portion of the metal pad, and the first interlayer film, the second interlayer film, and each surface of the semiconductor substrate The side sectional view shape of the conductive bump is transferred to the side sectional view shape of the surface of the metal pad, and the conductive bump of the conductive bump is encased in the metal pad so that the peripheral portion of the surface of the metal pad wraps around the conductive bump. A central portion of the surface of the metal pad that is inclined along the surface and has a concave shape in a side cross-sectional view shape in which the central portion of the surface of the metal pad is convex toward the conductive bump. However, it was set as the position away from the said semiconductor substrate in the thickness direction of the said semiconductor substrate rather than the peripheral part of the surface of the said metal pad .
こうした構成の半導体装置は、半導体基板の表面のうちの金属パッドの周縁部を形成する部分に第1層間膜を形成し、第1層間膜の表面を含む半導体基板の表面に所定の膜厚にて金属膜を形成し、この金属膜の平面視形状を所定の形状に整形することで、金属パッドを完成する。これにより、金属パッドの側面断面視形状は、第1層間膜及び半導体基板の各表面の側面断面視形状が転写されることになる。ここで、平坦面を有することの多い半導体基板の表面に第1層間膜が形成されるため、第1層間膜及び半導体基板の各表面の側面断面視形状は凹凸を有する形状となる。そうした凹凸が金属パッドの側面断面視形状に転写されるため、背景技術の欄に記載した従来技術と同様に、金属パッドと導電性バンプとの接触界面の面積が増大し、接触界面における機械強度は向上している。ただし、従来技術とは異なり、金属パッドの表面を研削することで該金属パッドの表面に凹凸を形成するわけではないため、加工プロセスが煩雑にならない。すなわち、より簡素なプロセスにて、金属パッドを形成し、ひいては半導体装置を製造することができるようになる。In the semiconductor device having such a configuration, a first interlayer film is formed on a portion of the surface of the semiconductor substrate where the peripheral portion of the metal pad is formed, and a predetermined film thickness is formed on the surface of the semiconductor substrate including the surface of the first interlayer film. Then, the metal film is formed, and the shape of the metal film in plan view is shaped into a predetermined shape, thereby completing the metal pad. Thereby, the side cross-sectional view shape of the metal pad is transferred from the side cross-sectional view shape of each surface of the first interlayer film and the semiconductor substrate. Here, since the first interlayer film is formed on the surface of the semiconductor substrate, which often has a flat surface, the side cross-sectional shape of each surface of the first interlayer film and the semiconductor substrate is uneven. Since such irregularities are transferred to the side cross-sectional shape of the metal pad, the area of the contact interface between the metal pad and the conductive bump increases as in the prior art described in the background section, and the mechanical strength at the contact interface is increased. Is improving. However, unlike the prior art, since the surface of the metal pad is not ground to form irregularities on the surface of the metal pad, the processing process is not complicated. That is, a metal pad can be formed by a simpler process, and thus a semiconductor device can be manufactured.
また、金属パッドは、該金属パッドの表面の周縁部が前記導電性バンプを包み込むように該導電性バンプの表面に沿って傾斜し、且つ、前記金属パッドの表面の中央部が前記導電性バンプに向かって凸となる側面断面視形状の窪みを有し、導電性バンプはそうした窪みに収められることになる。そのため、導電性バンプは、金属パッドと接合する際、金属パッドの傾斜する面にも接触するようになり、導電性バンプと金属パッドとの接触面積が大きくなる。こうした構成の半導体装置は、半導体基板の表面のうちの、凸となる中央部に対応する部分に第2層間膜を形成し、第1層間膜及び第2層間膜の表面を含む半導体基板の表面に所定の膜厚にて金属膜を形成し、この金属膜の平面視形状を所定の形状に整形することで、金属パッドを完成する。これにより、金属パッドの表面の側面断面視形状は、第1層間膜及び第2層間膜並びに半導体基板の各表面の側面断面視形状が転写されることになる。ここで、平坦面を有することの多い半導体基板の表面に、第1層間膜及び第2層間膜が形成されるため、第1層間膜及び第2層間膜並びに半導体基板の各表面の側面断面視形状はより多くの凹凸を有する形状となる。したがって、金属パッドと導電性バンプとの接触界面の面積がさらに増大し、接触界面における機械強度はさらに向上するようになる。接触界面における機械強度がこのように向上すると、当該製法にて製造された半導体装置が例えば自動車等に搭載され、自動車の運転中に生じる振動が加えられたとしても、導電性バンプと金属パッドとが振動に耐え切れず互いに乖離するようなことは抑制されるようになる。Further, the metal pad is inclined along the surface of the conductive bump so that a peripheral portion of the surface of the metal pad wraps the conductive bump, and a central portion of the surface of the metal pad is the conductive bump. The conductive bumps are housed in such dents that are convex in the shape of a side sectional view. Therefore, when the conductive bump is bonded to the metal pad, the conductive bump comes into contact with the inclined surface of the metal pad, and the contact area between the conductive bump and the metal pad is increased. In the semiconductor device having such a configuration, the surface of the semiconductor substrate includes the surface of the first interlayer film and the second interlayer film, the second interlayer film being formed in a portion corresponding to the convex central portion of the surface of the semiconductor substrate. A metal film is formed with a predetermined film thickness, and the shape of the metal film in plan view is shaped into a predetermined shape, thereby completing the metal pad. As a result, the side sectional view shape of the surface of the metal pad is transferred from the first interlayer film, the second interlayer film, and the side sectional view shape of each surface of the semiconductor substrate. Here, since the first interlayer film and the second interlayer film are formed on the surface of the semiconductor substrate that often has a flat surface, the first interlayer film, the second interlayer film, and each surface of the surface of the semiconductor substrate are viewed in a side sectional view. The shape is a shape having more unevenness. Therefore, the area of the contact interface between the metal pad and the conductive bump is further increased, and the mechanical strength at the contact interface is further improved. When the mechanical strength at the contact interface is improved in this way, even if the semiconductor device manufactured by the manufacturing method is mounted on, for example, an automobile and vibrations generated during the operation of the automobile are applied, the conductive bump and the metal pad Are not able to withstand vibrations and deviate from each other.
また、導電性バンプと金属パッドとの接触界面に例えば水分が浸入するようなことがあると、接触界面の腐食を招き、ひいては、接触界面の機械強度を低下させてしまうことにもなりかねない。その点、上記半導体装置では、導電性バンプは、金属パッドの傾斜する面とも接触しているため、導電性バンプと金属パッドの中央部との接触界面に水分が浸入することがそもそも抑制されている。したがって、導電性バンプと金属パッドの中央部との接触界面の腐食を防止することができるようになり、導電性バンプと金属パッドとの接触界面に水分が浸入するようなことがあっても、導電性バンプと金属パッドの中央部との接触界面の機械強度を維持することができるようになる。さらに、上記半導体装置では、金属パッドと導電性バンプとを接合するにあたり、金属パッドの所望とする位置に導電性バンプが正確に載置されないようなことがあったとしても、導電性バンプは、傾斜に誘導されて、金属パッド中央部(所望位置)に形成された窪みに自ら収まるようになる。すなわち、自己アライメント補正効果を得ることができるようになる。なお、半導体装置の体格が小さくになるにつれて導電性バンプを所望位置に載置することが難しくなるため、こうした自己アライメント補正効果は、半導体装置の体格の小型化を図る際により有用となる。In addition, if moisture enters the contact interface between the conductive bump and the metal pad, for example, corrosion of the contact interface may be caused, which in turn may reduce the mechanical strength of the contact interface. . In that respect, in the semiconductor device, since the conductive bump is also in contact with the inclined surface of the metal pad, it is possible to prevent moisture from entering the contact interface between the conductive bump and the central portion of the metal pad. Yes. Therefore, corrosion of the contact interface between the conductive bump and the metal pad can be prevented, and even if moisture enters the contact interface between the conductive bump and the metal pad, The mechanical strength of the contact interface between the conductive bump and the central portion of the metal pad can be maintained. Further, in the above semiconductor device, even when the conductive bump is not accurately placed at a desired position of the metal pad when the metal pad and the conductive bump are bonded, the conductive bump is Induced by the inclination, the metal pad itself fits in a recess formed in the central portion (desired position) of the metal pad. That is, a self-alignment correction effect can be obtained. Since it becomes difficult to place the conductive bumps at a desired position as the size of the semiconductor device becomes smaller, such a self-alignment correction effect becomes more useful when the size of the semiconductor device is reduced.
上記請求項1に記載の構成において、例えば請求項2に記載の発明では、前記第2層間膜は、前記半導体基板の表面を熱酸化することで形成されるLOCOS酸化膜を含んでいることとした。LOCOS酸化膜は一般に知られた技術であり、一般的な半導体プロセスを通じて形成することができる。そのため、第2層間膜を形成するための特別な半導体プロセスを新たに追加することなく、一般的な半導体プロセスを通じて第2層間膜を容易に形成することができるようになる。また、第2層間膜は半導体基板の構成材料よりも硬度が大きいため、半導体装置も、当該装置全体としての硬度が向上するようになる。そのため、例えば半導体装置に外力が加わったとしても、半導体基板に作製された半導体素子が所定の機能を維持することができるようになる。
In the configuration according to
上記請求項1または2に記載の構成において、例えば請求項3に記載の発明では、前記第2層間膜は、多結晶シリコン膜を含んでいることとした。上記LOCOS酸化膜と同様に、多結晶シリコン膜も一般に知られた技術であるため、一般的な半導体プロセスを通じて第2層間膜を形成することができるようになる。
In the configuration described in
上記請求項1〜3のいずれかに記載の構成において、例えば請求項4に記載の発明のように、前記金属パッドと前記第2層間膜との間に絶縁膜が形成されていることとすれば、導電性を有することの多い半導体基板を、電極パッド(ひいては導電性バンプ)と電気的に絶縁することができるようになる。 In the structure according to any one of the first to third aspects, an insulating film is formed between the metal pad and the second interlayer film , for example , as in the invention according to the fourth aspect. For example, a semiconductor substrate that is often conductive can be electrically insulated from the electrode pads (and thus conductive bumps).
また、上記請求項4に記載の構成において、例えば請求項5に記載の発明のように、前記絶縁膜が、前記金属パッドと前記第1層間膜との間にも形成されていることとすれば、導電性を有することの多い半導体基板を、電極パッド(ひいては導電性バンプ)と電気的に絶縁することができるようになる。 Further, in the configuration according to claim 4 , the insulating film is also formed between the metal pad and the first interlayer film as in the invention according to claim 5 , for example. For example, a semiconductor substrate that is often conductive can be electrically insulated from the electrode pads (and thus conductive bumps).
上記請求項1〜5のいずれかに記載の構成において、例えば請求項6に記載の発明では、前記第1層間膜は、前記半導体基板の表面を熱酸化することで形成されるLOCOS酸化膜を含んでおり、前記金属パッドの傾斜は、前記LOCOS酸化膜のバーズビーク部によって所定角度に形成されていることとした。LOCOS酸化膜は一般に知られた技術であり、一般的な半導体プロセスを通じて形成することができるため、第1層間膜を形成するための特別な半導体プロセスを新たに追加することなく、一般的な半導体プロセスを通じて第1層間膜を容易に形成することができるようになる。また、そうしたLOCOS酸化膜は半導体基板の構成材料よりも硬度が大きいため、半導体装置全体としての硬度が向上するようになる。そのため、例えば半導体装置に外力が加わったとしても、半導体基板に作製された半導体素子が所定の機能を維持することができるようになる。
In the configuration according to any one of
上記請求項6に記載の構成において、例えば請求項7に記載の発明では、前記第1層間膜は、前記LOCOS酸化膜の上表面に形成された多結晶シリコン膜を含んでおり、前記金属パッドの傾斜は、前記多結晶シリコン膜の膜厚によって所定角度に形成されていることとした。上記LOCOS酸化膜と同様に、多結晶シリコン膜も一般に知られた技術であるため、一般的な半導体プロセスを通じて第1層間膜を容易に形成することができるようになる。 In the configuration described in claim 6, in the invention described e.g. in claim 7, wherein the first interlayer film includes a polycrystalline silicon film formed on a surface of the LOCOS oxide film, said metal pad The inclination is formed at a predetermined angle depending on the thickness of the polycrystalline silicon film. Similar to the LOCOS oxide film, since the polycrystalline silicon film is a generally known technique, the first interlayer film can be easily formed through a general semiconductor process.
上記請求項1〜7のいずれかに記載の構成において、例えば請求項8に記載の発明では、前記第1層間膜は、前記半導体基板の周縁部に形成されていることとした。半導体装置としてのこのような構成によれば、半導体基板の周縁部に形成された硬度の大きな第1層間膜がフレームとして機能するため、例えば当該半導体装置に外力が加わったとしても、半導体基板に作製された半導体素子を好適に保護することができるようになる。 In the configuration according to any one of the first to seventh aspects, for example, in the invention according to the eighth aspect , the first interlayer film is formed on a peripheral edge of the semiconductor substrate. According to such a configuration as the semiconductor device, the first interlayer film having a large hardness formed on the peripheral portion of the semiconductor substrate functions as a frame. For example, even if an external force is applied to the semiconductor device, the semiconductor substrate The manufactured semiconductor element can be suitably protected.
なお、例えば請求項9に記載の発明のように、当該半導体装置は、前記請求項1〜8のいずれか一項に記載の半導体装置を2つ有するものであり、これら2つの半導体装置は、各半導体装置が有する電極パッドと前記導電性バンプとが接合されることにより、互いに電気的に接続されていることとしてもよい。
For example, as in the invention described in claim 9 , the semiconductor device includes two semiconductor devices described in any one of
以下、本発明に係る半導体装置の製造方法及び半導体装置の一実施の形態について、図1〜図3を参照して説明する。なお、図1(a)〜(d)は、本発明に係る半導体装置の製造方法の一実施の形態について、その製造プロセスを示す側面断面図であり、図2(a)及び(b)は、図1(a)〜(d)に示す製造プロセスに続く製造プロセスを示す側面断面図である。また、図3は、本発明に係る半導体装置の一実施の形態について、その断面構造を側面から示す側面断面図である。 Hereinafter, a semiconductor device manufacturing method and a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1A to 1D are side cross-sectional views showing a manufacturing process of an embodiment of a method for manufacturing a semiconductor device according to the present invention. FIGS. 2A and 2B are FIGS. FIG. 2 is a side sectional view showing a manufacturing process subsequent to the manufacturing process shown in FIGS. FIG. 3 is a side sectional view showing a sectional structure of an embodiment of the semiconductor device according to the present invention from the side.
はじめに、図1及び図2を併せ参照しつつ、本発明に係る半導体装置の製造方法の一実施の形態について説明する。なお、この製法を用いることで、図3にその側面断面構造を示す後述の半導体装置が製造されることになる。 First, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. By using this manufacturing method, a semiconductor device described later whose side cross-sectional structure is shown in FIG. 3 is manufactured.
まず、半導体装置を製造するにあたり、準備工程として、例えば単結晶シリコン(Si)から構成された所定の厚さの半導体基板10を準備する。
First, in manufacturing a semiconductor device, a
半導体基板10を準備すると、熱酸化マスク形成工程として、半導体基板10の表面RSの全面に対し、例えばCVD(化学気相成長)等を通じて、耐酸化性を有する例えばシリコン窒化膜(SiN)40を所定の膜厚にて形成する。そして、半導体基板10の表面RS全面に形成されたシリコン窒化膜40を、図1(a)に示すように、所望の位置(本実施の形態では略中央)を残してエッチング除去する。こうして形成されたシリコン窒化膜40は、続く熱酸化工程において、熱酸化マスクとして機能する。
When the
熱酸化マスク形成工程を終えると、続く熱酸化工程として、シリコン窒化膜40が形成された半導体基板10を酸化性雰囲気に晒すことで、シリコンと酸素、あるいは、シリコンと水分を化学反応させる。こうした熱酸化により、図1(b)に示すように、半導体基板10の表面RSのうちのシリコン窒化膜40に覆われていない部分に、LOCOS酸化膜(SiO2)12が形成される。ちなみに、半導体基板10の表面RSのうちのシリコン窒化膜40に覆われている部分は基本的に熱酸化されない。ただし、シリコン窒化膜40に覆われているとはいえ、シリコン窒化膜40端部の直下においては、該シリコン窒化膜40と半導体基板10の表面RSとの間に上記酸化性雰囲気が入り込むため、半導体基板10を構成するシリコンは熱酸化される。こうしたLOCOS酸化膜12の形成過程に起因して、同図1(b)中に一点鎖線で囲むように、LOCOS酸化膜12の中央部から端部に向けて徐々に膜厚が薄くなる、いわゆるバーズビーク部12aが形成されることになる。なお、この熱酸化工程では、LOCOS酸化膜12の形成後、半導体基板10の表面RSの略中央に形成されていたシリコン窒化膜40をエッチング除去する。このようにして、所望の位置で開口するLOCOS酸化膜12が半導体基板10の上表面に形成されることになる。なお、図1(a)及び(b)にそれぞれ示す熱酸化マスク形成工程及び熱酸化工程によって、特許請求の範囲に記載の第1層間膜形成工程が構成されている。
When the thermal oxidation mask formation process is finished, as a subsequent thermal oxidation process, the
半導体基板10の表面RSにLOCOS酸化膜12が形成されると、図1(c)に示すように、絶縁膜形成工程として、LOCOS酸化膜12の表面を含む半導体基板10の表面RSに所定の膜厚にて絶縁膜を形成する。詳しくは、LOCOS酸化膜12の上表面、及び、半導体基板10の表面RSのうちのLOCOS酸化膜12に形成された孔を介して露出する部分に対し、例えばCVD(化学気相成長)を通じて、電気的な絶縁性を有する例えばシリコン酸化膜(SiO2)20を所定の膜厚にて形成する。このようにして形成されたシリコン酸化膜20は、図1(c)に示すように、LOCOS酸化膜12の上表面並びに半導体基板10の表面RSを均一の膜厚にて覆うこととなる。
When the
ちなみに、シリコン酸化膜20は、後述する金属パッド形成工程を通じて形成される金属パッドと半導体基板10との電気的な絶縁が、当該半導体装置の動作時においても維持することができる膜厚に設定されている。さらに、シリコン酸化膜20は、LOCOS酸化膜12及びバーズビーク部12a並びに半導体基板10の各上表面の側面断面視形状がシリコン酸化膜20の上表面の側面断面視形状に転写されるだけの膜厚に設定されている。
Incidentally, the
こうして絶縁膜形成工程を終えると、金属膜形成工程として、LOCOS酸化膜12の上表面、及び、半導体基板10の表面RSのうちのLOCOS酸化膜12の開口を介して露出する部分(正確には、シリコン酸化膜20の上表面)の全面に対して、例えばCVD(化学気相成長)を通じて、例えばアルミニウム膜を所定膜厚に成膜する。そして、続く整形工程として、図1(d)に示すように、シリコン酸化膜20上表面の全面に形成されたアルミニウム膜を所定の形状(本実施の形態では平面視正方形)に整形することで、金属パッドを完成する(整形工程)。なお、図1(a)及び(b)に示す第1層間膜形成工程、図1(c)に示す絶縁膜形成工程、並びに、図1(d)に示す金属膜形成工程及び整形工程によって、特許請求の範囲に記載の金属パッド形成工程が構成されている。
When the insulating film forming step is finished in this manner, as a metal film forming step, the upper surface of the
ちなみに、金属膜形成工程にて形成される金属膜も、LOCOS酸化膜12及びバーズビーク部12a並びに半導体基板10の各上表面の(正確には、シリコン酸化膜20の上表面の)側面断面視形状が金属膜の上表面の側面断面形状に転写されるだけの膜厚に設定されている。
Incidentally, the metal film formed in the metal film forming step is also a cross-sectional side view shape of each upper surface of the
したがって、図1(d)に示すように、金属パッド30の中央部には、半導体基板10の表面RSに平行な第1平坦面FS1と該第1平坦面FS1に対して傾斜する傾斜面SSとが組み合わされた側面断面視メサ状の窪み30aが形成されることになる。さらに、金属パッド30の周縁部には、半導体基板10の表面に平行な第2平坦面FS2が形成され、中央部の第1平坦面FS1と周縁部の第2平坦面FS2との間には、半導体基板10の厚み方向に段差Dが生じることになる。
Accordingly, as shown in FIG. 1 (d), at the center of the
次に、図2(a)に示すように、導電性バンプ載置工程として、球状の導電性バンプ50を金属パッド30の窪み30aに載置する。ここで、本実施の形態では、金属パッド30の所望とする位置に導電性バンプ50が正確に載置されず、載置位置が所望位置から僅かにずれるようなことがあったとしても、金属パッド30に上記段差D(正確には傾斜面SS)が形成されているため、導電性バンプ50は、傾斜面SSによって誘導され、金属パッド30の窪み30aに自ら収まる。すなわち、金属パッド30は、自己アライメント補正効果を奏することになる。
Next, as shown in FIG. 2A, the spherical
こうして導電性バンプ50が金属パッド30の所望位置に載置されると、次に、接合工程を実行する。接合工程では、図2(b)に示すように、先の図1(d)に示した半導体基板10と全く同一の構造を有する半導体基板10を上下反転して保持する。そして、導電性バンプ50が載置された半導体基板10を、図中に矢指するように図中の下方から上方に向けて近づけ、導電性バンプ50と金属パッド30とを接触させ、これら導電性バンプ50と金属パッド30とを接合する。なお、保持された半導体基板10が有する金属パッド30に導電性バンプ50を接触させる際、その金属パッド30にも窪み30aが形成されているため、接触位置が僅かにずれたとしても、導電性バンプ50は、傾斜面SSによって誘導され、金属パッド30の窪み30aに自ら収まることになる。すなわち、金属パッド30は、ここでも、自己アライメント補正効果を奏することになる。ちなみに、半導体装置の体格が小さくなるにつれて、導電性バンプを所望位置に正確に載置すること並びに導電性バンプと金属パッドとを正確に所望位置にて接触させることは難しくなる。こうした自己アライメント補正効果は、半導体装置の体格の小型化を図る際により有用となる。
When the
また、本実施の形態では、実際には、所定の機能を有する半導体素子を半導体基板に作製する素子作製工程も実行されるが、そうした素子作製工程では、例えば半導体基板10内部に不純物を導入するウェル形成工程等、一般に知られた技術を通じて素子を作成するため、ここでの詳細な説明を割愛する。
In this embodiment, an element manufacturing process for manufacturing a semiconductor element having a predetermined function on a semiconductor substrate is also actually performed. In such an element manufacturing process, for example, impurities are introduced into the
以上説明した半導体装置の製造方法によって製造される、本実施の形態の半導体装置は、図3に示す構造を有することになる。 The semiconductor device of the present embodiment manufactured by the semiconductor device manufacturing method described above has the structure shown in FIG.
詳しくは、図3に示すように、半導体装置1は、基本的に、例えば単結晶シリコン(Si)から構成された所定の厚さの半導体基板10を備えており、この半導体基板10には、上記素子作製工程を通じて、所定の機能を有する図示しない半導体素子が複数作製されている。
Specifically, as shown in FIG. 3, the
また、図3に示すように、金属パッド30の中央部には、半導体基板10の表面RSに平行な第1平坦面FS1と該第1平坦面FS1に対して傾斜する傾斜面SSとが組み合わされた側面断面視メサ状の窪み30aが形成されている。さらに、金属パッド30の周縁部には、半導体基板10の表面に平行な第2平坦面FS2が形成されている。
Further, as shown in FIG. 3, a first flat surface FS1 parallel to the surface RS of the
これにより、導電性バンプ50は、金属パッド30と接合する際、第1平坦面FS1だけでなく傾斜面SSにも接触するようになり、導電性バンプ50と金属パッド30との接触面積が大きくなる。したがって、導電性バンプ50と金属パッド30との接触界面における機械強度が向上する。そのため、当該半導体装置1を例えば自動車等に搭載しても、導電性バンプ50と金属パッド30とが自動車の運転中に生じる振動に耐え切れず互いに乖離するようなことは抑制されるようになる。
As a result, when the
また、導電性バンプ50と金属パッド30との接触界面に例えば水分等の異物が浸入するようなことがあると、接触界面の腐食を招き、ひいては、接触界面の機械強度を低下させてしまうことにもなりかねないところ、本実施の形態の半導体装置1では、導電性バンプ50と金属パッド30の第1平坦面FS1との接触界面にそうした水分が浸入することがそもそも抑制されている。したがって、少なくとも、導電性バンプ50と金属パッド30の第1平坦面FS1との接触界面の腐食を防止することができるようになり、導電性バンプ50と金属パッド30との接触界面に水分が浸入するようなことがあっても、導電性バンプ50と金属パッド30の第1平坦面FS1との接触界面の機械強度を維持することができる。
In addition, if a foreign substance such as moisture enters the contact interface between the
また、図3に示すように、半導体装置1では、金属パッド30に窪み30aを形成するために用いられたLOCOS酸化膜12が、金属パッド30の周縁部と半導体基板10との間に残されている。LOCOS酸化膜12は、半導体基板10を構成する材料である単結晶シリコン(Si)よりも硬度が大きい。そうした硬度の大きいLOCOS酸化膜12が半導体基板10に残されているため、半導体装置1全体としての硬度が向上する。そのため、例えば当該半導体装置1に外力が加えられたとしても、半導体基板10に作製された半導体素子が所定の機能を維持することができるようになる。
As shown in FIG. 3, in the
本実施の形態では、こうした効果を有する半導体装置1を既述した製法にて製造している。すなわち、背景技術の欄に記載した従来技術とは異なり、金属膜形成工程にて形成された金属膜の表面を研削するという複雑な加工プロセスを通じて金属パッドの表面に断面メサ状の窪み30aを形成しているわけではなく、半導体基板10の表面RSにLOCOS酸化膜12を予め形成しておき、金属膜形成工程ではこれら半導体基板10の表面RS及びLOCOS酸化膜12上表面に一定膜厚にて金属膜を形成するという簡素なプロセスを通じて、金属パッド30の表面に断面メサ状の窪み30aを形成している。換言すれば、上記効果を有する半導体装置を、より簡素なプロセスにて製造することができるようになる。
In the present embodiment, the
なお、本発明に係る半導体装置の製造方法及び半導体装置は、上記実施の形態で例示した方法及び構成に限られるものではなく、本実施の形態を適宜変更した例えば次の形態として実行することもできる。 Note that the semiconductor device manufacturing method and the semiconductor device according to the present invention are not limited to the method and configuration illustrated in the above embodiment, and may be executed as the following embodiment, which is appropriately modified from the present embodiment. it can.
上記実施の形態では、先の図1(c)に示したように、LOCOS酸化膜12の表面を含む半導体基板10の表面RSに所定の膜厚にてシリコン酸化膜(絶縁膜)20を形成する絶縁膜形成工程を備えていたが、こうしたシリコン酸化膜20については、必要に応じて形成したり割愛したりしてもよい。例えば、半導体基板10及び金属パッド30を同一の電位にしたいのであれば、こうしたシリコン酸化膜20を形成する絶縁膜形成工程を割愛することとしてもよい。こうした製法にて製造される半導体装置は、シリコン酸化膜20が割愛された構成を有することになる。
In the above embodiment, as shown in FIG. 1C, the silicon oxide film (insulating film) 20 is formed with a predetermined thickness on the surface RS of the
また、上記実施の形態では、先の図1(d)に示したように、シリコン酸化膜20は略均一の厚みに形成されるため、第1平坦面FS1と第2平坦面FS2との段差Dは、LOCOS酸化膜12の厚みに主に依存して一定に定められていた。しかしながら、こうした段差Dを必要に応じて小さくしたり大きくしたりしてもよい。具体的には、図1(d)に対応する図として例えば図4(a)に示すように、例えば多結晶シリコン膜(第1層間膜)60をLOCOS酸化膜12の上表面に形成することで、段差D1を調整することとしてもよい。ちなみに、多結晶シリコン膜60の膜厚を厚くするほど、段差D1が大きくなるため、第1平坦面FS1に対する傾斜面SSの傾斜角度は大きくなる。一方、多結晶シリコン膜60の膜厚を薄くするほど、段差D1が小さくなるため、第1平坦面FS1に対する傾斜面SSの傾斜角度は小さくなる。このように、傾斜角度が所望の角度となるように、多結晶シリコン膜60の膜厚を調整することとしてもよい。こうした製法にて製造される半導体装置は、第1平坦面FS1に対する傾斜面SSの傾斜角度が所望の角度に形成された構造を有することとなる。
In the above embodiment, since the
また、上記実施の形態において、例えば図4(b)に示すように、半導体基板10の表面RSから裏面BSに至る貫通電極35を、金属パッド30と一体になるように形成する貫通電極形成工程をさらに備えることとしてもよい。具体的には、半導体基板10の表面RSに金属パッド30を形成した後、半導体基板10の裏面BSから金属パッド30に向けて例えばドライエッチングを通じて貫通孔10aを形成する。そして、例えばアルミニウム(Al)等の導電材料をスパッタリングを通じて貫通孔10aに埋め込むことにより、金属パッド30と一体となるように貫通電極35を形成する。こうした製法にて製造される半導体装置は、金属パッド30と一体に形成された貫通電極35を有することとなる。
In the above embodiment, for example, as shown in FIG. 4B, the through electrode forming step of forming the through
また、上記実施の形態において、例えば図5(a)に示すように、半導体基板10の表面RSのうちの金属パッド31の中央部が形成される部分にLOCOS酸化膜13を形成することで、第1平坦面FS1の一部を導電性バンプ50に向けて盛り上げて第3平坦面FS3としてもよい。既述したように、導電性バンプ50は、金属パッド31と接合される際、金属パッド31の表面に沿って変形する。そのため、こうした製法にて製造された半導体装置では、導電性バンプ50と金属パッド31との接触界面の面積をより大きくすることができるようになる。
In the above embodiment, for example, as shown in FIG. 5A, the
なお、こうした変形例では、図5(a)に示したように、シリコン酸化膜20は略均一の厚みに形成されるため、第1平坦面FS1と該第1平坦面FS1の一部が盛り上げられた第3平坦面FS3との高さの差は、LOCOS酸化膜13の厚みに主に依存して一定に定められる。しかしながら、必要に応じて、こうした盛り上がり高さを高くしたり低くしたりしてもよい。すなわち、例えば多結晶シリコン(第2層間膜)膜をLOCOS酸化膜13の上表面に形成することで、盛り上がり高さを調整することとしてもよい。ちなみに、多結晶シリコン膜の膜厚を厚くするほど、盛り上がり高さは高くなるため、導電性バンプ50と金属パッド31との接触界面の面積をより大きくすることができるようになる。一方、多結晶シリコン膜の膜厚を薄くするほど、盛り上がり高さは低くなるため、導電性バンプ50と金属パッド31との接触界面の面積をより小さくすることができるようになる。このように、盛り上がり高さが所望の高さとなるように、多結晶シリコン膜の膜厚を調整することとしてもよい。こうした製法にて製造される半導体装置は、第1平坦面の一部が導電性バンプ50に向けて盛り上げられた構造を有することとなる。
In such a modification, as shown in FIG. 5A, since the
また、上記変形例では、LOCOS酸化膜13上表面に例えば多結晶シリコン膜を形成していたが、これらLOCOS酸化膜13及びシリコン膜を必ずしも併用する必要はない。すなわち、例えば図5(b)に示すように、半導体基板10の表面RSのうちの金属パッド31の中央部が形成される部分に例えば多結晶シリコン膜14のみを形成することで、第1平坦面FS1の一部を導電性バンプ50に向けて盛り上げて第3平坦面FS3としてもよい。これによっても、LOCOS酸化膜13及び多結晶シリコン膜を併用した場合に準じた効果を得ることができる。なお、こうしたLOCOS酸化膜13及び多結晶シリコン膜が特許請求の範囲に記載した第2層間膜に相当する。
In the above modification, for example, a polycrystalline silicon film is formed on the surface of the
さらに、上記変形例では、先の図5(a)及び(b)に示したように、金属パッド31と第2層間膜(LOCOS酸化膜13あるいは多結晶シリコン膜14)との間に、所定の膜厚にて例えばシリコン酸化膜20(絶縁膜)を形成していたが、こうしたシリコン酸化膜20については、既述したように、必要に応じて形成したり割愛したりしてもよい。
Furthermore, in the above modification, as shown in FIGS. 5A and 5B, a predetermined amount is provided between the
またさらに、上記変形例では、半導体基板10の表面RSに平行な第1平坦面FS1とこの第1平坦面FS1に対して傾斜する傾斜面SSとが組み合わさるとともに、平坦面FS1の一部が導電性バンプ50に向けて盛り上げられた側面断面視形状の窪みとしていたが、第1平坦面FS1及び第3平坦面FS3については、平坦でなくともよい。要は、金属パッドの表面の周縁部が導電性バンプを包み込むように該導電性バンプの表面に沿って傾斜し、且つ、金属パッドの表面の中央部が前記導電性バンプに向かって凸となる側面断面視形状の窪みであれば、所期の目的を達成することはできる。
Furthermore, in the above modification, the first flat surface FS1 parallel to the surface RS of the
上記実施の形態では、金属パッド30または31の周縁部にのみ、LOCOS酸化膜12を形成していたが、これに限らない。例えば半導体基板10の周縁部に金属パッド30または31を複数形成する必要がある場合には、図7にその斜視構造を示すように、半導体基板10の向かい合う1組の対辺に沿ってLOCOS酸化膜12が形成された半導体装置としてもよい。LOCOS酸化膜12は、半導体基板10よりも硬度が大きいことは既述した通りである。したがって、上記構造を採用することにより、半導体基板10に形成されたLOCOS酸化膜12がフレームとして機能するため、例えば当該半導体装置に外力が加わったとしても、半導体基板10に作製された半導体素子を好適に保護することができるようになる。なお、半導体基板10の向かい合う1組の対辺に沿ってのみLOCOS酸化膜12を形成することに限らず、半導体基板10の向かい合う2組の対辺に沿ってLOCOS酸化膜12を形成することとしてもよい。逆に、半導体基板10の1辺に沿ってのみLOCOS酸化膜12を形成することとしてもよい。要は、半導体基板10の周縁部にLOCOS酸化膜12を形成すれば、上記効果に準じた効果を得ることはできる。
In the above embodiment, the
上記実施の形態では、半導体装置1は、先の図3に示したように、先の図1(d)に示した半導体基板10を2つ有しており、これら半導体基板がそれぞれ有する金属パッド30と導電性バンプ50とが接合されることにより、互いに電気的に接続されていたが、半導体装置の構造はこれに限らない。他に例えば、図3に対応する図として図6に示すように、先の図5(a)に示した、金属パッド31の中央部が盛り上げられた構造を有する半導体基板と、先の図4(b)に示した、貫通電極35と一体となった金属パッド30を有する半導体基板とを2つ有し、これら半導体基板がそれぞれ有する金属パッド31及び30と導電性バンプ50とを接合することにより、互いに電気的に接続された半導体装置1aとしてもよい。要は、こうした2つの半導体基板の組み合わせは任意であり、上述したような、適宜変更が加えられた半導体基板を2つ用いて、半導体装置を製造することとしてもよい。
In the above embodiment, as shown in FIG. 3, the
上記実施の形態では、上記整形工程において、金属膜のうちの金属パッド30あるいは31の周縁部となる部分を除去せず残したため、金属パッド30あるいは31の周縁部は、半導体基板10の表面RSに平行な第2平坦面FS2となっていたが、こうした第2平坦面FS2を形成しなくてもよい。換言すれば、第1平坦面FS1及び傾斜面SSのみが金属パッド30あるいは31に形成されていることとしてもよい。これによっても、所期の目的を達成することはできる。
In the above embodiment, in the shaping step, the portion of the metal film that becomes the peripheral portion of the
上記実施の形態では、第1層間膜として、半導体基板10の表面RSにLOCOS酸化膜12を形成していたがこれに限らない。他に例えば、TEOS膜等を形成し、これを用いて金属パッドに窪みを形成することとしてもよい。これによっても、所期の目的を達成することはできる。
In the above embodiment, the
1…半導体装置、10…半導体基板、10a…貫通孔、12…LOCOS酸化膜(第1層間膜)、12a…バーズビーク部、13…LOCOS酸化膜(第2層間膜)、14…多結晶シリコン膜(第2層間膜)、20…シリコン酸化膜(絶縁膜)、30、31…金属パッド、30a…窪み、35…貫通電極、40…シリコン窒化膜、50…導電性バンプ、60…多結晶シリコン膜(第1層間膜)。
DESCRIPTION OF
Claims (9)
前記半導体基板と前記金属パッドの中央部との間に形成される第2層間膜をさらに備え、
前記第1層間膜及び前記第2層間膜並びに前記半導体基板の各表面の側面断面視形状が、前記金属パッドの表面の側面断面視形状に転写され、
前記金属パッドには、該金属パッドの表面の周縁部が前記導電性バンプを包み込むように該導電性バンプの表面に沿って傾斜し、且つ、前記金属パッドの表面の中央部が前記導電性バンプに向かって凸となる側面断面視形状の窪みが形成され、
前記凸をなす前記金属パッドの表面の中央部が、前記金属パッドの表面の周縁部よりも前記半導体基板の厚さ方向において前記半導体基板から離れた位置とされていることを特徴とする半導体装置。 A metal pad formed with a predetermined thickness on a surface of a semiconductor substrate on which a semiconductor element is manufactured; and a first interlayer film formed between the semiconductor substrate and a peripheral portion of the metal pad, A semiconductor device that is electrically connected to another semiconductor device or a circuit board via the metal pad and the conductive bump by bonding the pad and the conductive bump,
A second interlayer film formed between the semiconductor substrate and a central portion of the metal pad;
The side sectional view shape of each surface of the first interlayer film and the second interlayer film and the semiconductor substrate is transferred to the side sectional view shape of the surface of the metal pad,
The metal pad is inclined along the surface of the conductive bump so that the peripheral edge of the surface of the metal pad wraps the conductive bump, and the central portion of the surface of the metal pad is the conductive bump. A depression in the shape of a side sectional view that is convex toward the
A semiconductor device characterized in that a central portion of the convex surface of the metal pad is located farther from the semiconductor substrate in a thickness direction of the semiconductor substrate than a peripheral portion of the surface of the metal pad. .
前記金属パッドの傾斜は、前記LOCOS酸化膜のバーズビーク部によって所定角度に形成されていることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。 The first interlayer film includes a LOCOS oxide film formed by thermally oxidizing the surface of the semiconductor substrate,
6. The semiconductor device according to claim 1 , wherein the inclination of the metal pad is formed at a predetermined angle by a bird's beak portion of the LOCOS oxide film.
前記金属パッドの傾斜は、前記多結晶シリコン膜の膜厚によって所定角度に形成されていることを特徴とする請求項6に記載の半導体装置。 The first interlayer film includes a polycrystalline silicon film formed on the upper surface of the LOCOS oxide film,
The semiconductor device according to claim 6 , wherein the inclination of the metal pad is formed at a predetermined angle depending on the thickness of the polycrystalline silicon film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137131A JP5272331B2 (en) | 2007-05-23 | 2007-05-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137131A JP5272331B2 (en) | 2007-05-23 | 2007-05-23 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294159A JP2008294159A (en) | 2008-12-04 |
JP5272331B2 true JP5272331B2 (en) | 2013-08-28 |
Family
ID=40168586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137131A Expired - Fee Related JP5272331B2 (en) | 2007-05-23 | 2007-05-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5272331B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5303489B2 (en) * | 2010-02-16 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03106030A (en) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH05291364A (en) * | 1992-04-08 | 1993-11-05 | Sony Corp | Semiconductor device |
JP3356921B2 (en) * | 1995-03-24 | 2002-12-16 | 新光電気工業株式会社 | Semiconductor device and method of manufacturing the same |
JPH0982747A (en) * | 1995-09-12 | 1997-03-28 | Seiko Epson Corp | Semiconductor device pad electrode structure and its manufacture |
JP3699237B2 (en) * | 1996-03-13 | 2005-09-28 | セイコーインスツル株式会社 | Semiconductor integrated circuit |
JP2004158678A (en) * | 2002-11-07 | 2004-06-03 | Sanyo Electric Co Ltd | Bonding pad |
WO2004059708A2 (en) * | 2002-12-20 | 2004-07-15 | Agere Systems Inc. | Structure and method for bonding to copper interconnect structures |
JP2005093486A (en) * | 2003-09-12 | 2005-04-07 | Seiko Epson Corp | Semiconductor device and its manufacturing method |
-
2007
- 2007-05-23 JP JP2007137131A patent/JP5272331B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008294159A (en) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7476968B2 (en) | Semiconductor device including an under electrode and a bump electrode | |
US6696357B2 (en) | Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film | |
JP2006093367A (en) | Manufacturing method of semiconductor device | |
JP4517843B2 (en) | Semiconductor device | |
JP2006196899A (en) | Semiconductor device with controlled of die warpage, and manufacturing method therefor | |
US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
JP4533804B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4837939B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2009118995A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5272331B2 (en) | Semiconductor device | |
JP2010062178A (en) | Semiconductor device | |
US8685863B2 (en) | Semiconductor process, semiconductor element and package having semiconductor element | |
JPH10199925A (en) | Semiconductor device and manufacturing method thereof | |
JP5462524B2 (en) | Semiconductor device | |
JP2009212332A (en) | Semiconductor device and semiconductor manufacturing method | |
JP2009176833A (en) | Semiconductor device and its manufacturing method | |
JP4675147B2 (en) | Semiconductor device | |
JP2005101144A (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2006046302A1 (en) | Semiconductor device and manufacturing method therefor | |
JPWO2003012859A1 (en) | Method for manufacturing electrode structure and thin film structure | |
JP2002367956A (en) | Electrode pad of semiconductor device and method of manufacturing the same | |
US9625536B2 (en) | Magnetic sensor and method for manufacturing the same | |
US8168526B2 (en) | Semiconductor chip package and method for manufacturing thereof | |
US8387459B2 (en) | MEMS sensor | |
JP2009266998A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5272331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |