JP5269782B2 - 逆離散コサイン変換の計算中の誤差の低減 - Google Patents
逆離散コサイン変換の計算中の誤差の低減 Download PDFInfo
- Publication number
- JP5269782B2 JP5269782B2 JP2009518500A JP2009518500A JP5269782B2 JP 5269782 B2 JP5269782 B2 JP 5269782B2 JP 2009518500 A JP2009518500 A JP 2009518500A JP 2009518500 A JP2009518500 A JP 2009518500A JP 5269782 B2 JP5269782 B2 JP 5269782B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficients
- matrix
- coefficient
- module
- magnitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 447
- 239000013598 vector Substances 0.000 claims description 184
- 238000000034 method Methods 0.000 claims description 62
- 230000009466 transformation Effects 0.000 claims description 60
- 230000000153 supplemental effect Effects 0.000 claims description 47
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000001131 transforming effect Effects 0.000 claims description 13
- 238000013139 quantization Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 230000003044 adaptive effect Effects 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 12
- 238000000605 extraction Methods 0.000 description 11
- 239000000872 buffer Substances 0.000 description 6
- 238000004422 calculation algorithm Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
- H04N19/45—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder performing compensation of the inverse transform mismatch, e.g. Inverse Discrete Cosine Transform [IDCT] mismatch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Discrete Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
式(1)において、項(1<<(P+2))は、中間バイアスを提供するために加算される。Pは、逆ベクトル変換モジュール146によって実行される変換において使用される固定小数点の仮数ビット(すなわち、小数点の右側に位置するビット(bits to the right of the radix point))の数を意味する定数である。数2は、右シフトモジュール148が、すべての係数を(P+3)だけ右シフトすることができるので、Pに対して加算され、ここで、数「3」は、逆離散コサイン変換を実行することにより追加される精度のビットに由来する。このポイントを詳しく述べると、数xが、1を(P+2)だけ左シフトすることにより生成され、そして数zが、xを(P+3)だけ右シフトすることにより生成される場合、そのときにはz=1/2である。(別の方法で述べると、2P+2/2P+3=20/21=1/2)。それ故に、DC係数に対して(1<<(P+2))を加算することは、DC係数に対して(1<<(P+3))/2を加算することに等しい。
式(2)において、Pは、DC_coefficientにおける仮数ビットの数を指し示す。項(1<<(P+2))は、中間バイアスを加算する。項dither(−1|0)は、IDCTモジュール34が、擬似ランダムベースで−1または0を選択することを指し示す。
ここで、ν=0..7、u=0..7であり、ここで、S[ν][u]は、スケールファクタの行列におけるエントリであり、Fは、スケール変更された係数の行列であり、F’は、変換された係数の行列であり、Pは、変換された係数の行列の中の係数における仮数ビットの数を指し示し、そしてQは、変換を適用することにより、変換された係数の行列の中の係数に対して加算されるビットの数を指し示す。
ここで、ν=0..7、u=0..7であり、ここで、S[ν][u]は、スケールファクタの行列におけるエントリであり、Fは、スケール変更された係数の行列であり、F’は、変換された係数の行列である。
ν=x*S−y*C。
u=x*C+y*S、
ν=x*S−y*C、
の計算は、形式、
u’=x*(C’/2j)+y*(S’/2k)、
ν’=x*(S’/2k)−y*(C’/2j)、
の計算によって置換されることができる。これらの計算をさらに簡略化するために、2jおよび2kによる除算演算は、次のように「>>」シンボルを使用して示されるj個およびk個の位置だけのビットごとの右シフト演算によって置換されることができる。
ν’’=((x*S’)>>k)−((y*C’)>>j)。
ν’’’=((x*S’+(1<<(k−1))>>k)−((y*C’+(1<<(j−1))>>j)。
u’’’’において、S’の負のバージョンが使用され、そして((y*-S’)>>k)が、差し引かれる点以外は、u’’’’は、u’’に等しい。u’’’と同様に、u’’’’は、中間バイアス値を加算しない。しかしながら、u’’’とは異なって、u’’’’とuとの間の差は、0の周りに集中している。u’’’’とuとの間の差が、ゼロの周りに集中しているので、丸め誤差は、後続のバタフライ構造演算の適用を介して拡大されない。この理由のために、逆ベクトル変換モジュール146は、バタフライ構造演算においてuを計算するためにu’’’’を使用することができる。この理由のために、jがkに等しいときに、変換260を適用するために逆ベクトル変換モジュール146によって使用されるバタフライ構造演算は、次の形式を有することができる。
ν’’’=((x*S’)>>k)−((y*C’)>>j)。
x2=(x<<3)−x、
x3=x+(x2<<6)、
x4=x3−x2、
r=x3+(x4<<2)、
で置換されることができる。この例において、x2、x3、およびx4は、中間値である。これを示すために、x=1である場合の例、
7=(1<<3)−1、
449=1+(7<<6)、
442=449−7、
2217=449+(442<<2)、
2217=(1*2217)=(x*2217、ここでx=1)、
を考察する。この例においては、1*2217=2217であり、そしてx=1であるときにこのシーケンス演算によって生成される値は、2217である。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
変換された係数のベクトルを生成するために、ソース係数のベクトルに対して変換を適用するように、固定小数点数に対して一連のバタフライ構造演算を使用することと、
なお、変換された係数の前記ベクトルの中の変換された係数は、理想的な逆離散コサイン変換を使用してソース係数の前記ベクトルを変換することにより生成されることになる値の近似値である;
変換された係数の前記ベクトルの中の変換された係数に基づいて、メディアプレゼンテーションユニットが、可聴信号または可視信号を出力するようにすることと、
なお、前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差は、ゼロの周りに集中しており、そして正の差と、負の差とは、ほぼ等しい大きさである;
を備える方法。
[C2]
前記一連の前記バタフライ構造演算を使用することは、形式、
u=((x*C)>>k)−((y*-S)>>k’)、
ν=((x*S)>>k’)−((y*C)>>k)、
のバタフライ構造演算を実行すること、を備え、
なお、uおよびνは、結果として生ずる固定小数点数であり、
C、S、kおよびk’は、定数の整数であり、
xおよびyは、固定小数点変数であり、そして
C/2 k およびS/2 k ’は、無理数定数の有理数近似値である、
C1に記載の方法。
[C3]
ソース係数の前記ベクトルは、8つの係数、x 0 、x 1 、x 2 、x 3 、x 4 、x 5 、x 6 、およびx 7 、から構成され、
変換された係数の前記ベクトルは、8つの係数、z 0 、z 1 、z 2 、z 3 、z 4 、z 5 、z 6 、およびz 7 、から構成され、そして
前記バタフライ構造演算のうちの任意のものを実行することは、
を備える、
C2に記載の方法。
[C4]
α、β、γ、δ、ε、およびζは、それぞれ、無理数値
[C5]
α=8867/16384、β=21407/16384、γ=5681/4096、δ=565/2048、ε=9633/8192、ζ=12873/16384である、C4に記載のデバイス。
[C6]
前記一連のバタフライ構造演算を使用することは、前記バタフライ構造演算の中の乗算演算を実行することによりもたらされることになる値、を近似する結果として生ずる値、を生成する一連のシフト演算と、加算演算と、減算演算とを使用すること、を備える、C2に記載のデバイス。
[C7]
入力係数の行列の中の各係数をスケール変更することにより、スケール変更された係数の行列を生成することと、
スケール変更された係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、ソース係数の前記ベクトルを含むバイアスされた係数の行列を生成することと、
中間係数の行列を生成するために、係数の前記行列の中の各行ベクトルに対して前記変換を適用するように、固定小数点数に対して前記一連のバタフライ構造演算を使用することと、
変換された係数の行列を生成するために、中間係数の前記行列の中の各列ベクトルに対して前記変換を適用するように、固定小数点数に対して前記一連のバタフライ構造演算を使用することと、
変換された係数の前記行列の中の係数を第1の大きさだけ右シフトすることによりピクセル成分値の行列を生成することと、
をさらに備えるC1に記載の方法。
[C8]
バイアスされた係数の前記行列を生成することは、スケール変更された係数の前記行列の前記DC係数に対して中間バイアス値を加算すること、を備え、
前記中間バイアス値は、2 (P+T−1) に等しく、なお、Pは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、
C7に記載の方法。
[C9]
バイアスされた係数の前記行列を生成することは、スケール変更された係数の前記行列の前記DC係数に対して補足バイアス値を加算すること、を備え、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差が、平均して大きさが等しくなるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された係数の前記行列の中の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された係数の前記行列の中の前記係数を2 P によって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、
C8に記載の方法。
[C10]
前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、C9に記載の方法。
[C11]
擬似ランダムベースで、−1または0のいずれかに等しい値を選択すること、をさらに備え、
前記補足バイアス値を加算することは、前記選択された値を加算すること、を備える、
C9に記載の方法。
[C12]
スケール変更された係数の前記行列を生成することは、入力係数の前記行列の中の各係数を第2の大きさだけ左シフトすること、を備え、
前記変換を適用するように前記一連のバタフライ構造演算を使用することは、変換された係数の前記行列の中の各係数が、第3の大きさにより測定される精度の余分なビットの数を含むようにし、
前記第1の大きさは、前記第2の大きさと前記第3の大きさとを加えたものに等しい、
C7に記載の方法。
[C13]
前記第2の大きさは、前記変換を適用しながら使用される前記固定小数点数の仮数ビットの数に等しい、C12に記載の方法。
[C14]
前記第2の大きさは、3であり、そして
入力係数の前記行列を仮定すると、前記ピクセル成分値は、電気電子技術者協会(IEEE)1180規格の精度要件を満たす、
C13に記載の方法。
[C15]
ピクセル成分値の前記行列の中にピクセル成分値を含むピクセルを構築することと、
ディスプレイユニットが、前記ピクセルを表示するようにすることと、
をさらに備えるC7に記載の方法。
[C16]
前記固定小数点数は、16−ビットの固定小数点数である、C1に記載の方法。
[C17]
変換された係数のベクトルを生成するために、ソース係数のベクトルに対して変換を適用するように、固定小数点数に対して一連のバタフライ構造演算を使用する逆変換モジュール、を備え、
変換された係数の前記ベクトルの中の変換された係数は、理想的な逆離散コサイン変換を使用してソース係数の前記ベクトルを変換することにより生成されることになる値の近似値であり、
メディアプレゼンテーションユニットは、変換された係数の前記ベクトルの中の変換された係数に基づいて可聴信号または可視信号を提示することができ、
前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差は、ゼロの周りに集中しており、正の差と負の差とは、ほぼ等しい大きさである、
デバイス。
[C18]
前記逆変換モジュールによって実行される前記バタフライ構造演算のうちの前記1つは、形式、
u=((x*C)>>k)−((y*-S)>>k’)、
ν=((x*S)>>k’)−((y*C)>>k)、
であり、
なお、uおよびνは、結果として生ずる固定小数点値であり、
C、S、kおよびk’は、定数の整数であり、
xおよびyは、固定小数点変数であり、そして
C/2 k およびS/2 k ’は、無理数定数の有理数近似値である、
C17に記載のデバイス。
[C19]
ソース係数の前記ベクトルは、8つの係数、x 0 、x 1 、x 2 、x 3 、x 4 、x 5 、x 6 、およびx 7 、から構成され、
変換された係数の前記ベクトルは、8つの係数、z 0 、z 1 、z 2 、z 3 、z 4 、z 5 、z 6 、およびz 7 、から構成され、そして
前記逆変換モジュールは、
により、前記バタフライ構造演算を実行する、
C18に記載のデバイス。
[C20]
α、β、γ、δ、ε、およびζは、それぞれ、無理数値
[C21]
α=8867/16384、β=21407/16384、γ=5681/4096、δ=565/2048、ε=9633/8192、ζ=12873/16384である、
C20に記載のデバイス。
[C22]
前記逆変換モジュールは、前記バタフライ構造演算の中の乗算演算を実行することによりもたらされることになる値、を近似する結果として生ずる値、を生成する一連のシフト演算と、加算演算と、減算演算とを使用して、前記バタフライ構造演算を実行する、C19に記載のデバイス。
[C23]
前記デバイスは、
入力係数の行列の中の各係数をスケール変更することにより、スケール変更された係数の行列を生成するスケーリングモジュールと;
スケール変更された係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、ソース係数の前記ベクトルを含むバイアスされた係数の行列を生成する係数バイアシングモジュールと、
なお前記逆変換モジュールは、バイアスされた係数の前記行列の中の各行ベクトルに対して前記変換を適用するように前記一連のバタフライ構造演算を使用することにより、中間係数の行列を生成し、
前記逆変換モジュールは、中間係数の前記行列の中の各列ベクトルに対して前記変換を適用するように前記一連のバタフライ構造演算を使用することにより、変換された係数の行列を生成する;
変換された係数の前記行列の中の係数を第1の大きさだけ右シフトすることにより、ピクセル成分値の行列を生成する右シフトモジュールと、
なおどちらか一方の前記逆変換モジュールは、ソース係数の前記ベクトルに対して前記変換を適用するように前記一連のバタフライ構造演算を使用する;
をさらに備える、
C18に記載のデバイス。
[C24]
前記係数バイアシングモジュールは、スケール変更された係数の前記行列の前記DC係数にたいして中間バイアス値を加算し、
前記中間バイアス値は、2 (P+T−1) に等しく、なお、Pは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、
C23に記載のデバイス。
[C25]
前記係数バイアシングモジュールは、スケール変更された係数の前記行列の前記DC係数に対して補足バイアス値を加算し、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差が、平均して、大きさが等しくなるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された係数の前記行列の中の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された係数の前記行列の中の前記係数を2 P によって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、
C23に記載のデバイス。
[C26]
前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、C25に記載のデバイス。
[C27]
前記係数バイアシングモジュールは、擬似ランダムベースで、−1または0のいずれかに等しい値を選択し、
前記係数バイアシングモジュールは、前記補足バイアス値として前記選択された値を加算する、
C25に記載のデバイス。
[C28]
前記スケーリングモジュールは、入力係数の前記行列の中の各係数を第2の大きさだけ左シフトすることにより、入力係数の前記行列の中の各係数をスケール変更し、
前記逆変換モジュールは、変換された係数の前記行列の中の各係数が、第3の大きさにより測定される精度の余分なビットの数を含むようにし、
前記第1の大きさは、前記第2の大きさと、前記第3の大きさとを加えたものに等しい、
C23に記載のデバイス。
[C29]
前記第2の大きさは、前記変換を適用しながら使用される前記固定小数点数の仮数ビットの数に等しい、C28に記載のデバイス。
[C30]
変換された係数のベクトルを計算するために、ソース係数のベクトルに対して変換を適用するように、固定小数点数に対して一連のバタフライ構造演算を使用するための手段、
を備え、
変換された係数の前記ベクトルの中の変換された係数は、理想的な逆離散コサイン変換を使用してソース係数の前記ベクトルを変換することにより生成されることになる値の近似値であり、
メディアプレゼンテーションユニットは、変換された係数の前記ベクトルの中の前記変換された係数に基づいて可聴信号または可視信号を提示することができ、
前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差は、ゼロの周りに集中しており、そして正の差と、負の差とは、ほぼ等しい大きさである、
デバイス。
[C31]
一連のバタフライ構造演算を使用するための前記手段は、バタフライ構造演算を実行するための1組の手段、
を備え、
バタフライ構造演算を実行するための前記手段のおのおのは、形式、
u=((x*C)>>k)−((y*-S)>>k)、
ν=((x*S)>>k)−((y*C)>>k)、
のバタフライ構造演算を実行するための手段を備え、
なお、u、ν、x、およびyは、固定小数点数であり、
xおよびyは、入力値であり、uおよびνは、出力値であり、そして
C、S、およびkは、整数である、
C30に記載のデバイス。
[C32]
ソース係数の前記ベクトルは、8つの係数、x 0 、x 1 、x 2 、x 3 、x 4 、x 5 、x6、およびx 7 、から構成され、
変換された係数の前記ベクトルは、8つの係数、z 0 、z 1 、z 2 、z 3 、z 4 、z 5 、z 6 、およびz 7 、から構成され、そして
バタフライ構造演算を実行するための前記1組の手段は、
を備える、
C31に記載のデバイス。
[C33]
α、β、γ、δ、ε、およびζは、それぞれ、無理数値
[C34]
α=8867/16384、β=21407/16384、γ=5681/4096、
δ=565/2048、ε=9633/8192、ζ=12873/16384である、
C33に記載のデバイス。
[C35]
前記一連のバタフライ構造演算を使用するための前記手段は、前記バタフライ構造演算の中の乗算演算を実行することによりもたらされることになる値、を近似する結果として生ずる値、を生成する一連のシフト演算と、加算演算と、減算演算とを使用して、前記バタフライ構造演算を実行する、C31に記載のデバイス。
[C36]
入力係数の行列の中の各係数をスケール変更することにより、スケール変更された係数の行列を生成するための手段と、
スケール変更された係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、ソース係数の前記ベクトルを含むバイアスされた係数の行列を生成するための手段と、
バイアスされた係数の前記行列の中の各行ベクトルに対して前記変換を適用するように、前記一連のバタフライ構造演算を使用することにより、中間係数の行列を生成するための手段と、
中間係数の前記行列の中の各列ベクトルに対して前記変換を適用するように、前記一連のバタフライ構造演算を使用することにより、変換された係数の行列を生成するための手段と、
変換された係数の前記行列の中の係数を第1の大きさだけ右シフトすることによりピクセル成分値の行列を生成するための手段と、
をさらに備え、
中間係数の前記行列を生成するための前記手段、または変換された係数の前記行列を生成するための前記手段のいずれかは、ソース係数の前記ベクトルに対して前記変換を適用するように前記一連のバタフライ構造演算を使用するための前記手段を備える、
C30に記載のデバイス。
[C37]
バイアスされた係数の前記行列を生成するための前記手段は、スケール変更された係数の前記行列の前記DC係数に対して中間バイアス値を加算するための手段、を備え、
前記中間バイアス値は、2 (P+T−1) に等しく、なおPは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、
C36に記載のデバイス。
[C38]
バイアスされた係数の前記行列を生成するための前記手段は、スケール変更された係数の前記行列の前記DC係数に対して補足バイアス値を加算するための手段、を備え、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差が、平均して大きさが等しくなるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された係数の前記行列の中の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された係数の前記行列の中の前記係数を2 P によって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、
C36に記載のデバイス。
[C39]
前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、C38に記載のデバイス。
[C40]
擬似ランダムベースで、−1または0のいずれかに等しい値を選択するための手段、を備え、
前記補足バイアス値を加算するための前記手段は、前記選択された値を前記補足バイアス値として加算する、
C38に記載のデバイス。
[C41]
スケール変更された係数の前記行列を生成するための前記手段は、入力係数の前記行列の中の前記係数のおのおのを第2の大きさだけ左シフトすることにより、入力係数の前記行列の中の各係数をスケール変更するための手段、を備え、
前記変換を適用するように前記一連のバタフライ構造演算を使用するための前記手段は、変換された係数の前記行列の中の各係数が、第3の大きさにより測定される精度の余分なビットの数を含むようにし、
前記第1の大きさは、前記第2の大きさと前記第3の大きさとを加えたものに等しい、
C36に記載のデバイス。
[C42]
前記第2の大きさは、前記変換を適用しながら使用される前記固定小数点数の仮数ビットの数に等しい、C41に記載のデバイス。
[C43]
前記第2の大きさは、3であり、そして
入力係数の前記行列を仮定すると、前記ピクセル成分値は、電気電子技術者協会(IEEE)1180規格の精度要件を満たす、
C42に記載のデバイス。
[C44]
前記デバイスは、ピクセル成分値の前記行列の中のピクセル成分値を含むピクセルを構築するための手段、をさらに備え、そして
前記デバイスは、ディスプレイユニットが前記ピクセルを表示するようにするための手段、をさらに備える、
C30に記載のデバイス。
[C45]
前記固定小数点数は、16−ビットの固定小数点数である、C30に記載のデバイス。
[C46]
実行されるときに、プロセッサに、
変換された係数のベクトルを生成するために、係数のベクトルに対して変換を適用するように、固定小数点数に対して一連のバタフライ構造演算を使用させ、
なお、変換された係数の前記ベクトルの中の変換された係数は、理想的な逆離散コサイン変換を使用してソース係数の前記ベクトルを変換することにより生成されることになる値の近似値である;
変換された係数の前記ベクトルの中の変換された値に基づいて、メディアプレゼンテーションユニットに可聴信号または可視信号を出力させる、ことをさせる、
なお、前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差は、ゼロの周りに集中しており、そして正の差と、負の差とは、ほぼ等しい大きさである;
命令、
を備えるコンピュータ可読媒体。
[C47]
前記プロセッサに、前記バタフライ構造演算を実行させる前記命令は、前記プロセッサに、形式、
u=((x*C)>>k)−((y*-S)>>k’)、
ν=((x*S)>>k’)−((y*C)>>k)、
のバタフライ構造演算を実行させ、
uおよびνは、結果として生ずる固定小数点数であり、
C、S、kおよびk’は、定数の整数であり、
xおよびyは、固定小数点変数であり、そして
C/2 k およびS/2 k ’は、無理数定数の有理数近似値である、
C44に記載のコンピュータ可読媒体。
[C48]
ソース係数の前記ベクトルは、8つの係数、x 0 、x 1 、x 2 、x 3 、x 4 、x 5 、x 6 、およびx 7 、から構成され、
変換された係数の前記ベクトルは、8つの係数、z 0 、z 1 、z 2 、z 3 、z 4 、z 5 、z 6 、およびz 7 、から構成され、
前記プロセッサに、前記一連のバタフライ構造演算を使用させる前記命令は、前記プログラマブルプロセッサに、
C47に記載のコンピュータ可読媒体。
[C49]
α、β、γ、δ、ε、およびζは、それぞれ、無理数値
[C50]
α=8867/16384、β=21407/16384、γ=5681/4096、δ=565/2048、ε=9633/8192、ζ=12873/16384である、C49に記載のコンピュータ可読媒体。
[C51]
前記プロセッサに、前記一連のバタフライ構造演算を使用させる前記命令は、前記プログラマブルプロセッサに、乗算演算を実行することによりもたらされることになる値、を近似する結果として生ずる値、を生成する一連のシフト演算と、加算演算と、減算演算とを使用して、前記バタフライ構造演算において値を乗算させる、C47に記載のコンピュータ可読媒体。
[C52]
前記命令は、さらに前記プログラマブルプロセッサに、
入力係数の行列の中の各係数をスケール変更することにより、スケール変更された係数の行列を生成させ、
スケール変更された係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、ソース係数の前記ベクトルを含むバイアスされた係数の行列を生成させ、
中間係数の行列を生成するために、係数の前記行列の中の各行ベクトルに対して前記変換を適用するように、固定小数点数に対して前記一連のバタフライ構造演算を使用させ、
変換された係数の行列を生成するために、中間係数の前記行列の中の各列ベクトルに対して前記変換を適用するように、固定小数点数に対して前記一連のバタフライ構造演算を使用させ、
変換された係数の前記行列の中の係数を第1の大きさだけ右シフトすることによりピクセル成分値の行列を生成させる、
C46に記載のコンピュータ可読媒体。
[C53]
前記プロセッサに、バイアスされた係数の前記行列を生成させる前記命令は、前記プロセッサに、スケール変更された係数の前記行列の前記DC係数に対して中間バイアス値を加算させ、
前記中間バイアス値は、2 (P+T−1) に等しく、なお、Pは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、
C52に記載のコンピュータ可読媒体。
[C54]
前記プロセッサに、バイアスされた係数の前記行列を生成させる前記命令は、前記プロセッサに、スケール変更された係数の前記行列の前記DC係数に対して補足バイアス値を加算させ、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差が、平均して大きさが等しくなるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された係数の前記行列の中の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された係数の前記行列の中の前記係数を2 P によって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、
C52に記載のコンピュータ可読媒体。
[C55]
前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、C54に記載のコンピュータ可読媒体。
[C56]
前記命令は、さらに、前記プロセッサに、擬似ランダムベースで、−1または0のいずれかに等しい値を選択させ、
前記プロセッサに、前記補足バイアス値を加算させる前記命令は、前記プロセッサに、前記選択された値を前記補足バイアス値として加算させる、
C54に記載のコンピュータ可読媒体。
[C57]
前記プロセッサに、スケール変更された係数の前記行列を生成させる前記命令は、前記プロセッサに、入力係数の前記行列の中の各係数を第2の大きさだけ左シフトさせ、
前記プロセッサに、前記一連のバタフライ構造演算を使用させる前記命令は、変換された係数の前記行列の中の各係数が、第3の大きさによって測定される精度の余分なビットの数を含むようにし、そして
前記第1の大きさは、前記第2の大きさと前記第3の大きさとを加えたものに等しい、
C52に記載のコンピュータ可読媒体。
[C58]
前記第2の大きさは、前記変換を適用しながら使用される前記固定小数点数の仮数ビットの数に等しい、C57に記載のコンピュータ可読媒体。
[C59]
前記第2の大きさは、3であり、そして
入力係数の前記行列を仮定すると、前記ピクセル成分値は、電気電子技術者協会(IEEE)1180規格の精度要件を満たす、
C58に記載のコンピュータ可読媒体。
[C60]
前記命令は、さらに、前記プロセッサに、
ピクセル成分値の前記行列の中にピクセル成分値を含むピクセルを構築させ、
前記ピクセルをディスプレイユニット上で表示させる、
C52に記載のコンピュータ可読媒体。
[C61]
前記固定小数点数は、16−ビットの固定小数点数である、C46に記載のコンピュータ可読媒体。
Claims (37)
- デバイスにより実施される方法であって、
メディア符号化デバイスを用い、複数のソース係数の行列の中の各係数をスケール変更することにより、スケール変更された複数の係数の行列を生成することと、
前記メディア符号化デバイスを用い、スケール変更された複数の係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、複数のソース係数の前記行列を含むバイアスされた複数の係数の行列を生成することと、
複数の中間係数の行列を生成するために、バイアスされた複数の係数の前記行列の中の各行ベクトルに変換を適用する複数の固定小数点数に対する一連のバタフライ構造演算を、逆変換モジュールで、使用することと、
変換された複数の係数の行列を生成するために、複数の中間係数の前記行列の中の各列ベクトルに変換を適用する複数の固定小数点数に対する前記一連のバタフライ構造演算を逆変換モジュールで使用することと、
なお、変換された複数の係数の前記行列の中の変換された複数の係数は、理想的な逆離散コサイン変換を使用して複数のソース係数の前記行列を変換することにより生成されることになる複数の値の近似値である、
前記メディア符号化デバイスを用い、変換された複数の係数の前記行列の中の複数の係数を第1の大きさだけ右シフトすることにより複数のピクセル成分値の行列を生成することと、
複数のピクセル成分値の前記行列に基づいて、メディアプレゼンテーションユニットが可聴信号または可視信号を出力するようにすることと、
なお、前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差はゼロの周りに集中しており、そして正の差と負の差とはほぼ等しい大きさである、
を備える方法。 - バイアスされた複数の係数の前記行列を生成することは、スケール変更された複数の係数の前記行列の前記DC係数に対して中間バイアス値を加算することを備え、
前記中間バイアス値は2(P+T−1)に等しく、なお、Pは前記第1の大きさに等しく、Tは前記変換を実行することにより加算されるビットの数である、請求項1に記載の方法。 - バイアスされた複数の係数の前記行列を生成することは、スケール変更された複数の係数の前記行列の前記DC係数に対して補足バイアス値を加算することを備え、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差を平均して等しい大きさになるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された複数の係数の前記行列の中の複数の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された複数の係数の前記行列の中の前記複数の係数を2Pによって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、請求項2に記載の方法。 - 前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、請求項3に記載の方法。
- 擬似ランダムベースで、−1または0のいずれかに等しい値を選択することをさらに備え、
前記補足バイアス値を加算することは、前記選択された値を加算することを備える、請求項3に記載の方法。 - スケール変更された複数の係数の前記行列を生成することは、複数のソース係数の前記行列の中の各係数を第2の大きさだけ左シフトすることを備え、
前記変換を適用する前記一連のバタフライ構造演算を使用することは、変換された複数の係数の前記行列の中の各係数が第3の大きさで測定される精度の余分なビットの数を含むようにし、
前記第1の大きさは前記第2の大きさと前記第3の大きさとを加えたものに等しい、請求項1に記載の方法。 - 前記第2の大きさは前記変換を適用しながら使用される前記複数の固定小数点数の仮数ビットの数に等しい、請求項6に記載の方法。
- 前記第2の大きさは3であり、そして
入力された複数の係数の前記行列を仮定すると、前記複数のピクセル成分値は電気電子技術者協会(IEEE)1180規格の精度要件を満たす、請求項7に記載の方法。 - 複数のピクセル成分値の前記行列の中におけるピクセル成分値を含む複数のピクセルを構築することと、
ディスプレイユニットに前記複数のピクセルを表示させるようにすることと、
をさらに備える、請求項1に記載の方法。 - 前記複数の固定小数点数は16−ビットの固定小数点数である、請求項1に記載の方法。
- 1つ又は複数のプロセッサと、
前記1つ又は複数のプロセッサのうちの少なくとも1つによって実行され、複数のソース係数の行列の中の各係数をスケール変更することにより、スケール変更された複数の係数の行列を生成するスケーリングモジュールと、
前記1つ又は複数のプロセッサのうちの少なくとも1つによって実行され、スケール変更された複数の係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、複数のソース係数の前記行列を含むバイアスされた複数の係数の行列を生成する係数バイアシングモジュールと、
前記1つ又は複数のプロセッサのうちの少なくとも1つによって実行され、バイアスされた複数の係数の前記行列の中の各行ベクトルに変換を適用する複数の固定小数点数に対する一連のバタフライ構造演算を使用することにより、複数の中間係数の行列を生成するように構成される逆変換モジュールと、
複数の中間係数の前記行列の中の各列ベクトルに前記変換を適用する前記一連のバタフライ構造演算を使用することにより、変換された複数の係数の行列を生成するようにさらに構成される前記逆変換モジュールと、
なお、変換された複数の係数の前記行列の中の変換された複数の係数は、理想的な逆離散コサイン変換を使用して複数のソース係数の前記行列を変換することにより生成されることになる複数の値の近似値である、
前記1つ又は複数のプロセッサのうちの少なくとも1つによって実行され、変換された複数の係数の前記行列の中の複数の係数を第1の大きさだけ右シフトすることにより、複数のピクセル成分値の行列を生成する右シフトモジュールとを備え、
メディアプレゼンテーションユニットは、複数のピクセル成分値の前記行列に基づいて可聴信号または可視信号を提示することができ、
前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差はゼロの周りに集中しており、正の差と負の差とはほぼ等しい大きさである、デバイス。 - 前記係数バイアシングモジュールは、スケール変更された複数の係数の前記行列の前記DC係数に対して中間バイアス値を加算し、
前記中間バイアス値は、2(P+T−1)に等しく、なお、Pは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、請求項11に記載のデバイス。 - 前記係数バイアシングモジュールは、スケール変更された複数の係数の前記行列の前記DC係数に対して補足バイアス値を加算し、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差を平均して等しい大きさになるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された複数の係数の前記行列の中の複数の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された複数の係数の前記行列の中の前記複数の係数を2Pによって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、請求項11に記載のデバイス。 - 前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、請求項13に記載のデバイス。
- 前記係数バイアシングモジュールは、擬似ランダムベースで、−1または0のいずれかに等しい値を選択し、
前記係数バイアシングモジュールは、前記補足バイアス値として前記選択された値を加算する、請求項13に記載のデバイス。 - 前記スケーリングモジュールは、複数のソース係数の前記行列の中の各係数を第2の大きさだけ左シフトすることにより、複数のソース係数の前記行列の中の各係数をスケール変更し、
前記逆変換モジュールは、変換された複数の係数の前記行列の中の各係数が、第3の大きさで測定される精度の余分なビットの数を含むようにし、
前記第1の大きさは前記第2の大きさと前記第3の大きさとを加えたものに等しい、請求項11に記載のデバイス。 - 前記第2の大きさは前記変換を適用しながら使用される前記複数の固定小数点数の仮数ビットの数に等しい、請求項16に記載のデバイス。
- 複数のソース係数の行列の中の各係数をスケール変更することにより、スケール変更された複数の係数の行列を生成するための手段と、
スケール変更された複数の係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、複数のソース係数の前記行列を含むバイアスされた複数の係数の行列を生成するための手段と、
複数の中間係数の行列を生成するために、バイアスされた複数の係数の前記行列の中の各行ベクトルに変換を適用する複数の固定小数点数に対する一連のバタフライ構造演算を使用するための手段と、
変換された複数の係数の前記行列を生成するために、複数の中間係数の前記行列の中の各列ベクトルに変換を適用する複数の固定小数点数に対する前記一連のバタフライ構造演算を使用するための手段と、
変換された複数の係数の前記行列の中の変換された複数の係数は、理想的な逆離散コサイン変換を使用して複数のソース係数の前記行列を変換することにより生成されることになる複数の値の近似値であり、
変換された複数の係数の前記行列の中の複数の係数を第1の大きさだけ右シフトすることにより複数のピクセル成分値の行列を生成するための手段と、
を備え、
メディアプレゼンテーションユニットは、複数のピクセル成分値の前記行列に基づいて可聴信号または可視信号を提示することができ、
前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差はゼロの周りに集中しており、そして正の差と負の差とはほぼ等しい大きさである、デバイス。 - バイアスされた複数の係数の前記行列を生成するための前記手段は、スケール変更された複数の係数の前記行列の前記DC係数に対して中間バイアス値を加算するための手段を備え、
前記中間バイアス値は、2(P+T−1)に等しく、なおPは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、請求項18に記載のデバイス。 - バイアスされた複数の係数の前記行列を生成するための前記手段は、スケール変更された複数の係数の前記行列の前記DC係数に対して補足バイアス値を加算するための手段を備え、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差を平均して等しい大きさになるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された複数の係数の前記行列の中の複数の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された複数の係数の前記行列の中の前記複数の係数を2Pによって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、請求項18に記載のデバイス。 - 前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、請求項20に記載のデバイス。
- 擬似ランダムベースで、−1または0のいずれかに等しい値を選択するための手段を備え、
前記補足バイアス値を加算するための前記手段は、前記選択された値を前記補足バイアス値として加算する、請求項20に記載のデバイス。 - スケール変更された複数の係数の前記行列を生成するための前記手段は、複数のソース係数の前記行列の中の前記係数の各々を第2の大きさだけ左シフトすることにより、複数のソース係数の前記行列の中の各係数をスケール変更するための手段を備え、
前記変換を適用する前記一連のバタフライ構造演算を使用するための前記手段は、変換された複数の係数の前記行列の中の各係数が第3の大きさで測定される精度の余分なビットの数を含むようにし、
前記第1の大きさは前記第2の大きさと前記第3の大きさとを加えたものに等しい、請求項18に記載のデバイス。 - 前記第2の大きさは前記変換を適用しながら使用される前記複数の固定小数点数の仮数ビットの数に等しい、請求項23に記載のデバイス。
- 前記第2の大きさは3であり、そして
入力された複数の係数の前記行列を仮定すると、前記ピクセル成分値は電気電子技術者協会(IEEE)1180規格の精度要件を満たす、請求項24に記載のデバイス。 - 前記デバイスは、複数のピクセル成分値の前記行列の中におけるピクセル成分値を含む複数のピクセルを構築するための手段をさらに備え、そして
前記デバイスは、ディスプレイユニットに前記複数のピクセルを表示させるための手段をさらに備える、請求項18に記載のデバイス。 - 前記固定小数点数は16−ビットの固定小数点数である、請求項18に記載のデバイス。
- 複数の命令を備えるコンピュータ可読媒体であって、
前記複数の命令は、実行されるときに、プロセッサに、
複数のソース係数の行列の中の各係数をスケール変更することにより、スケール変更された複数の係数の行列を生成させ、
スケール変更された複数の係数の前記行列のDC係数に対して1つまたは複数のバイアス値を加算することにより、複数のソース係数の前記行列を含むバイアスされた複数の係数の行列を生成させ、
複数の中間係数の行列を生成するために、バイアスされた複数の係数の前記行列の中の各行ベクトルに変換を適用する複数の固定小数点数に対する一連のバタフライ構造演算を使用させ、
変換された複数の係数の前記行列を生成するために、複数の中間係数の前記行列の中の各列ベクトルに変換を適用する前記複数の固定小数点数に対する前記一連のバタフライ構造演算を使用させ、
なお、変換された複数の係数の前記行列の中の変換された複数の係数は、理想的な逆離散コサイン変換を使用して複数のソース係数の前記行列を変換することにより生成されることになる複数の値の近似値である、
変換された複数の係数の前記行列の中の係数を第1の大きさだけ右シフトすることにより複数のピクセル成分値の行列を生成させ、
複数のピクセル成分値の前記行列に基づいて、メディアプレゼンテーションユニットに可聴信号または可視信号を出力させ、
なお、前記バタフライ構造演算のうちの1つによって生成される結果と、無制限の精度の算術演算を使用して同等なバタフライ構造演算によって生成されることになる結果と、の間の差はゼロの周りに集中しており、そして正の差と負の差とはほぼ等しい大きさである、コンピュータ可読媒体。 - 前記プロセッサに、バイアスされた複数の係数の前記行列を生成させる前記複数の命令は、前記プロセッサに、スケール変更された複数の係数の前記行列の前記DC係数に対して中間バイアス値を加算させ、
前記中間バイアス値は、2(P+T−1)に等しく、なお、Pは、前記第1の大きさに等しく、Tは、前記変換を実行することにより加算されるビットの数である、請求項28に記載のコンピュータ可読媒体。 - 前記プロセッサに、バイアスされた複数の係数の前記行列を生成させる前記複数の命令は、前記プロセッサに、スケール変更された複数の係数の前記行列の前記DC係数に対して補足バイアス値を加算させ、
前記DC係数に対する前記補足バイアス値の前記加算は、正の誤差および負の誤差を平均して等しい大きさになるように、そして平均してゼロの周りで対称になるようにし、
前記誤差は、精度に無関係に、変換された複数の係数の前記行列の中の複数の係数の限られた精度の固定小数点表現を前記第1の大きさだけ右シフトすることからもたらされる値と、変換された係数の前記行列の中の前記複数の係数を2Pによって除算することからもたらされる値と、の間の差を表し、なお、Pは、前記第1の大きさに等しい、請求項28に記載のコンピュータ可読媒体。 - 前記補足バイアス値は、前記DC係数が負であるときに、−1に等しく、前記DC係数が負でないときに、0に等しい、請求項30に記載のコンピュータ可読媒体。
- 前記命令は、さらに、前記プロセッサに、擬似ランダムベースで、−1または0のいずれかに等しい値を選択させ、
前記プロセッサに、前記補足バイアス値を加算させる前記命令は、前記プロセッサに、前記選択された値を前記補足バイアス値として加算させる、請求項30に記載のコンピュータ可読媒体。 - 前記プロセッサに、スケール変更された複数の係数の前記行列を生成させる前記命令は、前記プロセッサに、入力係数の前記行列の中の各係数を第2の大きさだけ左シフトさせ、
前記プロセッサに、前記一連のバタフライ構造演算を使用させる前記命令は、変換された係数の前記行列の中の各係数が、第3の大きさによって測定される精度の余分なビットの数を含むようにし、そして
前記第1の大きさは、前記第2の大きさと前記第3の大きさとを加えたものに等しい、請求項28に記載のコンピュータ可読媒体。 - 前記第2の大きさは、前記変換を適用しながら使用される前記固定小数点数の仮数ビットの数に等しい、請求項33に記載のコンピュータ可読媒体。
- 前記第2の大きさは3であり、そして
入力された複数の係数の前記行列を仮定すると、前記複数のピクセル成分値は、電気電子技術者協会(IEEE)1180規格の精度要件を満たす、請求項34に記載のコンピュータ可読媒体。 - 前記複数の命令は、さらに、前記プロセッサに、
複数のピクセル成分値の前記行列の中におけるピクセル成分値を含む複数のピクセルを構築させ、
前記複数のピクセルをディスプレイユニット上に表示させる、請求項28に記載のコンピュータ可読媒体。 - 前記複数の固定小数点数は16−ビットの固定小数点数である、請求項28に記載のコンピュータ可読媒体。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US81669706P | 2006-06-26 | 2006-06-26 | |
US60/816,697 | 2006-06-26 | ||
US84136206P | 2006-08-30 | 2006-08-30 | |
US60/841,362 | 2006-08-30 | ||
US84719406P | 2006-09-25 | 2006-09-25 | |
US60/847,194 | 2006-09-25 | ||
US82966906P | 2006-10-16 | 2006-10-16 | |
US60/829,669 | 2006-10-16 | ||
US86953006P | 2006-12-11 | 2006-12-11 | |
US60/869,530 | 2006-12-11 | ||
PCT/US2007/072088 WO2008002897A2 (en) | 2006-06-26 | 2007-06-26 | Reduction of errors during computation of inverse discrete cosine transform |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013048219A Division JP5661836B2 (ja) | 2006-06-26 | 2013-03-11 | 逆離散コサイン変換の計算中の誤差の低減 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010501911A JP2010501911A (ja) | 2010-01-21 |
JP5269782B2 true JP5269782B2 (ja) | 2013-08-21 |
Family
ID=38624012
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009518495A Expired - Fee Related JP5086343B2 (ja) | 2006-06-26 | 2007-06-25 | 逆離散コサイン変換計算における誤差低減 |
JP2009518500A Expired - Fee Related JP5269782B2 (ja) | 2006-06-26 | 2007-06-26 | 逆離散コサイン変換の計算中の誤差の低減 |
JP2013048219A Expired - Fee Related JP5661836B2 (ja) | 2006-06-26 | 2013-03-11 | 逆離散コサイン変換の計算中の誤差の低減 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009518495A Expired - Fee Related JP5086343B2 (ja) | 2006-06-26 | 2007-06-25 | 逆離散コサイン変換計算における誤差低減 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013048219A Expired - Fee Related JP5661836B2 (ja) | 2006-06-26 | 2013-03-11 | 逆離散コサイン変換の計算中の誤差の低減 |
Country Status (10)
Country | Link |
---|---|
US (2) | US8385424B2 (ja) |
EP (2) | EP2035958A2 (ja) |
JP (3) | JP5086343B2 (ja) |
KR (2) | KR101013344B1 (ja) |
CN (2) | CN102007489B (ja) |
BR (1) | BRPI0712984A2 (ja) |
CA (2) | CA2653692C (ja) |
IN (1) | IN2014MN01239A (ja) |
TW (2) | TWI373255B (ja) |
WO (2) | WO2008002881A2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8385424B2 (en) * | 2006-06-26 | 2013-02-26 | Qualcomm Incorporated | Reduction of errors during computation of inverse discrete cosine transform |
US8699810B2 (en) * | 2006-06-26 | 2014-04-15 | Qualcomm Incorporated | Efficient fixed-point approximations of forward and inverse discrete cosine transforms |
US8300698B2 (en) * | 2006-10-23 | 2012-10-30 | Qualcomm Incorporated | Signalling of maximum dynamic range of inverse discrete cosine transform |
US8819095B2 (en) * | 2007-08-28 | 2014-08-26 | Qualcomm Incorporated | Fast computation of products by dyadic fractions with sign-symmetric rounding errors |
US8731062B2 (en) * | 2008-02-05 | 2014-05-20 | Ntt Docomo, Inc. | Noise and/or flicker reduction in video sequences using spatial and temporal processing |
US9378751B2 (en) * | 2008-06-19 | 2016-06-28 | Broadcom Corporation | Method and system for digital gain processing in a hardware audio CODEC for audio transmission |
US8755515B1 (en) | 2008-09-29 | 2014-06-17 | Wai Wu | Parallel signal processing system and method |
NO332205B1 (no) * | 2008-12-30 | 2012-07-30 | Cisco Systems Int Sarl | Implementering av entropikoding/dekoding av transformasjonskoeffisientdata til videokompressjonssystemer i datamaskininnretninger |
US8879632B2 (en) | 2010-02-18 | 2014-11-04 | Qualcomm Incorporated | Fixed point implementation for geometric motion partitioning |
JP2013524730A (ja) * | 2010-04-12 | 2013-06-17 | クゥアルコム・インコーポレイテッド | 幾何学的動き区分のための固定小数点実装形態 |
US9185422B2 (en) | 2010-07-15 | 2015-11-10 | Qualcomm Incorporated | Variable localized bit-depth increase for fixed-point transforms in video coding |
BR112013007023A2 (pt) | 2010-09-28 | 2017-07-25 | Samsung Electronics Co Ltd | método de codificação de vídeo e método de decodificação de vídeo |
US9824066B2 (en) * | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
US20120183047A1 (en) * | 2011-01-18 | 2012-07-19 | Louis Joseph Kerofsky | Video decoder with reduced dynamic range transform with inverse transform clipping |
US20120183048A1 (en) * | 2011-01-18 | 2012-07-19 | Louis Joseph Kerofsky | Video decoder with reduced dynamic range transform with multiple clipping |
US9807395B2 (en) * | 2011-01-18 | 2017-10-31 | Dolby International Ab | Video decoder with reduced dynamic range transform with inverse transform shifting memory |
AU2016219700B2 (en) * | 2011-01-18 | 2018-06-28 | Dolby International Ab | Video decoder with reduced dynamic range transform with inverse transform shifting memory |
US20120183045A1 (en) * | 2011-01-18 | 2012-07-19 | Louis Joseph Kerofsky | Video decoder with reduced dynamic range transform including clipping |
KR20120098499A (ko) * | 2011-02-25 | 2012-09-05 | 삼성전자주식회사 | 영상의 변환 방법 및 장치, 및 영상의 역변환 방법 및 장치 |
US9326001B2 (en) * | 2011-03-22 | 2016-04-26 | International Business Machines Corporation | Scalable image distribution in virtualized server environments |
TWI601419B (zh) | 2011-06-30 | 2017-10-01 | 三星電子股份有限公司 | 視訊解碼方法 |
CN103959780B (zh) * | 2011-12-15 | 2017-10-13 | 寰发股份有限公司 | 量化电平截取装置及方法 |
WO2013086724A1 (en) | 2011-12-15 | 2013-06-20 | Mediatek Singapore Pte. Ltd. | Method of clippling transformed coefficients before de-quantization |
WO2013109471A1 (en) * | 2012-01-19 | 2013-07-25 | Vid Scale, Inc. | System and method of video coding quantization and dynamic range control |
US9131210B2 (en) * | 2012-03-16 | 2015-09-08 | Texas Instruments Incorporated | Low-complexity two-dimensional (2D) separable transform design with transpose buffer management |
AU2013264361B2 (en) | 2012-05-25 | 2017-01-05 | Sun Patent Trust | Image encoding method, image encoding device, image decoding method, image decoding device, and image encoding/decoding device |
CA2841112C (en) | 2012-05-25 | 2019-09-17 | Panasonic Corporation | Moving picture coding and decoding using context adaptive binary arithmetic coding with fixed probability for some sample adaptive offset parameters |
WO2013175736A1 (ja) | 2012-05-25 | 2013-11-28 | パナソニック株式会社 | 動画像符号化方法、動画像符号化装置、動画像復号方法、動画像復号装置、および、動画像符号化復号装置 |
WO2013183232A1 (ja) | 2012-06-04 | 2013-12-12 | パナソニック株式会社 | 動画像符号化方法、動画像符号化装置、動画像復号方法、および、動画像復号装置 |
KR20130137951A (ko) * | 2012-06-08 | 2013-12-18 | 한국전자통신연구원 | 초고해상도 영상 코덱을 위한 역변환 방법 |
US8806489B2 (en) | 2012-07-05 | 2014-08-12 | International Business Machines Corporation | Virtual machine image distribution network |
US9648332B2 (en) * | 2013-10-28 | 2017-05-09 | Qualcomm Incorporated | Adaptive inter-color component residual prediction |
JP6102707B2 (ja) * | 2013-12-05 | 2017-03-29 | Nttエレクトロニクス株式会社 | デジタル符号化装置 |
US9432696B2 (en) | 2014-03-17 | 2016-08-30 | Qualcomm Incorporated | Systems and methods for low complexity forward transforms using zeroed-out coefficients |
US9516345B2 (en) * | 2014-03-17 | 2016-12-06 | Qualcomm Incorporated | Systems and methods for low complexity forward transforms using mesh-based calculations |
US10057587B2 (en) * | 2015-01-31 | 2018-08-21 | Qualcomm Incorporated | Coding escape pixels for palette mode coding |
KR101644039B1 (ko) * | 2015-06-11 | 2016-07-29 | 에스케이텔레콤 주식회사 | 고정소수점 연산 방법 및 고정소수점 연산 장치 |
JP2020098986A (ja) * | 2018-12-17 | 2020-06-25 | キヤノン株式会社 | 画像符号化装置及び画像復号装置及びそれらの制御方法及びプログラム |
MX2022006797A (es) * | 2019-12-06 | 2022-09-12 | Fraunhofer Ges Forschung | Intraprediccion basada en matriz con ajustes de modo global. |
EP3849089A1 (en) * | 2020-01-09 | 2021-07-14 | Microsoft Technology Licensing, LLC | Encoding for data recovery in storage systems |
Family Cites Families (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3120605A (en) * | 1959-09-02 | 1964-02-04 | Technion Res & Dev Foundation | General purpose transistorized function generator |
US3982112A (en) * | 1974-12-23 | 1976-09-21 | General Electric Company | Recursive numerical processor |
JP2811369B2 (ja) * | 1989-01-27 | 1998-10-15 | ドルビー・ラボラトリーズ・ライセンシング・コーポレーション | 高品質オーディオ用短時間遅延変換コーダ、デコーダ、及びエンコーダ・デコーダ |
US5129015A (en) * | 1990-04-19 | 1992-07-07 | Ricoh Company Ltd. | Apparatus and method for compressing still images without multiplication |
DE9016732U1 (de) | 1990-12-11 | 1992-04-09 | Robert Bosch Gmbh, 70469 Stuttgart | Elektrisches Gerät, insbesondere Schalt- und Steuergerät für Kraftfahrzeuge |
US5122875A (en) | 1991-02-27 | 1992-06-16 | General Electric Company | An HDTV compression system |
RU2096955C1 (ru) | 1991-03-01 | 1997-11-27 | Е.И.Дюпон Де Немур Энд Компани | Вододиспергируемая гранулированная пестицидная композиция, получаемая методом экструзии, и способ ее получения |
JPH0530470A (ja) * | 1991-07-19 | 1993-02-05 | Sony Corp | デイジタルビデオ信号の記録および/または再生方法 |
US5285402A (en) * | 1991-11-22 | 1994-02-08 | Intel Corporation | Multiplyless discrete cosine transform |
US5539836A (en) * | 1991-12-20 | 1996-07-23 | Alaris Inc. | Method and apparatus for the realization of two-dimensional discrete cosine transform for an 8*8 image fragment |
TW224553B (en) | 1993-03-01 | 1994-06-01 | Sony Co Ltd | Method and apparatus for inverse discrete consine transform and coding/decoding of moving picture |
EP0648051B1 (en) * | 1993-03-31 | 1999-02-03 | Sony Corporation | Signal processor |
JP2816295B2 (ja) * | 1993-05-21 | 1998-10-27 | 鐘紡株式会社 | 離散コサイン変換方法および離散コサイン変換回路 |
RU2122295C1 (ru) | 1994-04-29 | 1998-11-20 | Виктор Павлович Дворкович | Способ покадрового сжатия изображений |
US6549666B1 (en) * | 1994-09-21 | 2003-04-15 | Ricoh Company, Ltd | Reversible embedded wavelet system implementation |
US5701263A (en) | 1995-08-28 | 1997-12-23 | Hyundai Electronics America | Inverse discrete cosine transform processor for VLSI implementation |
US6026183A (en) * | 1995-10-27 | 2000-02-15 | Texas Instruments Incorporated | Content-based video compression |
JP3302870B2 (ja) * | 1995-12-11 | 2002-07-15 | 三菱電機株式会社 | センサのバイアス誤差推定装置 |
US5825927A (en) * | 1996-01-16 | 1998-10-20 | Hitachi America, Ltd. | Methods and apparatus for encoding video data in a manner that is well suited for decoding by regular or downconverting decoders |
US5754456A (en) | 1996-03-05 | 1998-05-19 | Intel Corporation | Computer system performing an inverse cosine transfer function for use with multimedia information |
US6020838A (en) * | 1996-12-23 | 2000-02-01 | National Instruments Corporation | System and method for generating a sigma-delta correction circuit using matrix calculation of linearity error correction coefficients |
DE59801516D1 (de) | 1997-01-31 | 2001-10-25 | Siemens Ag | Verfahren und anordnung zur codierung und decodierung eines digitalisierten bildes |
TW376628B (en) * | 1997-05-06 | 1999-12-11 | Holtek Semiconductor Inc | Method of accelerating JPEG quantization calculation in image compression |
US6134270A (en) * | 1997-06-13 | 2000-10-17 | Sun Microsystems, Inc. | Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same |
JP3524747B2 (ja) * | 1998-01-30 | 2004-05-10 | 三洋電機株式会社 | 離散コサイン変換回路 |
WO1999039303A1 (en) | 1998-02-02 | 1999-08-05 | The Trustees Of The University Of Pennsylvania | Method and system for computing 8x8 dct/idct and a vlsi implementation |
TW395135B (en) | 1998-03-03 | 2000-06-21 | Nat Science Council | A high throughput and regular architecture of 2-D 8x8 DCT/IDCT using direct form |
US6539058B1 (en) * | 1998-04-13 | 2003-03-25 | Hitachi America, Ltd. | Methods and apparatus for reducing drift due to averaging in reduced resolution video decoders |
US6792149B1 (en) | 1998-05-07 | 2004-09-14 | Sarnoff Corporation | Method and apparatus for resizing an image frame including field-mode encoding |
US6310919B1 (en) * | 1998-05-07 | 2001-10-30 | Sarnoff Corporation | Method and apparatus for adaptively scaling motion vector information in an information stream decoder |
KR20000013653A (ko) | 1998-08-12 | 2000-03-06 | 이종하 | 정/역 최적화 정수형 여현변환장치 및 그 방법 |
EP0990992A3 (de) | 1998-09-28 | 2002-02-13 | Siemens Aktiengesellschaft | Diskreter/invers-diskreter Cosinus-Transformationsvorrichtung und Anordnung |
GB2347038A (en) | 1999-02-18 | 2000-08-23 | Nokia Mobile Phones Ltd | A video codec using re-transmission |
US6167092A (en) * | 1999-08-12 | 2000-12-26 | Packetvideo Corporation | Method and device for variable complexity decoding of motion-compensated block-based compressed digital video |
US6529634B1 (en) | 1999-11-08 | 2003-03-04 | Qualcomm, Inc. | Contrast sensitive variance based adaptive block size DCT image compression |
KR100683380B1 (ko) * | 2000-02-21 | 2007-02-15 | 주식회사 팬택앤큐리텔 | 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치 |
JP2001318910A (ja) * | 2000-02-29 | 2001-11-16 | Sony Corp | 逆離散コサイン変換装置 |
DE10116204A1 (de) | 2000-08-12 | 2002-02-21 | Bosch Gmbh Robert | Verfahren zur ganzzahligen Approximation von Transformationskoeffizienten sowie Coder und Decoder |
KR100357689B1 (ko) * | 2000-11-13 | 2002-10-19 | 삼성전자 주식회사 | 일관된 화질을 가지는 실시간 가변 비트율 엠펙 비디오전송 시스템 |
US6859815B2 (en) | 2000-12-19 | 2005-02-22 | Koninklijke Philips Electronics N.V. | Approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding |
US6799192B1 (en) * | 2001-01-09 | 2004-09-28 | Apple Computer, Inc. | Method and apparatus for inverse discrete cosine transform |
US6873655B2 (en) * | 2001-01-09 | 2005-03-29 | Thomson Licensing A.A. | Codec system and method for spatially scalable video data |
US8374237B2 (en) * | 2001-03-02 | 2013-02-12 | Dolby Laboratories Licensing Corporation | High precision encoding and decoding of video images |
JP2002374531A (ja) | 2001-06-15 | 2002-12-26 | Victor Co Of Japan Ltd | 復号装置 |
US7082450B2 (en) * | 2001-08-30 | 2006-07-25 | Nokia Corporation | Implementation of a transform and of a subsequent quantization |
US6909753B2 (en) * | 2001-12-05 | 2005-06-21 | Koninklijke Philips Electronics, N.V. | Combined MPEG-4 FGS and modulation algorithm for wireless video transmission |
US7007055B2 (en) * | 2002-03-12 | 2006-02-28 | Intel Corporation | Method of performing NxM Discrete Cosine Transform |
US20030215011A1 (en) | 2002-05-17 | 2003-11-20 | General Instrument Corporation | Method and apparatus for transcoding compressed video bitstreams |
US7379956B2 (en) * | 2002-07-14 | 2008-05-27 | Apple Inc. | Encoding and decoding data arrays |
KR100376060B1 (en) * | 2002-10-25 | 2003-03-17 | Humax Co Ltd | Method and system for re-setting image size using inverse discrete cosine transform |
US7792891B2 (en) * | 2002-12-11 | 2010-09-07 | Nvidia Corporation | Forward discrete cosine transform engine |
CN1326397C (zh) * | 2003-06-02 | 2007-07-11 | 杭州高特信息技术有限公司 | 一种dct快速变换结构 |
TWI224931B (en) * | 2003-07-04 | 2004-12-01 | Mediatek Inc | Scalable system for inverse discrete cosine transform and method thereof |
TWI257054B (en) * | 2003-09-03 | 2006-06-21 | Mediatek Inc | Rapid and low cost of inverse discrete cosine transform system and method thereof |
KR20060135613A (ko) | 2003-09-24 | 2006-12-29 | 텍사스 인스트루먼츠 인코포레이티드 | 8×8 변환 및 양자화 |
GB0323038D0 (en) * | 2003-10-02 | 2003-11-05 | Koninkl Philips Electronics Nv | Method and apparatus for improved inverse transform calculation |
JP3951036B2 (ja) | 2003-11-27 | 2007-08-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 動的小数点方式、動的小数点演算方法、並びに2次元逆離散コサイン変換方法及びその装置 |
US20050196055A1 (en) * | 2004-03-04 | 2005-09-08 | Sheng Zhong | Method and system for codifying signals that ensure high fidelity reconstruction |
US7730116B2 (en) * | 2004-12-14 | 2010-06-01 | Stmicroelectronics, Inc. | Method and system for fast implementation of an approximation of a discrete cosine transform |
US8385424B2 (en) | 2006-06-26 | 2013-02-26 | Qualcomm Incorporated | Reduction of errors during computation of inverse discrete cosine transform |
US8699810B2 (en) * | 2006-06-26 | 2014-04-15 | Qualcomm Incorporated | Efficient fixed-point approximations of forward and inverse discrete cosine transforms |
US8300698B2 (en) * | 2006-10-23 | 2012-10-30 | Qualcomm Incorporated | Signalling of maximum dynamic range of inverse discrete cosine transform |
-
2007
- 2007-06-22 US US11/767,444 patent/US8385424B2/en active Active
- 2007-06-22 US US11/767,452 patent/US8606023B2/en not_active Expired - Fee Related
- 2007-06-25 EP EP07784535A patent/EP2035958A2/en not_active Withdrawn
- 2007-06-25 WO PCT/US2007/072039 patent/WO2008002881A2/en active Application Filing
- 2007-06-25 CN CN200780021734.6A patent/CN102007489B/zh not_active Expired - Fee Related
- 2007-06-25 JP JP2009518495A patent/JP5086343B2/ja not_active Expired - Fee Related
- 2007-06-25 CA CA2653692A patent/CA2653692C/en not_active Expired - Fee Related
- 2007-06-25 KR KR1020087031503A patent/KR101013344B1/ko not_active IP Right Cessation
- 2007-06-26 CA CA2653693A patent/CA2653693C/en not_active Expired - Fee Related
- 2007-06-26 CN CN200780023784.8A patent/CN102016829B/zh active Active
- 2007-06-26 TW TW096123075A patent/TWI373255B/zh not_active IP Right Cessation
- 2007-06-26 KR KR1020087031691A patent/KR100982156B1/ko active IP Right Grant
- 2007-06-26 BR BRPI0712984-0A patent/BRPI0712984A2/pt not_active IP Right Cessation
- 2007-06-26 TW TW096123078A patent/TWI382767B/zh not_active IP Right Cessation
- 2007-06-26 JP JP2009518500A patent/JP5269782B2/ja not_active Expired - Fee Related
- 2007-06-26 WO PCT/US2007/072088 patent/WO2008002897A2/en active Application Filing
- 2007-06-26 EP EP07799026.5A patent/EP2035959B1/en active Active
-
2013
- 2013-03-11 JP JP2013048219A patent/JP5661836B2/ja not_active Expired - Fee Related
-
2014
- 2014-06-18 IN IN1239MUN2014 patent/IN2014MN01239A/en unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5661836B2 (ja) | 逆離散コサイン変換の計算中の誤差の低減 | |
KR100963458B1 (ko) | 순이산 및 역이산 코사인 변환의 효율적인 고정 소수점 근사 | |
JP2003333598A (ja) | イメージおよびビデオ符号化のための2−d変換 | |
RU2439682C2 (ru) | Уменьшение ошибок во время вычисления обратного дискретного косинусного преобразования | |
JP5129248B2 (ja) | 順方向および逆離散コサイン変換の効率的な固定小数点近似 | |
RU2496139C2 (ru) | Эффективные аппроксимации с фиксированной запятой прямого и обратного дискретных косинусных преобразований | |
JP2005354307A (ja) | 逆量子化器及びこれを用いた画像復号化装置 | |
Zuair | Computational analysis of real-time MPEG-2 video compression and its hardware implementation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120518 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120611 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120618 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120717 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130109 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5269782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |