JP3524747B2

JP3524747B2 - 離散コサイン変換回路

Info

Publication number: JP3524747B2
Application number: JP01926998A
Authority: JP
Inventors: 大松井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 2004-05-10
Anticipated expiration: 2018-01-30
Also published as: JPH11212958A; US6292817B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル音声録音
再生装置におけるデジタル音声データの圧縮／伸長処理
に用いることができる離散コサイン変換回路に関する。

【０００２】

【従来の技術】図２は、デジタル化された音声データの
符号化／復号化を行う処理装置の概略のブロック図であ
る。録音時には、入力された音声信号が、まずＡ／Ｄ
（analogto degital）変換器２によりデジタル音声デー
タに変換される。デジタル音声データは、ＱＭＦ（quad
rature mirror filter）回路４を用いて低、中、高の３
つの周波数帯域に分割される。デジタルの時系列音声デ
ータは、離散コサイン変換（ＤＣＴ：discrete cosine
transform）回路６を用いて周波数成分データに変換さ
れ、さらに量子化器８にて量子化される。このように生
成された符号化データは、所定の記録媒体に記録するた
めの次段の処理回路に供給される。

【０００３】一方、再生時には、上述とは逆の処理が行
われる。つまり、逆量子化器１０、離散コサイン逆変換
回路（inverse ＤＣＴ）１２、ＩＱＭＦ（inverse quad
rature mirror filter）回路１４、Ｄ／Ａ（degital to
analog）変換器１６はそれぞれ量子化器８、ＤＣＴ回
路６、ＱＭＦ回路４、Ａ／Ｄ変換器２が行うのとは逆の
変換を行い、これらを用いて、記録された符号化データ
から音声信号が再生される。

【０００４】さて、ＤＣＴは、音声信号の符号化／復号
化において有用であり、広く用いられるようになってい
る。ＤＣＴには種々のタイプがあり、例えば、音声録音
再生装置に用いられる一つのタイプとして、連続整数の
時刻インデックスｎで表される２Ｍ個の時系列音声デー
タｙ(n)と連続整数の波数インデックスｋで表されるＭ
個の周波数成分データＸ(k)との間の次の関係式、

【数１】で表されるＤＣＴがある。これはいくつかの基本的なＤ
ＣＴからはやや変更を加えられたものであるため、ここ
ではModified ＤＣＴ、以下、略してＭＤＣＴと呼び、
またその逆変換をＩＭＤＣＴ（Inverse ＭＤＣＴ）と呼
ぶ。

【０００５】ＤＣＴを高速に処理するアルゴリズムとし
て高速フーリエ変換（ＦＦＴ）を使用する方法が知られ
ている。上記ＭＤＣＴ又はＩＭＤＣＴについても、同様
にＦＦＴを用いたアルゴリズムにより数列Ｘ(k)から数
列ｙ(n)を求めたり、逆に数列ｙ(n)から数列Ｘ(k)を求
めることが行われている。

【０００６】より厳密に述べれば、時系列音声データｙ
(n)と周波数成分データＸ(k)との関係式である（１）式
はＩＭＤＣＴの計算に適した形式に表されたものであ
り、ＭＤＣＴは後述の（６）式の表現に基づいて計算が
行われる。

【０００７】まず（１）式に基づくＩＭＤＣＴに関する
計算アルゴリズムを以下に説明する。まず、変換元デー
タである数列Ｘ(k)を所定規則に従って並べ替えて再構
成し、新たな数列Ｕ(k)を定義する。このＵ(k)に基づい
て、次式で表されるＺ(j)が定義される。なお、ここ
で、ｉは虚数単位であり、ψ(j)は所定のｊの関数を表
す。

【０００８】Ｚ(j)＝（Ｕ(2j)＋ｉＵ(2j+1)）・exp(ｉψ(j)) ………（２）さらに、このＺ(j)から次式で定義されるｚ(n)が求めら
れる。

【０００９】

【数２】この（３）式を高速に計算するためにＦＦＴが用いられ
る。よく知られているようにＦＦＴは、上記（３）式を
次式で表される演算の繰り返しにより計算するものであ
る。なお、ψ'(j)は所定のｊの関数である。

【００１０】Ｚ(ｊ₁)＋Ｚ(ｊ₂)・exp(ｉψ'(j)) ………（４）ＩＭＤＣＴでは、このｚ(n)から、次の（５）式で定義
されるｕ(n)を求め、この数列ｕ(n)を並べ替えにより再
構成して、時系列音声データｙ(n)を得る。なお、ａ₀〜
ａ₃はｎごとに定まる比例係数である。

【００１１】

【数３】ｕ(n) ＝ａ₀・Reｚ(n)＋ａ₁・Reｚ(M/2-1-n) ＋ａ₂・Imｚ(n)＋ａ₃・Imｚ(M/2-1-n) ｕ(M-1-n)＝ａ₂・Reｚ(n)−ａ₃・Reｚ(M/2-1-n) −ａ₀・Imｚ(n)＋ａ₁・Imｚ(M/2-1-n) ………（５）一方、ＭＤＣＴに関しては、時系列音声データｙ(n)に
基づいた数列ｘ(n)から周波数成分データＸ(k)を求める
ために次の関係式が用いられる。

【００１２】

【数４】（１）式と（６）式とは係数２／Ｍを除けば、ほとんど
同一の形式を有していることから、ＭＤＣＴの計算アル
ゴリズムは上述したＩＭＤＣＴのそれと類似することが
期待される。実際、ＭＤＣＴの計算アルゴリズムは、以
下のようなものであり、ＩＭＤＣＴのアルゴリズムと共
通点を有する。しかし、その一方、多少の相違点もある
ことに注意する。

【００１３】まず、ＭＤＣＴでは次式に示されるよう
な、変換元データである数列ｘ(n)の所定の要素同士の
和（又は差）により、新たな数列ｘ'(n)を定義する。こ
のプロセスはＩＭＤＣＴにはないものである。

【００１４】ｘ'(n)＝ｘ(n₁)＋ｘ(n₂)又はｘ(n₁)−ｘ(n₂) ………（７）このｘ'(n)に基づいて、（２）式と同形式の次式で表さ
れるｚ(j)が定義される。

【００１５】ｚ(j)＝（ｘ'(2j)＋ｉｘ'(2j+1)）・exp(ｉψ(j)) ………（８）さらに、このｚ(j)から次式で定義されるＺ(k)が求めら
れる。

【００１６】

【数５】この（９）式は（３）式と同様の形式を有し、この高速
計算においても（３）式同様、ＦＦＴが用いられ、次の
形式の演算が実行される。

【００１７】ｚ(ｊ₁)＋ｚ(ｊ₂)・exp(ｉψ'(j)) ………（１０）ＭＤＣＴでは、このＺ(k)から、次の（１１）式により
周波数成分データＸ(k)を得る。

【００１８】

【数６】Ｘ(k) ＝ｂ₀・ReＺ(k)＋ｂ₁・ReＺ(M/2-1-k) ＋ｂ₂・ImＺ(k)＋ｂ₃・ImＺ(M/2-1-k) Ｘ(M-1-k)＝ｂ₂・ReＺ(k)−ｂ₃・ReＺ(M/2-1-k) −ｂ₀・ImＺ(k)＋ｂ₁・ImＺ(M/2-1-k) ………（１１）ただし、ｂ₀〜ｂ₃はｋごとに定まる比例係数である。ｎ
ごとに定まる比例係数ａ_L（Ｌ＝０〜３）をａ_L＝ａ
_L(n)、また比例係数ｂ_L（Ｌ＝０〜３）をｂ_L＝ｂ_L(k)と
表すと、両者の間にはｂ_L(j)＝ａ_L(j)×２／Ｍ ………（１２）という関係がある。

【００１９】図３は、上述したＩＭＤＣＴ演算を実現す
る従来のＩＭＤＣＴ回路の概略のブロック図である。Ｒ
ＡＭ（random access memory）２０には、変換元データ
である周波数成分データＸ(k)が格納される。またＲＡ
Ｍ２０は、演算の途中の結果を格納することもできるよ
うに構成されている。ＲＯＭ（read only memory）２２
には、比例係数ａ_L（Ｌ＝０〜３）が格納される。乗算
器２４には、ＲＡＭ２０から読み出されレジスタ２６に
保持された値と、ＲＯＭ２２から読み出されレジスタ２
８に保持された値とが入力され、これらを掛け合わせた
値がレジスタ３０又はレジスタ３２のいずれかへ出力さ
れる。

【００２０】加減算器３４は２つの入力Ａ、Ｂを有し、
それぞれには、セレクタ３６、３８が設けられる。セレ
クタ３６には、レジスタ２６とレジスタ３０とが入力側
に接続される。これによりセレクタ３６は、ＲＡＭ２０
に格納されたそのままのデータか、乗算器２４にて乗算
が行われたデータかのいずれかを選択的に加減算器３４
の一つの入力端Ａへ供給することができる。一方、セレ
クタ３８には、セレクタ４０を介してレジスタ４２、４
４と、レジスタ３２とが入力側に接続される。これによ
りセレクタ３８は、レジスタ３２に格納される値（例え
ばＲＡＭ２０格納データに対して乗算器２４にて乗算を
行った結果）と、加減算器３４の出力結果とのいずれか
を加減算器３４の他の入力端Ｂへ供給することができ
る。加減算器３４の出力は、レジスタ４２を介してＲＡ
Ｍ２０へ書き戻すことができる。

【００２１】さて、時系列音声データｙ(n)と周波数成
分データＸ(k)との変換において、時系列音声データｙ
(n)は時間的に連続する２Ｍ個のデータを１ブロックと
してブロックごとに取り扱われる。生成された１ブロッ
ク分の時系列音声データは、ＲＡＭ４４に格納される。
このとき各ブロック間のつなぎ目において音声の歪みを
少なくするため、先行するブロックの終わりの部分と後
続するブロックの先頭部分とはオーバーラップするよう
にブロックの範囲が定められる。このオーバーラップす
る部分においては、両ブロックのデータ値を加算する処
理を行って最終的な音声データｙ(n)が生成される。こ
のデータの重ね合わせを行うために、ＲＡＭ４４に格納
された音声データは、加減算器３４へ戻すことができる
ように構成される。すなわち、ＲＡＭ４４から読み出さ
れた値は、乗算器２４とレジスタ３２との間に配置され
るセレクタ４６に入力される。セレクタ４６は、乗算器
２４の出力とＲＡＭ４４の出力とのいずれかを選択し
て、選択された値は、セレクタ３８を介して加減算器３
４へ入力される。

【００２２】次にこの従来回路において、上記演算がど
のように行われるかを説明する。まず上記（２）式の右
辺を展開することによりＺ(j)は次式で表される。

【００２３】

【数７】Ｚ(j)＝（Ｕ(2j)・cosψ(j)−Ｕ(2j+1)・sinψ(j)）＋ｉ（Ｕ(2j+1)・cosψ(j)−Ｕ(2j)・sinψ(j)）） ……（１３）よって、データＵ(k)をＲＡＭ２０に格納し、sinψ
(j)、cosψ(j)をＲＯＭ２２に格納することにより、Ｚ
(j)の実数部、虚数部はそれぞれ乗算器２４、加減算器
３４を順に用いて計算され、加減算器３４から出力され
た実数部、虚数部の演算結果はＲＡＭ２０に格納され
る。

【００２４】ｚ(n)は（４）式で表される演算を繰り返
すことにより求められることは既に述べた。ＲＡＭ２０
に格納されたＺ(j)を乗算器２４を通さずに、レジスタ
２６、セレクタ３６を経由してそのままの値で加減算器
３４へ入力することにより、（４）式の右辺第一項が加
減算器３４の一端Ａへ供給される。また、右辺第二項
は、ＲＡＭ２０に格納されたＺ(j)とＲＯＭ２２に格納
されているexp(ｉψ'(j))とをそれぞれ読み出して、乗
算器２４にて掛け合わせて生成される。そして、これが
セレクタ４６、レジスタ３２、セレクタ３８を経由し
て、加減算器３４の他端Ｂに供給される。加減算器３４
は（４）式の第一項と第二項との加算を行い、その結果
はＲＡＭ２０に格納される。このｚ(n)の計算も複素演
算であり、やはり回路においては実数部と虚数部とが別
個に演算される。

【００２５】この演算により（５）式の演算に用いられ
るReｚ(n)、Reｚ(M/2-1-n)、Imｚ(n)、Imｚ(M/2-1-n)が
ＲＡＭ２０に格納される。また、比例係数ａ_L（Ｌ＝０
〜３）はＲＯＭ２２に格納されている。（５）式の計算
は、乗算器２４が右辺第一項から順に各項を計算し、加
減算器３４がそれらを累積的に加減算することにより行
われる。

【００２６】この計算をより詳しく説明する。例えば、
ＲＡＭ２０からReｚ(n)が読み出されてレジスタ２６に
格納され、一方、ＲＯＭ２２からａ₀が読み出されてレ
ジスタ２８に格納され、これらが乗算器２４にて乗算さ
れレジスタ３２に格納される。次に、ＲＡＭ２０からRe
ｚ(M/2-1-n)が読み出されてレジスタ２６に格納され、
一方、ＲＯＭ２２からａ₁が読み出されてレジスタ２８
に格納される。ここで、レジスタ３２の内容は、第一項
の計算のために格納したReｚ(n)から第二項の計算に用
いるReｚ(M/2-1-n)へと上書き変更されることに留意す
る。Reｚ(M/2-1-n)とａ₁とは乗算器２４にて乗算されレ
ジスタ３０に格納され、加減算器３４はレジスタ３２と
レジスタ３０の内容に対し、“Ａ＋Ｂ”を計算してレジ
スタ４４へ出力する。

【００２７】次に第三項が第一項、第二項と同様にして
計算され、レジスタ３０に格納される。加減算器３４は
レジスタ３０とレジスタ４４から供給される第二項まで
の累積加算値とに対し“Ａ＋Ｂ”を計算して、レジスタ
４４へ出力する。第四項も同様にして計算され、第三項
までの加算値に加え合わされ、その結果がＲＡＭ２０に
戻される。しかる後に、（５）式の第二式の計算が上記
第一式と同様にして計算される。この第二式の計算にお
いては、入力端Ａに入力される第二項は、入力端Ｂに供
給される第一項からの減算であり、加減算器３４は“Ｂ
−Ａ”を実行する。

【００２８】すでに述べたように、ＩＭＤＣＴ演算とＭ
ＤＣＴ演算とは共通点が多い。例えば、ＭＤＣＴ演算の
（８）、（９）、（１１）式はそれぞれＩＭＤＣＴ演算
の（２）、（３）、（５）式と同様の形式である。しか
し、ＭＤＣＴ演算は最初に（７）式の処理手順を要する
点、また（５）式と（１１）とは形式上同一であるが、
それらがそれぞれ用いる比例係数ａ_L、ｂ_L（Ｌ＝０〜
３）は異なるものである点が、ＩＭＤＣＴとＭＤＣＴと
の演算の相違点として存在する。

【００２９】

【発明が解決しようとする課題】そのため、単純に上述
した従来のＩＭＤＣＴ回路のＲＡＭ２０やＲＡＭ４４に
ＭＤＣＴ演算の元データを格納して、上記ＭＤＣＴ演算
を行わせようとしても不可能である。例えば、（７）式
は、被演算データに乗算を施さずにそのままの値で加減
算を行うことを表しているが、従来のＩＭＤＣＴ回路
は、ＲＡＭ２０、４４からはそれぞれ加減算器３４の一
方の入力にしか非乗算データを供給できないので、当該
回路で（７）式を計算できず、よってＭＤＣＴ演算を行
わせることができない。この問題を解決しようとする
と、いずれかのＲＡＭから加減算器３４の両入力にそれ
ぞれ非乗算データを供給できるような構成としなければ
ならず、従来技術の延長では回路構成が複雑となるとい
う問題があった。

【００３０】また、比例係数ｂ_L（Ｌ＝０〜３）をａ_Lと
ともＲＯＭ２２に格納して、（１１）式の演算を行うこ
とができるが、その場合、（５）式と（１１）式とで、
ＲＯＭ２２の別々のアドレスから比例係数が読み出され
ることになり、アドレス生成回路が複雑になるという問
題があった。

【００３１】以上のように、従来はＩＭＤＣＴ回路とＭ
ＤＣＴ回路は別個の回路として構成されるため全体の回
路規模が大きくなるという問題や、一つの回路としよう
とすると構成が複雑になるという問題があった。

【００３２】本発明は上記問題点を解消するためになさ
れたもので、上述したＭＤＣＴとＩＭＤＣＴとの双方向
の変換を行うことができる簡単な構成の離散コサイン変
換回路を提供することを目的とする。

【００３３】

【課題を解決するための手段】離散コサイン変換又はそ
の逆変換を行う本発明に係る離散コサイン変換回路は、
デジタル音声録音再生装置に用いられ、時系列音声デー
タと周波数成分データとの間の双方向の離散コサイン変
換を行う離散コサイン変換回路であって、再生処理開始
時に変換元データとなる前記周波数成分データを格納す
る第一のメモリと、前記第一のメモリから読み出された
データに掛け合わされる比例係数を供給する係数供給部
と、前記第一のメモリと前記係数供給部とを入力に接続
された乗算器と、前記乗算器の出力に接続される加減算
器とを備え、再生時の前記周波数成分データから前記時
系列音声データへの変換を行うとともに、録音処理開始
時に変換元データとなる前記時系列音声データを格納す
る第二のメモリと、前記加減算器の出力を保持する加減
算結果レジスタと、前記加減算結果レジスタの内容と値
「０」とのいずれかを出力する加減算結果セレクタとを
さらに有し、前記第二のメモリの出力は、前記加減算器
の第一の入力に接続され、前記加減算結果セレクタは、
その出力が前記加減算器の前記第二の入力に接続され、
前記第二のメモリから読み出されたデータをそのまま前
記第二の入力へ与えるときに値「０」を出力し、前記加
減算結果レジスタに前記乗算器の出力データを格納さ
せ、録音時の前記時系列音声データから周波数成分デー
タへの変換を可能としたものである。

【００３４】本発明によれば、第二のメモリから非乗算
データである時系列音声データが加減算器の第一の入力
に供給される。この値は、加減算器の出力に設けられる
加減算結果セレクタが値「０」を加減算器の第二の入力
に供給して加減算を行うことにより、その値を変えるこ
となく加減算器の出力へ素通りさせられ、前記加減算結
果セレクタを介して加減算器の第二の入力へまわすこと
ができる。よって、次に第二のメモリから読み出され加
減算器の第一の入力へ供給される非乗算データと、第二
の入力へまわされた非乗算データとで、離散コサイン変
換の初段の加減算を行うことができる。以降の演算手順
は、離散コサイン逆変換と共通の演算に基づいて遂行さ
れる。

【００３５】本発明に係る離散コサイン変換回路におい
ては、前記係数供給部は、前記離散コサイン変換又は前
記離散コサイン逆変換のうちいずれか一方の変換で用い
られる前記比例係数を記憶した比例係数メモリと、前記
一方の変換とは逆方向の変換を行う際に、前記比例係数
メモリから読み出された前記比例係数を２の所定ベキ乗
倍して前記乗算器へ出力するビットシフト回路とを有す
るものである。

【００３６】本発明によれば、離散コサイン変換の（１
１）式とその逆変換の（５）式とでそれぞれ用いられる
比例係数ｂ_L、ａ_L（Ｌ＝０〜３）間には（１２）式の関
係があることに着目し、比例係数メモリにはａ_L、ｂ
_L（Ｌ＝０〜３）のいずれか一方を記憶し、必要に応じ
てビットシフト回路を用いて（１２）式の変換を行うこ
ととしたものである。ここで、（１２）式のＭは２のベ
キ乗であることから、ビットシフト回路は、一方の比例
係数を２の所定ベキ乗倍して他方の比例係数を出力する
ことができる。

【００３７】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００３８】図１は、ＭＤＣＴを用いた音声録音再生装
置であるＭＤシステムにおいて、本発明を実施したＭＤ
ＣＴ／ＩＭＤＣＴ双方向変換回路の概略のブロック図で
ある。本実施の形態に係る音声録音再生装置は、図２と
同一のブロック構成を有した音声データ符号化／復号処
理部を含んで構成される。そして、本回路は図２におけ
るＤＣＴ回路６が行うデジタル音声データから周波数成
分データを生成する符号化処理と、ＩＤＣＴ回路１２が
行うＭＤに記録されたデジタルデータから音声を再生す
る復号処理との両方の処理に用いることができる。ＤＣ
Ｔ回路として用いられる場合には、ＱＭＦ回路４から入
力された高、中、低の３つの周波数帯域ごとのデジタル
の時系列音声データｙ(n)にＤＣＴ変換を施して、各周
波数帯域ごとの周波数成分データＸ(k)を生成し、量子
化器８へ出力し、一方、ＩＭＤＣＴ回路として用いられ
る場合には、逆量子化器１０から入力された高、中、低
の３つの周波数帯域ごとの周波数成分データＸ(k)にＩ
ＭＤＣＴ変換を施して、各周波数帯域ごとの時系列音声
データｙ(n)を生成し、ＩＱＭＦ回路１４へ出力する。

【００３９】本回路が行うＭＤＣＴ及びＩＭＤＣＴの演
算アルゴリズムは、従来技術として上述したものと同一
であるので、それを参照することにより説明の簡潔を図
る。

【００４０】本回路は、ＩＭＤＣＴにおいてはＲＡＭ６
０に変換元データである周波数成分データＸ(k)を格納
し、これを変換し、その変換結果である時系列音声デー
タｙ(n)をＲＡＭ６１に格納する。一方、ＭＤＣＴにお
いてはＲＡＭ６１に変換元データである時系列音声デー
タｙ(n)を格納し、これを変換し、その変換結果である
周波数成分データＸ(k)をＲＡＭ６０に格納する。

【００４１】またＲＡＭ６０、６１は、必要に応じて演
算の途中の結果を格納するために用いられる。ここで、
ＲＡＭ６０、６１については、１つのＲＡＭをアドレス
の分割によって２つ分として動作させるようにしてい
る。これにより、読み出しアドレスの入れ替えを行え
ば、ＲＡＭ６０、６１の一方に記憶されているデータ
を、実際にデータの移動を行うことなく、見かけ上ＲＡ
Ｍ６０、６１の他方に移すことが可能になる。

【００４２】４つのレジスタ６２-1〜６２-4は、ＲＡＭ
６０の出力に並列して設けられ、それぞれＲＡＭ６０か
ら読み出されたデータを保持することができる。セレク
タ６４は、これらレジスタ６２-1〜６２-4のいずれかを
選択して、その格納内容を乗算器６６へ出力する。

【００４３】ＲＯＭ６８には、ＲＡＭ６０から読み出さ
れたデータに乗じられる比例係数、例えばＩＭＤＣＴに
て用いられるａ_L（Ｌ＝０〜３）が格納される。

【００４４】シフト器６９は、ＲＯＭ６８から読み出さ
れた比例係数を必要に応じて所定桁数だけシフトするも
のである。例えば、データ数Ｍ＝２μである場合には、
シフトは（μ−１）桁だけＬＳＢ（least significant
bit）方向へ行われる。このシフトをＲＯＭ６８から読
み出された比例係数ａ_Lに施すことにより（１２）式の
関係によりＭＤＣＴにて用いられるｂ_Lが生成される。
これにより、ＩＭＤＣＴにおける（５）式の処理とＭＤ
ＣＴにおける（１１）式の処理とでのＲＯＭ６８へのア
クセスアドレスの発生手順を共通にすることができる。
なお、ＲＯＭ６８に比例係数ｂ_L（Ｌ＝０〜３）を格納
し、シフト器６９にて逆方向へのシフトを行う構成とす
ることもできる。

【００４５】２つのレジスタ７０-1、７０-2は、シフト
器６９の出力に並列して設けられ、それぞれ比例係数を
保持することができる。セレクタ７２は、セレクタ６４
と同様、接続された２つのレジスタ７０-1、７０-2のい
ずれかを選択して、その保持内容を出力する機能を有す
るとともに、それらレジスタの保持内容以外に値“１”
を出力の選択肢として備えている。すなわちセレクタ７
２は、レジスタ７０-1、７０-2の保持内容と値“１”と
の３つのうちいずれかを外部からの制御により選択して
乗算器６６へ出力する。この値“１”の意味については
後述する。

【００４６】乗算器６６は、ＲＡＭ６０側のセレクタ６
４から出力された値と、ＲＯＭ６８側のセレクタ７２か
ら出力された値とを入力され、これらを掛け合わせた値
を出力する。

【００４７】セレクタ７４は、乗算器６６から出力され
た乗算結果と、ＲＡＭ６１から読み出された値とのいず
れかを選択して、レジスタ７８に格納する。

【００４８】加減算器８０は２つの入力Ａ、Ｂを有し、
それらに入力される値の加減算を行う。一方の入力端、
例えば入力Ａに、レジスタ７８の出力が接続される。加
減算器８０の出力には、３つのレジスタ８２〜８６が設
けられる。加減算器８０のもう一つの入力Ｂには、これ
らレジスタ８２〜８６を入力に接続されたセレクタ８８
の出力が接続される。

【００４９】セレクタ８８は、接続された３つのレジス
タ８２〜８６のいずれかを選択して、その保持内容を出
力するという一般的な機能を有するとともに、それらレ
ジスタの保持内容以外に値“０”を出力の選択肢として
備えている。すなわちセレクタ８８は、レジスタ８２〜
８６の保持内容と値“０”との４つのうちいずれかを外
部からの制御により選択して、加減算器８０の入力Ｂへ
供給する。この値“０”の意味については後述する。

【００５０】加減算器８０の出力は、レジスタ８２を介
してＲＡＭ６０やＲＡＭ６１に格納することができる。
例えば、演算の途中段階でのデータをＲＡＭ６０に蓄積
したり、ＩＭＤＣＴにおいて１ブロック分の周波数成分
データＸ(k)から音声データｙ(n)が得られた段階でそれ
をＲＡＭ６１に格納することができる。

【００５１】ここで、ＲＡＭ６１の出力はセレクタ７４
を介して加減算器８０の入力Ａへ接続される。これによ
り、ＲＡＭ６１に格納された時系列音声データｙ(n)を
その値のまま加減算器８０へ供給することができる。こ
のＲＡＭ６１から加減算器８０の入力Ａへの経路は、次
の２つの処理において利用される。まず第一に、ＲＡＭ
６１に格納されたＭＤＣＴの変換元データである音声時
系列データｙ(n)を用いて（７）式を演算する際に利用
される。第二はＩＭＤＣＴの最終段階での処理に関す
る。ＩＭＤＣＴでは各ブロック間のつなぎ目において音
声の歪みを少なくするため、先行するブロックの終わり
の部分と後続するブロックの先頭部分とはオーバーラッ
プするようにブロックの範囲が定められる。このオーバ
ーラップする部分においては、両ブロックのデータ値を
加算する処理を行って最終的な音声データｙ(n)が生成
される。上記経路は、ＲＡＭ６１に格納された音声デー
タを加減算器８０へ戻して、このデータの重ね合わせを
行うためにも利用される。

【００５２】さて、セレクタ７２が値“１”を出力でき
る構成としている理由は、ＲＡＭ６０から読み出された
データに対し比例係数を乗算した結果を加減算器８０へ
入力する場合と、行わずにそのままの値を加減算器８０
へ入力する場合との加減算器８０への入力系統を一本化
して、それらの切り替えに必要であったセレクタを廃し
回路構成を簡単にするためである。つまり、ＲＡＭ６０
から読み出されたデータは、必ず乗算器６６を経由させ
る一方で、ＲＡＭ６０から読み出された値のまま加減算
器８０へ入力したい場合には、セレクタ７２から“１”
を出力させることとして、この場合の乗算器６６の出力
値がその入力値と等しくなるようにしたものである。こ
れにより、従来回路で用いていたセレクタ３６を不要と
することができた。

【００５３】セレクタ８８が値“０”を出力できる構成
としている理由は、乗算器６６からの出力は加減算器８
０の一方の入力端Ａのみに入力させ、他方の入力端Ｂへ
は加減算器８０の出力からのループバックのみ接続する
構成としていることに関係する。この入力端Ｂには乗算
器６６からは入力させない本回路の構成により、加減算
器８０の出力からのループバックとの切り替えに必要で
あったセレクタを廃し回路構成を簡単にすることができ
る。この構成にて加減算器８０の入力端へ供給される被
演算値同士の加減算を可能とするために、入力端Ａへ入
力された値を、加減算器８０を素通りさせて入力端Ｂへ
まわす。具体的には、入力端Ａへ入力された値を素通り
させる場合には、セレクタ８８に値“０”を出力させ、
これを加減算器８０の入力端Ｂへ供給する。加減算器８
０は、入力端Ａのデータと、入力端Ｂのデータ“０”と
を例えば加算して、その結果をレジスタ８２〜８６のい
ずれかに格納する。これにより、入力端Ａへ入力された
被演算データが加減算器８０の出力側へ素通りされ、そ
の値はセレクタ８８を介して加減算器８０の入力端Ｂへ
戻されることにより、次に入力端Ａへ入力される被演算
データとの加減算に用いることができる。

【００５４】次に本回路において、ＭＤＣＴ及びＩＭＤ
ＣＴに関する上述した各段階の計算式がどのよう演算さ
れるかを説明する。

【００５５】まず、（２）式、（８）式の演算は以下の
ように実行される。ＩＭＤＣＴの（２）式を例に説明
し、ＭＤＣＴの（８）式については詳細には説明をしな
いが、両式は同一の形式であるので（８）式も同様の手
順で計算される。

【００５６】（２）式の計算は実際にはそれと等価の
（１３）式を計算することにより遂行される。すなわ
ち、変換元データである周波数成分データＸ(k)を並べ
替えて得られるＵ(k)からＺ(j)が（１３）式に基づいて
演算される。データＵ(k)をＲＡＭ６０に格納し、sinψ
(j)、cosψ(j)をＲＯＭ６８に格納する点は従来と同様
である。あるｊについての（１３）式右辺を計算する
際、ＲＡＭ６０からは、Ｕ(2j)とＵ(2j+1)とが読み出さ
れ、それぞれレジスタ６２-1〜６２-4のいずれか２つ、
例えばレジスタ６２-1とレジスタ６２-2に格納される。
また、ＲＯＭ６８からは、cosψ(j)とsinψ(j)とが読み
出され、それぞれレジスタ７０-1とレジスタ７０-2に格
納される。そして、Ｚ(j)の実数部、虚数部がそれぞれ
乗算器６６、加減算器８０を順に用いて計算される。

【００５７】例えば、実数部の計算は、レジスタ６２-2
に格納されたＵ(2j+1)と、レジスタ７０-2に格納された
sinψ(j)とを乗算器６６にて乗算して（１３）式右辺第
二項を得、加減算器８０の入力Ａへ入力する。この第二
項の値は加減算器８０を素通りさせられ、例えばレジス
タ８６に格納される。次に、（１３）式右辺第一項が、
レジスタ６２-1に格納されたＵ(2j)と、レジスタ７０-1
に格納されたcosψ(j)とを乗算器６６にて乗算して得ら
れる。この第一項の値を加減算器８０の入力Ａへ供給す
るとともに、第二項の値をレジスタ８６から入力Ｂへ供
給し、加減算器８０は減算“Ａ−Ｂ”を行うことによ
り、Ｚ(j)の実数部が計算される。この出力結果は、レ
ジスタ８２を介してＲＡＭ６０へ格納される。

【００５８】（８）式を計算する際には、それに先行す
る（７）式の計算結果であるｘ'(n)がＲＡＭ６０に格納
されており、それを用いて、（２）式と同様の計算が行
われる。

【００５９】次に、（３）式、（９）式の演算は以下の
ように実行される。ＩＭＤＣＴの（３）式を例に説明
し、ＭＤＣＴの（９）式については詳細には説明をしな
いが、両式は同一の形式であるので（９）式も同様の手
順で計算される。

【００６０】（３）式の演算は、Ｚ(k)を用いてｚ(n)を
求めるものである。この演算においては、（４）式で表
される形の演算が繰り返される。ちなみに、本回路にお
ける一つの（４）式の演算は以下のように行われる。Ｚ
(j)は上記演算によりＲＡＭ６０に格納され、また位相
因子exp(ｉψ'(j)) はＲＯＭ６８に予め格納されてい
る。ＲＡＭ６０からはＺ(ｊ₁)とＺ(ｊ₂)とが読み出さ
れ、それぞれ例えばレジスタ６２-1、６２-2に格納され
る。一方、ＲＯＭ６８からはexp(ｉψ'(j)) が読み出さ
れ、レジスタ７０-1に格納される。レジスタ６２-2、レ
ジスタ７０-1の値を用いて（４）式第二項の乗算が行わ
れ、その値は加減算器８０を素通りさせられ、加減算器
８０の入力端Ｂへ供給される。一方で、レジスタ６２-1
に移動された第一項の値が乗算器６６を素通りさせら
れ、加減算器８０の入力端Ａへ供給される。加減算器８
０はこれらの加算又は減算を行って、一つの（４）式の
計算を完了し、その値はＲＡＭ６０に格納される。な
お、以上述べたｚ(n)の計算も複素演算であり、実数部
と虚数部とが別個に演算される。

【００６１】一方、（９）式の計算に用いられるｚ(n)
は、先行する（８）式の計算結果としてＲＡＭ６０に格
納されており、それを読み出して（３）式と同様の計算
が行われる。

【００６２】次に、（５）式、（１１）式の演算は以下
のように実行される。まずＩＭＤＣＴの（５）式を説明
する。（５）式の演算は、このｚ(n)を用いてｕ(n)を求
めるものである。ｚ(n)は上記演算によりＲＡＭ６０に
格納され、また比例係数ａ_L（Ｌ＝０〜３）はＲＯＭ６
８に予め格納されている。ｎ＝ｎ₁に関する（５）式の
計算においてはＲＡＭ６０からReｚ(n₁)、Reｚ(M/2-1-n
₁)、Imｚ(n₁)、Imｚ(M/2-1-n₁)が読み出され、それぞれ
例えばレジスタ６２-1、６２-2、６２-3、６２-4に格納
される。一方、ＲＯＭ６８からはｎ＝ｎ₁に対応する
ａ₂、ａ₃が読み出され、それぞれレジスタ７０-1、７０
-2に格納される。レジスタ６２-4、レジスタ７０-2の値
を用いて（５）式第一式右辺第四項の乗算が行われ、そ
の値は加減算器８０を素通りさせられ、加減算器８０の
入力端Ｂへ供給される。一方で、右辺第三項がレジスタ
６２-3、レジスタ７０-1の値を用いて乗算器６６にて計
算され、加減算器８０の入力端Ａへ供給される。加減算
器８０はこれらを加算して、加減算器８０出力に配置さ
れる例えばレジスタ８６に格納する。次に、ＲＯＭ６８
からｎ＝ｎ₁に対応するａ₀、ａ₁が読み出され、それぞ
れレジスタ７０-1、７０-2に格納される。そしてレジス
タ６２-2、レジスタ７０-2の値を用いて右辺第二項の乗
算が行われる。その乗算結果の値と、レジスタ８６に保
持された値とがそれぞれ加減算器８０の入力Ａ、Ｂに渡
され、加減算器８０からの加算結果がレジスタ８６に格
納される。同様にレジスタ６２-1、レジスタ７０-1の値
を用いて求められた右辺第一項の値と、レジスタ８６に
保持された第二〜第四項の加算結果とがそれぞれ加減算
器８０の入力Ａ、Ｂに渡され、加減算器８０にて加算さ
れる。これにより、（５）式第一式の演算が終了し、演
算結果はレジスタ８２を経由してＲＡＭ６０に格納され
る。

【００６３】一方、ＭＤＣＴの（１１）式の計算に用い
られるＺ(k)は、先行する（９）式の計算結果としてＲ
ＡＭ６０に格納されており、それを読み出して（５）式
と同様の計算が行われる。ただし、ここで、（１１）式
の比例係数は（５）式の比例係数ａ_Lではなく比例係数
ｂ_Lである。比例係数ａ_L、ｂ_Lは（１２）式の関係を有
し、（１１）式の計算においては、シフト器６９はＲＯ
Ｍ６８から読み出したａ_Lに対しシフト処理を施しｂ_Lへ
の変換を行って、これを出力する。（１１）式の処理手
順が（５）式のそれと基本的に異なるのはこの点だけで
あり、他の手順については上述した（５）式と同様の手
順で処理が行われる。特に、（５）式により、あるｊに
ついてｕ(j)を計算する場合に用いられる比例係数ａ
_Lと、同じｊについて（１１）式によりＸ(j)を計算する
場合の比例係数ｂ_Lの生成に用いられる比例係数ａ_Lと
は、どちらもａ_L(j)である。つまり、ＲＯＭ６８に対す
る比例係数の読み出しアドレスの発生の仕方もＩＭＤＣ
ＴとＭＤＣＴとで同一であり、両処理はシフト器６９を
動作させるか否かという単純な回路制御にて切り替えら
れる。

【００６４】さて、ＩＭＤＣＴに関しては、上述した
（２）、（３）、（５）式を用いて変換処理を行うこと
ができる。一方、ＭＤＣＴに関しては（８）、（９）、
（１１）式の他に、最初に（７）式の演算が必要とな
る。この（７）式の演算は、以下のようにして行われ
る。この演算に用いられる時系列音声データｘ(n)は、
ＱＭＦ回路４から窓関数が乗算されてＲＡＭ６１に格納
される。ＲＡＭ６１から、まずｘ(ｎ₂)が読み出され、
加減算器８０の入力Ａへ供給される。本回路では、セレ
クタ８８が値“０”を入力Ｂへ出力し、それとｘ(ｎ₂)
との加減算を加減算器８０にて行うことにより、ｘ
(ｎ₂)は値を変えることなく加減算器８０を素通りさせ
られ、例えばレジスタ８６に格納される。続いて、ＲＡ
Ｍ６１からｘ(ｎ₁)が読み出され、加減算器８０の入力
Ａへ供給される。それと同時にレジスタ８６のに保持さ
れたｘ(ｎ₂)が読み出され、入力Ｂへ供給される。そし
て加減算器８０が加算“Ａ＋Ｂ”又は減算“Ａ−Ｂ”を
行うことにより、（７）式の演算が行われる。ところ
で、ｘ(ｎ₂)に窓関数が乗算されていない場合には、乗
算器６６を用いてｘ(ｎ₂)に窓関数を乗算した後、その
乗算結果を加減算器８０に供給するようにすればよい。
このような演算処理は、ＲＡＭ６０、６１の読み出しア
ドレスを入れ替えることにより、ＲＡＭ６１に記憶され
たｘ(ｎ₂)を見かけ上ＲＡＭ６０に移し、ＲＡＭ６０か
ら乗算器６６を通して加減算器８０に供給することで容
易に実現することができる。このときのレジスタ８６及
びセレクタ８８の動作は、ｘ(ｎ₂)をＲＡＭ６１から読
み出す場合と同一である。

【００６５】なお、ＩＭＤＣＴにおいては、最終的なデ
ジタルの音声時系列データｙ(n)は、上述のようにして
求められた数列ｕ(n)を並べ替えにより再構成して得ら
れる。そして、その変換結果をＤ／Ａ変換器１６へ出力
して、一連の処理を終了する。一方、ＭＤＣＴにおいて
は、Ｘ(k)が量子化器８へ渡され、一連の処理が終了す
る。

【００６６】

【発明の効果】音声時系列データから周波数成分データ
への離散コサイン変換を行う演算は、周波数成分データ
から時系列音声データへの逆変換と同様の演算に先だっ
て、時系列音声データに比例係数を乗じないそのままの
値同士の加減算を含む。本発明の離散コサイン変換回路
によれば、離散コサイン逆変換を行う回路の構成を簡素
化する一方で、上記時系列音声データの非乗算データ同
士の加減算をも可能にすることができ、一つの回路で双
方向の変換が可能となり、離散コサイン変換回路の簡素
化が図られ回路規模を小さくできるという効果が得られ
る。

【図面の簡単な説明】

【図１】音声録音再生装置であるＭＤシステムにおい
て用いられる、本発明を実施したＭＤＣＴ／ＩＭＤＣＴ
双方向変換回路の概略のブロック図である。

【図２】ＤＣＴを用いた音声録音再生装置、例えばＭ
Ｄシステムにおける音声データの符号化／復号処理に関
わる部分の概略のブロック図である。

【図３】従来のＩＭＤＣＴ回路の概略のブロック図で
ある。

【符号の説明】６０，６１ＲＡＭ、６２-1〜６２−4，７０-1，７０-
2，７８，８２，８４，８６レジスタ、６４，７２，
７４，８８セレクタ、６６乗算器、６８ＲＯＭ、６
９シフト器、８０加減算器。

Claims

(57)【特許請求の範囲】

【請求項１】デジタル音声録音再生装置に用いられ、
時系列音声データと周波数成分データとの間の双方向の
離散コサイン変換を行う離散コサイン変換回路であっ
て、再生処理開始時に変換元データとなる前記周波数成分デ
ータを格納する第一のメモリと、前記第一のメモリから読み出されたデータに掛け合わさ
れる比例係数を供給する係数供給部と、前記第一のメモリと前記係数供給部とを入力に接続され
た乗算器と、前記乗算器の出力に接続される加減算器
と、を備え、再生時の前記周波数成分データから前記時
系列音声データへの変換を行うとともに、録音処理開始時に変換元データとなる前記時系列音声デ
ータを格納する第二のメモリと、前記加減算器の出力を保持する加減算結果レジスタと、前記加減算結果レジスタの内容と値「０」とのいずれか
を出力する加減算結果セレクタと、をさらに有し、前記第二のメモリの出力は、前記加減算器の第一の入力
に接続され、前記加減算結果セレクタは、その出力が前記加減算器の
前記第二の入力に接続され、前記第二のメモリから読み
出されたデータをそのまま前記第二の入力へ与えるとき
に値「０」を出力し、前記加減算結果レジスタに前記乗
算器の出力データを格納させ、録音時の前記時系列音声データから周波数成分データへ
の変換を可能とする離散コサイン変換回路。
【請求項２】請求項１記載の離散コサイン変換回路に
おいて、前記係数供給部は、前記離散コサイン変換又は前記離散コサイン逆変換のう
ちいずれか一方の変換で用いられる前記比例係数を記憶
した比例係数メモリと、前記一方の変換とは逆方向の変換を行う際に、前記比例
係数メモリから読み出された前記比例係数を２の所定ベ
キ乗倍して前記乗算器へ出力するビットシフト回路と、を有することを特徴とする離散コサイン変換回路。