JP5257219B2 - Ad変換器 - Google Patents
Ad変換器 Download PDFInfo
- Publication number
- JP5257219B2 JP5257219B2 JP2009105287A JP2009105287A JP5257219B2 JP 5257219 B2 JP5257219 B2 JP 5257219B2 JP 2009105287 A JP2009105287 A JP 2009105287A JP 2009105287 A JP2009105287 A JP 2009105287A JP 5257219 B2 JP5257219 B2 JP 5257219B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- switch
- phase side
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
- H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
並列型AD変換器は、さらに、アナログ信号をデジタル信号に変換するエンコード部、全体のタイミングを制御するタイミングジェネレータを有する。
図1は、シングル入力時の状態を示している。
次に、スイッチsw3(後述する図2では、さらにsw5)のみがオンすることによってリファレンス回路11からの参照電圧との比較電圧を後段の差動アンプ13に伝える。
逆相側TH回路12−2においても、正相側と同様にアナログ入力信号xvinをサンプリングし、リファレンス回路11からの参照電圧との比較電圧を後段の差動アンプ13に伝える。
図2も、シングル入力時の状態を示している。
これに対して、逆相側TH回路12−2はグランドGNDをサンプリングし、リファレンス回路11を介さずに別のスイッチsw3xgを用いてグランドGNDレベルとの比較を行う。
電源やリファレンス回路11からのノイズがTH回路に入ってきた場合には、後段の差動アンプ13への伝播の仕方が異なってくるために、ノイズが収束しない高速動作時は差動アンプがノイズを除去しきれずに、AD変換器の特性が劣化してしまう。
すなわち、一般的なAD変換器10,10Aでは、シングル入力時において、比較時のリファレンス接続先が正相と逆相で異なる。
したがって、インピーダンス(帯域)が異なることから、正相と逆相のノイズ伝播の仕方に差が発生し、これにより、高速動作時の精度劣化を招く。
なお、説明は以下の順序で行う。
1.第1の実施形態(並列型AD変換器の構成例)
2.第2の実施形態(直並列型AD変換器の構成例)
[並列型AD変換器の構成例]
図3は、本発明の第1の実施形態に係る並列型AD変換器の全体構成例を示す図である。
リファンレス回路110は、差動入力時には、正相側抵抗ラダー111および逆相側抵抗ラダー112は、高電位側の電源VRTと低電位側の電源VRBとの間に直列に接続される。
リファレンス回路110は、シングル入力時は、正相側抵抗ラダー111は、高電位側の電源VRTと低電位側の電源VRBとの間に直列に接続され、逆相側抵抗ラダー112は、両端部がグランドGNDに接続される。
第1のスイッチSW111は、端子aが高電位側の電源VRTに接続され、端子bが逆相側抵抗ラダー112の一端側に接続されている。
第2のスイッチSW112は、端子aが低電位側の電源VRBに接続され、端子bが逆相側抵抗ラダー112の他端側に接続されている。
第3のスイッチSW113は、端子aがグランドGNDに接続され、端子bが逆相側抵抗ラダー112の一端側に接続されている。
第4のスイッチSW114は、端子aがグランドGNDに接続され、端子bが逆相側抵抗ラダー112の他端側に接続されている。
シングル入力時は、図示しない制御系により、第1および第2のスイッチSW111,SW112がオフ状態、第3および第4のスイッチSW113,SW114がオン状態に保持される。
逆相側TH回路122は、シングル入力時には、リファンレス回路110の参照電圧としてのグランドGNDレベルをサンプリングし、参照電圧と比較電圧を差動アンプ131の第2の入力端子である反転入力端子(−)に供給する。
スイッチsw121は、端子aが電圧VCの供給ラインに接続され、端子bがスイッチsw125の端子aおよびキャパシタC121の一端(第1電極)に接続されている。
スイッチsw122は、端子aがアナログ入力信号VINの供給ラインに接続され、端子bがキャパシタC121の他端(第2電極)およびスイッチsw123の端子bに接続されている。
スイッチsw123は、端子aが正相側抵抗ラダー111の対応する電源または参照電圧の発生点に接続されている。
スイッチsw124は、端子aが電圧VCの供給ラインに接続され、端子bがスイッチsw125の端子bおよび次段の差動アンプ131の非反転入力端子(+)に接続されている。
スイッチxsw121は、端子aが電圧VCの供給ラインに接続され、端子bがスイッチxsw125の端子aおよびキャパシタxC121の一端(第1電極)に接続されている。
スイッチxsw122は、端子aが逆相のアナログ入力信号XVINの供給ラインに接続され、端子bがキャパシタxC121の他端(第2電極)およびスイッチxsw123の端子bに接続されている。
スイッチxsw123は、端子aが逆相側抵抗ラダー112の対応する電源、グランド、または参照電圧の発生点に接続されている。
スイッチsxw124は、端子aが電圧VCの供給ラインに接続され、端子bがスイッチxsw125の端子bおよび次段の差動アンプ131の反転入力端子(−)に接続されている。
差動アンプ131は、対応する正相側TH回路121と逆相側TH回路122の出力を差動増幅する。
図5は、本第1の実施形態に係る並列型AD変換器のシングル入力時の動作を説明するための図である。
そして、差動入力時は、正相側TH回路121はスイッチsw121、sw122、sw124のみがオンすることによってアナログ入力信号VINをサンプリングする。
次に、正相側TH回路121は、スイッチsw123およびsw125のみがオンすることによってリファレンス回路110からの参照電圧との比較電圧を後段の差動アンプ131に伝える。
このとき、逆相側の参照電圧を作る逆相側抵抗ラダー112の両端は正相側と同様にそれぞれ電源VRT、VRBに接続される。
そして、シングル入力時の場合、逆相側TH回路122はある固定のグランドGNDをサンプリングし、参照電圧(GND)と比較電圧を後段の差動アンプ131に伝える。
このとき、逆相側の参照電圧を作る逆相側抵抗ラダー112の両端は上記したようにスイッチで切り替えられ、グランドGNDと接続される。
すると、正相側TH回路121と逆相側TH回路122側から見たリファレンス回路110のインピーダンスが等しくなるので、帯域も等しくなる。
その結果、リファレンス回路110から伝播してきたノイズは、後段の差動アンプ131にはコモンモードのノイズとしてキャンセルされる。
正相側TH回路121は、差動入力時およびシングル入力時に、正相のアナログ入力信号VINをサンプリングし、リファレンス回路110による参照電圧との比較電圧を差動アンプ131の第1の入力端子に供給する。
逆相側TH回路122は、差動入力時に、逆相のアナログ入力信号XVINをサンプリングし、リファレンス回路110による参照電圧との比較電圧を差動アンプ131の第2の入力端子に供給する。
逆相側TH回路122は、シングル入力時には、リファンレス回路110の参照電圧としてのグランドGNDレベルをサンプリングし、参照電圧(GND)と比較電圧を差動アンプ131の第2の入力端子に供給する。
リファレンス回路110は、複数の抵抗により形成される正相側抵抗ラダー111と、複数の抵抗により形成される逆相側抵抗ラダー112と、を有する。
リファレンス回路110が、差動入力時には、正相側抵抗ラダー111および逆相側抵抗ラダー112は、高電位側の電源VRTと低電位側の電源VRBとの間に直列に接続される。
リファレンス回路110が、シングル入力時は、正相側抵抗ラダー111は、高電位側の電源VRTと低電位側の電源VRBとの間に直列に接続され、逆相側抵抗ラダー112は、両端部がグランドGNDに接続される。
そして、シングル入力時の動作において、差動入力時と同等の高速動作が可能になる。
図6は、本発明の第2の実施形態に係る直並列型AD変換器の全体構成を示す図である。
直並列型AD変換器100Aは、下位nビット(n=N-m)のデジタル信号に変換するファイン(Fine)ADC(FADC)170を有する。
直並列型AD変換器100Aは、CADC160とFADC170がAD変換をする際に、基準となる電圧を供給するリファレンス回路110Aを有する。
直並列型AD変換器100Aは、マトリクス配列された複数のスイッチ(マトリクススイッチ)を含むマルチプレクサ180、回路全体のタイミングを制御するタイミングジェネレータ190を有する。
直並列型AD変換器100Aは、CADC160の出力バッファ200、およびFADC170の出力バッファ210を有する。
リファレンス回路110Aは、基本的に第1の実施形態のリファレンス回路110と同様の構成を有する。
そうすることにより、差動アンプ131でコモンモードキャンセルすることができ、高速動作時でも、AD変換器の特性を劣化させることがなくなる。
これにより、正相側TH回路121と逆相側TH回路122側から見たリファレンス回路110のインピーダンスが等しくなるので、帯域も等しくなる。
その結果、リファレンス回路110Aから伝播してきたノイズは、後段の差動アンプ131にはコモンモードのノイズとしてキャンセルされる。
このとき、リファレンス回路110AにはCADC160の変換結果により供給される参照電圧を切り替えるためのスイッチが直列に挿入されているが、逆相側のスイッチも正相側のスイッチと同様に動作する。
正相側ラインL182は、正相側抵抗ラダー111の電源電位を含む参照電圧の発生点に、マトリクススイッチswrefb1,swrefb2,swrefb3、・・・を介して作動的に接続される。
これら正相側ラインL181およびL182は、正相側TH回路121Aに接続される。
逆相側ラインXL182は、逆相側抵抗ラダー112の電源電位を含む参照電圧の発生点に、マトリクススイッチswrefb1x,swrefb2x,swrefb3x、・・・を介して作動的に接続される。
これら逆相側ラインXL181およびXL182は、逆相側TH回路122Aに接続される。
正相側TH回路121Aは、スイッチsw121a,sw121b、sw122a,sw122b、sw123a,sw123b、sw124、sw125a,sw125b、およびキャパシタC122a,C122bを有する。
スイッチsw122aは、端子aがアナログ入力信号VINの供給ラインに接続され、端子bがキャパシタC122aの他端(第2電極)およびスイッチsw123aの端子bに接続されている。
スイッチsw123aは、端子aが正相側ラインL181に接続されている。
スイッチsw124は、端子aが電圧VCの供給ラインに接続され、端子bがスイッチsw125aの端子bおよび次段の差動アンプ131の非反転入力端子(+)に接続されている。
スイッチsw121bは、端子aが電圧VCの供給ラインに接続され、端子bがスイッチsw125bの端子aおよびキャパシタC122bの一端(第1電極)に接続されている。
スイッチsw122bは、端子aがアナログ入力信号VINの供給ラインに接続され、端子bがキャパシタC122bの他端(第2電極)およびスイッチsw123bの端子bに接続されている。
スイッチsw123bは、端子aが正相側ラインL182に接続されている。
逆相側TH回路122Aは、スイッチxsw121a,xsw121b、xsw122a,xsw122b、xsw123a,xsw123b、xsw124、xsw125a,xsw125b、およびキャパシタxC122a,xC122bを有する。
スイッチxsw122aは、端子aが逆相のアナログ入力信号XVINの供給ラインに接続され、端子bがキャパシタxC122aの他端(第2電極)およびスイッチxsw123aの端子bに接続されている。
スイッチxsw123aは、端子aが逆相側ラインXL181に接続されている。
スイッチxsw124は、端子aが電圧VCの供給ラインに接続され、端子bがスイッチxsw125aの端子bおよび次段の差動アンプ131の反転入力端子(−)に接続されている。
スイッチxsw121bは、端子aが電圧VCの供給ラインに接続され、端子bがスイッチxsw125bの端子aおよびキャパシタxC122bの一端(第1電極)に接続されている。
スイッチxsw122bは、端子aが逆相のアナログ入力信号XVINの供給ラインに接続され、端子bがキャパシタxC122bの他端(第2電極)およびスイッチxsw123bの端子bに接続されている。
スイッチxsw123bは、端子aが逆相側ラインXL182に接続されている。
直並列型AD変換器100Aにおいて、差動入力時は、図示しない制御系により、第1および第2のスイッチSW111,SW112がオン状態、第3および第4のスイッチSW113,SW114がオフ状態に保持される。
そして、差動入力時は、正相側TH回路121Aはスイッチsw121a、sw122a、sw124のみがオンすることによってアナログ入力信号VINをサンプリングする。
次に、正相側TH回路121Aは、スイッチsw123aおよびsw125aのみがオンすることによってリファレンス回路110Aから正相側ラインL181に伝達された参照電圧vrefaとの比較電圧を後段の差動アンプ131に伝える。
次いで、差動入力時は、正相側TH回路121Aはスイッチsw121b、sw122b、sw124のみがオンすることによってアナログ入力信号VINをサンプリングする。
次に、正相側TH回路121Aは、スイッチsw123bおよびsw125bのみがオンすることによってリファレンス回路110Aから正相側ラインL182に伝達された参照電圧vrefbとの比較電圧を後段の差動アンプ131に伝える。
このとき、逆相側の参照電圧を作る逆相側抵抗ラダー112の両端は正相側と同様にそれぞれ電源VRT、VRBに接続される。
そして、シングル入力時の場合、逆相側TH回路122Aは逆相側ラインXL181、XL182を介して接続されるリファレンス回路110Aのある固定のグランドGNDをサンプリングし、参照電圧(GND)と比較電圧を後段の差動アンプ131に伝える。
このとき、逆相側の参照電圧を作る逆相側抵抗ラダー112の両端は上記したようにスイッチで切り替えられ、グランドGNDと接続される。
すると、正相側TH回路121Aと逆相側TH回路122A側から見たリファレンス回路110Aのインピーダンスが等しくなるので、帯域も等しくなる。
その結果、リファレンス回路110Aから伝播してきたノイズは、後段の差動アンプ131にはコモンモードのノイズとしてキャンセルされる。
図10は、本実施形態に係るAD変換器の評価結果を示し、図11は、比較例として通常のAD変換器の評価結果を示す図である。
本実施形態に係るAD変換器は、図10に示すように、出力コードは正常である。
これに対して比較例では、図11に示すように、出力コードでエラーが発生する。
Claims (8)
- 参照電圧を生成するリファンレス回路と、
差動アンプと、
差動入力時およびシングル入力時に、正相のアナログ入力信号をサンプリングし、上記リファレンス回路による参照電圧との比較電圧を上記差動アンプの第1の入力端子に供給する正相側回路と、
差動入力時に、逆相のアナログ入力信号をサンプリングし、上記リファレンス回路による参照電圧との比較電圧を上記差動アンプの第2の入力端子に供給し、シングル入力時には、上記リファンレス回路の参照電圧としてのグランドレベルをサンプリングし、当該参照電圧と比較電圧を上記差動アンプの第2の入力端子に供給する逆相側回路と、を有し、
上記リファレンス回路は、
複数の抵抗により形成される正相側抵抗ラダーと、
複数の抵抗により形成される逆相側抵抗ラダーと、を含み、
差動入力時には、上記正相側抵抗ラダーおよび上記逆相側抵抗ラダーは、高電位側の電源と低電位側の電源との間に直列に接続され、
シングル入力時は、上記正相側抵抗ラダーは、高電位側の電源と低電位側の電源との間に直列に接続され、上記逆相側抵抗ラダーは、端部がグランドに接続される
AD変換器。 - 上記リファンレス回路は、
差動入力時とシングル入力時とで上記逆相側抵抗ラダーの接続電位を電源とグランドとで切り替えるためのスイッチを有する
請求項1記載のAD変換器。 - 上記スイッチは、
高電位側の電源と上記逆相側抵抗ラダーの一端側との間に接続された第1のスイッチと、
低電位側の電源と上記逆相側抵抗ラダーの他端側との間に接続された第2のスイッチと、
グランドと上記逆相側抵抗ラダーの一端側との間に接続された第3のスイッチと、
グランドと上記逆相側抵抗ラダーの他端側との間に接続された第4のスイッチと、を含む
請求項2記載のAD変換器。 - シングル入力時は、上記第1のスイッチおよび上記第2のスイッチがオフ状態に保持され、上記第3のスイッチおよび上記第4のスイッチがオン状態に保持される
請求項3記載のAD変換器。 - 差動入力時は、上記第1のスイッチおよび上記第2のスイッチがオン状態に保持され、上記第3のスイッチおよび上記第4のスイッチがオフ状態に保持される
請求項3または4記載のAD変換器。 - 上記リファレンス回路と上記正相側回路および上記逆相側回路との間にマルチプレクサを有し、
上記マルチプレクサは、
上記正相側抵抗ラダーの電源電位を含む参照電圧の発生点に、マトリクススイッチを介して作動的に接続される少なくとも一つの正相側ラインと、
上記逆相側抵抗ラダーの電源電位を含む参照電圧の発生点に、マトリクススイッチを介して作動的に接続される少なくとも逆相側ラインと、を含み、
上記正相側ラインは、上記正相側回路の参照電圧の入力部に接続され、
上記逆相側ラインは、上記逆相側回路の参照電圧の入力部に接続されている
請求項1から5のいずれか一に記載のAD変換装置。 - アナログ入力電圧をNビットのデジタル信号に変換する際に、上位mビットのデジタル信号に変換するコース(Coarse)AD変換器と、
下位nビット(n=N-m)のデジタル信号に変換するファイン(Fine)AD変換器と、を有し、
上記リファレンス回路は、
上記コースAD変換器およびファインAD変換器がAD変換をする際に、基準となる電圧を供給し、
上記ファインAD変換器は、
上記正相側回路および上記逆相側回路を含み、
上記マルチプレクサは、
上記リファレンス回路の参照電圧の供給ラインと上記ファインAD変換器の上記正相側回路および上記逆相側回路との間に配置されている
請求項6記載のAD変換装置。 - 上記リファレンス回路は、
上記コースAD変換器の上位mビットのデジタル信号への変換結果より上記ファインAD変換器に供給する参照電圧を決定し、
上記ファインAD変換器は、与えられた参照電圧を元に下位nビットを変換する
請求項6または7記載のAD変換装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105287A JP5257219B2 (ja) | 2009-04-23 | 2009-04-23 | Ad変換器 |
US12/662,025 US8018368B2 (en) | 2009-04-23 | 2010-03-29 | A/D converter |
CN2010101635742A CN101873139B (zh) | 2009-04-23 | 2010-04-16 | 模/数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105287A JP5257219B2 (ja) | 2009-04-23 | 2009-04-23 | Ad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258685A JP2010258685A (ja) | 2010-11-11 |
JP5257219B2 true JP5257219B2 (ja) | 2013-08-07 |
Family
ID=42991672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105287A Expired - Fee Related JP5257219B2 (ja) | 2009-04-23 | 2009-04-23 | Ad変換器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8018368B2 (ja) |
JP (1) | JP5257219B2 (ja) |
CN (1) | CN101873139B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104660258A (zh) * | 2013-11-21 | 2015-05-27 | 上海航空电器有限公司 | 一种具有自动校准功能的模拟量采集电路及其校准方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2990751B2 (ja) * | 1990-07-12 | 1999-12-13 | 松下電器産業株式会社 | 直並列型アナログ・デジタル変換器 |
JP2982909B2 (ja) * | 1990-11-16 | 1999-11-29 | 株式会社日立製作所 | アナログ/ディジタル変換器 |
CN2413436Y (zh) * | 2000-02-01 | 2001-01-03 | 周宇 | 利用微处理器积分的模拟/数字转换器 |
US6570523B1 (en) * | 2002-02-13 | 2003-05-27 | Intersil Americas Inc. | Analog to digital converter using subranging and interpolation |
JP2007174288A (ja) * | 2005-12-22 | 2007-07-05 | Toshiba Corp | A/d変換器 |
JP4702066B2 (ja) * | 2006-01-13 | 2011-06-15 | ソニー株式会社 | アナログ/デジタル変換回路 |
CN101051841B (zh) * | 2007-02-06 | 2010-08-25 | 复旦大学 | 适用于数字电源控制器的窗口式并行模数转换器 |
JP4879052B2 (ja) * | 2007-03-16 | 2012-02-15 | 株式会社リコー | A/dコンバータ |
-
2009
- 2009-04-23 JP JP2009105287A patent/JP5257219B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-29 US US12/662,025 patent/US8018368B2/en not_active Expired - Fee Related
- 2010-04-16 CN CN2010101635742A patent/CN101873139B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100271244A1 (en) | 2010-10-28 |
CN101873139B (zh) | 2013-05-29 |
US8018368B2 (en) | 2011-09-13 |
JP2010258685A (ja) | 2010-11-11 |
CN101873139A (zh) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8164504B2 (en) | Successive approximation register analog-digital converter and method for operating the same | |
US8390501B2 (en) | Successive approximation register ADC with a window predictive function | |
US8659461B1 (en) | Analog to digital converter circuit | |
USRE42878E1 (en) | Analog-to-digital converting system | |
KR101419804B1 (ko) | 아날로그 디지털 변환 장치 | |
EP2629429A1 (en) | A/D converter and method for calibrating the same | |
US20100123611A1 (en) | Successive approximation register analog-digital converter and method of driving the same | |
JP6353267B2 (ja) | Ad変換器及びad変換方法 | |
KR20100031831A (ko) | 다단 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
US8159383B2 (en) | Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit | |
KR100799683B1 (ko) | 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기 | |
JP2008104142A (ja) | A/d変換器 | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
JP4526919B2 (ja) | A/d変換装置 | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
RU2006134464A (ru) | Быстродействующий аналого-цифровой преобразователь и способ его калибровки | |
EP2338229B1 (en) | Switched-capacitor pipeline stage | |
JP5257219B2 (ja) | Ad変換器 | |
JP2006173807A (ja) | アナログデジタル変換器 | |
CN111313903A (zh) | 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展 | |
JP5150471B2 (ja) | Ad変換装置の補正方法、ad変換装置、無線機 | |
CN101179273A (zh) | 模拟-数字转换器 | |
JP5094916B2 (ja) | パイプライン・ad変換回路 | |
EP3457573B1 (en) | Analog-to-digital converter with noise elimination | |
JPWO2014038198A1 (ja) | 逐次比較型ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |