JP5243401B2 - 電気波形発生器および光送信器 - Google Patents

Description

本発明は、所望の波形を発生させる電気波形発生器、および電気波形発生器を用いて光通信を行う光送信器に係り、特に多値変調や予等化等の信号処理機能を有する電気波形発生器および光送信器において、データのスキューを自動的に調整する技術に関するものである。

図１６に、特許文献１に開示された従来の電気波形発生器の構成例を示す。従来の電気波形発生器では、多重化部１００１は、波形メモリ１０００に保存されているパラレルデータ（波形データ）を多重化して高速のパラレルデータに変換し、Ｄ／Ａ変換器１００２は、多重化部１００１から出力されたパラレルデータをアナログ信号に変換して出力する。記憶部１００３は、多重化部１００１から出力されたパラレルデータを取り込む。制御部１００４は、波形メモリ１０００からのデータと記憶部１００３からのデータとを比較することにより、多重化部１００１から出力されるパラレルデータにおけるスキュー（タイミングずれ）異常等の不具合の有無を検出する。

従来の電気波形発生器は、波形メモリ１０００に保存されているパラレルデータを順次読み出して出力するので、計測用途の任意波形発生器として利用できる。この波形メモリ１０００の代わりに信号処理部を設け、外部からデータを入力するようにすると、通信用途の送信器としても利用することができる。計測用途、通信用途の区別に関わらず、多重化部１００１を設けることにより、波形メモリ１０００または信号処理部の動作速度限界（例えば２．５Ｇｂｐｓ）を上回る動作速度の電気波形発生器（例えば２０Ｇｂｐｓ）を実現することができる。

特開２００６−２２６８３９号公報

従来の電気波形発生器では、記憶部と制御部を設けることにより、多重化部から出力されるパラレルデータにおけるスキュー異常等の不具合の有無を検出することができるが、その後段のＤ／Ａ変換器の入力部分およびＤ／Ａ変換器内部で発生するスキュー異常等の不具合を検出することができないという問題点があった。また、従来の電気波形発生器では、製造段階やキャリブレーション段階でのスキュー調整を行う機能はなく、単に不具合を検出する機能に限られていた。

本発明は、上記の課題を解決するためになされたものであり、Ｄ／Ａ変換器の入力部分およびＤ／Ａ変換器の内部で発生するスキュー異常を検出することが可能で、製造段階やキャリブレーション段階でスキューを自動的に調整することができる電気波形発生器および光送信器を提供することを目的とする。

本発明の電気波形発生器は、デジタルデータを出力する信号処理手段と、この信号処理手段から出力されたデジタルデータを多重化する多重化手段と、この多重化手段で多重化されたデジタルデータをアナログ信号に変換するＤ／Ａ変換器と、前記信号処理手段と前記多重化手段との間と、前記多重化手段と前記Ｄ／Ａ変換器との間のうち少なくとも一方に前記デジタルデータのビット毎に設けられ、外部から遅延量を設定可能な遅延手段と、スキュー検出・調整モード時に、スキュー検出用のデジタルのトレーニング信号を生成して前記信号処理手段に入力するトレーニング信号生成手段と、前記スキュー検出・調整モード時に、前記Ｄ／Ａ変換器の出力信号を基に前記デジタルデータのスキューを検出する検出手段と、前記スキュー検出・調整モード時に、前記検出手段の検出結果に基づいて前記遅延手段の遅延量を設定する遅延制御手段とを備えることを特徴とするものである。

また、本発明の電気波形発生器の１構成例において、前記トレーニング信号生成手段は、２つのビットにパタンが現れ、このパタンの周期あるいはデューティ比が互いに異なる複数の前記トレーニング信号を順番に生成し、前記遅延制御手段は、前記複数のトレーニング信号の各々について、前記遅延手段の遅延量を変化させることにより、前記２つのビットのうち一方のビットの位相を他方のビットに対して連続的に変化させ、スキューが最も小さくなるビット間の位相関係が前記検出手段によって特定された後には、この検出手段が特定した位相関係を実現するように、前記２つのビットに関する前記遅延手段の遅延量を設定し、前記検出手段は、前記複数のトレーニング信号の各々について前記Ｄ／Ａ変換器の出力振幅を検出して出力振幅の合計を演算し、この合計の出力振幅の最大値が得られる位相差を、前記２つのビットのスキューが最も小さくなるビット間の位相関係として特定することを特徴とするものである。
また、本発明の電気波形発生器の１構成例において、前記トレーニング信号生成手段と前記遅延制御手段と前記検出手段とは、前記信号処理手段と前記多重化手段との間に設けられた遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行った後に、前記多重化手段と前記Ｄ／Ａ変換器との間に設けられた遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行うことを特徴とするものである。
また、本発明の電気波形発生器の１構成例において、前記トレーニング信号生成手段と前記遅延制御手段と前記検出手段とは、前記遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行った後に、前記遅延手段の遅延量を設定して複数ビット離れた２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行うことを特徴とするものである。

また、本発明の電気波形発生器の１構成例において、前記検出手段は、前記Ｄ／Ａ変換器の出力をＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力データを基に前記デジタルデータのスキューを特定する特定手段とからなることを特徴とするものである。
また、本発明の電気波形発生器の１構成例において、前記検出手段は、前記Ｄ／Ａ変換器の出力の包絡線を検出する検波手段と、この検波手段の出力を基に前記デジタルデータのスキューを特定する特定手段とからなることを特徴とするものである。
また、本発明の電気波形発生器の１構成例において、前記信号処理手段は、ビット毎にワード単位で分割されたデジタルデータを出力するものであり、前記多重化手段は、前記信号処理手段から出力されたデジタルデータをビット毎に多重化することを特徴とするものである。
また、本発明の電気波形発生器の１構成例において、前記信号処理手段と前記多重化手段との間に設けられる遅延手段は、各ビットのワード毎に設けられ、前記多重化手段と前記Ｄ／Ａ変換器との間に設けられる遅延手段は、ビット毎に設けられることを特徴とするものである。

また、本発明の光送信器は、電気波形発生器と、この電気波形発生器のＤ／Ａ変換器から出力された信号を光信号に変換する光変換手段とを備えることを特徴とするものである。
また、本発明の光送信器の１構成例において、前記光変換手段は、連続光を出力するレーザと、このレーザから出力された連続光を変調して光信号を出力するマッハツェンダ変調器と、前記電気波形発生器のＤ／Ａ変換器から出力された信号に応じて前記マッハツェンダ変調器を駆動する変調器ドライバとからなることを特徴とするものである。

本発明によれば、スキュー検出・調整モード時に、スキュー検出用のトレーニング信号を生成して信号処理手段に入力し、Ｄ／Ａ変換器の出力信号を基にデジタルデータのスキューを検波手段で検出し、遅延制御手段が検波手段の検出結果に基づいて遅延手段の遅延量を設定することにより、信号処理手段から多重化手段の出力までのスキュー異常だけでなく、Ｄ／Ａ変換器の入力部分およびＤ／Ａ変換器の内部で発生するスキュー異常も含めて検出することができる。また、本発明では、稼働中のスキュー異常を検出するだけでなく、製造段階や任意の時期におけるキャリブレーションとして自動スキュー調整を実現することができ、信号波形の乱れの原因となるデジタルデータのスキューを最小にすることができる。

また、本発明では、２つのビットにパタンが現れ、このパタンの周期あるいはデューティ比が互いに異なる複数のトレーニング信号を順番に生成し、遅延制御手段が、複数のトレーニング信号の各々について、遅延手段の遅延量を変化させることにより、２つのビットのうち一方のビットの位相を他方のビットに対して連続的に変化させ、検出手段が、複数のトレーニング信号の各々についてＤ／Ａ変換器の出力振幅を検出して出力振幅の合計を演算し、この合計の出力振幅の最大値が得られる位相差を、２つのビットのスキューが最も小さくなるビット間の位相関係として特定し、遅延制御手段が、検出手段によって特定された位相関係を実現するように、２つのビットに関する遅延手段の遅延量を設定することにより、デジタルデータのスキューを検出して、このスキューが最も小さくなるように調整することができる。

また、本発明では、信号処理手段と多重化手段との間に設けられた遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行った後に、多重化手段とＤ／Ａ変換器との間に設けられた遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行うことにより、スキュー調整をより適切に行うことができる。

また、本発明では、遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行った後に、遅延手段の遅延量を設定して複数ビット離れた２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行うことにより、スキュー調整をより適切に行うことができる。

また、本発明では、電気波形発生器のＤ／Ａ変換器から出力された信号を光信号に変換する光変換手段を設けることにより、送信データのスキューが最も小さくなるように調整可能な光送信器を実現することができる。

本発明の第１の実施の形態に係る電気波形発生器の構成を示すブロック図である。 本発明の第１の実施の形態に係る電気波形発生器におけるスキュー制御部の構成を示すブロック図である。 本発明の第１の実施の形態に係る電気波形発生器におけるトレーニング信号の第１の例を示す図である。 本発明の第１の実施の形態においてトレーニング信号の第１の例を用いた場合のＤ／Ａ変換器の出力振幅を示す図である。 本発明の第１の実施の形態に係る電気波形発生器のスキュー検出・調整モード時の動作を示すフローチャートである。 本発明の第１の実施の形態に係る電気波形発生器におけるトレーニング信号の第２の例を示す図である。 本発明の第１の実施の形態においてトレーニング信号の第２の例を用いた場合のＤ／Ａ変換器の出力振幅を示す図である。 本発明の第１の実施の形態に係る電気波形発生器のスキュー検出・調整モード時の別の動作を示すフローチャートである。 本発明の第１の実施の形態に係る電気波形発生器の詳細な構成例を示すブロック図である。 本発明の第２の実施の形態に係る電気波形発生器の構成を示すブロック図である。 本発明の第２の実施の形態に係る電気波形発生器における検出部の構成を示すブロック図である。 本発明の第２の実施の形態に係る電気波形発生器における検出部の他の構成を示すブロック図である。 本発明の第３の実施の形態に係る光送信器の構成を示すブロック図である。 本発明の第３の実施の形態に係る光送信器における光変換部の構成を示すブロック図である。 本発明の第４の実施の形態に係る光送信器の構成を示すブロック図である。 従来の電気波形発生器の構成例を示すブロック図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１に本発明の第１の実施の形態に係る電気波形発生器を示す。本実施の形態の電気波形発生器は、外部から入力される信号の多値変調、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調、予等化、フレーム変換処理、誤り訂正処理等の信号処理を行う信号処理部１と、信号処理部１から出力されたパラレルデータを多重化して高速のパラレルデータに変換する多重化部２と、多重化部２から出力されたパラレルデータをアナログ信号に変換するＤ／Ａ変換器３と、電気波形発生器の外部に設けられる検出部５によるスキューの検出結果をもとに上記パラレルデータの各ビットに対して個別に遅延を制御するスキュー制御部４とから構成される。なお、検出部５としては、例えば計測器（オシロスコープ、スペクトルアナライザ、あるいは検波器と電圧計の組合せ等）とコンピュータとを用いることができる。

図２にスキュー制御部４の構成を示す。スキュー制御部４は、トレーニング信号生成部４０と、遅延制御部４１とを有する。トレーニング信号生成部４０は、スキューが最も小さくなるビット間の位相関係を特定するためのパラレルのスキャン信号（以下、トレーニング信号）を生成する。遅延制御部４１は、上記トレーニング信号を生成するために信号処理部１と多重化部２の両方またはどちらか一方の内部にある遅延部（不図示）の遅延量を制御し、スキューが最も小さくなるビット間の位相関係が検出部５によって特定された後には、この特定された位相関係を実現するように信号処理部１と多重化部２の両方またはどちらか一方の遅延部の遅延量を設定する。

図３にトレーニング信号の第１の例を示す。図３の例では、Ｄ／Ａ変換器３の入力データの最上位ビットをＤ５とし、最下位ビットをＤ０として、各ビットに入力されるトレーニング信号を記載している。図３における両矢印は、信号位相をスキャンすることを示している。例えばトレーニング信号１Ａでは、ビットＤ４のパタンの位相をビットＤ５のパタンに対してスキャンする（すなわち、ビットＤ４のパタンの位相を変化させてビットＤ５とビットＤ４との位相関係を特定する）ことを意味し、トレーニング信号２Ａでは、ビットＤ３のパタンの位相をビットＤ４のパタンに対してスキャンすることを意味している。

トレーニング信号は、複数のケースでそれぞれ異なるパタンに変化する。例えばケース１の場合、ビットＤ５，Ｄ４にパルス状のパタンを入力し、ビットＤ３〜Ｄ０に固定パタンを入力する。ケース２では、ビットＤ５，Ｄ４のパタンをケース１と異なる周期とする。

図４にトレーニング信号の第１の例を用いた場合のＤ／Ａ変換器３の出力振幅を示す。図４の横軸はビットＤ５とＤ４間の位相差、縦軸はＤ／Ａ変換器３の出力振幅である。図４において、４００はトレーニング信号１Ａを用いた場合のＤ／Ａ変換器３の出力振幅、４０１はトレーニング信号１Ｂを用いた場合のＤ／Ａ変換器３の出力振幅、４０２は出力振幅４００と４０１を合計した出力振幅である。

図５は本実施の形態の電気波形発生器のスキュー検出・調整モード時の動作を示すフローチャートである。例えばオペレータからの指令によりスキュー検出・調整モードが起動した場合、スキュー制御部４のトレーニング信号生成部４０は、トレーニング信号を生成し、生成したトレーニング信号を信号処理部１に入力する（図５ステップＳ１）。スキュー検出・調整モードを起動させる時としては、例えば電気波形発生器の製造時、電源投入時、直前のスキュー調整から一定時間が経過したとき等などが考えられる。

信号処理部１は、入力されたトレーニング信号を、通常の動作モード時に入力されるパラレルデータと同様に処理して出力する。信号処理部１から出力されたトレーニング信号は、多重化部２によって高速のパラレルデータに変換され、Ｄ／Ａ変換器３に入力される。

遅延制御部４１は、信号処理部１と多重化部２の両方またはどちらか一方の内部にある遅延部（不図示）の遅延量を制御することにより、トレーニング信号の特定の調整ビットの位相を連続的に変化させる（ステップＳ２）。
検出部５は、調整ビットの位相が変化する度に、Ｄ／Ａ変換器３の出力振幅を検出する（ステップＳ３）。

次に、トレーニング信号生成部４０は、ステップＳ１と異なる周期のトレーニング信号を生成し、このトレーニング信号を信号処理部１に入力する（ステップＳ５）。このトレーニング信号についても、ステップＳ２，Ｓ３の処理が繰り返される。
こうして、周期の異なる複数のトレーニング信号について、調整ビットと隣接するビットに対して調整ビットの位相をスキャンした後（ステップＳ４においてＹＥＳ）、検出部５は、Ｄ／Ａ変換器３の出力振幅を基に、調整ビットと隣接ビット間のスキューが最も小さくなるビット間の位相関係（位相差）を特定する（ステップＳ６）。

そして、遅延制御部４１は、検出部５が特定した位相関係を実現するように、信号処理部１と多重化部２の両方またはどちらか一方の遅延部の調整ビットに関する遅延量を設定する（ステップＳ７）。

次に、トレーニング信号生成部４０は、トレーニング信号の全てのビットに関してスキュー検出・調整が完了していない場合（ステップＳ８においてＮＯ）、ステップＳ７で調整が完了した調整ビットから１つずれたビットを新たな調整ビットとするトレーニング信号を生成し、このトレーニング信号を信号処理部１に入力する（ステップＳ９）。この新たな調整ビットに関しても、ステップＳ２〜Ｓ７の処理が繰り返される。
こうして、トレーニング信号の全てのビットに関してスキュー検出・調整が完了すると、スキュー検出・調整モードの動作が終了する。

以下、図３に示したケース１〜４を用いて、本実施の形態の動作をより具体的に説明する。ケース１において、トレーニング信号１Ａの調整ビットＤ４のパタンの位相は隣接ビットＤ５に対してスキャンされる（すなわち、調整ビットＤ４のパタンの位相が連続的に変化する）。このため、Ｄ／Ａ変換器３の出力振幅は、ビットＤ５とＤ４の位相関係により連続的に変化し、ビットＤ５とＤ４の位相が一致するときに最大となり、ビットＤ５とＤ４の位相関係が１８０度のときに最小となる。

トレーニング信号を周期的な繰り返しパタンとすると、ビットＤ５とＤ４の位相関係が３６０度の場合も位相が一致したかのように検出されるので、図４の４００で示すように、ビットＤ５とＤ４間の位相差に対するＤ／Ａ変換器３の出力振幅も繰り返しパタンとなる。したがって、ケース１では、ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係の候補（Ｄ／Ａ変換器３の出力振幅が最大となる位相差）が多数見つかるが、一つに特定することはできない。

そこで、ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係を特定するために、ケース２として別の周期のトレーニング信号１Ｂを用いて、調整ビットＤ４のパタンの位相を隣接ビットＤ５に対してスキャンする。このとき、ビットＤ５とＤ４間の位相差に対するＤ／Ａ変換器３の出力振幅は、図４の４０１で示すように、ケース１の場合と異なる周期の繰り返しパタンとなる。

ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係は、ケース１およびケース２に共通してＤ／Ａ変換器３の出力振幅が最大となる位相関係として一意に特定することができる。具体的には、検出部５は、図４に示すケース１のスキャン結果の出力振幅４００とケース２のスキャン結果の出力振幅４０１との合計である出力振幅４０２を演算し、出力振幅４０２の最大値を検出すればよい。検出部５は、この出力振幅４０２の最大値が得られる位相差４０３を、ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係として特定することができる（ステップＳ６）。

なお、必要に応じて、さらに異なる周期のトレーニング信号を用いることもできる。トレーニング信号の周期の数を増やすことにより、ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係をより精度よく特定することができる。

ケース１とケース２により、ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係を特定できたので、遅延制御部４１は、検出部５が特定した位相関係を実現するように、信号処理部１と多重化部２の両方またはどちらか一方の遅延部の調整ビットＤ４に関する遅延量を設定する（ステップＳ７）。

次に、図３に示したケース３とケース４により、ビットＤ３を調整ビット、ビットＤ４を隣接ビットとするスキュー検出を行い、ビットＤ４とＤ３のスキューが最も小さくなるビット間の位相関係を特定する。ケース３では、ビットＤ４，Ｄ３にパルス状のパタンを入力し、ビットＤ５，Ｄ２〜Ｄ０を固定パタンとする。ケース４では、ビットＤ４，Ｄ３のパタンをケース３と異なる周期とする。

検出部５は、ケース１、ケース２の場合と同様に、ケース３、ケース４により、ビットＤ４とＤ３のスキューが最も小さくなるビット間の位相関係を特定することができる（ステップＳ６）。遅延制御部４１は、検出部５が特定した位相関係を実現するように、信号処理部１と多重化部２の両方またはどちらか一方の遅延部の調整ビットＤ３に関する遅延量を設定する（ステップＳ７）。

同様に、調整ビットを１つずつずらしながら、ビットＤ３とＤ２のスキュー、ビットＤ２とＤ１のスキュー、ビットＤ１とＤ０のスキューが最も小さくなるビットＤ３とＤ２間の位相関係、ビットＤ２とＤ１間の位相関係、ビットＤ１とＤ０間の位相関係をそれぞれ特定する（ステップＳ６）。遅延制御部４１は、検出部５が特定した位相関係を実現するように、信号処理部１と多重化部２の両方またはどちらか一方の遅延部の調整ビットに関する遅延量を設定する（ステップＳ７）。以上により、ビットＤ５〜Ｄ０にわたってお互いのスキューを調整することができる。

なお、隣同士のビット間でスキューを調整することは、一般にビット毎に出力振幅が２進数のウェイトで変化するＤ／Ａ変換器３のスキューを精度よく調整することを可能とする。例えば、隣同士のビットの変化は、Ｄ／Ａ変換器３の出力振幅において２倍の電圧差にしかならないが、最上位ビットＤ５と最下位ビットＤ０の変化は、Ｄ／Ａ変換器３の出力振幅において３２倍の電圧差になる。したがって、最上位ビットＤ５と最下位ビットＤ０の間でスキューを調整しようとしても、ノイズなどの影響を考慮すると精度のよいスキュー調整ができない。

なお、隣同士のビット間でスキューを調整していく際に、ビット間のスキュー調整の度に誤差が蓄積され、最上位ビットと最下位ビットとの間でのスキューの誤差が無視できない場合には、以下のスキュー調整方法を併せて実施してもよい。すなわち、図５で説明したスキュー検出・調整モードの動作を実行した後に、この動作を再度実行してもよい。また、図５で説明したスキュー検出・調整モードの動作を実行した後に、スキューを調整するビットを隣同士のビットでなく、複数ビット離れたビット間に設定して、スキュー検出・調整モードの動作を再度実行してもよい。

また、図５で説明したスキュー検出・調整モードの動作を実行した後に、信号処理部１において疑似ノイズ信号（ＰＲＢＳ（Pseudo random Bit Sequence）信号）を発生させ、Ｄ／Ａ変換器３の出力のアイ開口が最も大きくなるようにスキューを微調整してもよい。例えば、市販のオシロスコープの中には自動でアイ開口を測定できるものがある。

図６にトレーニング信号の第２の例を示す。図３に示した第１の例では、トレーニング信号１Ｂを、トレーニング信号１Ａと同じデューティ比（図３では約５０％）を保持したまま、周期が変更された信号としていた。第２の例では、トレーニング信号１ｂを、トレーニング信号１ａと同じパルス幅を保持したまま、パルス間隔が変更された信号とする。これにより、トレーニング信号１ａに対してトレーニング信号１ｂのデューティ比を変更する。

図７にトレーニング信号の第２の例を用いた場合のＤ／Ａ変換器３の出力振幅を示す。図７において、７００はトレーニング信号１ａを用いた場合のＤ／Ａ変換器３の出力振幅、７０１はトレーニング信号１ｂを用いた場合のＤ／Ａ変換器３の出力振幅、７０２は出力振幅７００と７０１を合計した出力振幅である。

図８はトレーニング信号の第２の例を用いる場合の電気波形発生器のスキュー検出・調整モード時の動作を示すフローチャートであり、図５と同様の処理には同一の符号を付してある。図５との違いは、隣接するビット間のスキューを調整するために、デューティ比の異なるトレーニング信号を生成する点である（図８ステップＳ５ａ）。

以下、図６に示したケース１〜４を用いて、トレーニング信号の第２の例を用いる場合の本実施の形態の動作をより具体的に説明する。ケース１において、トレーニング信号１ａの調整ビットＤ４のパタンの位相は隣接ビットＤ５に対してスキャンされる（図８ステップＳ１，Ｓ２）。ステップＳ３の処理は、上記のとおりである。

次に、トレーニング信号生成部４０は、ステップＳ１と異なるデューティ比のトレーニング信号１ｂを生成し、このトレーニング信号１ｂを信号処理部１に入力する（ステップＳ５ａ）。このトレーニング信号１ｂについても、ステップＳ２，Ｓ３の処理が繰り返される。

こうして、デューティ比の異なる複数のトレーニング信号について、調整ビットＤ４と隣接するビットＤ５に対して調整ビットＤ４の位相をスキャンした後（ステップＳ４においてＹＥＳ）、検出部５は、図７に示すケース１のスキャン結果の出力振幅７００とケース２のスキャン結果の出力振幅７０１との合計である出力振幅７０２を演算し、出力振幅７０２の最大値を検出する。検出部５は、この出力振幅７０２の最大値が得られる位相差７０３を、ビットＤ５とＤ４のスキューが最も小さくなるビット間の位相関係として特定する（ステップＳ６）。ステップＳ７の処理は、上記のとおりである。

次に、図６に示したケース３とケース４により、ビットＤ３を調整ビット、ビットＤ４を隣接ビットとするスキュー検出を行い、ビットＤ４とＤ３のスキューが最も小さくなるビット間の位相関係を特定する。ケース３では、ビットＤ４，Ｄ３にパルス状のパタンを入力し、ビットＤ５，Ｄ２〜Ｄ０を固定パタンとする。ケース４では、ビットＤ４，Ｄ３のデューティ比をケース３と異なるデューティ比とする。

検出部５は、ケース３、ケース４により、ビットＤ４とＤ３のスキューが最も小さくなるビット間の位相関係を特定し（ステップＳ６）、遅延制御部４１は、検出部５が特定した位相関係を実現するように、信号処理部１と多重化部２の両方またはどちらか一方の遅延部の調整ビットＤ３に関する遅延量を設定する（ステップＳ７）。

以下同様に、調整ビットを１つずつずらしながら、ビットＤ３とＤ２のスキュー、ビットＤ２とＤ１のスキュー、ビットＤ１とＤ０のスキューが最も小さくなるビットＤ３とＤ２間の位相関係、ビットＤ２とＤ１間の位相関係、ビットＤ１とＤ０間の位相関係をそれぞれ特定し、遅延部の遅延量を設定する。以上により、ビットＤ５〜Ｄ０にわたってお互いのスキューを調整することができる。

トレーニング信号の第２の例を用いる場合、図４に示した第１の例の場合と比較して、図７に示したスキャン時の特性が若干異なるが、スキューが最も小さくなるビット間の位相関係を特定できることは同じである。第２の例では、第１の例と比較して、各ケースでのＤ／Ａ変換器３の出力振幅の特性のディーティ比を選択できる点が利点である。トレーニング信号１ｂにおいてパルス間隔をパルス幅に対して小さく設定すると、Ｄ／Ａ変換器３の出力振幅の特性のディーティ比を５０％よりも小さくすることができ、出力振幅の最大値をより精度よく検出することができる。

図９に本発明の第１の実施の形態に係る電気波形発生器のより詳細な構成例を示す。信号処理部１は、外部から入力される信号の多値変調、ＯＦＤＭ変調、予等化、フレーム変換処理、誤り訂正処理等の信号処理を行うデジタル信号処理部１０と、デジタル信号処理部１０から出力される信号を遅延させる遅延部１１_n，１１_n-1，１１_n-2，１１_n-3・・・・とから構成される。

多重化部２は、遅延部１１_n，１１_n-1，１１_n-2，１１_n-3・・・・から出力される信号をパラレルデータのビット毎に多重化する多重回路２０_n，２０_n-1，２０_n-2，２０_n-3・・・・と、多重回路２０_n，２０_n-1，２０_n-2，２０_n-3・・・・から出力される信号を遅延させる遅延部２１_n，２１_n-1，２１_n-2，２１_n-3・・・・とから構成される。本実施の形態では、パラレルデータの１ビット当たり（多重回路１つ当たり）４つの遅延部を信号処理部１に設けている。

図３、図６では、説明を容易にするため、トレーニング信号を６ビットのパラレルデータとし、Ｄ／Ａ変換器３に入力されるパラレルデータも６ビットとしている。しかし、実際には、多重化部２でパラレルデータの多重化を行うため、信号処理部１に入力されるデータは、Ｄ／Ａ変換器３に入力される予定のパラレルデータが例えばワード単位で分割されたデータである。

すなわち、Ｄ／Ａ変換器３に入力される予定のパラレルデータは、各ビット毎に例えばワード単位で時分割され、各ワードが並列に信号処理部１に入力される。例えばＤ／Ａ変換器３に入力されるビットＤ_nについて説明すると、ビットＤ_nのデータは、ワード単位で時分割されており、第１のワードが１番目の遅延部１１_nに入力され、第２のワードが２番目の遅延部１１_nに入力され、第３のワードが３番目の遅延部１１_nに入力され、第４のワードが４番目の遅延部１１_nに入力される。

多重回路２０の多重回路２０_nは、４つの遅延部１１_nから出力された４つのワードのデータを多重化してビットＤ_nのデータとして出力する。ビットＤ_nのデータは、遅延部２１_nを介してＤ／Ａ変換器３に入力される。他のビットＤ_n-1，Ｄ_n-2，Ｄ_n-3・・・・についても同様の処理が行われる。
こうして、信号処理部１は低速で動作していても、信号処理部１から出力されるデータを、高速で動作する多重化部２によって多重化することで、データ伝送周波数を高めて高速のパラレルデータを生成することができる。

このように、信号処理部１に入力されるデータは、Ｄ／Ａ変換器３に入力される予定のパラレルデータが例えばワード単位で分割されたパラレルデータなので、トレーニング信号についても、各ビット毎に例えばワード単位で分割して、各ワードを並列に信号処理部１に入力する必要がある。

あるいは、信号処理部１に入力されるデータやトレーニング信号を、Ｄ／Ａ変換器３に入力される予定のデータと同じビット数のパラレルデータとしてもよい。この場合は、信号処理部１のデジタル信号処理部１０が、入力されたパラレルデータを、各ビット毎に例えばワード単位で分割すればよい。

検出部５は、Ｄ／Ａ変換部３の出力振幅を検出する振幅検出手段となるオシロスコープ５０およびスペクトルアナライザ５１と、Ｄ／Ａ変換部３の出力振幅を基に、調整ビットと隣接ビット間のスキューが最も小さくなるビット間の位相関係（位相差）を特定する特定手段となるコンピュータ５２とから構成される。振幅検出手段としては、オシロスコープ５０またはスペクトルアナライザ５１のどちらか一方があればよい。

なお、図９では、デジタル信号処理部１０を２ブロックに分けているが、１ブロックで構成してもよく、デジタル信号処理部１０を多ブロックに分けてもよい。また、遅延部１１_n，１１_n-1，１１_n-2，１１_n-3・・・・を、デジタル信号処理部１０と同一のハードウェアで実現してもよく、別のハードウェアでハイブリッドに実現してもよい。同様に、遅延部２１_n，２１_n-1，２１_n-2，２１_n-3・・・・を、多重回路２０_n，２０_n-1，２０_n-2，２０_n-3・・・・と同一のハードウェアで実現してもよく、別のハードウェアでハイブリッドに実現してもよい。

以上のように、本実施の形態では、スキュー検出・調整モード時に、スキュー検出用のトレーニング信号を生成して信号処理部１に入力し、Ｄ／Ａ変換器３の出力信号を基にパラレルデータのスキューを検出部５で検出し、スキュー制御部４が検出部５の検出結果に基づいて遅延部の遅延量を設定することにより、信号処理部１から多重化部２の出力までのスキュー異常だけでなく、Ｄ／Ａ変換器３の入力部分およびＤ／Ａ変換器３の内部で発生するスキュー異常も含めて検出することができる。また、本実施の形態では、稼働中のスキュー異常を検出するだけでなく、製造段階や任意の時期におけるキャリブレーションとして自動スキュー調整を実現することができ、パラレルデータのスキューを最小にすることができる。

なお、遅延部は、信号処理部１にも多重化部２にも含まれるが、どちらか一方の遅延部を省略することも可能である。また、信号処理部１と多重化部２の両方に遅延部を設ける場合でも、スキュー制御部４による制御対象を信号処理部１と多重化部２のどちらか一方の遅延部に限定することが可能である。

また、信号処理部１と多重化部２の両方に遅延部を設ける場合に、信号処理部１に設けた遅延部１１_n，１１_n-1，１１_n-2，１１_n-3・・・・について図５または図８で説明したスキュー検出・調整モードの動作を実行した後に、多重化部２に設けた遅延部２１_n，２１_n-1，２１_n-2，２１_n-3・・・・について図５または図８で説明したスキュー検出・調整モードの動作を実行するようにしてもよい。

スキュー検出・調整モード時に、信号処理部１の遅延部１１_n，１１_n-1，１１_n-2，１１_n-3・・・・の遅延量を制御および設定する場合、遅延量の制御および設定はビット毎に行われるので、同一のビットに関係する複数の遅延部の遅延量は常に同一である。例えばビットＤ_nに関係する４つの遅延部１１_nの遅延量は同一である。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１０に本発明の第２の実施の形態に係る電気波形発生器を示す。本実施の形態は、第１の実施の形態で外部に設けていた検出部５を、電気波形発生器に内蔵する構成である。検出部５の構成は、図９に示したものと同じでよい。

あるいは、検出部５を、Ａ／Ｄ変換器とコンピュータとから構成してもよい。この場合の検出部５の構成を図１１に示す。Ａ／Ｄ変換器５３は、Ｄ／Ａ変換器３の出力をデジタル化する。コンピュータ５４は、Ａ／Ｄ変換器５３の出力データを基にＤ／Ａ変換器３の出力振幅を検出し、スキューが最も小さくなるビット間の位相関係を特定する。すなわち、コンピュータ５４は、第１の実施の形態と同様に、複数のトレーニング信号の各々についてＡ／Ｄ変換器５３の出力振幅を検出して出力振幅の合計を演算し、この合計の出力振幅の最大値が得られる位相差を、隣り合う２つのビットのスキューが最も小さくなるビット間の位相関係として特定する。

また、検出部５の別の実現方法は、Ｄ／Ａ変換器３の出力をアナログ的に検波し、出力振幅を電圧値として取り込む方法である。この場合の検出部５の構成を図１２に示す。検出部５は、検波部５５と、電圧検出部５６とから構成される。
検波部５５は、Ｄ／Ａ変換器３の出力の包絡線を検出する機能を有する。検波部５５は、例えばダイオードと積分器の組み合わせにより実現することができる。

電圧検出部５６は、検波部５５の出力をデジタル化するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力データを基にＤ／Ａ変換器３の出力振幅を検出し、スキューが最も小さくなるビット間の位相関係を特定するコンピュータとから構成される。電圧検出部５６には、Ａ／Ｄ変換器が必要となるが、検波部５５により低周波信号に変換されている信号（振幅情報）を扱うので、低電力での実現が可能である。

コンピュータは、複数のトレーニング信号の各々についてＡ／Ｄ変換器の出力振幅を検出して出力振幅の合計を演算し、この合計の出力振幅の最大値が得られる位相差を、隣り合う２つのビットのスキューが最も小さくなるビット間の位相関係として特定する。図１２の例では、すでに検波部５５によってＤ／Ａ変換器３の出力の包絡線が取り出されているので、コンピュータは、スキューが最も小さくなるビット間の位相関係を特定する場合に、単純に電圧の最大値を検出するだけでよく、Ｄ／Ａ変換器３の出力を直接Ａ／Ｄ変換する場合と比較してデジタル信号処理を大幅に単純化することができる。

本実施の形態では、検出部５を電気波形発生器に内蔵することにより、外部の計測器等を利用することなくスキューの調整が可能となる。なお、本実施の形態で示した検出部５の構成を第１の実施の形態に適用してもよいことは言うまでもない。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図１３に本発明の第３の実施の形態に係る光送信器の構成を示す。本実施の形態は、第１の実施の形態で示した電気波形発生器に、光変換部６を付加したものである。第１、第２の実施の形態において、所望の波形を発生させる場合、パラレルデータは波形データであるが、本実施の形態において信号処理部１に入力されるパラレルデータは送信データである。図１４に本実施の形態の光変換部６を示す。光変換部６は、例えばレーザ６０と、マッハツェンダ変調器６１と、変調器ドライバ６２とから構成される。

レーザ６０は、連続光を出力する。変調器ドライバ６２は、Ｄ／Ａ変換器３の出力を、マッハツェンダ変調器６１を駆動できる電圧振幅に増幅する。マッハツェンダ変調器６１は、レーザ６０から入力される連続光を、変調器ドライバ６２の出力信号に応じて位相変調または振幅変調し、ＮＲＺ（Non Return to Zero）信号光を出力する。こうして、電気波形発生器の電気出力を光信号に変換する。

例えば、信号処理部１のデジタル信号処理部１０において、ＬＡＮ（Local Area Network）−ＷＡＮ（Wide Area Network）フレーム処理、ＱＡＭ（Quadrature Amplitude Modulation）変調処理等の信号処理を行うことにより、信号処理部１に入力されるＬＡＮ信号を光のＷＡＮ信号として送信する光ＱＡＭ送信器を実現することができる。

以上のように、本実施の形態では、Ｄ／Ａ変換器３の出力を光変換部６に入力する構成とし、第１、第２の実施の形態の電気波形発生器と同様にスキューを調整する動作を行わせることにより、送信データのスキューが最も小さくなるように調整可能な光送信器を実現することができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図１５に本発明の第４の実施の形態に係る光送信器の構成を示す。本実施の形態は、第３の実施の形態で外部に設けていた検出部５を、光送信器に内蔵する構成である。本実施の形態では、検出部５を内蔵することにより、外部の計測器等を用いることなくスキューの自動調整が可能となる。

なお、第１〜第４の実施の形態の検出部５に含まれるコンピュータは、ＣＰＵ、メモリおよびインタフェースと、これらのハードウェア資源を制御するプログラムによって実現することができる。ＣＰＵは、メモリに格納されたプログラムに従って第１〜第４の実施の形態で説明した処理を実行する。

本発明は、所望の波形を発生させる電気波形発生器、および電気波形発生器を用いて光通信を行う光送信器に適用することができる。

１…信号処理部、２…多重化部、３…Ｄ／Ａ変換器、４…スキュー制御部、５…検出部、６…光変換部、１０…デジタル信号処理部、１１_n，１１_n-1，１１_n-2，１１_n-3…遅延部、２０_n，２０_n-1，２０_n-2，２０_n-3…多重回路、２１_n，２１_n-1，２１_n-2，２１_n-3…遅延部、４０…トレーニング信号生成部、４１…遅延制御部、５０…オシロスコープ、５１…スペクトルアナライザ、５２…コンピュータ、５３…Ａ／Ｄ変換器、５４…コンピュータ、５５…検波部、５６…電圧検出部、６０…レーザ、６１…マッハツェンダ変調器、６２…変調器ドライバ。

Claims (10)

1. デジタルデータを出力する信号処理手段と、
   この信号処理手段から出力されたデジタルデータを多重化する多重化手段と、
   この多重化手段で多重化されたデジタルデータをアナログ信号に変換するＤ／Ａ変換器と、
   前記信号処理手段と前記多重化手段との間と、前記多重化手段と前記Ｄ／Ａ変換器との間のうち少なくとも一方に前記デジタルデータのビット毎に設けられ、外部から遅延量を設定可能な遅延手段と、
   スキュー検出・調整モード時に、スキュー検出用のデジタルのトレーニング信号を生成して前記信号処理手段に入力するトレーニング信号生成手段と、
   前記スキュー検出・調整モード時に、前記Ｄ／Ａ変換器の出力信号を基に前記デジタルデータのスキューを検出する検出手段と、
   前記スキュー検出・調整モード時に、前記検出手段の検出結果に基づいて前記遅延手段の遅延量を設定する遅延制御手段とを備えることを特徴とする電気波形発生器。
2. 請求項１記載の電気波形発生器において、
   前記トレーニング信号生成手段は、２つのビットにパタンが現れ、このパタンの周期あるいはデューティ比が互いに異なる複数の前記トレーニング信号を順番に生成し、
   前記遅延制御手段は、前記複数のトレーニング信号の各々について、前記遅延手段の遅延量を変化させることにより、前記２つのビットのうち一方のビットの位相を他方のビットに対して連続的に変化させ、スキューが最も小さくなるビット間の位相関係が前記検出手段によって特定された後には、この検出手段が特定した位相関係を実現するように、前記２つのビットに関する前記遅延手段の遅延量を設定し、
   前記検出手段は、前記複数のトレーニング信号の各々について前記Ｄ／Ａ変換器の出力振幅を検出して出力振幅の合計を演算し、この合計の出力振幅の最大値が得られる位相差を、前記２つのビットのスキューが最も小さくなるビット間の位相関係として特定することを特徴とする電気波形発生器。
3. 請求項１または２記載の電気波形発生器において、
   前記トレーニング信号生成手段と前記遅延制御手段と前記検出手段とは、前記信号処理手段と前記多重化手段との間に設けられた遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行った後に、前記多重化手段と前記Ｄ／Ａ変換器との間に設けられた遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行うことを特徴とする電気波形発生器。
4. 請求項１または２記載の電気波形発生器において、
   前記トレーニング信号生成手段と前記遅延制御手段と前記検出手段とは、前記遅延手段の遅延量を設定して隣り合う２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行った後に、前記遅延手段の遅延量を設定して複数ビット離れた２つのビット間でスキューを調整することを、上位ビットから下位ビットまで段階的に行うことを特徴とする電気波形発生器。
5. 請求項１記載の電気波形発生器において、
   前記検出手段は、
   前記Ｄ／Ａ変換器の出力をＡ／Ｄ変換するＡ／Ｄ変換器と、
   このＡ／Ｄ変換器の出力データを基に前記デジタルデータのスキューを特定する特定手段とからなることを特徴とする電気波形発生器。
6. 請求項１記載の電気波形発生器において、
   前記検出手段は、
   前記Ｄ／Ａ変換器の出力の包絡線を検出する検波手段と、
   この検波手段の出力を基に前記デジタルデータのスキューを特定する特定手段とからなることを特徴とする電気波形発生器。
7. 請求項１乃至６のいずれか１項に記載の電気波形発生器において、
   前記信号処理手段は、ビット毎にワード単位で分割されたデジタルデータを出力するものであり、
   前記多重化手段は、前記信号処理手段から出力されたデジタルデータをビット毎に多重化することを特徴とする電気波形発生器。
8. 請求項７記載の電気波形発生器において、
   前記信号処理手段と前記多重化手段との間に設けられる遅延手段は、各ビットのワード毎に設けられ、
   前記多重化手段と前記Ｄ／Ａ変換器との間に設けられる遅延手段は、ビット毎に設けられることを特徴とする電気波形発生器。
9. 請求項１乃至８のいずれか１項に記載の電気波形発生器と、
   この電気波形発生器のＤ／Ａ変換器から出力された信号を光信号に変換する光変換手段とを備えることを特徴とする光送信器。
10. 請求項９記載の光送信器において、
    前記光変換手段は、
    連続光を出力するレーザと、
    このレーザから出力された連続光を変調して光信号を出力するマッハツェンダ変調器と、
    前記電気波形発生器のＤ／Ａ変換器から出力された信号に応じて前記マッハツェンダ変調器を駆動する変調器ドライバとからなることを特徴とする光送信器。

Images