JP5243295B2

JP5243295B2 - 電源回路

Info

Publication number: JP5243295B2
Application number: JP2009035011A
Authority: JP
Inventors: 敦木道; 清美渡辺
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 2009-02-18
Filing date: 2009-02-18
Publication date: 2013-07-24
Anticipated expiration: 2029-02-18
Also published as: JP2010193613A

Description

本発明は、共通直流入力電源に、複数のＤＣ／ＤＣコンバータが互いに並列に接続されている電源回路に関する。

図１０は、コンバータ並列接続を用いた従来の電源回路９００を示す回路図である。

図１１は、従来の電源回路９００の等価回路９００Ｅを示す図である。

図１２は、従来の電源回路９００の動作を示すタイムチャートである。

従来の電源回路９００において、第１のＤＣ／ＤＣコンバータＤＣＣ０Ａよりも第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂの回路インピーダンス（抵抗、漏れＬ、ダイオードＶｆ）が小さく、またＦＥＴのオン時間が長い場合、同一の制御信号が印加されても、チョークコイル３１ＢのＶＴ積は、チョークコイル３１ＡのＶＴ積よりも大きい。各チョークは、フライホイルダイオードをオンさせ、共通のリセット電圧である電圧Ｖｏでリセットする。

しかし、チョークコイル３１Ｂがリセット完了する前に次のターンオンが同時に行われれば、第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂのチョークコイル３１Ｂは、完全にリセットすることができない。したがって、第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂのチョークコイル３１Ｂの電流は、元の電流に戻らずに、再び増加する。この動作が繰り返され、第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂのチョークコイル３１Ｂの電流が徐々に累積され、第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂの電流が徐々に増加する。

ところで、第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂの電流がある程度増加すると、回路損失による電圧降下が増加し、チョーク３１Ｂに印加される電圧が制限されることによって、チョーク３１Ａとチョーク３１Ｂとに流れる電流は平衡する。チョークコイル３１Ａは、同じ出力電圧Ｖｏでリセットするが、オン時間が短いので、リセットが早く完了し、磁束は、増加していないので、第１のＤＣ／ＤＣコンバータＤＣＣ０Ａの電流よりも、第２のＤＣ／ＤＣコンバータＤＣＣ０Ｂの電流が多い状態で、アンバランスになる。

図１２に示すように、次の式が成立する。

Ｖ１＊Ｔｏｎ＝Ｖｏ＊Ｔｏｆｆ，Ｖ２＊Ｔｏｎ’＞Ｖｏ＊Ｔｏｆｆ’
上記式におけるアンバランスを補正するために、各ＤＣ／ＤＣコンバータＤＣＣ０Ａ、ＤＣＣ０Ｂの出力電流を検出し、カレントシェア回路１３によって電流分担が均等になるように、各ＦＥＴのゲート信号を変調させている。

また、２つのＤＣ／ＤＣコンバータが、コンデンサを介して、互いに並列に接続され、また、上記２つのＤＣ／ＤＣコンバータのそれぞれを制御するコントローラが個別に設けられている発明が知られている（特許文献１参照）。

特開平７−２６４８４１

しかし、上記従来例では、ＤＣ／ＤＣコンバータＤＣＣ０Ａの回路定数と、ＤＣ／ＤＣコンバータＤＣＣ０Ｂの回路定数とが、互いに全く同一であっても、ＦＥＴの同一駆動信号に対するスイッチング時間のバラツキをゼロにすることができず、電流分担がアンバランスになるという問題がある。

また、上記従来例では、アンバランスを補正するカレントシェア回路１３が複雑な構成であり、また、部品実装面積が多いという問題がある。

さらに、特許文献１記載の発明では、２つの電流制御回路（コントローラ）によって、電流制御しているので、回路構成が複雑であり、電流制御の方法が煩雑であるという問題がある。

本発明は、共通直流入力電源かつ共通直流出力端子に複数個のＤＣ／ＤＣコンバータを並列接続し、並列運転時の各ＤＣ／ＤＣコンバータ間の電流分担を均等にする場合、構成が複雑であるカレントシェア回路を必要とせず、また、電流制御回路が簡素である電源回路を提供することを目的とする。

本発明の電源回路は、スイッチング素子を具備し、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータと、上記第１のＤＣ／ＤＣコンバータの出力電圧を平滑する第１のチョークコイルと、スイッチング素子を具備し、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータと、上記第２のＤＣ／ＤＣコンバータの出力電圧を平滑する第２のチョークコイルと、上記第１のＤＣ／ＤＣコンバータのスイッチング素子と上記第２のＤＣ／ＤＣコンバータのスイッチング素子とに同一の駆動信号を同時に与える制御回路と、上記第１のチョークコイルの入力側と、上記第２のチョークコイルの入力側とを常に接続する入力側渡り線と、上記第１のチョークコイルの出力側と、上記第２のチョークコイルの出力側とを接続する出力側渡り線とを有し、上記入力側渡り線によって接続されている上記第１のチョークコイルの入力側と上記第２のチョークコイルの入力側とが互いに同電位であることを特徴とする。

本発明によれば、共通直流入力電源かつ共通直流出力端子に複数個のＤＣ／ＤＣコンバータを並列接続し、並列運転時の各ＤＣ／ＤＣコンバータ間の電流分担を均等にする電源回路において、構成が複雑であるカレントシェア回路を必要とせず、また、電流制御回路が簡素であるという効果を奏する。

本発明の実施例１である電源回路１００を示す回路図である。電源回路１００の等価回路１００Ｅである。電源回路１００の動作波形を示す図である。実施例１におけるユニットの総出力電流対各コンバータの出力電流の変化を示す図である。本発明の実施例２である電源回路２００を示す回路図であり、シングルフォワード型２相半波方式コンバータによる並列接続図である。本発明の実施例３である電源回路３００を示す回路図であり、ダブルフォワード型コンバータによる並列接続図である。本発明の実施例４である電源回路４００を示す回路図であり、ハーフブリッジ型コンバータによる並列接続図である。本発明の実施例５である電源回路５００を示す回路図であり、フルブリッジ型コンバータによる並列接続図である。本発明の実施例６である電源回路６００を示す回路図であり、プッシュプル型コンバータによる並列接続図である。コンバータ並列接続を用いた従来の電源回路９００を示す回路図である。従来の電源回路９００の等価回路９００Ｅを示す図である。従来の電源回路９００の動作を示すタイムチャートである。

発明を実施するための形態は、以下の実施例である。

図１は、本発明の実施例１である電源回路１００を示す回路図である。

電源回路１００は、シングルフォワード型コンバータが並列接続されている回路であり、第１のＤＣ／ＤＣコンバータＤＣＣ１Ａと、第１のチョーク入力型フィルタ回路３０Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ１Ｂと、第２のチョーク入力型フィルタ回路３０Ｂと、渡り線Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２と、制御回路５１とを有する。

第１のＤＣ／ＤＣコンバータＤＣＣ１Ａは、第１の単位コンバータＣ１Ａと、第１の整流回路ＲＥ１Ａとを有し、共通直流入力電源端子Ｉ１、Ｉ２に接続されている。

第１のチョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータＤＣＣ１Ａの出力電圧を平滑する。

第２のＤＣ／ＤＣコンバータＤＣＣ１Ｂは、第２の単位コンバータＣ１Ｂと、第２の整流回路ＲＥ１Ｂとを有し、第１のＤＣ／ＤＣコンバータＤＣＣ１Ａに並列接続されている。

第２のチョーク入力型フィルタ回路３０Ｂは、第２のＤＣ／ＤＣコンバータＤＣＣ１Ｂの出力電圧を平滑する。

渡り線Ｌｉ１１は、チョーク入力型フィルタ回路３０Ａの入力側の＋側と、チョーク入力型フィルタ回路３０Ｂの入力側の＋側とを接続している。渡り線Ｌｉ１２は、チョーク入力型フィルタ回路３０Ａの入力側の−側と、チョーク入力型フィルタ回路３０Ｂの入力側の−側とを接続している。また、渡り線Ｌｏ１１は、チョーク入力型フィルタ回路３０Ａの出力側の＋側と、チョーク入力型フィルタ回路３０Ｂの出力側の＋側とを接続している。渡り線Ｌｏ１２は、チョーク入力型フィルタ回路３０Ａの出力側の−側と、チョーク入力型フィルタ回路３０Ｂの出力側の−側とを接続している。

第１の単位コンバータＣ１Ａは、ＦＥＴ４Ａとトランス１次側巻線６Ａとを有する。第１の整流回路ＲＥ１Ａは、トランス２次側巻線２１Ａとダイオード２２Ａ、２３Ａとを有する。チョーク入力型フィルタ回路３０Ａは、チョークコイル３１Ａと、コンデンサ３２Ａとを有する。

第２の単位コンバータＣ１Ｂは、ＦＥＴ４Ｂとトランス１次側巻線６Ｂとを有する。第２の整流回路ＲＥ１Ｂは、トランス２次側巻線２１Ｂとダイオード２２Ｂ、２３Ｂとを有する。チョーク入力型フィルタ回路３０Ｂは、チョークコイル３１Ｂとコンデンサ３２Ｂとを有する。

ＤＣ／ＤＣコンバータＤＣＣ１Ａは、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータの例であり、チョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータの出力電圧を平滑する第１のチョーク入力型フィルタ回路の例である。ＤＣ／ＤＣコンバータＤＣＣ１Ｂは、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータの例であり、チョーク入力型フィルタ回路３０Ｂは、上記第２のＤＣ／ＤＣコンバータの出力電圧を平滑する第２のチョーク入力型フィルタ回路の例である。渡り線Ｌｉ１１、Ｌｉ１２は、上記第１のチョークコイルの入力側と、上記第２のチョークコイルの入力側とを接続する入力側渡り線の例である。渡り線Ｌｏ１１、ＬＬｏ１２は、上記第１のチョークコイルの出力側と、上記第２のチョークコイルの出力側とを接続する出力側渡り線の例である。

なお、チョーク入力型フィルタ回路３０Ａの入力側の共通安定電位側（図１の場合は−側）と、チョーク入力型フィルタ回路３０Ｂの入力側の共通安定電位側（図１の場合は−側）とを接続している渡り線Ｌｉ１２は、ノイズ等の関係がなければ、削除するようにしてもよい。

また、ノイズ等の関係がなければ、渡り線Ｌｉ１２を削除するようにしてもよい点は、実施例２以降においても同様である。

制御回路５１は、出力電圧を検出し、定電圧、定電流、定電力制御をするために、第１のＤＣ／ＤＣコンバータＤＣＣ１ＡのＦＥＴ４Ａ、第２のＤＣ／ＤＣコンバータＤＣＣ１ＢのＦＥＴ４Ｂに同一のＰＷＭ信号を同時に駆動信号として送る。

第１のＤＣ／ＤＣコンバータＤＣＣ１ＡのＦＥＴ４Ａのオン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ１ＢのＦＥＴ４Ｂのオン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のデューティー差がある場合、出力電流は１％のアンバランスにしかならない。電源回路１００では、並列接続の渡り線のない従来のようにサイクル毎に累積されず、出力電流のアンバランスは、オン時間のみの差である。

図２は、電源回路１００の等価回路１００Ｅである。

図３は、電源回路１００の動作波形を示す図である。

図１、図２に示すように、第１のＤＣ／ＤＣコンバータＤＣＣ１Ａと第２のＤＣ／ＤＣコンバータＤＣＣ１Ｂとが、フライホイルダイオード２３Ａ、２３Ｂ間で並列接続されているので、第１のＤＣ／ＤＣコンバータＤＣＣ１Ａのオン時間差が１％であれば、図３に示すように、直流電源からのエネルギー供給時間の差が１％になるだけであり、したがって、出力電流が１％アンバランスになるだけである。

上記実施例によれば、複数台のＤＣ／ＤＣコンバータを並列接続する場合、第１のチョークコイルの入力側と、第２のチョークコイルの入力側とを入力側渡り線で接続し、第１のチョークコイルの出力側と、第２のチョークコイルの出力側とを出力側渡り線で接続するので、電流を容易にバランスさせることができる。

また、上記実施例によれば、複数台のＤＣ／ＤＣコンバータのチョーク入力型フィルタ回路が並列接続されるので、共通の大電流チョーク入力型フィルタ回路を１個設ければ足りる。

さらに、上記実施例によれば、電流分担を均等にするのに必要な複雑な補正回路（たとえば、従来例におけるカレントシェア回路）を設ける必要がない。

また、チョークコイル３１Ａを、コンデンサ３２Ａの−側とダイオード２３Ａのアノード側との間に設けるようにしてもよく、チョークコイル３１Ｂを、コンデンサ３２Ｂの−側とダイオード２３Ｂのアノード側との間に設けるようにしてもよい。

図４は、実施例１におけるユニットの総出力電流対各コンバータの出力電流の変化を示す図である。

図５は、本発明の実施例２である電源回路２００を示す回路図であり、シングルフォワード型２相半波方式コンバータによる並列接続図である。

本発明の実施例２は、実施例１において、上記ＤＣ／ＤＣコンバータが、シングルフォワード型２相半波方式コンバータである実施例である。

つまり、電源回路２００は、第１のＤＣ／ＤＣコンバータＤＣＣ２Ａと、第１のチョーク入力型フィルタ回路３０Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ２Ｂと、第２のチョーク入力型フィルタ回路３０Ｂと、渡り線Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２と、制御回路５２とを有する。

第１のＤＣ／ＤＣコンバータＤＣＣ２Ａは、第１の単位コンバータＣ２Ａと、第１の整流回路ＲＥ２Ａとを有し、共通直流入力電源端子Ｉ１、Ｉ２に接続されている。

第１のチョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータＤＣＣ２Ａの出力電圧を平滑する。

第２のＤＣ／ＤＣコンバータＤＣＣ２Ｂは、第２の単位コンバータＣ２Ｂと、第２の整流回路ＲＥ２Ｂとを有し、第１のＤＣ／ＤＣコンバータＤＣＣ２Ａに並列接続されている。

第２のチョーク入力型フィルタ回路３０Ｂは、第２のＤＣ／ＤＣコンバータＤＣＣ２Ｂの出力電圧を平滑する。

なお、チョーク入力型フィルタ回路３０Ａは、チョークコイル３１Ａと、コンデンサ３２Ａとを有する。また、チョーク入力型フィルタ回路３０Ｂは、チョークコイル３１Ｂとコンデンサ３２Ｂとを有する。

第１の単位コンバータＣ２Ａは、ＦＥＴ４Ａ、４Ａ’とトランス１次側巻線６Ａ、６Ａ’とを有する。第１の整流回路ＲＥ２Ａは、トランス２次側巻線２１Ａ、２１Ａ’とダイオード２２Ａ、２２Ａ’、２３Ａとを有する。

第２の単位コンバータＣ２Ｂは、ＦＥＴ４Ｂ、４Ｂ’とトランス１次側巻線６Ｂ、６Ｂ’とを有する。第２の整流回路ＲＥ２Ｂは、トランス２次側巻線２１Ｂ、２１Ｂ’とダイオード２２Ｂ、２２Ｂ’、２３Ｂとを有する。

ＤＣ／ＤＣコンバータＤＣＣ２Ａは、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータの例である。ＤＣ／ＤＣコンバータＤＣＣ２Ｂは、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータの例である。

制御回路５２は、出力電圧を検出し、定電圧、定電流、定電力制御をするために、第１のＤＣ／ＤＣコンバータＤＣＣ２ＡのＦＥＴ４Ａ、４Ａ’、第２のＤＣ／ＤＣコンバータＤＣＣ２ＢのＦＥＴ４Ｂ、４Ｂ’に同一のＰＷＭ信号を同時に駆動信号として送る。

第１のＤＣ／ＤＣコンバータＤＣＣ２ＡのＦＥＴ４Ａのオン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ２Ｂ４Ｂのオン信号とが同一時間であり、第１のＤＣ／ＤＣコンバータＤＣＣ２ＡのＦＥＴ４Ａ’のオン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ２Ｂの４Ｂ’のオン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のデューティー差がある場合、出力電流は１％のアンバランスにしかならない。電源回路２００では、並列接続線のない従来のようにサイクル毎に累積されず、出力電流のアンバランスは、オン時間のみの差である。

図６は、本発明の実施例３である電源回路３００を示す回路図であり、ダブルフォワード型コンバータによる並列接続図である。

つまり、電源回路３００は、第１のＤＣ／ＤＣコンバータＤＣＣ３Ａと、第１のチョーク入力型フィルタ回路３０Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ３Ｂと、第２のチョーク入力型フィルタ回路３０Ｂと、渡り線Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２と、制御回路５３とを有する。

第１のＤＣ／ＤＣコンバータＤＣＣ３Ａは、第１の単位コンバータＣ３Ａと、第１の整流回路ＲＥ３Ａとを有し、共通直流入力電源端子Ｉ１、Ｉ２に接続されている。

第１のチョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータＤＣＣ３Ａの出力電圧を平滑する。

第２のＤＣ／ＤＣコンバータＤＣＣ３Ｂは、第２の単位コンバータＣ３Ｂと、第２の整流回路ＲＥ３Ｂとを有し、第１のＤＣ／ＤＣコンバータＤＣＣ３Ａに並列接続されている。

第２のチョーク入力型フィルタ回路３０Ｂは、第２のＤＣ／ＤＣコンバータＤＣＣ３Ｂの出力電圧を平滑する。

第１の単位コンバータＣ３Ａは、ＦＥＴ４Ａ、４Ａ’とトランス１次側巻線６Ａとを有する。第１の整流回路ＲＥ３Ａは、トランス２次側巻線２１Ａとダイオード２２Ａ、２３Ａとを有する。

第２の単位コンバータＣ３Ｂは、ＦＥＴ４Ｂ、４Ｂ’とトランス１次側巻線６Ｂとを有する。第２の整流回路ＲＥ３Ｂは、トランス２次側巻線２１Ｂとダイオード２２Ｂ、２３Ｂとを有する。

ＤＣ／ＤＣコンバータＤＣＣ３Ａは、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータの例である。ＤＣ／ＤＣコンバータＤＣＣ３Ｂは、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータの例である。

制御回路５３は、出力電圧を検出し、定電圧、定電流、定電力制御をするために、第１のＤＣ／ＤＣコンバータＤＣＣ３ＡのＦＥＴ４Ａ、４Ａ’、第２のＤＣ／ＤＣコンバータＤＣＣ３ＢのＦＥＴ４Ｂ、４Ｂ’に同一のＰＷＭ信号を同時に駆動信号として送る。

第１のＤＣ／ＤＣコンバータＤＣＣ３ＡのＦＥＴ４Ａ、４Ａ’の各オン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ３ＢのＦＥＴ４Ｂ、４Ｂ’の各オン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のデューティー差がある場合、出力電流は１％のアンバランスにしかならない。電源回路３００では、並列接続線のない従来のようにサイクル毎に累積されず、出力電流のアンバランスは、オン時間のみの差である。

図７は、本発明の実施例４である電源回路４００を示す回路図であり、ハーフブリッジ型コンバータによる並列接続図である。

つまり、電源回路４００は、第１のＤＣ／ＤＣコンバータＤＣＣ４Ａと、第１のチョーク入力型フィルタ回路３０Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ４Ｂと、第２のチョーク入力型フィルタ回路３０Ｂと、渡り線Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２と、制御回路５４とを有する。

第１のＤＣ／ＤＣコンバータＤＣＣ４Ａは、第１の単位コンバータＣ４Ａと、第１の整流回路ＲＥ４Ａとを有し、共通直流入力電源端子Ｉ１、Ｉ２に接続されている。

第１のチョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータＤＣＣ４Ａの出力電圧を平滑する。

第２のＤＣ／ＤＣコンバータＤＣＣ４Ｂは、第２の単位コンバータＣ４Ｂと、第２の整流回路ＲＥ４Ｂとを有し、第１のＤＣ／ＤＣコンバータＤＣＣ４Ａに並列接続されている。

第２のチョーク入力型フィルタ回路３０Ｂは、第２のＤＣ／ＤＣコンバータＤＣＣ４Ｂの出力電圧を平滑する。

第１の単位コンバータＣ４Ａは、ＦＥＴ４Ａ、４Ａ’とトランス１次側巻線６Ａとを有する。第１の整流回路ＲＥ４Ａは、トランス２次側巻線２１Ａとダイオード２２Ａ、２３Ａとを有する。

第２の単位コンバータＣ４Ｂは、ＦＥＴ４Ｂ、４Ｂ’とトランス１次側巻線６Ｂとを有する。第２の整流回路ＲＥ４Ｂは、トランス２次側巻線２１Ｂとダイオード２２Ｂ、２３Ｂとを有する。

ＤＣ／ＤＣコンバータＤＣＣ４Ａは、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータの例である。ＤＣ／ＤＣコンバータＤＣＣ４Ｂは、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータの例である。

制御回路５４は、出力電圧を検出し、定電圧、定電流、定電力制御をするために、第１のＤＣ／ＤＣコンバータＤＣＣ４ＡのＦＥＴ４Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ４ＢのＦＥＴ４Ｂとに同一のＰＷＭ信号を、同時に駆動信号として送る。これと同様に、第１のＤＣ／ＤＣコンバータＤＣＣ４ＡのＦＥＴ４Ａ’と、第２のＤＣ／ＤＣコンバータＤＣＣ４ＢのＦＥＴ４Ｂ’とに同一のＰＷＭ信号を同時に駆動信号として送る。

第１のＤＣ／ＤＣコンバータＤＣＣ４ＡのＦＥＴ４Ａのオン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ４ＢのＦＥＴ４Ｂのオン信号とが同一時間であり、第１のＤＣ／ＤＣコンバータＤＣＣ４ＡのＦＥＴ４Ａ’のオン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ４ＢのＦＥＴ４Ｂ’のオン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のデューティー差がある場合、出力電流は１％のアンバランスにしかならない。電源回路４００では、並列接続線のない従来のようにサイクル毎に累積されず、出力電流のアンバランスは、オン時間のみの差である。

図８は、本発明の実施例５である電源回路５００を示す回路図であり、フルブリッジ型コンバータによる並列接続図である。

つまり、電源回路５００は、第１のＤＣ／ＤＣコンバータＤＣＣ５Ａと、第１のチョーク入力型フィルタ回路３０Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ５Ｂと、第２のチョーク入力型フィルタ回路３０Ｂと、渡り線Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２と、制御回路５５とを有する。

第１のＤＣ／ＤＣコンバータＤＣＣ５Ａは、第１の単位コンバータＣ５Ａと、第１の整流回路ＲＥ４Ａとを有し、共通直流入力電源端子Ｉ１、Ｉ２に接続されている。

第１のチョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータＤＣＣ５Ａの出力電圧を平滑する。

第２のＤＣ／ＤＣコンバータＤＣＣ５Ｂは、第２の単位コンバータＣ５Ｂと、第２の整流回路ＲＥ５Ｂとを有し、第１のＤＣ／ＤＣコンバータＤＣＣ５Ａに並列接続されている。

第２のチョーク入力型フィルタ回路３０Ｂは、第２のＤＣ／ＤＣコンバータＤＣＣ５Ｂの出力電圧を平滑する。

第１の単位コンバータＣ５Ａは、ＦＥＴ４Ａ、４Ａ’、１７Ａ、１７Ａ’とトランス１次側巻線６Ａとを有する。第１の整流回路ＲＥ５Ａは、トランス２次側巻線２１Ａとダイオード２２Ａ、２３Ａとを有する。

第２の単位コンバータＣ５Ｂは、ＦＥＴ４Ｂ、４Ｂ’、１７Ｂ、１７Ｂ’とトランス１次側巻線６Ｂとを有する。第２の整流回路ＲＥ５Ｂは、トランス２次側巻線２１Ｂとダイオード２２Ｂ、２３Ｂとを有する。

ＤＣ／ＤＣコンバータＤＣＣ５Ａは、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータの例である。ＤＣ／ＤＣコンバータＤＣＣ５Ｂは、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータの例である。

制御回路５５は、出力電圧を検出し、定電圧、定電流、定電力制御をするために、第１のＤＣ／ＤＣコンバータＤＣＣ５ＡのＦＥＴ４Ａ、１７Ａ’と、第２のＤＣ／ＤＣコンバータＤＣＣ５ＢのＦＥＴ４Ｂ、１７Ｂ’とに、同一のＰＷＭ信号を、同時に駆動信号として送る。また、制御回路５５は、第１のＤＣ／ＤＣコンバータＤＣＣ５ＡのＦＥＴ４Ａ’，１７Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ５ＢのＦＥＴ４Ｂ’、１７Ｂに同一のＰＷＭ信号を、同時に駆動信号として送る。

第１のＤＣ／ＤＣコンバータＤＣＣ５ＡのＦＥＴ４Ａ、１７Ａ’の各オン信号と、第２のＤＣ／ＤＣコンバータＤＣＣ５ＢのＦＥＴ４Ｂ、１７Ｂ’の各オン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のデューティー差がある場合、出力電流は、１％のアンバランスにしかならない。これと同様に、第１のＤＣ／ＤＣコンバータＤＣＣ５ＡのＦＥＴ４Ａ’，１７Ａの各第２信号と、第２のＤＣ／ＤＣコンバータＤＣＣ５ＢのＦＥＴ４Ｂ’、１７Ｂの各オン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のアンバランスにしかならない。電源回路５００では、並列接続線のない従来のようにサイクル毎に累積されず、出力電流のアンバランスは、オン時間のみの差である。

図９は、本発明の実施例６である電源回路６００を示す回路図であり、プッシュプル型コンバータによる並列接続図である。

つまり、電源回路６００は、第１のＤＣ／ＤＣコンバータＤＣＣ６Ａと、第１のチョーク入力型フィルタ回路３０Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ６Ｂと、第２のチョーク入力型フィルタ回路３０Ｂと、渡り線Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２と、制御回路５６とを有する。

第１のＤＣ／ＤＣコンバータＤＣＣ６Ａは、第１の単位コンバータＣ６Ａと、第１の整流回路ＲＥ６Ａとを有し、共通直流入力電源端子Ｉ１、Ｉ２に接続されている。

第１のチョーク入力型フィルタ回路３０Ａは、第１のＤＣ／ＤＣコンバータＤＣＣ６Ａの出力電圧を平滑する。

第２のＤＣ／ＤＣコンバータＤＣＣ６Ｂは、第２の単位コンバータＣ６Ｂと、第２の整流回路ＲＥ６Ｂとを有し、第１のＤＣ／ＤＣコンバータＤＣＣ６Ａに並列接続されている。

第２のチョーク入力型フィルタ回路３０Ｂは、第２のＤＣ／ＤＣコンバータＤＣＣ６Ｂの出力電圧を平滑する。

第１の単位コンバータＣ６Ａは、ＦＥＴ４Ａ、４Ａ’とトランス１次側巻線６Ａとを有する。第１の整流回路ＲＥ６Ａは、トランス２次側巻線２１Ａとダイオード２２Ａ、２３Ａとを有する。

第２の単位コンバータＣ６Ｂは、ＦＥＴ４Ｂ、４Ｂ’とトランス１次側巻線６Ｂとを有する。第２の整流回路ＲＥ６Ｂは、トランス２次側巻線２１Ｂとダイオード２２Ｂ、２３Ｂとを有する。ＤＣ／ＤＣコンバータＤＣＣ６Ａは、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータの例である。ＤＣ／ＤＣコンバータＤＣＣ６Ｂは、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータの例である。

制御回路５６は、出力電圧を検出し、定電圧、定電流、定電力制御をするために、第１のＤＣ／ＤＣコンバータＤＣＣ６ＡのＦＥＴ４Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ６ＢのＦＥＴ４Ｂとに、同一のＰＷＭ信号を、同時に駆動信号として送る。これと同様に、第１のＤＣ／ＤＣコンバータＤＣＣ６ＡのＦＥＴ４Ａ’と、第２のＤＣ／ＤＣコンバータＤＣＣ６ＢのＦＥＴ４Ｂ’とに、同一のＰＷＭ信号を同時に駆動信号として送る。

第１のＤＣ／ＤＣコンバータＤＣＣ６ＡのＦＥＴ４Ａと、第２のＤＣ／ＤＣコンバータＤＣＣ６ＢのＦＥＴ４Ｂの各オン信号とが同一時間であり、第１のＤＣ／ＤＣコンバータＤＣＣ６ＡのＦＥＴ４Ａ’と、第２のＤＣ／ＤＣコンバータＤＣＣ６ＢのＦＥＴ４Ｂ’の各オン信号とが、同一時間であっても、ＦＥＴのターンオン・ターンオフ時間のバラツキによって１％のデューティー差がある場合、出力電流は１％のアンバランスにしかならない。電源回路６００では、並列接続線のない従来のようにサイクル毎に累積されず、出力電流のアンバランスは、オン時間のみの差である。

上記実施例によれば、共通直流入力電源かつ共通直流出力端子に複数個のＤＣ／ＤＣコンバータを並列接続し、並列運転時の各ＤＣ／ＤＣコンバータ間の電流分担を均等にする電源回路において、構成が複雑であるカレントシェア回路を必要とせず、また、電流を制御する回路が１つで足りるので、電流制御回路が簡素である。

上記実施例は、２台のＤＣ／ＤＣコンバータを並列接続した例であるが、３台以上のＤＣ／ＤＣコンバータを互いに並列接続した場合も、上記実施例と同様に動作し、上記実施例と同じ効果を奏する。

つまり、３台以上のＤＣ／ＤＣコンバータを互いに並列接続した場合、そのうちの２台のＤＣ／ＤＣコンバータに着目すれば、上記実施例と同じ構成であるので、３台以上のＤＣ／ＤＣコンバータを並列接続した構成は、請求項に記載されている発明に含まれる。

１００、２００、３００、４００、５００、６００…電源回路、
ＤＣＣ１Ａ、ＤＣＣ２Ａ、ＤＣＣ３Ａ、ＤＣＣ４Ａ、ＤＣＣ５Ａ、ＤＣＣ６Ａ…第１のＤＣ／ＤＣコンバータ、
ＤＣＣ１Ｂ、ＤＣＣ２Ｂ、ＤＣＣ３Ｂ、ＤＣＣ４Ｂ、ＤＣＣ５Ｂ、ＤＣＣ６Ｂ…第２のＤＣ／ＤＣコンバータ、
Ｌｉ１１、Ｌｉ１２、Ｌｏ１１、Ｌｏ１２…渡り線、
３０Ａ、３０Ｂ…チョーク入力型フィルタ回路、
５１、５２、５３、５４、５５、５６…制御回路。

Claims

スイッチング素子を具備し、共通直流入力電源に接続されている第１のＤＣ／ＤＣコンバータと；
上記第１のＤＣ／ＤＣコンバータの出力電圧を平滑する第１のチョークコイルと；
スイッチング素子を具備し、上記第１のＤＣ／ＤＣコンバータに並列接続されている第２のＤＣ／ＤＣコンバータと；
上記第２のＤＣ／ＤＣコンバータの出力電圧を平滑する第２のチョークコイルと；
上記第１のＤＣ／ＤＣコンバータのスイッチング素子と上記第２のＤＣ／ＤＣコンバータのスイッチング素子とに同一の駆動信号を同時に与える制御回路と；
上記第１のチョークコイルの入力側と、上記第２のチョークコイルの入力側とを常に接続する入力側渡り線と；
上記第１のチョークコイルの出力側と、上記第２のチョークコイルの出力側とを接続する出力側渡り線と；
を有し、上記入力側渡り線によって接続されている上記第１のチョークコイルの入力側と上記第２のチョークコイルの入力側とが互いに同電位であることを特徴とする電源回路。
請求項１において、
上記入力側渡り線は、上記第１のチョークコイルと第１のコンデンサとを有する第１のチョーク入力型フィルタ回路の入力側の＋側と、上記第２のチョークコイルと第２のコンデンサとを有する第２のチョーク入力型フィルタ回路の入力側の＋側とを接続している渡り線であることを特徴とする電源回路。
請求項１において、
上記入力側渡り線は、上記第１のチョークコイルと第１のコンデンサとを有する第１のチョーク入力型フィルタ回路の入力側の＋側と、上記第２のチョークコイルと第２のコンデンサとを有する第２のチョーク入力型フィルタ回路の入力側の＋側とを接続している第１の入力側渡り線と、上記第１のチョーク入力型フィルタ回路の入力側の−側と、上記第２のチョーク入力型フィルタ回路の入力側の−側とを接続している第２の入力側渡り線とによって構成されていることを特徴とする電源回路。
請求項１において、
上記ＤＣ／ＤＣコンバータは、シングルフォワード型コンバータ、シングルフォワード型２相半波方式コンバータ、ダブルフォワード型コンバータ、ハーフブリッジ型コンバータ、フルブリッジ型コンバータ、プッシュプル型コンバータのいずれか１つであることを特徴とする電源回路。