JP5233368B2 - Thin film varistor and manufacturing method thereof - Google Patents

Thin film varistor and manufacturing method thereof Download PDF

Info

Publication number
JP5233368B2
JP5233368B2 JP2008092238A JP2008092238A JP5233368B2 JP 5233368 B2 JP5233368 B2 JP 5233368B2 JP 2008092238 A JP2008092238 A JP 2008092238A JP 2008092238 A JP2008092238 A JP 2008092238A JP 5233368 B2 JP5233368 B2 JP 5233368B2
Authority
JP
Japan
Prior art keywords
layer
nickel
thin film
oxide layer
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008092238A
Other languages
Japanese (ja)
Other versions
JP2009246197A (en
Inventor
義彦 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008092238A priority Critical patent/JP5233368B2/en
Publication of JP2009246197A publication Critical patent/JP2009246197A/en
Application granted granted Critical
Publication of JP5233368B2 publication Critical patent/JP5233368B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、薄膜バリスタ及びその製造方法に関する。   The present invention relates to a thin film varistor and a method for manufacturing the same.

従来、金（Ａｕ）によって構成された電極層と、酸化亜鉛（ＺｎＯ）によって構成された酸化亜鉛層と、酸化ビスマス（Ｂｉ２Ｏ３）によって構成された酸化ビスマス層と、金（Ａｕ）によって構成された電極層とがこの順に基板（アルミナ基板やガラス基板等）上に成膜された薄膜バリスタが知られている（例えば、下記特許文献１参照）。この薄膜バリスタにおいては、酸化亜鉛層と酸化ビスマス層との界面における特定のエネルギー障壁（ショットキー障壁）によってバリスタ特性が発現するものと考えられている。
特公昭６２−０５３９２３号公報 Conventionally, an electrode layer made of gold (Au), a zinc oxide layer made of zinc oxide (ZnO), a bismuth oxide layer made of bismuth oxide (Bi 2 O 3 ), and gold (Au) A thin film varistor in which a configured electrode layer is formed in this order on a substrate (such as an alumina substrate or a glass substrate) is known (for example, see Patent Document 1 below). In this thin film varistor, it is considered that varistor characteristics are manifested by a specific energy barrier (Schottky barrier) at the interface between the zinc oxide layer and the bismuth oxide layer.
Japanese Examined Patent Publication No. 62-053923

上記特許文献１に記載されたような従来の薄膜バリスタでは、スパッタリング法を用いて、酸化亜鉛層上に酸化ビスマス層を０．０５μｍ〜０．５μｍ程度形成していた。ここで、酸化亜鉛層の表面は、完全に平坦ではなく、微妙に波打った状態となっている。そのため、スパッタリング法のような、ターゲット物質を基板表面上に蒸着させる方法を用いて酸化亜鉛層上に酸化ビスマス層を形成すると、酸化亜鉛層と酸化ビスマス層との界面に生じるエネルギー障壁が均一とならないことがあった。すなわち、酸化亜鉛層と酸化ビスマス層との界面において、所望のエネルギー障壁が得られる部分と、エネルギー障壁が所望のエネルギー障壁よりも低くなってしまう部分（不完全部）とが存在してしまうことがあった。 In the conventional thin film varistor described in Patent Document 1, a bismuth oxide layer is formed on the zinc oxide layer by about 0.05 μm to 0.5 μm using a sputtering method. Here, the surface of the zinc oxide layer is not completely flat, but is slightly wavy. Therefore, when a bismuth oxide layer is formed on the zinc oxide layer by using a method of depositing a target material on the substrate surface, such as sputtering, the energy barrier generated at the interface between the zinc oxide layer and the bismuth oxide layer is uniform. There were times when I didn't. That is, at the interface between the zinc oxide layer and the bismuth oxide layer, there is a portion where a desired energy barrier is obtained and a portion where the energy barrier is lower than the desired energy barrier (incomplete portion). was there.

このとき、酸化亜鉛層と酸化ビスマス層との界面における不完全部には、特に電流が流れやすくなる。そのため、薄膜バリスタのサージ耐量が低下してしまい、これに伴い、酸化亜鉛層と酸化ビスマス層との界面における不完全部にサージ電流が局所的に集中して流れ、薄膜バリスタの特性劣化や破壊を招く虞があるという問題があった。   At this time, a current easily flows in an incomplete portion at the interface between the zinc oxide layer and the bismuth oxide layer. As a result, the surge withstand capability of the thin film varistor decreases, and as a result, surge currents locally flow in imperfect parts at the interface between the zinc oxide layer and the bismuth oxide layer, causing deterioration and destruction of the thin film varistor characteristics. There was a problem of inviting.

そこで、本発明は、サージ耐量の向上を図ることにより特性劣化や破壊を防止することが可能な薄膜バリスタ及びその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a thin film varistor capable of preventing deterioration of characteristics and destruction by improving surge resistance and a method for manufacturing the same.

本発明に係る薄膜バリスタは、主としてニッケルによって構成されたニッケル層と、主として、ニッケル層に由来するニッケルが酸化した酸化ニッケルによって構成されると共に、ニッケル層上に隣接して配置された酸化ニッケル層と、酸化ニッケル層上に隣接して配置されたｎ型半導体層と、ｎ型半導体層上に隣接して配置された第１電極層とを備えることを特徴とする。   The thin film varistor according to the present invention is composed of a nickel layer mainly composed of nickel, and a nickel oxide layer mainly composed of nickel oxide obtained by oxidizing nickel derived from the nickel layer and disposed adjacent to the nickel layer. And an n-type semiconductor layer disposed adjacently on the nickel oxide layer, and a first electrode layer disposed adjacently on the n-type semiconductor layer.

本発明に係る薄膜バリスタでは、酸化ニッケル層が、ニッケル層に由来するニッケルが酸化して構成されている。そのため、スパッタリング法等によってターゲット物質を基板表面上に蒸着させていた従来の薄膜バリスタとは異なり、酸化ニッケル層の厚みが略均一となり、酸化ニッケル層と該酸化ニッケル層上に隣接して配置されるｎ型半導体層との界面において均一なエネルギー障壁が得られるようになる。その結果、サージ電流が局所的に集中して流れることがほとんどなくなるので、サージ耐量の向上が図れ、特性劣化や破壊を防止することが可能なる。また、ニッケル層に由来するニッケルを酸化させることで酸化ニッケル層を簡便に形成できるので、薄膜バリスタの生産効率の向上を図ることでき、且つ、薄膜バリスタを簡便に得ることができる。   In the thin film varistor according to the present invention, the nickel oxide layer is formed by oxidizing nickel derived from the nickel layer. Therefore, unlike the conventional thin film varistors in which the target material is deposited on the substrate surface by sputtering or the like, the thickness of the nickel oxide layer becomes substantially uniform and is disposed adjacent to the nickel oxide layer and the nickel oxide layer. A uniform energy barrier can be obtained at the interface with the n-type semiconductor layer. As a result, surge current hardly concentrates and flows locally, so that surge resistance can be improved, and characteristic deterioration and destruction can be prevented. Further, since the nickel oxide layer can be easily formed by oxidizing nickel derived from the nickel layer, the production efficiency of the thin film varistor can be improved, and the thin film varistor can be easily obtained.

好ましくは、ｎ型半導体層は、主として酸化亜鉛によって構成されている。このように、ｎ型半導体層として酸化亜鉛を選択することで、ブレークダウン電圧（立ち上がり電圧）を超えてからの立ち上がりに優れた薄膜バリスタを得ることが可能となる。   Preferably, the n-type semiconductor layer is mainly composed of zinc oxide. Thus, by selecting zinc oxide as the n-type semiconductor layer, it is possible to obtain a thin film varistor excellent in rising after exceeding a breakdown voltage (rising voltage).

好ましくは、ｎ型半導体層と隣接すると共に第１電極層とは離間してｎ型半導体層上に配置された第２電極層を更に備える。このようにすると、電流が第１電極層、ｎ型半導体層、酸化ニッケル層、ニッケル層、酸化ニッケル層、ｎ型半導体層、第２電極層の順に流れた場合と、電流がこの逆の順に流れた場合とで、電流−電圧特性が対称な薄膜バリスタを得ることが可能となる。   Preferably, a second electrode layer is further provided on the n-type semiconductor layer adjacent to the n-type semiconductor layer and spaced from the first electrode layer. In this case, the current flows in the order of the first electrode layer, the n-type semiconductor layer, the nickel oxide layer, the nickel layer, the nickel oxide layer, the n-type semiconductor layer, and the second electrode layer, and the current flows in the reverse order. It is possible to obtain a thin film varistor having symmetrical current-voltage characteristics depending on when it flows.

一方、本発明に係る薄膜バリスタの製造方法は、主としてニッケルによって構成されたニッケル層を形成する工程と、ニッケル層の表面を酸化させることにより、主として、ニッケル層に由来するニッケルが酸化した酸化ニッケルによって構成された酸化ニッケル層をニッケル層上に形成する工程と、酸化ニッケル層上にｎ型半導体層を形成する工程と、ｎ型半導体層上に第１電極層を形成する工程とを備えることを特徴とする。   On the other hand, the method of manufacturing a thin film varistor according to the present invention includes a step of forming a nickel layer mainly composed of nickel, and a nickel oxide in which nickel derived from the nickel layer is mainly oxidized by oxidizing the surface of the nickel layer. A step of forming a nickel oxide layer formed on the nickel layer, a step of forming an n-type semiconductor layer on the nickel oxide layer, and a step of forming a first electrode layer on the n-type semiconductor layer. It is characterized by.

本発明に係る薄膜バリスタの製造方法では、ニッケル層の表面を酸化させることにより、主として、ニッケル層に由来するニッケルが酸化した酸化ニッケルによって構成された酸化ニッケル層をニッケル層上に形成している。そのため、スパッタリング法等によってターゲット物質を基板表面上に蒸着させていた従来の薄膜バリスタの製造方法とは異なり、酸化ニッケル層の厚みを略均一とすることができ、酸化ニッケル層と該酸化ニッケル層上に隣接して配置されるｎ型半導体層との界面において均一なエネルギー障壁が得られるようになる。その結果、サージ電流が局所的に集中して流れることがほとんどなくなるので、サージ耐量の向上が図れ、特性劣化や破壊を防止することが可能なる。また、ニッケル層に由来するニッケルを酸化させることで酸化ニッケル層を簡便に形成できるので、薄膜バリスタの生産効率の向上を図ることでき、且つ、薄膜バリスタを簡便に得ることができる。   In the method of manufacturing a thin film varistor according to the present invention, a nickel oxide layer mainly composed of nickel oxide obtained by oxidizing nickel derived from a nickel layer is formed on the nickel layer by oxidizing the surface of the nickel layer. . Therefore, unlike the conventional thin film varistor manufacturing method in which the target material is deposited on the substrate surface by sputtering or the like, the thickness of the nickel oxide layer can be made substantially uniform, and the nickel oxide layer and the nickel oxide layer can be made uniform. A uniform energy barrier can be obtained at the interface with the n-type semiconductor layer disposed adjacent to the upper surface. As a result, surge current hardly concentrates and flows locally, so that surge resistance can be improved, and characteristic deterioration and destruction can be prevented. Further, since the nickel oxide layer can be easily formed by oxidizing nickel derived from the nickel layer, the production efficiency of the thin film varistor can be improved, and the thin film varistor can be easily obtained.

好ましくは、ｎ型半導体層は、主として酸化亜鉛によって構成されている。このように、ｎ型半導体層として酸化亜鉛を選択することで、ブレークダウン電圧（立ち上がり電圧）を超えてからの立ち上がりに優れた薄膜バリスタを得ることが可能となる。   Preferably, the n-type semiconductor layer is mainly composed of zinc oxide. Thus, by selecting zinc oxide as the n-type semiconductor layer, it is possible to obtain a thin film varistor excellent in rising after exceeding a breakdown voltage (rising voltage).

好ましくは、ｎ型半導体層上に、第１電極層とは離間するように第２電極層を形成する工程を更に備える。このようにすると、電流が第１電極層、ｎ型半導体層、酸化ニッケル層、ニッケル層、酸化ニッケル層、ｎ型半導体層、第２電極層の順に流れた場合と、電流がこの逆の順に流れた場合とで、電流−電圧特性が対称な薄膜バリスタを得ることが可能となる。   Preferably, the method further includes a step of forming the second electrode layer on the n-type semiconductor layer so as to be separated from the first electrode layer. In this case, the current flows in the order of the first electrode layer, the n-type semiconductor layer, the nickel oxide layer, the nickel layer, the nickel oxide layer, the n-type semiconductor layer, and the second electrode layer, and the current flows in the reverse order. It is possible to obtain a thin film varistor having symmetrical current-voltage characteristics depending on when it flows.

本発明によれば、サージ耐量の向上を図ることにより特性劣化や破壊を防止することが可能な薄膜バリスタ及びその製造方法を提供することができる。   According to the present invention, it is possible to provide a thin film varistor capable of preventing deterioration of characteristics and destruction by improving surge resistance and a method for manufacturing the same.

本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは図面の上方向及び下方向に対応したものである。   Preferred embodiments of the present invention will be described with reference to the drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and a duplicate description is omitted. In the description, the terms “upper” and “lower” may be used, which correspond to the upper and lower directions of the drawing.

［１］第１実施形態
［１．１］薄膜バリスタの構成
第１実施形態に係る薄膜バリスタ１の構成について、図１〜図３を参照して説明する。薄膜バリスタ１は、ニッケル（Ｎｉ）層１０と、酸化ニッケル（ＮｉＯ）層１２と、酸化亜鉛（ＺｎＯ）層１４と、電極層１６，１８とを備える。 [1] First Embodiment [1.1] Configuration of Thin Film Varistor The configuration of the thin film varistor 1 according to the first embodiment will be described with reference to FIGS. The thin film varistor 1 includes a nickel (Ni) layer 10, a nickel oxide (NiO) layer 12, a zinc oxide (ZnO) layer 14, and electrode layers 16 and 18.

ニッケル層１０は、主としてニッケルによって構成されている。ニッケル層１０の厚みは、例えば１０μｍ〜１００μｍ程度である。   The nickel layer 10 is mainly composed of nickel. The thickness of the nickel layer 10 is, for example, about 10 μm to 100 μm.

酸化ニッケル層１２は、主として、ニッケル層１０に由来するニッケルが酸化した酸化ニッケルによって構成されている。酸化ニッケル層１２は、ニッケル層１０の表面の大部分を覆うように、ニッケル層１０と隣接してニッケル層１０上に配置されている。酸化ニッケル層１２、第１実施形態において、ｐ型半導体として機能する。酸化ニッケル層１２の厚みは、例えば０．０１μｍ〜０．５μｍ程度である。   The nickel oxide layer 12 is mainly composed of nickel oxide obtained by oxidizing nickel derived from the nickel layer 10. The nickel oxide layer 12 is disposed on the nickel layer 10 adjacent to the nickel layer 10 so as to cover most of the surface of the nickel layer 10. The nickel oxide layer 12 functions as a p-type semiconductor in the first embodiment. The thickness of the nickel oxide layer 12 is, for example, about 0.01 μm to 0.5 μm.

酸化亜鉛層１４は、主として酸化亜鉛によって構成されている。酸化亜鉛層１４は、酸化ニッケル層１２の一部の表面を覆うように、酸化ニッケル層１２と隣接して酸化ニッケル層１２上に配置されている。酸化亜鉛層１４は、第１実施形態において、ｎ型半導体として機能する。   The zinc oxide layer 14 is mainly composed of zinc oxide. The zinc oxide layer 14 is disposed on the nickel oxide layer 12 adjacent to the nickel oxide layer 12 so as to cover a part of the surface of the nickel oxide layer 12. The zinc oxide layer 14 functions as an n-type semiconductor in the first embodiment.

ここで、図２に詳しく示されるように、ニッケル層１０の表面は、完全に平坦ではなく、微妙に波打った状態となっている。酸化ニッケル層１２の厚みは、全体として略均一となっている。具体的には、酸化亜鉛層１４の厚みは、例えば０．１μｍ〜１μｍ程度である。酸化ニッケル層１２の表面は、ニッケル層１０の表面と対応した形状を呈しており、微妙に波打った状態となっている。なお、酸化亜鉛層１４と酸化ニッケル層１２との界面には、ショットキー障壁Ｗが存在している。   Here, as shown in detail in FIG. 2, the surface of the nickel layer 10 is not completely flat but slightly waved. The thickness of the nickel oxide layer 12 is substantially uniform as a whole. Specifically, the thickness of the zinc oxide layer 14 is, for example, about 0.1 μm to 1 μm. The surface of the nickel oxide layer 12 has a shape corresponding to the surface of the nickel layer 10 and is in a slightly wavy state. Note that a Schottky barrier W exists at the interface between the zinc oxide layer 14 and the nickel oxide layer 12.

図１に戻って、電極層１６，１８は、主として、金（Ａｕ）又は銅（Ｃｕ）によって構成されている。電極層１６は、酸化亜鉛層１４の一部の表面を覆うように、酸化亜鉛層１４と隣接して酸化亜鉛層１４上に配置されている。電極層１８は、ニッケル層１０の表面のうち酸化ニッケル層１２によって覆われていない部分を覆うように、ニッケル層１０と隣接してニッケル層１０上に配置されている。電極層１６，１８の厚みは、例えば０．１μｍ〜５μｍ程度である。   Returning to FIG. 1, the electrode layers 16 and 18 are mainly composed of gold (Au) or copper (Cu). The electrode layer 16 is disposed on the zinc oxide layer 14 adjacent to the zinc oxide layer 14 so as to cover a part of the surface of the zinc oxide layer 14. The electrode layer 18 is disposed on the nickel layer 10 adjacent to the nickel layer 10 so as to cover a portion of the surface of the nickel layer 10 that is not covered with the nickel oxide layer 12. The thickness of the electrode layers 16 and 18 is, for example, about 0.1 μm to 5 μm.

以上の構成を有する薄膜バリスタ１は、電極層１６に印加する電圧よりも電極層１８に印加する電圧を高く設定することにより、バリスタとして機能する（図３参照）。このとき、電極層１８から電極層１６へと流れる電流ＩＡ、すなわち、一般にダイオードでいう逆方向電流がショットキー障壁Ｗを通過する地点ＰＡにおいて、バリスタ特性が発現する。一方、電極層１８に印加する電圧よりも電極層１６に印加する電圧を高く設定した場合には、電圧の大きさに比例する大きさの電流ＩＢ、すなわち、一般にダイオードでいう順方向電流が電極層１６から電極層１８へと流れることとなる（図３参照）。 The thin film varistor 1 having the above configuration functions as a varistor by setting the voltage applied to the electrode layer 18 higher than the voltage applied to the electrode layer 16 (see FIG. 3). At this time, the current I A flowing from the electrode layer 18 to electrode layer 16, i.e., reverse current referred to in general diodes at the point P A that passes through the Schottky barrier W, varistor characteristics is expressed. On the other hand, when the voltage applied to the electrode layer 16 is set higher than the voltage applied to the electrode layer 18, a current I B having a magnitude proportional to the magnitude of the voltage, that is, a forward current generally referred to as a diode is generated. It flows from the electrode layer 16 to the electrode layer 18 (see FIG. 3).

［１．２］薄膜バリスタの製造方法
続いて、図１及び図４を参照して、第１実施形態に係る薄膜バリスタ１の製造方法について説明する。 [1.2] Manufacturing Method of Thin Film Varistor Next, a manufacturing method of the thin film varistor 1 according to the first embodiment will be described with reference to FIGS. 1 and 4.

まず、主としてニッケルによって構成されたニッケル層１０を用意する（図４の（ａ）参照）。このニッケル層１０は、主としてニッケルによって構成された薄板を用いてもよく、ガラス基板、Ｓｉ基板、Ｃｕやステンレスといった金属基板等の基板上に蒸着法等によってニッケル層１０を形成してもよい。   First, a nickel layer 10 mainly composed of nickel is prepared (see FIG. 4A). The nickel layer 10 may be a thin plate mainly composed of nickel, or the nickel layer 10 may be formed by vapor deposition or the like on a glass substrate, a Si substrate, or a metal substrate such as Cu or stainless steel.

続いて、ニッケル層１０の表面のうち電極層１８を形成する予定の領域をＰｔ等の酸化しない貴金属によって被覆した状態で、所定温度（例えば、４５０℃程度）にて所定時間（例えば、３０分程度）ニッケル層１０の表面を大気中で熱酸化する。これにより、ニッケル層１０の表面のうち露出部分において、酸化ニッケル層１２が形成される（図４の（ｂ）参照）。   Subsequently, a region of the surface of the nickel layer 10 where the electrode layer 18 is to be formed is covered with a non-oxidized noble metal such as Pt, and a predetermined temperature (for example, about 450 ° C.) for a predetermined time (for example, 30 minutes) About) The surface of the nickel layer 10 is thermally oxidized in the atmosphere. As a result, a nickel oxide layer 12 is formed on the exposed portion of the surface of the nickel layer 10 (see FIG. 4B).

続いて、スパッタリング法等によって、酸化ニッケル層１２の一部の表面を覆うように酸化亜鉛層１４を形成する（図４の（ｃ）参照）。その後、蒸着法（金を材料として用いる場合）やスパッタリング法（銅を材料として用いる場合）等によって、酸化亜鉛層１４の一部の表面を覆うように電極層１６を形成し、ニッケル層１０の表面のうち酸化ニッケル層１２によって覆われていない部分を覆うように、電極層１８を形成する（図１参照）。   Subsequently, a zinc oxide layer 14 is formed so as to cover a part of the surface of the nickel oxide layer 12 by sputtering or the like (see FIG. 4C). Thereafter, the electrode layer 16 is formed so as to cover a part of the surface of the zinc oxide layer 14 by vapor deposition (when gold is used as a material) or sputtering (when copper is used as a material). An electrode layer 18 is formed so as to cover a portion of the surface that is not covered with the nickel oxide layer 12 (see FIG. 1).

［１．３］作用
以上のような第１実施形態においては、酸化ニッケル層１２が、ニッケル層１０に由来するニッケルが酸化して構成されている。そのため、スパッタリング法等によってターゲット物質を基板表面上に蒸着させていた従来の薄膜バリスタとは異なり、酸化ニッケル層１２の厚みが略均一となり、酸化ニッケル層１２と酸化ニッケル層１２上に隣接して配置される酸化亜鉛層１４との界面において均一なエネルギー障壁が得られるようになる。その結果、サージ電流が局所的に集中して流れることがほとんどなくなるので、サージ耐量の向上が図れ、特性劣化や破壊を防止することが可能なる。また、ニッケル層１０に由来するニッケルを酸化させることで酸化ニッケル層１２を簡便に形成できるので、薄膜バリスタ１の生産効率の向上を図ることでき、且つ、薄膜バリスタ１を簡便に得ることができる。 [1.3] Action In the first embodiment as described above, the nickel oxide layer 12 is configured by oxidizing nickel derived from the nickel layer 10. Therefore, unlike the conventional thin film varistor in which the target material is deposited on the substrate surface by sputtering or the like, the thickness of the nickel oxide layer 12 becomes substantially uniform, and the nickel oxide layer 12 and the nickel oxide layer 12 are adjacent to each other. A uniform energy barrier can be obtained at the interface with the disposed zinc oxide layer 14. As a result, surge current hardly concentrates and flows locally, so that surge resistance can be improved, and characteristic deterioration and destruction can be prevented. Moreover, since the nickel oxide layer 12 can be easily formed by oxidizing nickel derived from the nickel layer 10, the production efficiency of the thin film varistor 1 can be improved, and the thin film varistor 1 can be easily obtained. .

また、第１実施形態においては、酸化亜鉛層１４がｎ型半導体として機能している。このように、ｎ型半導体層として酸化亜鉛層１４を選択することで、ブレークダウン電圧（立ち上がり電圧）を超えてからの立ち上がりに優れた薄膜バリスタ１を得ることが可能となる。   In the first embodiment, the zinc oxide layer 14 functions as an n-type semiconductor. As described above, by selecting the zinc oxide layer 14 as the n-type semiconductor layer, it is possible to obtain the thin film varistor 1 that is excellent in rising after exceeding the breakdown voltage (rising voltage).

［２］第２実施形態
［２．１］薄膜バリスタの構成
次に、第２実施形態に係る薄膜バリスタ２の構成について、第１実施形態に係る薄膜バリスタ１の構成との相違点を中心に、図５及び図６を参照して説明する。 [2] Second Embodiment [2.1] Configuration of Thin Film Varistor Next, with respect to the configuration of the thin film varistor 2 according to the second embodiment, focusing on the differences from the configuration of the thin film varistor 1 according to the first embodiment. This will be described with reference to FIGS.

酸化ニッケル層１２は、ニッケル層１０の表面全体を覆うように、ニッケル層１０と隣接してニッケル層１０上に配置されている。酸化亜鉛層１４は、酸化ニッケル層１２の表面全体を覆うように、酸化ニッケル層１２と隣接して酸化ニッケル層１２上に配置されている。電極層１８は、電極層１６とは離間するように、酸化亜鉛層１４と隣接して酸化亜鉛層１４上に配置されている。   The nickel oxide layer 12 is disposed on the nickel layer 10 adjacent to the nickel layer 10 so as to cover the entire surface of the nickel layer 10. The zinc oxide layer 14 is disposed on the nickel oxide layer 12 adjacent to the nickel oxide layer 12 so as to cover the entire surface of the nickel oxide layer 12. The electrode layer 18 is disposed on the zinc oxide layer 14 adjacent to the zinc oxide layer 14 so as to be separated from the electrode layer 16.

以上の構成を有する薄膜バリスタ２は、電極層１６，１８のうち一方の電極に印加する電圧よりも他方に印加する電圧を高く設定することにより、バリスタとして機能する（図６参照）。このとき、電極層１８から電極層１６へと流れる電流ＩＡ、すなわち、一般にダイオードでいう逆方向電流がショットキー障壁Ｗを通過する地点ＰＡにおいて、バリスタ特性が発現すると共に、電極層１６から電極層１８へと流れる電流ＩＢがショットキー障壁Ｗを通過する地点ＰＢにおいて、バリスタ特性が発現する（図６参照）。 The thin film varistor 2 having the above configuration functions as a varistor by setting a voltage applied to one of the electrode layers 16 and 18 higher than a voltage applied to one of the electrodes (see FIG. 6). At this time, the current I A flowing from the electrode layer 18 to electrode layer 16, i.e., generally at the point P A reverse current referred to the diode passes through the Schottky barrier W, together with varistor characteristics is expressed, from the electrode layer 16 at the point P B that current I B flowing to the electrode layer 18 passes through the Schottky barrier W, varistor characteristics is expressed (see Figure 6).

［２．２］薄膜バリスタの製造方法
続いて、第２実施形態に係る薄膜バリスタ２の製造方法について、第１実施形態に係る薄膜バリスタ１の製造方法との相違点を中心に、図５及び図７を参照して説明する。 [2.2] Manufacturing Method of Thin Film Varistor Subsequently, with respect to the manufacturing method of the thin film varistor 2 according to the second embodiment, focusing on the differences from the manufacturing method of the thin film varistor 1 according to the first embodiment, FIG. This will be described with reference to FIG.

まず、主としてニッケルによって構成されたニッケル層１０を用意する（図７の（ａ）参照）。   First, a nickel layer 10 mainly composed of nickel is prepared (see FIG. 7A).

続いて、ニッケル層１０の表面全体が露出した状態で、所定温度（例えば、４５０℃程度）にて所定時間（例えば、３０分程度）ニッケル層１０の表面を大気中で熱酸化する。これにより、ニッケル層１０の表面全体において、酸化ニッケル層１２が形成される（図７の（ｂ）参照）。   Subsequently, with the entire surface of the nickel layer 10 exposed, the surface of the nickel layer 10 is thermally oxidized in the atmosphere at a predetermined temperature (for example, about 450 ° C.) for a predetermined time (for example, about 30 minutes). Thereby, the nickel oxide layer 12 is formed in the whole surface of the nickel layer 10 (refer FIG.7 (b)).

続いて、スパッタリング法等によって、酸化ニッケル層１２の表面全体を覆うように酸化亜鉛層１４を形成する（図７の（ｃ）参照）。その後、蒸着法（金を材料として用いる場合）やスパッタリング法（銅を材料として用いる場合）等によって、互いに離間すると共に酸化亜鉛層１４の一部の表面をそれぞれ覆うように、電極層１６，１８を形成する（図５参照）。   Subsequently, the zinc oxide layer 14 is formed so as to cover the entire surface of the nickel oxide layer 12 by sputtering or the like (see FIG. 7C). Thereafter, the electrode layers 16 and 18 are separated from each other and partially cover the surface of the zinc oxide layer 14 by vapor deposition (when gold is used as a material) or sputtering (when copper is used as a material). (See FIG. 5).

［２．３］作用
以上のような第２実施形態に係る薄膜バリスタ２おいては、第１実施形態に係る薄膜バリスタ１と同様の効果を奏する。 [2.3] Action The thin film varistor 2 according to the second embodiment as described above has the same effects as the thin film varistor 1 according to the first embodiment.

また、第２実施形態においては、薄膜バリスタ２が電極層１６，１８を備えており、電極層１６，１８が互いに離間すると共に酸化亜鉛層１４の一部の表面をそれぞれ覆うように酸化亜鉛層１４上に配置されている。そのため、電流ＩＡが電極層１８、酸化亜鉛層１４、酸化ニッケル層１２、ニッケル層１０、酸化ニッケル層１２、酸化亜鉛層１４、電極層１６の順に流れた場合と、電流ＩＢがこの逆の順（電極層１６、酸化亜鉛層１４、酸化ニッケル層１２、ニッケル層１０、酸化ニッケル層１２、酸化亜鉛層１４、電極層１８の順）に流れた場合とで、電流−電圧特性が対称な薄膜バリスタを得ることが可能となる（図６参照）。 In the second embodiment, the thin film varistor 2 includes the electrode layers 16 and 18, and the zinc oxide layers are provided so that the electrode layers 16 and 18 are separated from each other and partially cover the surface of the zinc oxide layer 14. 14 is arranged. Therefore, current I A is the electrode layer 18, a zinc oxide layer 14, a nickel oxide layer 12, and when in this order of the nickel layer 10, a nickel oxide layer 12, a zinc oxide layer 14, the electrode layer 16, the current I B is the opposite Current-voltage characteristics are symmetric in the case of the following flow (electrode layer 16, zinc oxide layer 14, nickel oxide layer 12, nickel layer 10, nickel oxide layer 12, zinc oxide layer 14, electrode layer 18). A thin film varistor can be obtained (see FIG. 6).

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、第１及び第２実施形態では、ニッケル層１０の表面を熱酸化させることで酸化ニッケル層１２を形成していたが、ニッケル層１０の表面を酸化させて酸化ニッケル層１２を得る方法はこれに限られない。具体的には、ニッケル層１０の表面を酸化させて酸化ニッケル層１２を得る方法として、プラズマ酸化、陽極酸化、電解酸化、オゾン酸化、酸化剤酸化、レーザ酸化、光酸化等の方法を用いることができる。   Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments. For example, in the first and second embodiments, the nickel oxide layer 12 is formed by thermally oxidizing the surface of the nickel layer 10, but a method of obtaining the nickel oxide layer 12 by oxidizing the surface of the nickel layer 10 is described below. It is not limited to this. Specifically, as a method of obtaining the nickel oxide layer 12 by oxidizing the surface of the nickel layer 10, a method such as plasma oxidation, anodization, electrolytic oxidation, ozone oxidation, oxidant oxidation, laser oxidation, photooxidation or the like is used. Can do.

また、第１及び第２実施形態では、薄膜バリスタ１，２が酸化亜鉛層１４を備えていたが、ｎ型半導体として機能するものであればこれに限られず用いることができる。具体的には、酸化亜鉛層１４の代わりに、ＳｉＣ、アモルファスＳｉ、酸化チタン、ＩＴＯ、チタン酸ストロンチウム、酸化スズ等を用いることができる。   Further, in the first and second embodiments, the thin film varistors 1 and 2 are provided with the zinc oxide layer 14. However, the thin film varistors 1 and 2 can be used as long as they function as an n-type semiconductor. Specifically, SiC, amorphous Si, titanium oxide, ITO, strontium titanate, tin oxide, or the like can be used instead of the zinc oxide layer 14.

また、第１実施形態では、ニッケル層１０の表面のうち電極層１８を形成する予定の領域をＰｔ等の酸化しない貴金属によって被覆した状態で熱酸化することで、ニッケル層１０の表面のうち露出部分において酸化ニッケル層１２を形成したが、これに限られない。例えば、ニッケル層１０の表面全体を酸化することで、ニッケル層１０の表面全体において酸化ニッケル層１２を形成し、その後、エッチング等により酸化ニッケル層１２の一部を除去するようにしてもよい。   Moreover, in 1st Embodiment, it exposes among the surfaces of the nickel layer 10 by thermally oxidizing in the state which coat | covered the area | region which will form the electrode layer 18 among the surfaces of the nickel layer 10 with the noble metal which does not oxidize, such as Pt. Although the nickel oxide layer 12 was formed in the part, it is not restricted to this. For example, the nickel oxide layer 12 may be formed on the entire surface of the nickel layer 10 by oxidizing the entire surface of the nickel layer 10, and then a part of the nickel oxide layer 12 may be removed by etching or the like.

図１は、第１実施形態に係る薄膜バリスタを示す断面図である。FIG. 1 is a sectional view showing a thin film varistor according to the first embodiment. 図２は、図１の一部を拡大して示す断面図である。FIG. 2 is an enlarged cross-sectional view showing a part of FIG. 図３は、第１実施形態に係る薄膜バリスタの電流−電圧特性を示す図である。FIG. 3 is a diagram showing current-voltage characteristics of the thin film varistor according to the first embodiment. 図４は、第１実施形態に係る薄膜バリスタの製造工程を説明するための図である。FIG. 4 is a diagram for explaining a manufacturing process of the thin film varistor according to the first embodiment. 図５は、第２実施形態に係る薄膜バリスタを示す断面図である。FIG. 5 is a cross-sectional view showing a thin film varistor according to the second embodiment. 図６は、第２実施形態に係る薄膜バリスタの電流−電圧特性を示す図である。FIG. 6 is a diagram showing current-voltage characteristics of the thin film varistor according to the second embodiment. 図７は、第２実施形態に係る薄膜バリスタの製造工程を説明するための図である。FIG. 7 is a diagram for explaining a manufacturing process of the thin film varistor according to the second embodiment.

符号の説明Explanation of symbols

１，２…薄膜バリスタ、１０…ニッケル層、１２…酸化ニッケル層、１４…酸化亜鉛層、１６，１８…電極層。   DESCRIPTION OF SYMBOLS 1, 2 ... Thin film varistor, 10 ... Nickel layer, 12 ... Nickel oxide layer, 14 ... Zinc oxide layer, 16, 18 ... Electrode layer.

Claims (10)

主としてニッケルによって構成されたニッケル層と、
主として、前記ニッケル層に由来するニッケルが酸化した酸化ニッケルによって構成されると共に、前記ニッケル層上に隣接して配置された酸化ニッケル層と、
前記酸化ニッケル層上に隣接して配置されたｎ型半導体層と、
前記ｎ型半導体層上に隣接して配置された第１電極層とを備え、
前記酸化ニッケル層の厚みは０．０１μｍ〜０．５μｍであることを特徴とする薄膜バリスタ。 A nickel layer composed primarily of nickel;
A nickel oxide layer mainly composed of nickel oxide obtained by oxidizing nickel derived from the nickel layer, and disposed adjacent to the nickel layer;
An n-type semiconductor layer disposed adjacent to the nickel oxide layer;
A first electrode layer disposed adjacent to the n-type semiconductor layer ,
Thin film varistor thickness of the nickel oxide layer is characterized by 0.01μm~0.5μm der Rukoto. 前記ニッケル層の厚みは１０μｍ〜１００μｍであることを特徴とする請求項１に記載された薄膜バリスタ。  The thin film varistor according to claim 1, wherein the nickel layer has a thickness of 10 μm to 100 μm. 前記ｎ型半導体層は、主として酸化亜鉛によって構成されていることを特徴とする請求項１又は２に記載された薄膜バリスタ。 The thin film varistor according to claim 1 or 2 , wherein the n-type semiconductor layer is mainly composed of zinc oxide. 前記ｎ型半導体層と隣接すると共に前記第１電極層とは離間して前記ｎ型半導体層上に配置された第２電極層を更に備えることを特徴とする請求項１〜３のいずれか一項に記載された薄膜バリスタ。 Claim 1-3 of any one, characterized by further comprising a second electrode layer disposed on the n-type semiconductor layer spaced apart from the first electrode layer while adjacent to the n-type semiconductor layer The thin film varistor described in the item . 主としてニッケルによって構成されたニッケル層を形成する第１工程と、
前記ニッケル層の表面を酸化させることにより、主として、前記ニッケル層に由来するニッケルが酸化した酸化ニッケルによって構成された酸化ニッケル層を前記ニッケル層上に０．０１μｍ〜０．５μｍの厚みで形成する第２工程と、
前記酸化ニッケル層上にｎ型半導体層を形成する第３工程と、
前記ｎ型半導体層上に第１電極層を形成する第４工程とを備えることを特徴とする薄膜バリスタの製造方法。 A first step of forming a nickel layer composed primarily of nickel;
By oxidizing the surface of the nickel layer, a nickel oxide layer mainly composed of nickel oxide obtained by oxidizing nickel derived from the nickel layer is formed with a thickness of 0.01 μm to 0.5 μm on the nickel layer. A second step;
A third step of forming an n-type semiconductor layer on the nickel oxide layer;
And a fourth step of forming a first electrode layer on the n-type semiconductor layer. 前記第１工程では、１０μｍ〜１００μｍの厚みで前記ニッケル層を形成することを特徴とする請求項５に記載された薄膜バリスタの製造方法。  6. The method of manufacturing a thin film varistor according to claim 5, wherein in the first step, the nickel layer is formed with a thickness of 10 [mu] m to 100 [mu] m. 前記第２工程では、前記ニッケル層の表面を大気中で熱酸化することにより前記酸化ニッケル層を前記ニッケル層上に形成することを特徴とする請求項５又は６に記載の薄膜バリスタの製造方法。  7. The method of manufacturing a thin film varistor according to claim 5, wherein, in the second step, the nickel oxide layer is formed on the nickel layer by thermally oxidizing the surface of the nickel layer in the atmosphere. . 前記第２工程では、前記ニッケル層の表面うち前記第１電極層とは別の電極層を形成する予定の領域を貴金属によって被覆した状態で酸化させることで、前記ニッケル層の表面うち当該領域以外に前記酸化ニッケル層を形成し、  In the second step, the surface of the nickel layer is oxidized in a state where an electrode layer different from the first electrode layer is to be formed and covered with a noble metal, so that the surface of the nickel layer other than the region is oxidized. The nickel oxide layer is formed on
当該領域上に前記別の電極層を形成する第５の工程を更に備えることを特徴とする請求項５〜７のいずれか一項に記載の薄膜バリスタの製造方法。  The method for producing a thin film varistor according to claim 5, further comprising a fifth step of forming the another electrode layer on the region. 前記ｎ型半導体層は、主として酸化亜鉛によって構成されていることを特徴とする請求項５〜８のいずれか一項に記載された薄膜バリスタの製造方法。 The method for manufacturing a thin film varistor according to claim 5, wherein the n-type semiconductor layer is mainly composed of zinc oxide. 前記ｎ型半導体層上に、前記第１電極層とは離間するように第２電極層を形成する工程を更に備えることを特徴とする請求項５〜９のいずれか一項に記載された薄膜バリスタの製造方法。 The thin film according to claim 5, further comprising a step of forming a second electrode layer on the n-type semiconductor layer so as to be separated from the first electrode layer. A method for manufacturing a varistor.
JP2008092238A 2008-03-31 2008-03-31 Thin film varistor and manufacturing method thereof Active JP5233368B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008092238A JP5233368B2 (en) 2008-03-31 2008-03-31 Thin film varistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008092238A JP5233368B2 (en) 2008-03-31 2008-03-31 Thin film varistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009246197A JP2009246197A (en) 2009-10-22
JP5233368B2 true JP5233368B2 (en) 2013-07-10

Family

ID=41307754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092238A Active JP5233368B2 (en) 2008-03-31 2008-03-31 Thin film varistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5233368B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199004B1 (en) * 2011-01-06 2012-11-07 성균관대학교산학협력단 Nano Porous Electrode for Super Capacitor and Method for Preparing the Same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746564Y2 (en) * 1978-07-12 1982-10-14
JPS63152102A (en) * 1986-12-16 1988-06-24 株式会社村田製作所 Thin film varistor
JPH03268402A (en) * 1990-03-19 1991-11-29 Tdk Corp Voltage non-linearity resistive element
JPH1032105A (en) * 1996-07-15 1998-02-03 Tokin Corp Thin-film varistor
JPH11195619A (en) * 1998-01-06 1999-07-21 Sony Corp Manufacture of semiconductor device
JP2000216110A (en) * 1999-01-20 2000-08-04 Fuji Photo Film Co Ltd Metallic-pattern forming method by optical recording, and electronic and optical elements using the same
JP2004330701A (en) * 2003-05-09 2004-11-25 Asahi Kasei Corp Composite body having copper foil used for formation of printed circuit or others and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009246197A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP4812351B2 (en) Method for manufacturing electrode of compound semiconductor device
JP5453867B2 (en) Silicon carbide semiconductor device having Schottky barrier diode and method for manufacturing the same
JP5449786B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5408929B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6477106B2 (en) Semiconductor device
JP2010512018A (en) Memory device and manufacturing method thereof
JP2004281371A5 (en)
CN104916750A (en) Semiconductor light emitting element
US20210184054A1 (en) Semiconductor device and its manufacturing method
JP4825026B2 (en) Schottky barrier diode and manufacturing method thereof
JP2008147294A (en) Electronic device
JP4501488B2 (en) Silicon carbide semiconductor ohmic electrode and method of manufacturing the same
JPS63245964A (en) Laminated solar cell
JP5233368B2 (en) Thin film varistor and manufacturing method thereof
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
US9514947B2 (en) Chromium/titanium/aluminum-based semiconductor device contact fabrication
JP5593619B2 (en) Schottky barrier diode and manufacturing method thereof
JP4800239B2 (en) Manufacturing method of semiconductor device
JP4038498B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5982109B2 (en) Silicon carbide semiconductor device
JP4829476B2 (en) Schottky barrier diode and manufacturing method thereof
JP2015070191A (en) Semiconductor device and manufacturing method of the same
JP4038499B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN113421953B (en) Deep ultraviolet light-emitting diode and manufacturing method thereof
JP5278960B2 (en) Manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5233368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3