JP4825026B2 - Schottky barrier diode and manufacturing method thereof - Google Patents

Schottky barrier diode and manufacturing method thereof Download PDF

Info

Publication number
JP4825026B2
JP4825026B2 JP2006066461A JP2006066461A JP4825026B2 JP 4825026 B2 JP4825026 B2 JP 4825026B2 JP 2006066461 A JP2006066461 A JP 2006066461A JP 2006066461 A JP2006066461 A JP 2006066461A JP 4825026 B2 JP4825026 B2 JP 4825026B2
Authority
JP
Japan
Prior art keywords
concentration
metal layer
low
type
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006066461A
Other languages
Japanese (ja)
Other versions
JP2007243061A (en
Inventor
哲也 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006066461A priority Critical patent/JP4825026B2/en
Publication of JP2007243061A publication Critical patent/JP2007243061A/en
Application granted granted Critical
Publication of JP4825026B2 publication Critical patent/JP4825026B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

<P>PROBLEM TO BE SOLVED: To provide a Schottky barrier diode which is improved in surge resistance without changing rectifying characteristics. <P>SOLUTION: A first metallization layer 15 different from a second metallization layer 16 of Schottky metal having great influence on the rectifying characteristics is arranged in contact with a P type guard ring region 13. For the first metallization layer 15, metal is selected which has superior ohmic property with the P type guard ring region 13. Consequently, the surge resistance in the opposite direction is improved. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、整流特性及びサージ耐圧に優れたショットキーバリアダイオード及びその製造方法に関する。   The present invention relates to a Schottky barrier diode excellent in rectification characteristics and surge withstand voltage, and a method for manufacturing the same.

従来のショットキーバリアダイオードには、順方向電圧特性（ＶＦ特性）と逆方向電流特性（ＩＲ特性）とを容易にコントロールするために、２種類の金属層でショットキー接合を構成するものが存在していた。このようなショットキーバリアダイオードは、例えば特許文献１に記載されている。図３は、この特許文献１に記載されている従来のショットキーバリアダイオードの断面図である。   In order to easily control forward voltage characteristics (VF characteristics) and reverse current characteristics (IR characteristics), some conventional Schottky barrier diodes form a Schottky junction with two types of metal layers. Was. Such a Schottky barrier diode is described in Patent Document 1, for example. FIG. 3 is a cross-sectional view of a conventional Schottky barrier diode described in Patent Document 1. In FIG.

図３に示す従来のショットキーバリアダイオードは、次のような構成である。
まず、エピタキシャル成長法を用いて、シリコン（Ｓｉ）からなる高濃度第一導電型半導体基板（以下、高濃度Ｎ型半導体基板と記す）１０１の上に低濃度第一導電型半導体層（以下、低濃度Ｎ型エピタキシャル層と記す）１０２を形成する。次に、イオン注入法等を用いて、低濃度Ｎ型エピタキシャル層１０２の表面に、例えばボロンイオンを注入及び拡散させて、第二導電型半導体領域（以下、Ｐ型ガードリング領域と記す）１０３を環状に形成する。次に、Ｐ型ガードリング領域１０３の外側を覆うように、絶縁膜（シリコンからなる酸化膜等）１０４を形成する。 The conventional Schottky barrier diode shown in FIG. 3 has the following configuration.
First, a low-concentration first conductive semiconductor layer (hereinafter referred to as a low-concentration semiconductor layer) 101 is formed on a high-concentration first conductive semiconductor substrate (hereinafter referred to as a high-concentration N-type semiconductor substrate) 101 made of silicon (Si) using an epitaxial growth method. 102) (denoted as a concentration N type epitaxial layer). Next, for example, boron ions are implanted and diffused into the surface of the low-concentration N-type epitaxial layer 102 using an ion implantation method or the like, so that a second conductivity type semiconductor region (hereinafter referred to as a P-type guard ring region) 103 is formed. Is formed in an annular shape. Next, an insulating film (such as an oxide film made of silicon) 104 is formed so as to cover the outside of the P-type guard ring region 103.

次に、絶縁膜１０４の内側を覆うようにチタン（Ｔｉ）からなる第１の金属層１０５が環状に設けられ、低濃度Ｎ型エピタキシャル層１０２の表面との間でショットキー接合を構成する。そして、第１の金属層１０５の内側にモリブデン（Ｍｏ）からなる第２の金属層１０６が設けられ、低濃度Ｎ型エピタキシャル層１０２の表面との間でショットキー接合を構成する。最後に、第１の金属層１０５と第２の金属層１０６とを覆う表面電極１０７ａ及び表面電極１０７ａに対応する裏面電極１０７ｂが形成される。
特開２００４−１７２５１３号公報 Next, a first metal layer 105 made of titanium (Ti) is provided in an annular shape so as to cover the inside of the insulating film 104, and forms a Schottky junction with the surface of the low-concentration N-type epitaxial layer 102. A second metal layer 106 made of molybdenum (Mo) is provided inside the first metal layer 105, and forms a Schottky junction with the surface of the low-concentration N-type epitaxial layer 102. Finally, the surface electrode 107a covering the first metal layer 105 and the second metal layer 106 and the back electrode 107b corresponding to the surface electrode 107a are formed.
JP 2004-172513 A

しかしながら、上記従来のショットキーバリアダイオードの構成では、次のような問題が発生する。第１の金属層１０５に、Ｐ型ガードリング領域１０３との間のオーミック性が優れた金属を用いた場合、第１の金属層１０５が低濃度Ｎ型エピタキシャル層１０２と接続されるため、順方向電圧ＶＦが増加する。一方、第１の金属層１０５に、Ｐ型ガードリング領域１０３との間のオーミック性が劣る金属を用いた場合、順方向電圧ＶＦは低下するものの、サージ耐性が劣化してしまう。   However, the conventional Schottky barrier diode configuration has the following problems. When a metal having excellent ohmic property with the P-type guard ring region 103 is used for the first metal layer 105, the first metal layer 105 is connected to the low-concentration N-type epitaxial layer 102. The direction voltage VF increases. On the other hand, when a metal having inferior ohmic property with the P-type guard ring region 103 is used for the first metal layer 105, the forward voltage VF is reduced, but the surge resistance is deteriorated.

それ故に、本発明の目的は、順方向電圧ＶＦの上昇を抑制すると共に、サージ耐性に優れたショットキーバリアダイオード及びその製造方法を提供することである。   Therefore, an object of the present invention is to provide a Schottky barrier diode excellent in surge resistance and a method for manufacturing the same while suppressing an increase in the forward voltage VF.

本発明は、ショットキーバリアダイオードに向けられている。そして、上記目的を達成するために、本発明のショットキーバリアダイオードは、高濃度Ｎ型半導体基板と、高濃度Ｎ型半導体基板の上に積層された低濃度Ｎ型エピタキシャル層と、低濃度Ｎ型エピタキシャル層に環状に形成されたＰ型ガードリング領域と、低濃度Ｎ型エピタキシャル層の表面の一部及びＰ型ガードリング領域の表面の一部を被覆する位置に形成された絶縁膜と、絶縁膜が形成されていないＰ型ガードリング領域の表面及び絶縁膜の一部を被覆する位置に低濃度Ｎ型エピタキシャル層と非接触状態に形成された第１の金属層と、絶縁膜が形成されていない低濃度Ｎ型エピタキシャル層の表面を被覆すると共に、第１の金属層を覆った状態に接続される位置に形成された第２の金属層とで構成される。 The present invention is directed to a Schottky barrier diode. In order to achieve the above object, a Schottky barrier diode of the present invention includes a high concentration N-type semiconductor substrate, a low concentration N-type epitaxial layer stacked on the high concentration N-type semiconductor substrate, and a low concentration N-type semiconductor substrate. A P-type guard ring region formed annularly in the type epitaxial layer; an insulating film formed at a position covering a part of the surface of the low-concentration N-type epitaxial layer and a part of the surface of the P-type guard ring region; A first metal layer formed in a non-contact state with the low-concentration N-type epitaxial layer is formed at a position covering the surface of the P-type guard ring region where the insulating film is not formed and a part of the insulating film, and the insulating film is formed The surface of the low-concentration N-type epitaxial layer that is not formed is covered, and the second metal layer is formed at a position connected to cover the first metal layer.

ここで、第１の金属層とＰ型ガードリング領域とが、オーミック接続されていることが好ましい。また、第２の金属層と低濃度Ｎ型エピタキシャル層とが、ショットキー接続されていることが好ましい。   Here, it is preferable that the first metal layer and the P-type guard ring region are ohmic-connected. The second metal layer and the low-concentration N-type epitaxial layer are preferably Schottky connected.

このショットキーバリアダイオードは、高濃度Ｎ型半導体基板の上に、低濃度Ｎ型エピタキシャル層を積層する工程と、低濃度Ｎ型エピタキシャル層にＰ型ガードリング領域を環状に形成する工程と、低濃度Ｎ型エピタキシャル層の表面の一部及びＰ型ガードリング領域の表面の一部を被覆する絶縁膜を形成する工程と、絶縁膜が形成されていないＰ型ガードリング領域の表面及び絶縁膜の一部を被覆し低濃度Ｎ型エピタキシャル層と非接触状態に第１の金属層を形成する工程と、絶縁膜が形成されていない低濃度Ｎ型エピタキシャル層の表面を被覆すると共に、第１の金属層を覆った状態に接続される位置に第２の金属層を形成する工程とによって、製造される。

The Schottky barrier diode includes a step of laminating a low-concentration N-type epitaxial layer on a high-concentration N-type semiconductor substrate, a step of annularly forming a P-type guard ring region in the low-concentration N-type epitaxial layer, A step of forming an insulating film covering a part of the surface of the concentration N-type epitaxial layer and a part of the surface of the P-type guard ring region; and a surface of the P-type guard ring region and the insulating film not formed with the insulating film Forming a part of the first metal layer in a non-contact state with the low-concentration N-type epitaxial layer; covering the surface of the low-concentration N-type epitaxial layer on which the insulating film is not formed; And a step of forming the second metal layer at a position to be connected in a state of covering the metal layer.

ここで、第１の金属層を形成する工程は、Ｐ型ガードリング領域との間でオーミック接続を構成するように第１の金属層を形成することが好ましい。また、第２の金属層を形成する工程は、低濃度Ｎ型エピタキシャル層との間でショットキー接続を構成するように第２の金属層を形成することが好ましい。   Here, the step of forming the first metal layer preferably forms the first metal layer so as to form an ohmic connection with the P-type guard ring region. In the step of forming the second metal layer, it is preferable to form the second metal layer so as to form a Schottky connection with the low concentration N-type epitaxial layer.

上記本発明によれば、整流特性を変化させることなくサージ耐性を向上することができる。   According to the present invention, surge resistance can be improved without changing the rectification characteristics.

以下、本発明の実施の形態について、図面を参照して説明する。
図１は、本発明の一実施形態に係るショットキーバリアダイオードの断面図である。図２Ａ及び図２Ｂは、本発明の一実施形態に係るショットキーバリアダイオードの製造方法を説明するための各製造工程におけるショットキーバリアダイオードの断面図である。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a cross-sectional view of a Schottky barrier diode according to an embodiment of the present invention. 2A and 2B are cross-sectional views of the Schottky barrier diode in each manufacturing process for explaining a Schottky barrier diode manufacturing method according to an embodiment of the present invention.

図１において、本発明のショットキーバリアダイオードは、高濃度Ｎ型半導体基板１１、低濃度Ｎ型エピタキシャル層１２、Ｐ型ガードリング領域１３、絶縁膜１４、第１の金属層１５、第２の金属層１６、表面電極１７ａ、及び裏面電極１７ｂとで構成される。   In FIG. 1, the Schottky barrier diode of the present invention includes a high-concentration N-type semiconductor substrate 11, a low-concentration N-type epitaxial layer 12, a P-type guard ring region 13, an insulating film 14, a first metal layer 15, a second The metal layer 16, the front surface electrode 17a, and the back surface electrode 17b are comprised.

第１の金属層１５には、Ｐ型ガードリング領域１３との間のオーミック性が優れた金属を用いる。例えば、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、又はチタン等である。このとき、逆方向に高電圧を印加すると、ブレークダウン現象によりＰ型ガードリング領域１３から第１の金属層１５に向けて大電流が流れることになる。
この構成では、第１の金属層１５とＰ型ガードリング領域１３との間のオーミック性が優れるので、Ｐ型ガードリング領域１３と第１の金属層１５との界面のサージ耐性を向上させることができる。また、第１の金属層１５は、低濃度Ｎ型エピタキシャル層１２と非接触状態となるため、第１の金属層１５によって整流特性に影響を与えることはない。 For the first metal layer 15, a metal having excellent ohmic properties with the P-type guard ring region 13 is used. For example, platinum (Pt), gold (Au), silver (Ag), aluminum (Al), titanium, or the like. At this time, when a high voltage is applied in the reverse direction, a large current flows from the P-type guard ring region 13 toward the first metal layer 15 due to a breakdown phenomenon.
In this configuration, since the ohmic property between the first metal layer 15 and the P-type guard ring region 13 is excellent, the surge resistance at the interface between the P-type guard ring region 13 and the first metal layer 15 is improved. Can do. Further, since the first metal layer 15 is not in contact with the low-concentration N-type epitaxial layer 12, the first metal layer 15 does not affect the rectification characteristics.

第２の金属層１６には、例えばチタン、クロム（Ｃｒ）、又はモリブデン等の金属を用いる。この第２の金属層１６は、低濃度Ｎ型エピタキシャル層１２とショットキー接合を構成することによって、優れた整流特性を得ることができる。さらに、第２の金属層１６は、第１の金属層１５によって被覆されることはないので、順方向電流ＶＦは主として第２の金属層１６を流れることとなる。よって、順方向損失を低減させることができる。   For the second metal layer 16, for example, a metal such as titanium, chromium (Cr), or molybdenum is used. The second metal layer 16 can obtain excellent rectification characteristics by forming a Schottky junction with the low-concentration N-type epitaxial layer 12. Further, since the second metal layer 16 is not covered with the first metal layer 15, the forward current VF mainly flows through the second metal layer 16. Therefore, forward loss can be reduced.

この構成によるショットキーバリアダイオードは、図２Ａ及び図２Ｂに示す工程の順序で製造される。
まず、エピタキシャル成長法を用いて、シリコンからなる高濃度Ｎ型半導体基板１１の上に低濃度Ｎ型エピタキシャル層１２を積層する（図２Ａ（ａ））。次に、フォトリソグラフィ技術を用いて、Ｐ型ガードリング領域１３の形成場所に対応した所定面積の開口部を持つ絶縁膜（シリコンからなる酸化膜等）１４’を、低濃度Ｎ型エピタキシャル層１２の上に形成する（図２Ａ（ｂ））。次に、絶縁膜１４’を介したイオン注入法等を用いて、低濃度Ｎ型エピタキシャル層１２の中にボロンを注入し、Ｐ型ガードリング領域１３を環状に形成する（図２Ａ（ｃ））。その処理の後、絶縁膜１４’を除去する（図２Ａ（ｄ））。 The Schottky barrier diode having this configuration is manufactured in the order of steps shown in FIGS. 2A and 2B.
First, a low-concentration N-type epitaxial layer 12 is stacked on a high-concentration N-type semiconductor substrate 11 made of silicon by using an epitaxial growth method (FIG. 2A (a)). Next, an insulating film (such as an oxide film made of silicon) 14 ′ having an opening having a predetermined area corresponding to the position where the P-type guard ring region 13 is formed is formed on the low-concentration N-type epitaxial layer 12 by photolithography. (FIG. 2A (b)). Next, boron is implanted into the low-concentration N-type epitaxial layer 12 using an ion implantation method or the like through the insulating film 14 ′ to form a P-type guard ring region 13 in an annular shape (FIG. 2A (c)). ). After the processing, the insulating film 14 ′ is removed (FIG. 2A (d)).

次に、フォトリソグラフィ技術を用いて、Ｐ型ガードリング領域１３の外周部近傍に開口部を有した絶縁膜（シリコンからなる酸化膜等）１４を、低濃度Ｎ型エピタキシャル層１２の表面に形成する（図２Ａ（ｅ））。そして、開口部から露出するＰ型ガードリング領域１３の表面と接し、絶縁膜１４の一部を覆う第１の金属層１５を形成する（図２Ｂ（ｆ））。さらに、低濃度Ｎ型エピタキシャル層１２の表面を被覆すると共に、第１の金属層１５と接続される位置に第２の金属層１６を形成する（図２Ｂ（ｇ））。最後に、第２の金属層１６の表面にオーミック性に優れたアルミニウム又は銀等からなる表面電極１７ａを、第１の金属層１５及び第２の金属層１６を覆うように形成する（図２（ｈ））。また、表面電極１７ａの裏面に位置する高濃度Ｎ型半導体基板１１の面上に、アルミニウム又は銀等からなる裏面電極１７ｂを形成する（図２（ｉ））。   Next, an insulating film (such as an oxide film made of silicon) 14 having an opening in the vicinity of the outer periphery of the P-type guard ring region 13 is formed on the surface of the low-concentration N-type epitaxial layer 12 using photolithography technology. (FIG. 2A (e)). And the 1st metal layer 15 which contacts the surface of the P-type guard ring area | region 13 exposed from an opening part and covers a part of insulating film 14 is formed (FIG. 2B (f)). Further, the surface of the low-concentration N type epitaxial layer 12 is covered, and the second metal layer 16 is formed at a position connected to the first metal layer 15 (FIG. 2B (g)). Finally, a surface electrode 17a made of aluminum or silver having excellent ohmic properties is formed on the surface of the second metal layer 16 so as to cover the first metal layer 15 and the second metal layer 16 (FIG. 2). (H)). Also, a back electrode 17b made of aluminum or silver is formed on the surface of the high-concentration N-type semiconductor substrate 11 located on the back surface of the front electrode 17a (FIG. 2 (i)).

以上のように、本発明の一実施形態に係るショットキーバリアダイオード及びその製造方法によれば、整流特性を変化させることなくサージ耐性を向上することができる。さらに、図示しないが、第１の金属層１５を完全に覆わないように第２の金属層１６を形成し、第１の金属層１５と表面電極１７ａとを直接接触される構成を採用することで、逆サージ電流通電時の抵抗成分を低減させることができる。   As described above, according to the Schottky barrier diode and the manufacturing method thereof according to an embodiment of the present invention, surge resistance can be improved without changing the rectification characteristics. Furthermore, although not shown, the second metal layer 16 is formed so as not to completely cover the first metal layer 15, and the first metal layer 15 and the surface electrode 17a are directly in contact with each other. Thus, the resistance component when the reverse surge current is energized can be reduced.

なお、Ｐ型ガードリング領域１３を形成する手法は、上記実施形態で説明したイオン注入法以外にも、蒸着法、固層拡散法、又はガス拡散法等であってもよい。
また、上記実施形態では、第２の金属層１６のすぐ上に表面電極１７ａを設けた場合を説明したが、第２の金属層１６と表面電極１７ａとの間に複数種類の金属を挟み込む構成であってもかまわない。 The method for forming the P-type guard ring region 13 may be a vapor deposition method, a solid layer diffusion method, a gas diffusion method, or the like other than the ion implantation method described in the above embodiment.
In the above embodiment, the case where the surface electrode 17a is provided immediately above the second metal layer 16 has been described. However, a configuration in which a plurality of types of metals are sandwiched between the second metal layer 16 and the surface electrode 17a. It doesn't matter.

以上、本発明の実施の形態はショットキーバリアダイオードについて説明したが、本発明に思想に逸脱しない限り適宜変更可能である。   As described above, the embodiments of the present invention have been described with respect to the Schottky barrier diode, but can be appropriately changed without departing from the concept of the present invention.

本発明は、高濃度Ｎ型半導体であるシリコン基板上において、金属膜がショットキー接合を形成しているショットキーバリアダイオード及びその製造方法等に利用可能であり、特に順方向電圧ＶＦの上昇を抑制すると共にサージ耐性を改善させたい場合等に有用である。   INDUSTRIAL APPLICABILITY The present invention can be used for a Schottky barrier diode in which a metal film forms a Schottky junction on a silicon substrate which is a high-concentration N-type semiconductor, a manufacturing method thereof, and the like. This is useful for suppressing surges and improving surge resistance.

本発明の一実施形態に係るショットキーバリアダイオードの断面図Sectional drawing of the Schottky barrier diode which concerns on one Embodiment of this invention 本発明の一実施形態に係るショットキーバリアダイオードの製造方法を説明するための各製造工程におけるショットキーバリアダイオードの断面図Sectional drawing of the Schottky barrier diode in each manufacturing process for demonstrating the manufacturing method of the Schottky barrier diode which concerns on one Embodiment of this invention 本発明の一実施形態に係るショットキーバリアダイオードの製造方法を説明するための各製造工程におけるショットキーバリアダイオードの断面図Sectional drawing of the Schottky barrier diode in each manufacturing process for demonstrating the manufacturing method of the Schottky barrier diode which concerns on one Embodiment of this invention 従来のショットキーバリアダイオードの断面図Cross section of conventional Schottky barrier diode

符号の説明Explanation of symbols

１１、１０１ 高濃度Ｎ型半導体基板
１２、１０２ 低濃度Ｎ型エピタキシャル層
１３、１０３ Ｐ型ガードリング領域
１４、１０４ 絶縁膜（シリコン酸化膜）
１５、１０５ 第１の金属層
１６、１０６ 第２の金属層
１７ａ、１０７ａ 表面電極
１７ｂ、１０７ｂ 裏面電極

11, 101 High-concentration N-type semiconductor substrate 12, 102 Low-concentration N-type epitaxial layer 13, 103 P-type guard ring region 14, 104 Insulating film (silicon oxide film)
15, 105 First metal layer 16, 106 Second metal layer 17a, 107a Front electrode 17b, 107b Back electrode

Claims (4)

高濃度Ｎ型半導体基板と、
前記高濃度Ｎ型半導体基板の上に積層された低濃度Ｎ型エピタキシャル層と、
前記低濃度Ｎ型エピタキシャル層に環状に形成されたＰ型ガードリング領域と、
前記低濃度Ｎ型エピタキシャル層の表面の一部及び前記Ｐ型ガードリング領域の表面の一部を被覆する位置に形成された絶縁膜と、
前記絶縁膜が形成されていない前記Ｐ型ガードリング領域の表面及び前記絶縁膜の一部を被覆する位置に前記低濃度Ｎ型エピタキシャル層と非接触状態に形成された第１の金属層と、
前記絶縁膜が形成されていない前記低濃度Ｎ型エピタキシャル層の表面を被覆すると共に、前記第１の金属層を覆った状態に接続される位置に形成された第２の金属層とを備える、ショットキーバリアダイオード。 A high concentration N-type semiconductor substrate;
A low-concentration N-type epitaxial layer stacked on the high-concentration N-type semiconductor substrate;
A P-type guard ring region formed annularly in the low-concentration N-type epitaxial layer;
An insulating film formed at a position covering a part of the surface of the low-concentration N-type epitaxial layer and a part of the surface of the P-type guard ring region;
A first metal layer formed in a non-contact state with the low-concentration N-type epitaxial layer at a position covering the surface of the P-type guard ring region where the insulating film is not formed and a part of the insulating film;
Covering the surface of the low-concentration N-type epitaxial layer on which the insulating film is not formed, and a second metal layer formed at a position connected to cover the first metal layer, Schottky barrier diode. 前記第１の金属層と前記Ｐ型ガードリング領域とが、オーミック接続されており、前記第２の金属層と前記低濃度Ｎ型エピタキシャル層とが、ショットキー接続されていることを特徴とする、請求項１に記載のショットキーバリアダイオード。   The first metal layer and the P-type guard ring region are ohmic-connected, and the second metal layer and the low-concentration N-type epitaxial layer are Schottky-connected. The Schottky barrier diode according to claim 1. 高濃度Ｎ型半導体基板の上に、低濃度Ｎ型エピタキシャル層を積層する工程と、
前記低濃度Ｎ型エピタキシャル層にＰ型ガードリング領域を環状に形成する工程と、
前記低濃度Ｎ型エピタキシャル層の表面の一部及び前記Ｐ型ガードリング領域の表面の一部を被覆する絶縁膜を形成する工程と、
前記絶縁膜が形成されていない前記Ｐ型ガードリング領域の表面及び前記絶縁膜の一部を被覆し前記低濃度Ｎ型エピタキシャル層と非接触状態に第１の金属層を形成する工程と、
前記絶縁膜が形成されていない前記低濃度Ｎ型エピタキシャル層の表面を被覆すると共に、前記第１の金属層を覆った状態に接続される位置に第２の金属層を形成する工程とを含む、ショットキーバリアダイオードの製造方法。 Laminating a low-concentration N-type epitaxial layer on a high-concentration N-type semiconductor substrate;
Forming an annular P-type guard ring region in the low-concentration N-type epitaxial layer;
Forming an insulating film covering a part of the surface of the low-concentration N-type epitaxial layer and a part of the surface of the P-type guard ring region;
Covering the surface of the P-type guard ring region where the insulating film is not formed and a part of the insulating film, and forming a first metal layer in a non-contact state with the low-concentration N-type epitaxial layer;
Covering the surface of the low-concentration N-type epitaxial layer on which the insulating film is not formed, and forming a second metal layer at a position connected to cover the first metal layer. And manufacturing method of Schottky barrier diode. 前記第１の金属層を形成する工程は、前記Ｐ型ガードリング領域との間でオーミック接続を構成するように前記第１の金属層を形成し、
前記第２の金属層を形成する工程は、前記低濃度Ｎ型エピタキシャル層との間でショットキー接続を構成するように前記第２の金属層を形成することを特徴とする、請求項３に記載のショットキーバリアダイオードの製造方法。 The step of forming the first metal layer forms the first metal layer so as to form an ohmic connection with the P-type guard ring region,
The step of forming the second metal layer forms the second metal layer so as to form a Schottky connection with the low-concentration N-type epitaxial layer. The manufacturing method of the Schottky barrier diode of description.
JP2006066461A 2006-03-10 2006-03-10 Schottky barrier diode and manufacturing method thereof Expired - Fee Related JP4825026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006066461A JP4825026B2 (en) 2006-03-10 2006-03-10 Schottky barrier diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006066461A JP4825026B2 (en) 2006-03-10 2006-03-10 Schottky barrier diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007243061A JP2007243061A (en) 2007-09-20
JP4825026B2 true JP4825026B2 (en) 2011-11-30

Family

ID=38588273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006066461A Expired - Fee Related JP4825026B2 (en) 2006-03-10 2006-03-10 Schottky barrier diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4825026B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112996956A (en) * 2018-11-06 2021-06-18 东丽株式会社 Stretch yarn, fiber product, composite spinneret, and method for producing composite fiber

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637924B2 (en) * 2008-03-06 2011-02-23 株式会社豊田中央研究所 diode
JP2011023739A (en) * 2010-09-27 2011-02-03 Toyota Central R&D Labs Inc Diode
JP5755867B2 (en) * 2010-11-11 2015-07-29 日本インター株式会社 Semiconductor device
JP5550589B2 (en) 2011-03-23 2014-07-16 株式会社東芝 Semiconductor device
JP5982109B2 (en) * 2011-10-21 2016-08-31 昭和電工株式会社 Silicon carbide semiconductor device
JP6477106B2 (en) * 2015-03-24 2019-03-06 サンケン電気株式会社 Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239176A (en) * 1991-01-10 1992-08-27 Sanken Electric Co Ltd Semiconductor device with schottky barrier
JP2001077379A (en) * 1999-09-03 2001-03-23 Nippon Inter Electronics Corp Schottky barrier semiconductor device
JP2001274418A (en) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP3692105B2 (en) * 2002-09-10 2005-09-07 株式会社東芝 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112996956A (en) * 2018-11-06 2021-06-18 东丽株式会社 Stretch yarn, fiber product, composite spinneret, and method for producing composite fiber

Also Published As

Publication number Publication date
JP2007243061A (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4825026B2 (en) Schottky barrier diode and manufacturing method thereof
JP4610207B2 (en) Semiconductor device and manufacturing method thereof
JP6411258B2 (en) Semiconductor device
JP2006196652A (en) SiC SEMICONDUCTOR ELEMENT
JP2006210569A (en) Semiconductor device and manufacturing method thereof
US20140167072A1 (en) Schottky barrier diode and method of manufacturing the same
US9159847B2 (en) Schottky barrier diode and method of manufacturing the same
JP6730237B2 (en) Semiconductor device
US20160093749A1 (en) Silicon carbide semiconductor device
JP2012248736A (en) Semiconductor device
JP4829476B2 (en) Schottky barrier diode and manufacturing method thereof
JP2010062518A (en) Schottky barrier diode, and method of manufacturing the same
JP2007235064A (en) Schottky barrier semiconductor device, and method of manufacturing same
JP2015070191A (en) Semiconductor device and manufacturing method of the same
JP2023027415A (en) diode
JP2013089907A (en) Silicon carbide semiconductor device
JP4659490B2 (en) Schottky barrier diode and manufacturing method thereof
JP2009164237A (en) Schottky barrier diode
JP4322183B2 (en) Schottky barrier diode
JP2012175090A (en) Schottky-barrier semiconductor device
JP2009059764A (en) Schottky barrier diode, and manufacturing method thereof
JP4527550B2 (en) SiC semiconductor device
JP6013817B2 (en) Junction Barrier Schottky Diode Manufacturing Method
JP4907955B2 (en) Schottky barrier diode and manufacturing method thereof
JP2009059765A (en) Schottky barrier diode, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees