JP4659490B2

JP4659490B2 - Schottky barrier diode and manufacturing method thereof

Info

Publication number: JP4659490B2
Application number: JP2005057992A
Authority: JP
Inventors: 寛子山本
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-03-02
Filing date: 2005-03-02
Publication date: 2011-03-30
Anticipated expiration: 2025-03-02
Also published as: JP2006245237A

Description

本発明は、ショットキバリアダイオード（以下、ＳＢＤと称す）とその製造方法に関し、特に順方向電圧の素子特性の改善に関するものである。 The present invention relates to a Schottky barrier diode (hereinafter referred to as SBD) and a manufacturing method thereof, and more particularly to improvement of device characteristics of a forward voltage.

従来のショットキバリアダイオード（以下、ＳＢＤという）は、ＰＮ接合構造を用いた高速リカバリーダイオードよりも順方向電圧降下が低く、損失が少ないため、整流用回路に広く使用されており、ショットキ金属を変化させずにポリシリコン膜へ不純物をドーピングすることによって、ショットキバリアハイトを操作して順方向電圧を制御するもの（例えば、特許文献１参照）や、さらに、半導体基板にポリシリコン膜を介してショットキ金属を形成して順方向電圧の制御しているもの（例えば、特許文献２参照）があった。 Conventional Schottky barrier diodes (hereinafter referred to as SBDs) are widely used in rectifier circuits because they have a lower forward voltage drop and less loss than fast recovery diodes using PN junction structures. Without doping, the polysilicon film is doped with impurities to control the forward voltage by manipulating the Schottky barrier height (see, for example, Patent Document 1), and to the semiconductor substrate via the polysilicon film. Some have formed a metal to control the forward voltage (for example, see Patent Document 2).

図３は、特許文献１に記載された従来のＳＢＤを示した断面図である。このＳＢＤにおいては、半導体基板１１の上に、Ｓｉ０₂などの絶縁層１２が、開口部を有して半導体基板１１の一部表面を露出した状態に形成される。露出した半導体基板１１上に、リンやヒ素などの不純物を導入したポリシリコン膜１３が形成され、ポリシリコン膜１３表面からポリシリコン膜１３に隣接した絶縁層１２にかけて、金属電極１４が形成されている。 FIG. 3 is a cross-sectional view showing a conventional SBD described in Patent Document 1. As shown in FIG. In this SBD, an insulating layer 12 such as SiO ₂ is formed on a semiconductor substrate 11 in a state where an opening is provided and a part of the surface of the semiconductor substrate 11 is exposed. A polysilicon film 13 doped with impurities such as phosphorus and arsenic is formed on the exposed semiconductor substrate 11, and a metal electrode 14 is formed from the surface of the polysilicon film 13 to the insulating layer 12 adjacent to the polysilicon film 13. Yes.

図４は、特許文献２に記載された従来のＳＢＤを示した断面図である。図４において、図３と同じ構成要素については同じ符号を用い、説明を省略する。このＳＢＤにおいては、ノンドープのポリシリコン膜１５を用い、ポリシリコン膜１５の厚みを変更して順方向電圧が制御される。
特開昭５９−２３７６号公報特開平１-２５６１６９号公報 FIG. 4 is a cross-sectional view showing a conventional SBD described in Patent Document 2. As shown in FIG. In FIG. 4, the same components as those in FIG. In this SBD, a non-doped polysilicon film 15 is used, and the forward voltage is controlled by changing the thickness of the polysilicon film 15.
JP 59-2376 JP-A-1-256169

しかしながら、上記従来の構成の場合、半導体基板の表面および裏面で電極を形成する縦型の構造では、順方向電圧を制御しきれず、順方向電圧は半導体基板に大きく依存する。また、エピタキシャル層を成長させた半導体基板を用いた場合では、エピタキシャル層の寄生抵抗および膜厚によって順方向電圧が変化してしまうだけでなく、耐圧もエピタキシャル層に依存して変化する。エピタキシャル層を有しない半導体基板を用いた場合、ガードリング領域を形成しないと、電界がショットキ接合にかかるため耐圧は低くなり、ガードリング領域を形成した場合でも、半導体基板の不純物濃度によって耐圧が変化してしまうため、半導体基板の不純物濃度を高くすることができなくなり、その結果順方向電圧は増加するという問題があった。 However, in the case of the conventional configuration described above, in the vertical structure in which electrodes are formed on the front and back surfaces of the semiconductor substrate, the forward voltage cannot be controlled, and the forward voltage greatly depends on the semiconductor substrate. When a semiconductor substrate on which an epitaxial layer is grown is used, not only the forward voltage changes depending on the parasitic resistance and film thickness of the epitaxial layer, but also the breakdown voltage changes depending on the epitaxial layer. When a semiconductor substrate without an epitaxial layer is used, if the guard ring region is not formed, the withstand voltage decreases because the electric field is applied to the Schottky junction. Even when the guard ring region is formed, the withstand voltage changes depending on the impurity concentration of the semiconductor substrate. Therefore, there is a problem that the impurity concentration of the semiconductor substrate cannot be increased, and as a result, the forward voltage increases.

そこで、本発明は、順方向電圧を低くするためにエピタキシャル層のない安価なＮ型高濃度半導体基板を用い、順方向電圧を低くしたまま耐圧を維持可能なＳＢＤを提供することを目的とする。 Accordingly, an object of the present invention is to provide an SBD that uses an inexpensive N-type high-concentration semiconductor substrate without an epitaxial layer in order to reduce the forward voltage, and can maintain the breakdown voltage while keeping the forward voltage low. .

この課題を解決するために、本発明のショットキバリアダイオードは、Ｎ型高濃度半導体基板と、前記Ｎ型高濃度半導体基板の第一主面側の表面領域に形成され、中央部に開口部を有するＮ型低濃度半導体領域と、前記Ｎ型低濃度半導体領域の表面領域に、前記開口部を包囲し前記開口部側に偏倚して環状に形成されたＰ型高濃度半導体領域と、前記Ｐ型高濃度半導体領域の外周縁部および前記Ｎ型低濃度半導体領域における前記Ｐ型高濃度半導体領域よりも外側の領域を被覆する絶縁層と、前記Ｎ型高濃度半導体基板の第一主面の前記開口部から露出した領域、前記Ｐ型高濃度半導体領域よりも内側の前記Ｎ型低濃度半導体領域および前記Ｐ型高濃度半導体領域の内周縁部に亘って被覆し、前記絶縁層の内周縁との間に間隙を有するように形成されたポリシリコン膜と、前記ポリシリコン膜、前記絶縁層と前記ポリシリコン膜の間の間隙に位置する前記Ｐ型高濃度半導体領域および前記絶縁層の内周縁部に亘って被覆しショットキ接合を構成する金属層とを備える。 In order to solve this problem, a Schottky barrier diode of the present invention is formed in an N-type high-concentration semiconductor substrate and a surface region on the first main surface side of the N-type high-concentration semiconductor substrate, and has an opening in the center. An N-type low-concentration semiconductor region, a P-type high-concentration semiconductor region formed in an annular shape in a surface region of the N-type low-concentration semiconductor region, surrounding the opening and being biased toward the opening; An insulating layer covering an outer peripheral edge of the type high concentration semiconductor region and an outer region of the N type low concentration semiconductor region than the P type high concentration semiconductor region, and a first main surface of the N type high concentration semiconductor substrate Covering the region exposed from the opening, the N-type low concentration semiconductor region inside the P-type high concentration semiconductor region, and the inner periphery of the P-type high concentration semiconductor region, and the inner periphery of the insulating layer So that there is a gap between Covering the formed polysilicon film, the polysilicon film, the P-type high-concentration semiconductor region located in the gap between the insulating layer and the polysilicon film, and the inner peripheral edge of the insulating layer, and Schottky junction Comprising a metal layer.

本発明のショットキバリアダイオードの製造方法は、Ｎ型高濃度半導体基板の第一主面の表面領域に、Ｎ型低濃度半導体領域を、中央部に開口部を設けて前記Ｎ型高濃度半導体基板の第一主面が露出するように形成する工程と、環状の間隙を有するようにパターニングした絶縁膜をマスクとして、前記Ｎ型低濃度半導体領域の表面領域に、前記開口部を包囲し前記開口部側に偏倚させて環状にＰ型高濃度半導体領域を形成する工程と、前記絶縁膜における間隙の内側部分を除去する工程と、前記Ｎ型高濃度半導体基板の第一主面の前記開口部から露出した領域、前記Ｐ型高濃度半導体領域よりも内側の前記Ｎ型低濃度半導体領域および前記Ｐ型高濃度半導体領域の内周縁部に亘って被覆し、前記絶縁層の内周縁との間に間隙を有するようにポリシリコン膜を形成する工程と、前記ポリシリコン膜、前記絶縁層と前記ポリシリコン膜の間の間隙に位置する前記Ｐ型高濃度半導体領域および前記絶縁層の内周縁部に亘って被覆しショットキ接合を構成する金属層を形成する工程とを備える。 According to the method for manufacturing a Schottky barrier diode of the present invention, an N-type low-concentration semiconductor region is provided in the surface region of the first main surface of the N-type high-concentration semiconductor substrate, and an opening is provided in the center. The first main surface is exposed and the insulating film patterned so as to have an annular gap is used as a mask to surround the opening in the surface region of the N-type low concentration semiconductor region. Forming a P-type high-concentration semiconductor region in a ring shape by being biased toward the portion side, removing the inner portion of the gap in the insulating film, and opening the first main surface of the N-type high-concentration semiconductor substrate Covering the inner periphery of the N-type low-concentration semiconductor region and the P-type high-concentration semiconductor region inside the P-type high-concentration semiconductor region, and between the inner periphery of the insulating layer. So that there is a gap in A step of forming a silicon film; and a Schottky junction covering the polysilicon film, the P-type high-concentration semiconductor region located in a gap between the insulating layer and the polysilicon film, and an inner peripheral edge of the insulating layer Forming a metal layer constituting the structure.

上記構成によれば、エピタキシャル層のないＮ型高濃度半導体基板を用いるため非常に低コストである。さらに、エピタキシャル層の成長工程におけるＮ型高濃度半導体基板からエピタキシャル層への不純物のせり上がりによる耐圧低下や、エピタキシャル層の厚みや不純物濃度のバラツキによる順方向特性への影響を気にする必要がない。 According to the above configuration, since an N-type high concentration semiconductor substrate without an epitaxial layer is used, the cost is very low. In addition, it is necessary to be concerned about the breakdown voltage drop due to the rise of impurities from the N-type high-concentration semiconductor substrate to the epitaxial layer in the epitaxial layer growth process and the influence on the forward characteristics due to variations in the thickness and impurity concentration of the epitaxial layer. Absent.

また、Ｎ型高濃度半導体基板を使用した場合には、Ｐ型高濃度半導体領域を形成するとトンネル効果で耐圧が小さくなるが、Ｎ型低濃度半導体領域によって通常のエピタキシャル層を持つ構造と同じように空乏層がＮ型低濃度半導体領域に広がるため耐圧を維持することができる。また、Ｎ型低濃度半導体領域の形成領域をＰ型高濃度半導体領域の内側からＮ型高濃度半導体基板の外側の領域とし、内側よりも前記半導体基板の外側に広がる領域の方を大きくすることによって、ポリシリコン膜とＮ型高濃度半導体基板との接触面積を減らさずに順方向電圧を低くしながら耐圧維持ができる。 Further, when an N-type high concentration semiconductor substrate is used, the breakdown voltage is reduced by the tunnel effect when the P-type high concentration semiconductor region is formed, but it is the same as the structure having a normal epitaxial layer by the N-type low concentration semiconductor region. In addition, since the depletion layer extends to the N-type low concentration semiconductor region, the breakdown voltage can be maintained. Further, the N-type low-concentration semiconductor region is formed from the inside of the P-type high-concentration semiconductor region to the outside of the N-type high-concentration semiconductor substrate, and the region extending outside the semiconductor substrate is made larger than the inside. Thus, the withstand voltage can be maintained while reducing the forward voltage without reducing the contact area between the polysilicon film and the N-type high concentration semiconductor substrate.

さらに、順方向電圧を低くするためにエピタキシャル層のないＮ型高濃度半導体基板を用いるが、Ｎ型高濃度半導体基板に金属層を形成してもショットキ接合とはならないため、Ｎ型高濃度半導体基板と金属層の間にポリシリコン膜を形成することによってショットキ接合を形成し、ポリシリコン膜はＮ型高濃度半導体基板の表面で且つガードリング領域の端部および内側に形成されている構造にすることによって、過渡電流による電界集中をガードリング領域で緩和することができ、サージ耐量の低下を防ぐことができる。 Further, an N-type high-concentration semiconductor substrate without an epitaxial layer is used to lower the forward voltage, but even if a metal layer is formed on the N-type high-concentration semiconductor substrate, no Schottky junction is formed. A Schottky junction is formed by forming a polysilicon film between the substrate and the metal layer, and the polysilicon film is formed on the surface of the N-type high concentration semiconductor substrate and at the end and inside of the guard ring region. By doing so, the electric field concentration due to the transient current can be mitigated in the guard ring region, and a reduction in surge resistance can be prevented.

本発明のショットキバリアダイオードにおいて、前記Ｎ型低濃度半導体領域は、拡散深さが前記Ｐ型高濃度半導体領域よりも深く、不純物濃度が前記Ｐ型高濃度半導体領域より低く、前記Ｐ型高濃度半導体領域の内側の前記Ｎ型低濃度半導体領域よりも、前記Ｎ型高濃度半導体基板の外側の前記Ｎ型低濃度半導体領域の方が広いことが好ましい。 In the Schottky barrier diode of the present invention, the N-type low concentration semiconductor region has a diffusion depth deeper than that of the P-type high concentration semiconductor region, an impurity concentration is lower than that of the P-type high concentration semiconductor region, and the P-type high concentration semiconductor region. It is preferable that the N-type low-concentration semiconductor region outside the N-type high-concentration semiconductor substrate is wider than the N-type low-concentration semiconductor region inside the semiconductor region.

以下本発明の実施の形態について、図面を参照しながら具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態１におけるＳＢＤを示した断面図である。 (Embodiment 1)
FIG. 1 is a cross-sectional view showing an SBD according to Embodiment 1 of the present invention.

図１において、Ｎ型高濃度半導体基板１の第一主面側の表面領域に、Ｎ型低濃度半導体領域２が選択的に形成されている。Ｎ型低濃度半導体領域２は、中央に開口部２ａを有し、Ｎ型高濃度半導体基板１を露出させるように形成されている。Ｎ型低濃度半導体領域２の表面領域の開口部に偏倚した領域に、Ｐ型高濃度半導体領域からなるガードリング３が環状に形成されている。ガードリング３の外周縁部と、ガードリング３の外側のＮ型低濃度半導体領域２とは、選択的にシリコン酸化膜などからなる絶縁層７で被覆されている。 In FIG. 1, an N-type low concentration semiconductor region 2 is selectively formed in a surface region on the first main surface side of an N-type high concentration semiconductor substrate 1. The N-type low concentration semiconductor region 2 has an opening 2a in the center, and is formed so as to expose the N-type high concentration semiconductor substrate 1. A guard ring 3 made of a P-type high-concentration semiconductor region is formed in an annular shape in a region that is biased toward the opening of the surface region of the N-type low-concentration semiconductor region 2. The outer peripheral edge of the guard ring 3 and the N-type low concentration semiconductor region 2 outside the guard ring 3 are selectively covered with an insulating layer 7 made of a silicon oxide film or the like.

絶縁層７により被覆されていないＮ型低濃度半導体領域２およびガードリング３の内側領域と、開口部２ａに対応するＮ型高濃度半導体基板１の上面が、ポリシリコン膜４で被覆されている。ポリシリコン膜４と絶縁層７の間には、ガードリング３の上面に位置するように間隙が設けられている。絶縁層７のガードリング３側の一部と、ポリシリコン膜４と、ガードリング３とを被覆して、ショットキ接合を構成する金属層５（アノード電極）が形成されている。Ｎ型高濃度半導体基板１の第二主面側には、カソード電極６が形成されている。 The N-type low-concentration semiconductor region 2 and the inner region of the guard ring 3 that are not covered with the insulating layer 7 and the upper surface of the N-type high-concentration semiconductor substrate 1 corresponding to the opening 2 a are covered with the polysilicon film 4. . A gap is provided between the polysilicon film 4 and the insulating layer 7 so as to be positioned on the upper surface of the guard ring 3. A metal layer 5 (anode electrode) that forms a Schottky junction is formed by covering a part of the insulating layer 7 on the guard ring 3 side, the polysilicon film 4, and the guard ring 3. A cathode electrode 6 is formed on the second main surface side of the N-type high concentration semiconductor substrate 1.

Ｎ型低濃度半導体領域２は、ガードリング３よりも拡散深さが深く、不純物濃度はガードリング領域３より低くなっている。またＮ型低濃度半導体領域２は、ガードリング３の領域の内側よりも外側に広がる領域の方が大きく、ポリシリコン膜４の下部に対しては、その周縁部のみと重畳部を有する形状に形成されている。このように、ポリシリコン膜４下部をＮ型低濃度領域とせずにＮ型高濃度基板とすることによって、抵抗成分の増加を防ぐことができ、その結果順方向電圧を低く保つことができる。 The N-type low concentration semiconductor region 2 has a deeper diffusion depth than the guard ring 3, and the impurity concentration is lower than that of the guard ring region 3. The N-type low-concentration semiconductor region 2 has a larger area extending outward than the inner side of the guard ring 3, and the lower part of the polysilicon film 4 has a shape having only a peripheral part and an overlapping part. Is formed. Thus, by making the lower part of the polysilicon film 4 not an N-type low concentration region but an N-type high concentration substrate, an increase in resistance component can be prevented, and as a result, the forward voltage can be kept low.

例えば、Ｎ型高濃度半導体基板１の不純物濃度は１×１０¹⁹ｃｍ^-3、Ｎ型低濃度半導体領域２の不純物濃度は１０¹⁵〜１０¹⁶ｃｍ^-3程度とする。Ｎ型低濃度半導体領域２の深さは、ガードリング領域３の深さよりも深く５μｍ程度に形成する。ガードリング領域３は、表面濃度が１×１０¹⁸ｃｍ^-3で深さが２μｍ程度に形成する。Ｎ型低濃度半導体領域２は、その内縁をガードリング領域３よりも３μｍ程度チップの内側に配置し、外縁はガードリング領域３よりもチップの外側に大きく広がるように配置する。絶縁層７で被覆されていないＮ型低濃度半導体領域２とガードリング３との内側とＮ型高濃度半導体基板１の上面を被覆するポリシリコン膜４は、厚さ１μｍ以下で１０¹⁵〜１０¹⁶ｃｍ^-3程度の低濃度とする。 For example, the impurity concentration of the N-type high concentration semiconductor substrate 1 is 1 × 10 ¹⁹ cm ⁻³ , and the impurity concentration of the N-type low concentration semiconductor region 2 is about 10 ¹⁵ to 10 ¹⁶ cm ⁻³ . The depth of the N-type low concentration semiconductor region 2 is formed to be about 5 μm deeper than the depth of the guard ring region 3. The guard ring region 3 is formed with a surface concentration of 1 × 10 ¹⁸ cm ⁻³ and a depth of about 2 μm. The inner edge of the N-type low concentration semiconductor region 2 is arranged on the inner side of the chip by about 3 μm from the guard ring region 3, and the outer edge is arranged so as to extend larger outside the chip than the guard ring region 3. The polysilicon film 4 that covers the inside of the N-type low concentration semiconductor region 2 and the guard ring 3 and the upper surface of the N-type high concentration semiconductor substrate 1 that are not covered with the insulating layer 7 has a thickness of 10 ¹⁵ to 10 μm. ^The concentration should be as low as ¹⁶ cm ^-3 .

（実施の形態２）
本発明の実施の形態２におけるＳＢＤの製造方法について、図２（ａ）〜（ｅ）に示す工程フローに沿った断面図を参照して説明する。図２（ａ）〜（ｅ）において、図１と同じ構成要素については同じ符号を用い、説明を省略する。 (Embodiment 2)
A method for manufacturing an SBD according to Embodiment 2 of the present invention will be described with reference to cross-sectional views along a process flow shown in FIGS. 2A to 2E, the same components as those in FIG.

まず図２（ａ）に示すように、Ｎ型高濃度半導体基板１の第一主面の表面領域に、絶縁層からなるマスク８を介して、不純物としてＰ⁺をイオン注入する。それにより、Ｎ型低濃度半導体領域２を、中央部にＮ型高濃度半導体基板１の第一主面が露出するように、開口部２ａを設けて選択的に形成する。Ｎ型高濃度半導体基板１の不純物濃度は１×１０¹⁹ｃｍ^-3で、通常エピタキシャルウエハーを作製する際に使用される基板である。これは、高濃度基板を用いることによってＳＢＤの寄生抵抗を減らすためであり、寄生抵抗を減らすことで順方向電圧を低くすることが可能である。また、Ｎ型低濃度半導体領域２の不純物濃度は１０¹⁵〜１０¹⁶ｃｍ^-3で、その拡散深さは５μｍ程度とする。 First, as shown in FIG. 2A, P ⁺ ions are implanted as impurities into the surface region of the first main surface of the N-type high-concentration semiconductor substrate 1 through a mask 8 made of an insulating layer. Thus, the N-type low concentration semiconductor region 2 is selectively formed by providing the opening 2a so that the first main surface of the N-type high concentration semiconductor substrate 1 is exposed at the center. The impurity concentration of the N-type high-concentration semiconductor substrate 1 is 1 × 10 ¹⁹ cm ⁻³ , which is a substrate that is usually used when manufacturing an epitaxial wafer. This is because the parasitic resistance of the SBD is reduced by using a high concentration substrate, and the forward voltage can be lowered by reducing the parasitic resistance. The impurity concentration of the N-type low concentration semiconductor region 2 is 10 ¹⁵ to 10 ¹⁶ cm ⁻³ and the diffusion depth is about 5 μm.

つぎに図２（ｂ）に示すように、酸化によって形成しパターニングした絶縁層７、７ａの開口部を介して蒸着を行い、さらに拡散を行う。それにより、Ｎ型低濃度半導体領域２の表面領域の開口部２ａに偏倚した領域に、Ｐ型高濃度半導体領域からなるガードリング３を環状に形成する。ガードリング３の表面不純物濃度は１×１０¹⁹ｃｍ^-3で、その拡散領域の深さは２μｍ程度とする。この拡散深さおよび不純物濃度は、高耐圧を維持するように設定される。 Next, as shown in FIG. 2B, vapor deposition is performed through the openings of the insulating layers 7 and 7a formed and patterned by oxidation, and further diffusion is performed. Thereby, a guard ring 3 made of a P-type high-concentration semiconductor region is formed in an annular shape in a region biased to the opening 2 a in the surface region of the N-type low-concentration semiconductor region 2. The surface impurity concentration of the guard ring 3 is 1 × 10 ¹⁹ cm ⁻³ and the depth of the diffusion region is about 2 μm. The diffusion depth and impurity concentration are set so as to maintain a high breakdown voltage.

ガードリング３領域の拡散深さおよび不純物濃度は、耐圧設計において、Ｎ型低濃度半導体領域２の深さと不純物濃度との関係によって決定される。すなわち、Ｎ型低濃度半導体領域２は、ガードリング領域よりも拡散深さを深く、且つ不純物濃度を低くする。それにより、逆バイアス時に広がる空乏層がＮ型低濃度半導体領域２に広がることによって、耐圧低下を防ぐことが可能である。 The diffusion depth and impurity concentration of the guard ring 3 region are determined by the relationship between the depth of the N-type low concentration semiconductor region 2 and the impurity concentration in the withstand voltage design. That is, the N-type low concentration semiconductor region 2 has a deeper diffusion depth and a lower impurity concentration than the guard ring region. As a result, the depletion layer that spreads at the time of reverse bias spreads to the N-type low concentration semiconductor region 2, thereby making it possible to prevent the breakdown voltage from decreasing.

つぎに、中央部の絶縁層７ａを除去した後、図２（ｃ）に示すように、ポリシリコン膜４を、減圧ＣＶＤまたはプラズマＣＶＤにより形成する。ポリシリコン膜４は、Ｎ型高濃度半導体基板１の第一主面の開口部２ａから露出した領域と、Ｎ型低濃度半導体領域２の開口部２ａ側端部付近と、ガードリング３の開口部２ａ端部付近とを被覆するようにパターニングする。 Next, after removing the central insulating layer 7a, a polysilicon film 4 is formed by low pressure CVD or plasma CVD, as shown in FIG. The polysilicon film 4 includes a region exposed from the opening 2a of the first main surface of the N-type high-concentration semiconductor substrate 1, a vicinity of the end of the N-type low-concentration semiconductor region 2 on the side of the opening 2a, and an opening of the guard ring 3. Patterning is performed so as to cover the vicinity of the end of the portion 2a.

ポリシリコン膜４は、ノンドープまたは不純物を含んだポリシリコン膜とし、その厚みは数ｎｍ〜数百ｎｍ程度とする。これは、ＳＢＤの寄生抵抗を大きくしないようにするためであり、エピタキシャルウエハーを使用した場合のエピタキシャル層の持つ寄生抵抗よりも小さくするためである。これによれば、順方向電圧を小さくすることや、ＳＢＤのショットキーバリアハイトの操作が可能である。 The polysilicon film 4 is a non-doped or impurity-containing polysilicon film and has a thickness of about several nanometers to several hundred nanometers. This is to prevent the parasitic resistance of the SBD from increasing, and to make it smaller than the parasitic resistance of the epitaxial layer when an epitaxial wafer is used. According to this, it is possible to reduce the forward voltage and to operate the SBD Schottky barrier height.

つぎに図２（ｄ）に示すように、少なくともポリシリコン膜４を被覆するようにショットキ接合を構成する金属層５を、蒸着またはスパッタ法により成膜した後、パターニングにより形成する。金属層５の厚みは、数ｎｍ〜数百ｎｍ程度とする。これは、ポリシリコン膜４を被覆するのに必要な厚さ、つまりポリシリコン膜４の膜厚よりも大きい。 Next, as shown in FIG. 2D, the metal layer 5 constituting the Schottky junction is formed by vapor deposition or sputtering so as to cover at least the polysilicon film 4, and then formed by patterning. The thickness of the metal layer 5 is about several nm to several hundred nm. This is larger than the thickness necessary for covering the polysilicon film 4, that is, the thickness of the polysilicon film 4.

最後に図２（ｅ）に示すように、Ｎ型高濃度半導体基板１の第二主面側に、カソード電極６を形成する。 Finally, as shown in FIG. 2E, the cathode electrode 6 is formed on the second main surface side of the N-type high concentration semiconductor substrate 1.

上記構成によれば、耐圧を維持したまま順方向電圧を小さくした、低コストなＳＢＤを作製することが可能である。 According to the above configuration, it is possible to manufacture a low-cost SBD in which the forward voltage is reduced while maintaining the withstand voltage.

本発明によれば、耐圧を維持したまま順方向電圧を小さくした、低コストなＳＢＤを作製することが可能であり、ショットキバリアダイオードとその製造方法として有用である。 According to the present invention, it is possible to manufacture a low-cost SBD in which a forward voltage is reduced while maintaining a withstand voltage, which is useful as a Schottky barrier diode and a manufacturing method thereof.

本発明の実施形態の１におけるＳＢＤを示した断面図Sectional drawing which showed SBD in 1 of embodiment of this invention 本発明の実施形態の２におけるＳＢＤの製造方法の工程フローに沿った断面図Sectional drawing along the process flow of the manufacturing method of SBD in 2 of embodiment of this invention 特許文献１に示された従来のＳＢＤを示した断面図Sectional drawing which showed conventional SBD shown by patent document 1 特許文献２に示された従来のＳＢＤを示した断面図Sectional drawing which showed conventional SBD shown by patent document 2

Explanation of symbols

１Ｎ型高濃度半導体基板
２Ｎ型低濃度半導体領域
２ａ開口部
３ガードリング領域
４ポリシリコン膜
５金属層（アノード電極）
６カソード電極
７、７ａ絶縁層
８マスク
１１半導体基板
１２絶縁層
１３、１５ポリシリコン膜
１４金属電極 DESCRIPTION OF SYMBOLS 1 N type high concentration semiconductor substrate 2 N type low concentration semiconductor region 2a Opening 3 Guard ring region 4 Polysilicon film 5 Metal layer (anode electrode)
6 Cathode electrode 7, 7a Insulating layer 8 Mask 11 Semiconductor substrate 12 Insulating layer 13, 15 Polysilicon film 14 Metal electrode

Claims

An N-type high concentration semiconductor substrate;
An N-type low-concentration semiconductor region formed in a surface region on the first main surface side of the N-type high-concentration semiconductor substrate and having an opening in the center;
A P-type high-concentration semiconductor region formed in an annular shape surrounding the opening and biased toward the opening in the surface region of the N-type low-concentration semiconductor region;
An insulating layer covering an outer peripheral edge of the P-type high-concentration semiconductor region and a region outside the P-type high-concentration semiconductor region in the N-type low-concentration semiconductor region;
A region exposed from the opening of the first main surface of the N-type high-concentration semiconductor substrate, the N-type low-concentration semiconductor region inside the P-type high-concentration semiconductor region, and the inner periphery of the P-type high-concentration semiconductor region A polysilicon film formed so as to have a gap between the inner periphery of the insulating layer,
The polysilicon film, the P-type high-concentration semiconductor region located in a gap between the insulating layer and the polysilicon film, and a metal layer that covers the inner peripheral edge of the insulating layer and forms a Schottky junction. Schottky barrier diode.

The N-type low-concentration semiconductor region has a deeper diffusion depth than the P-type high-concentration semiconductor region, an impurity concentration lower than that of the P-type high-concentration semiconductor region, and the N-type inside the P-type high-concentration semiconductor region. 2. The Schottky barrier diode according to claim 1, wherein the N-type low concentration semiconductor region outside the N-type high concentration semiconductor substrate is wider than the low concentration semiconductor region.

An N-type low-concentration semiconductor region is formed in the surface region of the first main surface of the N-type high-concentration semiconductor substrate, and an opening is provided in the center so that the first main surface of the N-type high-concentration semiconductor substrate is exposed. And a process of
Using the insulating film patterned to have an annular gap as a mask, the N-type low-concentration semiconductor region is surrounded by the surface of the N-type low-concentration semiconductor region, and the P-type high-concentration semiconductor region is annularly biased toward the opening Forming, and
Removing an inner portion of the gap in the insulating film;
A region exposed from the opening of the first main surface of the N-type high-concentration semiconductor substrate, the N-type low-concentration semiconductor region inside the P-type high-concentration semiconductor region, and the inner periphery of the P-type high-concentration semiconductor region Forming a polysilicon film so as to have a gap between the insulating layer and the inner periphery of the insulating layer;
A metal layer that forms a Schottky junction is formed covering the polysilicon film, the P-type high-concentration semiconductor region located in the gap between the insulating layer and the polysilicon film, and the inner peripheral edge of the insulating layer. And a Schottky barrier diode manufacturing method.