JPH11233796A - Manufacture of schottky diode - Google Patents

Manufacture of schottky diode

Info

Publication number
JPH11233796A
JPH11233796A JP3449398A JP3449398A JPH11233796A JP H11233796 A JPH11233796 A JP H11233796A JP 3449398 A JP3449398 A JP 3449398A JP 3449398 A JP3449398 A JP 3449398A JP H11233796 A JPH11233796 A JP H11233796A
Authority
JP
Japan
Prior art keywords
epitaxial layer
layer
type
forming
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3449398A
Other languages
Japanese (ja)
Other versions
JP4003277B2 (en
Inventor
Kenji Ishihara
賢次 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3449398A priority Critical patent/JP4003277B2/en
Publication of JPH11233796A publication Critical patent/JPH11233796A/en
Application granted granted Critical
Publication of JP4003277B2 publication Critical patent/JP4003277B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the forward voltage VF of a Schottky diode without increasing the reverse current IR of the diode. SOLUTION: In a method for manufacturing Schottky diode, a first N-type epitaxial layer 2a is grown on the whole surface of a silicon substrate 1 including an N-type impurity layer 9 after the layer 9. is formed on the surface of the substrate 1. Simultaneously with the growth of the epitaxial layer 2a, an N<+> -type high-concentration area 3 is formed by causing the auto-doping of the impurity layer 9 to proceed. After the high-concentration area 3 is formed, a second N-type epitaxial layer 2b is formed on the whole surface of the first epitaxial layer 2a including the area 3. Then, after a guard ring layer 4 is formed, a Schottky metal 6 is formed on the surface of the second epitaxial layer 2b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、逆方向電流IRを
増大させることなく、順方向電圧VFを低くすることが
できるショットキバリアダイオードの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a Schottky barrier diode capable of lowering forward voltage VF without increasing reverse current IR.

【0002】[0002]

【従来の技術】図4は一般的なショットキバリアダイオ
ードのチップ断面図である。N++型のシリコン基板1上
にN型のエピタキシャル層2が形成され、このエピタキ
シャル層2表面には環状にP型のガードリング層4が設
けられている。エピタキシャル層2上には環状に酸化膜
5が形成され、ガードリング層4の内側にできた開口部
(図示せず)にショットキメタルであるチタン6がエピ
タキシャル層2と接触するように形成されている。な
お、7はニッケル、8はアルミニウムからなる電極であ
る。
2. Description of the Related Art FIG. 4 is a sectional view of a chip of a general Schottky barrier diode. An N-type epitaxial layer 2 is formed on an N ++ -type silicon substrate 1, and a P-type guard ring layer 4 is provided annularly on the surface of the epitaxial layer 2. Oxide film 5 is formed annularly on epitaxial layer 2, and titanium 6, which is a Schottky metal, is formed in an opening (not shown) formed inside guard ring layer 4 so as to contact epitaxial layer 2. I have. In addition, 7 is an electrode made of nickel and 8 is an electrode made of aluminum.

【0003】ショットキバリアダイオードは金属と半導
体とを面接触させて整流作用をもたせたダイオードであ
り、PN接合のダイオードと比べると、スイッチング速
度が速い、順方向電圧VFが低いなどの利点がある反
面、逆方向電流IRが一般的に大きい、耐圧が低いなど
の欠点がある。
A Schottky barrier diode is a diode having a rectifying effect by bringing a metal and a semiconductor into surface contact, and has advantages such as a higher switching speed and a lower forward voltage VF as compared with a PN junction diode. And the reverse current IR is generally large and the withstand voltage is low.

【0004】近年、消費電力の削減のため、順方向電圧
VFをさらに低くしたショットキバリアダイオードが要
望されている。
In recent years, in order to reduce power consumption, a Schottky barrier diode with a further reduced forward voltage VF has been demanded.

【0005】ショットキバリアダイオードの順方向電圧
VFを低くするには、例えばショットキメタル−半導体
界面のバリアハイトΦBが低くなるようなメタル材料を
選択するといった手段や、エピタキシャル層を薄型化し
たり、エピタキシャル層の不純物濃度を大きくするなど
してエピタキシャル層の抵抗値を下げるといった手段に
より行うことができる。
In order to lower the forward voltage VF of the Schottky barrier diode, for example, means such as selecting a metal material that reduces the barrier height ΦB at the Schottky metal-semiconductor interface, thinning of the epitaxial layer, or reduction of the epitaxial layer It can be performed by means such as increasing the impurity concentration to lower the resistance value of the epitaxial layer.

【0006】ところが、上記のような手段では順方向電
圧VFを低くすることができる一方、逆方向電流IRが
大きくなってしまうという不都合が起こる。このため、
逆方向電流IRが大きくなることなく順方向電圧VFを
小さくすることができる理想的なショットキバリアダイ
オードの開発が強く望まれている。
However, with the above-described means, while the forward voltage VF can be reduced, there is a disadvantage that the reverse current IR increases. For this reason,
There is a strong demand for the development of an ideal Schottky barrier diode that can reduce the forward voltage VF without increasing the reverse current IR.

【0007】これを実現するショトキバリアダイオード
として、図5に示す構成が特開平8−64845号公報
で提案されている。その構成は図5に示すように、N++
型のシリコン基板1上に形成されたN型のエピタキシャ
ル層2内に、このエピタキシャル層2の不純物濃度より
も大きな不純物濃度を有する高濃度領域3が埋め込まれ
ている。比抵抗の低い高濃度領域3を設けることによ
り、ショットキ接合部の直下のみシリーズ抵抗が下が
り、順方向電圧VFを低くすることができる。ただし、
高濃度領域3はエピタキシャル層2の表面にまで達して
いないため、ショットキ接合付近とガードリング接合ま
わりのエピタキシャル層の比抵抗は、初期の値のままで
維持でき、逆方向電流IRが大きくなることがない。な
お、高濃度領域3はエピタキシャル層2の表面から不純
物をイオン注入することにより形成している。
As a Schottky barrier diode for realizing this, a configuration shown in FIG. 5 is proposed in Japanese Patent Application Laid-Open No. Hei 8-64845. Its structure is as shown in FIG. 5, N ++
A high-concentration region 3 having an impurity concentration higher than the impurity concentration of the epitaxial layer 2 is embedded in an N-type epitaxial layer 2 formed on a silicon substrate 1 of a mold type. By providing the high-concentration region 3 having a low specific resistance, the series resistance is reduced just below the Schottky junction, and the forward voltage VF can be reduced. However,
Since the high-concentration region 3 does not reach the surface of the epitaxial layer 2, the specific resistance of the epitaxial layer near the Schottky junction and around the guard ring junction can be maintained at the initial value, and the reverse current IR increases. There is no. The high concentration region 3 is formed by ion-implanting impurities from the surface of the epitaxial layer 2.

【0008】[0008]

【発明が解決しようとする課題】ところで、エピタキシ
ャル層の表面からのイオン注入によりエピタキシャル層
の内部に高濃度領域を形成するには、非常に大きなエネ
ルギでイオン注入する必要がある。しかし、高エネルギ
でイオン注入すると、エピタキシャル層の表面付近にダ
メージが与えられ、ショットキ接合面に単結晶でない部
分(結晶欠陥)が生じる。このため、ショットキ接合が
くずれ、そこからリーク電流が発生して、ショットキ接
合面の逆方向電流IRが大きくなってしまう。
By the way, in order to form a high concentration region inside an epitaxial layer by ion implantation from the surface of the epitaxial layer, it is necessary to perform ion implantation with very large energy. However, when ions are implanted with high energy, damage is given to the vicinity of the surface of the epitaxial layer, and a non-single-crystal portion (crystal defect) occurs on the Schottky junction surface. For this reason, the Schottky junction is broken, and a leak current is generated from the Schottky junction, and the reverse current IR of the Schottky junction surface increases.

【0009】また、「電子材料 1985年8月P12
1〜128 高耐圧ショットキバリアダイオード」に記
載があるように、エピタキシャル層表面にできた結晶欠
陥が原因となり、エピタキシャル層中およびエピタキシ
ャル層と酸化膜界面に再結合センターが発生し、逆方向
電流IRが理論値より高い値を示すことがある。
Further, "Electronic Materials, August 1985, P12
As described in “1 to 128 High-breakdown-voltage Schottky barrier diode”, recombination centers are generated in the epitaxial layer and at the interface between the epitaxial layer and the oxide film due to crystal defects formed on the surface of the epitaxial layer. May show a value higher than the theoretical value.

【0010】本発明は上記問題点を解決するためのもの
であり、逆方向電流IRを増大させることなく順方向電
圧VFを低くすることができるショットキバリアダイオ
ードの製造方法を提供することを目的とする。
An object of the present invention is to solve the above-mentioned problem, and an object of the present invention is to provide a method of manufacturing a Schottky barrier diode that can lower the forward voltage VF without increasing the reverse current IR. I do.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に本発明は、N++型のシリコン基板表面のほぼ中央部に
リンなどのN型不純物を蒸着または塗布し、N型不純物
層を形成する工程と、N型不純物層を含むシリコン基板
表面の全面にN型の第1のエピタキシャル層を形成する
工程と、前記工程中に、N型不純物層を第1のエピタキ
シャル層内にオートドープさせることにより、第1のエ
ピタキシャル層内にN+型の高濃度領域を形成する工程
と、高濃度領域を含む前記第1のエピタキシャル層全面
にN型の第2のエピタキシャル層を形成する工程を含む
ショットキバリアダイオードの製造方法である。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention is to deposit or apply an N-type impurity such as phosphorus almost at the center of the surface of an N ++ type silicon substrate to form an N-type impurity layer. Forming an N-type first epitaxial layer on the entire surface of the silicon substrate including the N-type impurity layer; and, during the step, auto-doping the N-type impurity layer into the first epitaxial layer. By doing so, a step of forming an N + -type high concentration region in the first epitaxial layer and a step of forming an N-type second epitaxial layer over the entire surface of the first epitaxial layer including the high concentration region This is a method for manufacturing a Schottky barrier diode.

【0012】本発明のショットキバリアダイオードによ
れば、ショットキ接合面の直下に比抵抗の小さい高濃度
領域がシリコン基板と接するように形成されることか
ら、ダイオードのシリーズ抵抗を下げ、順方向電圧VF
を低くすることができる。また、高濃度領域は第2のエ
ピタキシャル層で覆われ、ショットキ接合付近とガード
リング接合まわりのエピタキシャル層の比抵抗は、初期
の値のままで維持できるため、逆方向電流IRが大きく
なることはない。
According to the Schottky barrier diode of the present invention, a high-concentration region having a small specific resistance is formed immediately below the Schottky junction surface so as to be in contact with the silicon substrate.
Can be lowered. Further, the high concentration region is covered with the second epitaxial layer, and the specific resistance of the epitaxial layer near the Schottky junction and around the guard ring junction can be maintained at the initial value, so that the reverse current IR does not increase. Absent.

【0013】また、本発明は、第1のエピタキシャル層
の形成と同時に、シリコン基板に形成した不純物層をオ
ートドープさせて、高濃度領域を形成する。この方法に
より得られたショットキバリアダイオードの濃度プロフ
ァイルは、エピタキシャル層の表面からのイオン注入に
より高濃度領域を形成する従来の方法と比べ、シリコン
基板付近の不純物濃度が大きくなるため、エピタキシャ
ル層の抵抗値が小さくなり、順方向電圧VFをより低く
することができる。その一方で、第1のエピタキシャル
層の上に第2のエピタキシャル層を形成するため、第2
のエピタキシャル層を含む基板の主面が結晶欠陥の無い
良好な状態に保たれ、逆方向電流IRが増大することは
ない。
Further, according to the present invention, at the same time as the formation of the first epitaxial layer, a high concentration region is formed by auto-doping the impurity layer formed on the silicon substrate. The concentration profile of the Schottky barrier diode obtained by this method is higher than that of the conventional method in which a high concentration region is formed by ion implantation from the surface of the epitaxial layer. The value becomes smaller, and the forward voltage VF can be made lower. On the other hand, since the second epitaxial layer is formed on the first epitaxial layer, the second
The main surface of the substrate including the epitaxial layer is maintained in a good state without crystal defects, and the reverse current IR does not increase.

【0014】また、シリコン基板表面の不純物層を第1
のエピタキシャル層表面に達するまでオートドープさ
せ、この後、第2のエピタキシャル層を形成して高濃度
領域を埋め込む。このため、不純物層のオートドープを
エピタキシャル層の途中で止めるといった条件設定が必
要なく、容易にエピタキシャル層内に高濃度領域を形成
することができる。さらに高濃度領域と第2のエピタキ
シャル層表面との距離の制御も容易である。
Further, the impurity layer on the surface of the silicon substrate is
Then, auto-doping is performed until the surface reaches the surface of the epitaxial layer, and thereafter, a second epitaxial layer is formed to bury the high concentration region. Therefore, there is no need to set conditions for stopping the autodoping of the impurity layer in the middle of the epitaxial layer, and a high concentration region can be easily formed in the epitaxial layer. Further, it is easy to control the distance between the high concentration region and the surface of the second epitaxial layer.

【0015】[0015]

【発明の実施の形態】図1は本発明によるショットキバ
リアダイオードのチップ断面図である。N++型のシリコ
ン基板1上にはN型の第1のエピタキシャル層2aが形
成され、第1のエピタキシャル層2a内にはN+型の高
濃度領域3が設けられている。高濃度領域3を含む第1
のエピタキシャル層2a上にはN型の第2のエピタキシ
ャル層2bが形成され、高濃度領域3がショットキ接合
面に露出しないように形成されている。第2のエピタキ
シャル層2b表面から第1のエピタキシャル層2aにか
けて環状にP型のガードリング層4が形成されている。
第2のエピタキシャル層2b表面には環状の酸化膜5が
形成され、その開口部(図示せず)には第2のエピタキ
シャル層2bと接合するようにチタンからなるショット
キメタル6、およびニッケル7、アルミニウム8からな
る電極が形成されている。
FIG. 1 is a sectional view of a chip of a Schottky barrier diode according to the present invention. An N-type first epitaxial layer 2a is formed on an N ++- type silicon substrate 1, and an N + -type high-concentration region 3 is provided in the first epitaxial layer 2a. First including high concentration region 3
An N-type second epitaxial layer 2b is formed on the epitaxial layer 2a, and the high-concentration region 3 is formed so as not to be exposed on the Schottky junction surface. A P-type guard ring layer 4 is formed annularly from the surface of the second epitaxial layer 2b to the first epitaxial layer 2a.
An annular oxide film 5 is formed on the surface of second epitaxial layer 2b, and its opening (not shown) has a Schottky metal 6 made of titanium and a nickel 7, so as to be joined to second epitaxial layer 2b. An electrode made of aluminum 8 is formed.

【0016】本実施の形態では、シリコン基板1は不純
物濃度が3〜4×1019cm-3、比抵抗が3mΩcm
(好適範囲は1〜4mΩcm)、第1および第2のエピ
タキシャル層2a,2bは不純物濃度が5×1019cm
-3で比抵抗が2Ωcmとなるように設定した。高濃度領
域の不純物濃度は、第1のエピタキシャル層の不純物濃
度よりも大きく、かつ第2のエピタキシャル層2bが単
結晶として形成できる濃度範囲とすればよく、例えば1
×1019cm-3と設定した。
In the present embodiment, the silicon substrate 1 has an impurity concentration of 3 to 4 × 10 19 cm −3 and a specific resistance of 3 mΩcm.
(Preferable range is 1 to 4 mΩcm), and the first and second epitaxial layers 2a and 2b have an impurity concentration of 5 × 10 19 cm.
At −3 , the specific resistance was set to 2 Ωcm. The impurity concentration of the high-concentration region may be higher than the impurity concentration of the first epitaxial layer and a concentration range in which the second epitaxial layer 2b can be formed as a single crystal.
× 10 19 cm -3 was set.

【0017】このように、第1のエピタキシャル層内に
高濃度領域を形成したため、ショットキ接合部直下のシ
リーズ抵抗が下がり、エピタキシャル層の厚さを薄くし
たり、エピタキシャル層全体の比抵抗を下げることなく
順方向電圧VFを低くすることができる。高濃度領域は
第2のエピタキシャル層で覆われ、ショットキ接合付近
とガードリング接合まわりのエピタキシャル層の比抵抗
は高いままで保たれるため、逆方向電流IRが増大する
ことがない。
As described above, since the high-concentration region is formed in the first epitaxial layer, the series resistance immediately below the Schottky junction is reduced, so that the thickness of the epitaxial layer is reduced and the specific resistance of the entire epitaxial layer is reduced. And the forward voltage VF can be reduced. The high concentration region is covered with the second epitaxial layer, and the specific resistance of the epitaxial layer near the Schottky junction and around the guard ring junction is kept high, so that the reverse current IR does not increase.

【0018】次に、このショットキバリアダイオードの
製造方法について図2(a)〜(d)を参照しながら説
明する。
Next, a method of manufacturing the Schottky barrier diode will be described with reference to FIGS.

【0019】まず、砒素をドーピングしたN++型のシリ
コン基板1を用意し、中央部に420〜480μm角の
開口部(図示せず)を残して酸化膜5を形成した。この
開口部にN型不純物であるリンを蒸着または塗布した
後、シリコン基板中に若干拡散し、不純物層9を形成し
た。この状態を図2(a)に示す。なお、N型不純物に
はアンチモン、砒素を用いてもよい。
First, an N ++ type silicon substrate 1 doped with arsenic was prepared, and an oxide film 5 was formed leaving an opening (not shown) of 420 to 480 μm square at the center. After an N-type impurity, phosphorus, was deposited or applied to the opening, it was slightly diffused into the silicon substrate to form an impurity layer 9. This state is shown in FIG. Note that antimony or arsenic may be used as the N-type impurity.

【0020】次いで、シリコン基板1表面の酸化膜5を
除去した後、シリコン基板1の全面に第1のエピタキシ
ャル層2aを4μm形成した。このとき、第1のエピタ
キシャル層2a形成と同時に下方から不純物層9がオー
トドープし、N+の高濃度領域3が形成される。この
際、不純物層9を第1のエピタキシャル層2aの表面に
達するまでオートドープさせるため、エピタキシャル層
の途中で止めるといった複雑な条件設定を行う必要がな
い。この状態を図2(b)に示す。高濃度領域3は、こ
の上にエピタキシャル層が単結晶として成長できる表面
濃度とする必要があり、1×1019cm-3以下であるこ
とが望ましい。
Next, after removing the oxide film 5 on the surface of the silicon substrate 1, a first epitaxial layer 2 a was formed to a thickness of 4 μm on the entire surface of the silicon substrate 1. At this time, the impurity layer 9 is auto-doped from below at the same time as the formation of the first epitaxial layer 2a, so that the N + high concentration region 3 is formed. At this time, since the impurity layer 9 is auto-doped until it reaches the surface of the first epitaxial layer 2a, there is no need to set complicated conditions such as stopping in the middle of the epitaxial layer. This state is shown in FIG. The high concentration region 3 needs to have a surface concentration at which an epitaxial layer can be grown as a single crystal thereon, and is preferably 1 × 10 19 cm −3 or less.

【0021】次いで、高濃度領域3を含む第1のエピタ
キシャル層2aの全面に第2のエピタキシャル層を2μ
m形成し、高濃度領域3を内部に埋め込んだ。この状態
を図2(c)に示す。
Next, a second epitaxial layer is formed on the entire surface of the first epitaxial layer 2a including the high concentration region 3 by 2 μm.
m, and the high concentration region 3 is embedded therein. This state is shown in FIG.

【0022】次いで、第2のエピタキシャル層2bの表
面からP型不純物であるボロンを拡散して、環状のガー
ドリング層4を形成した。この後、CVD、コンタクト
窓エッチを行いチタンからなるショットキメタル6、ニ
ッケル7、アルミニウム8の電極を順に形成し、ショッ
トキバリアダイオードを完成した。この状態を図2
(d)に示す。
Next, boron as a P-type impurity was diffused from the surface of the second epitaxial layer 2b to form an annular guard ring layer 4. Thereafter, CVD and contact window etching were performed, and a Schottky metal 6, nickel 7, and aluminum 8 electrodes made of titanium were sequentially formed to complete a Schottky barrier diode. This state is shown in FIG.
(D).

【0023】図3(a)は、図1に示された本発明のシ
ョットキバリアダイオードの濃度プロファイルを図示し
たもので、第2のエピタキシャル層2bは表面に薄く形
成され、高濃度領域3は第1、第2のエピタキシャル層
2a,2bの界面付近からシリコン基板1までほぼ同じ
不純物濃度を保っている。このため、エピタキシャル層
の表面の不純物濃度を小さくしてバリアの形成し易さを
確保すると共に、比抵抗を低く保つことができ、順方向
電圧を十分に下げることができる。一方、図3(b)
は、エピタキシャル層2内にイオンを注入して高濃度領
域3を形成した従来のショットキバリアダイオード(図
5に例示)の濃度プロファイルを図示したものである。
この例示した従来例では、シリコン基板1に近づくに従
って濃度が小さくなり、この部分の比抵抗が大きくなる
ため、順方向電圧を十分に下げられないが、本発明で
は、比抵抗を小さくし順方向電圧を十分に下げられる。
FIG. 3A shows the concentration profile of the Schottky barrier diode of the present invention shown in FIG. 1. The second epitaxial layer 2b is formed thin on the surface, and the high concentration region 3 is 1, the same impurity concentration is maintained from the vicinity of the interface between the second epitaxial layers 2a and 2b to the silicon substrate 1. For this reason, the impurity concentration on the surface of the epitaxial layer can be reduced to ensure easy formation of the barrier, the specific resistance can be kept low, and the forward voltage can be sufficiently reduced. On the other hand, FIG.
FIG. 2 illustrates a concentration profile of a conventional Schottky barrier diode (illustrated in FIG. 5) in which high concentration regions 3 are formed by implanting ions into the epitaxial layer 2.
In the illustrated conventional example, the concentration decreases as approaching the silicon substrate 1 and the specific resistance of this portion increases, so that the forward voltage cannot be sufficiently reduced. However, in the present invention, the specific resistance is reduced and the forward voltage is reduced. The voltage can be lowered sufficiently.

【0024】なお、本実施の形態では、N型シリコン基
板を用いた場合を示したが、これに限ることなくP型シ
リコン基板を用いた場合でも同等の効果を得ることがで
きる。
In this embodiment, the case where the N-type silicon substrate is used has been described. However, the present invention is not limited to this, and the same effect can be obtained even when the P-type silicon substrate is used.

【0025】[0025]

【発明の効果】以上説明したように本発明によれば、エ
ピタキシャル層の表面に欠陥が生じることがなく高濃度
領域が形成できるため、ショットキバリアダイオードの
逆方向電流IRを増大させることなく順方向電圧VFを
小さくすることができる。
As described above, according to the present invention, a high-concentration region can be formed without causing a defect on the surface of the epitaxial layer. Therefore, the forward current can be increased without increasing the reverse current IR of the Schottky barrier diode. Voltage VF can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のショットキバリアダイオードを示す断
面図
FIG. 1 is a cross-sectional view showing a Schottky barrier diode of the present invention.

【図2】本発明のショットキバリアダイオードの製造方
法を説明する図
FIG. 2 is a diagram illustrating a method for manufacturing a Schottky barrier diode according to the present invention.

【図3】(a)本発明によるショットキバリアダイオー
ドの濃度プロファイルを示す図 (b)従来のショットキバリアダイオードの濃度プロフ
ァイルを示す図
3A is a diagram showing a concentration profile of a Schottky barrier diode according to the present invention; FIG. 3B is a diagram showing a concentration profile of a conventional Schottky barrier diode;

【図4】従来のショットキバリアダイオードを示す断面
FIG. 4 is a sectional view showing a conventional Schottky barrier diode.

【図5】特開平8−64845号公報に開示されたショ
ットキバリアダイオードを示す断面図
FIG. 5 is a sectional view showing a Schottky barrier diode disclosed in Japanese Patent Application Laid-Open No. 8-64845.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 エピタキシャル層 2a 第1のエピタキシャル層 2b 第2のエピタキシャル層 3 高濃度領域 4 ガードリング層 5 酸化膜 6 ショットキメタル(チタン) 7 電極(ニッケル) 8 電極(アルミニウム) 9 不純物層 Reference Signs List 1 silicon substrate 2 epitaxial layer 2a first epitaxial layer 2b second epitaxial layer 3 high concentration region 4 guard ring layer 5 oxide film 6 Schottky metal (titanium) 7 electrode (nickel) 8 electrode (aluminum) 9 impurity layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板表面の所定領域に前記半導体
基板と同じ導電型を有する不純物層を形成する第1の工
程と、 前記不純物層を含む前記半導体基板の主面に第1のエピ
タキシャル層を形成する第2の工程と、 前記第1のエピタキシャル層を形成すると同時に、前記
不純物層の不純物を前記第1のエピタキシャル層内にオ
ートドープさせることにより、前記第1のエピタキシャ
ル層内に前記第1のエピタキシャル層よりも不純物濃度
の大きい高濃度領域を形成する第3の工程と、 前記高濃度領域を含む前記第1のエピタキシャル層の上
に第2のエピタキシャル層を形成する第4の工程とを含
むショットキバリアダイオードの製造方法。
A first step of forming an impurity layer having the same conductivity type as that of the semiconductor substrate in a predetermined region on the surface of the semiconductor substrate; and forming a first epitaxial layer on a main surface of the semiconductor substrate including the impurity layer. Forming the first epitaxial layer and, simultaneously with forming the first epitaxial layer, auto-doping impurities in the impurity layer into the first epitaxial layer, thereby forming the first epitaxial layer in the first epitaxial layer. A third step of forming a high-concentration region having a higher impurity concentration than that of the first epitaxial layer; and a fourth step of forming a second epitaxial layer on the first epitaxial layer including the high-concentration region. And a method for manufacturing a Schottky barrier diode.
【請求項2】 第3の工程において、不純物層の不純物
を第1のエピタキシャル層の表面に達するまでオートド
ープさせることを特徴とする請求項1記載のショットキ
バリアダイオードの製造方法。
2. The method for manufacturing a Schottky barrier diode according to claim 1, wherein in the third step, impurities in the impurity layer are auto-doped until the impurities reach the surface of the first epitaxial layer.
【請求項3】 第2のエピタキシャル層の厚さを、第1
のエピタキシャル層の厚さよりも薄く形成することを特
徴とする請求項1記載のショットキバリアダイオードの
製造方法。
3. The method of claim 1, wherein the thickness of the second epitaxial layer is
2. The method for manufacturing a Schottky barrier diode according to claim 1, wherein the thickness is smaller than the thickness of the epitaxial layer.
【請求項4】 N++型のシリコン基板表面の所定領域に
N型不純物層を形成する第1の工程と、 前記N型不純物層を含む前記シリコン基板の主面にN型
の第1のエピタキシャル層を形成する第2の工程と、 前記第1のエピタキシャル層を形成すると同時に、前記
N型不純物層を前記第1のエピタキシャル層内にオート
ドープさせることにより、前記第1のエピタキシャル層
内にN+型の高濃度領域を形成する第3の工程と、 前記高濃度領域を含む前記第1のエピタキシャル層の上
にN型の第2のエピタキシャル層を形成する第4の工程
とを含むショットキバリアダイオードの製造方法。
4. A first step of forming an N-type impurity layer in a predetermined region on a surface of an N ++- type silicon substrate; and forming an N-type first layer on a main surface of the silicon substrate including the N-type impurity layer. A second step of forming an epitaxial layer; and, simultaneously with forming the first epitaxial layer, auto-doping the N-type impurity layer into the first epitaxial layer. A third step of forming an N + -type high-concentration region; and a fourth step of forming an N-type second epitaxial layer on the first epitaxial layer including the high-concentration region. Manufacturing method of barrier diode.
JP3449398A 1998-02-17 1998-02-17 Manufacturing method of Schottky barrier diode Expired - Fee Related JP4003277B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3449398A JP4003277B2 (en) 1998-02-17 1998-02-17 Manufacturing method of Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3449398A JP4003277B2 (en) 1998-02-17 1998-02-17 Manufacturing method of Schottky barrier diode

Publications (2)

Publication Number Publication Date
JPH11233796A true JPH11233796A (en) 1999-08-27
JP4003277B2 JP4003277B2 (en) 2007-11-07

Family

ID=12415784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3449398A Expired - Fee Related JP4003277B2 (en) 1998-02-17 1998-02-17 Manufacturing method of Schottky barrier diode

Country Status (1)

Country Link
JP (1) JP4003277B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532731B1 (en) * 2000-12-12 2005-11-30 산켄덴키 가부시키가이샤 Voltage regulator diode and the manufacturing method of the same
JP2006245237A (en) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd Schottky barrier diode and its manufacturing method
WO2007060970A1 (en) * 2005-11-25 2007-05-31 Central Research Institute Of Electric Power Industry Schottky barrier diode and method for using the same
US8779439B2 (en) 2011-11-07 2014-07-15 Hyundai Motor Company Silicon carbide Schottky-barrier diode device and method for manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532731B1 (en) * 2000-12-12 2005-11-30 산켄덴키 가부시키가이샤 Voltage regulator diode and the manufacturing method of the same
JP2006245237A (en) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd Schottky barrier diode and its manufacturing method
JP4659490B2 (en) * 2005-03-02 2011-03-30 パナソニック株式会社 Schottky barrier diode and manufacturing method thereof
WO2007060970A1 (en) * 2005-11-25 2007-05-31 Central Research Institute Of Electric Power Industry Schottky barrier diode and method for using the same
JP2007149839A (en) * 2005-11-25 2007-06-14 Central Res Inst Of Electric Power Ind Shottky barrier diode and its use
US8178940B2 (en) 2005-11-25 2012-05-15 Central Research Institute Of Electric Power Industry Schottky barrier diode and method for using the same
US8779439B2 (en) 2011-11-07 2014-07-15 Hyundai Motor Company Silicon carbide Schottky-barrier diode device and method for manufacturing the same
US8936964B2 (en) 2011-11-07 2015-01-20 Hyundai Motor Company Silicon carbide schottky-barrier diode device and method for manufacturing the same

Also Published As

Publication number Publication date
JP4003277B2 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
TWI520327B (en) Methods for fabricating anode shorted field stop insulated gate bipolar transistor
CN101452967B (en) Schottky barrier diode device and manufacturing method thereof
US20040061195A1 (en) Semiconductor device and manufacturing method thereof
JPH09129722A (en) Structure method for electric power device
JPH11340241A (en) Semiconductor element diode and its manufacture
JP4003277B2 (en) Manufacturing method of Schottky barrier diode
US7560355B2 (en) Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
KR20100122281A (en) Schottky barrier diode and fabricating method thereof
KR20020037094A (en) shottky barrier diode and method for fabricating the same
JP3653969B2 (en) Manufacturing method of Schottky barrier diode
EP0194199B1 (en) Double gate static induction thyristor and method for manufacturing the same
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
JP2000294805A (en) Schottky barrier diode and its manufacture
JPH0864845A (en) Schottky barrier diode and fabrication thereof
JPH1197717A (en) Manufacture of schottky barrier diode
US20050037588A1 (en) Method for manufacturing and structure of semiconductor device with sinker contact region
KR100317606B1 (en) Method for fabricating Schottky barrier diode
JP2729870B2 (en) Variable capacitance diode and manufacturing method thereof
KR100317604B1 (en) Schottky barrier diode and method for fabricating the same
KR100317605B1 (en) Method for fabricating Schottky barrier diode
JP5072146B2 (en) Variable capacitance diode and manufacturing method thereof
US20070293028A1 (en) Method of forming low forward voltage Shottky barrier diode with LOCOS structure therein
WO1995019647A1 (en) Diode and production method thereof
JPH10117000A (en) Schottky barrier semiconductor device and fabrication thereof
JPH02216873A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050621

RD01 Notification of change of attorney

Effective date: 20050627

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Effective date: 20070705

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070813

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20110831

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees