KR100317604B1 - Schottky barrier diode and method for fabricating the same - Google Patents
Schottky barrier diode and method for fabricating the same Download PDFInfo
- Publication number
- KR100317604B1 KR100317604B1 KR1019990019938A KR19990019938A KR100317604B1 KR 100317604 B1 KR100317604 B1 KR 100317604B1 KR 1019990019938 A KR1019990019938 A KR 1019990019938A KR 19990019938 A KR19990019938 A KR 19990019938A KR 100317604 B1 KR100317604 B1 KR 100317604B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- junction
- type
- epi
- high concentration
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title description 19
- 239000002184 metal Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47D—FURNITURE SPECIALLY ADAPTED FOR CHILDREN
- A47D13/00—Other nursery furniture
- A47D13/10—Rocking-chairs; Indoor swings ; Baby bouncers
Abstract
순방향 전압강하 특성을 개선할 수 있도록 한 쇼트키 베리어 다이오드 및 그 제조방법이 개시된다. 이를 구현하기 위하여 본 발명에서는 고농도 N형 영역 위에 저농도 N형 에피 영역이 성장되어 있는 구조의 실리콘 기판과; 상기 에피 영역 내의 표면쪽에 서로 소정 간격 이격되도록 형성된 고농도 P형 가드링과; 상기 가드링과 접하지 않도록 상기 가드링 사이의 상기 에피 영역 내부 표면쪽에 국부적으로 형성된 고농도 N형 셜로우 정션과; 정션부로 사용되어질 부분이 노출되도록, 상기 가드링의 표면 일부를 포함한 상기 가드링 외곽쪽의 상기 에피 영역 상에 걸쳐 형성된 산화막; 및 상기 정션부를 포함한 상기 산화막 상의 소정 부분에 걸쳐 형성되며, 장벽금속막을 개제하여 형성된 전극용 금속막으로 이루어진 구조의 쇼트키 베리어 다이오드가 제공된다. 그 결과, 장벽금속막이 가지는 물리적인 제약 요인과 제한된 접합 면적이라는 한계 상황이 발생되더라도 고농도 N형 셜로우 정션을 이용하여 접합부에서의 전위 장벽을 낮추어 주는 방식으로 순방향 전압강하 특성을 개선할 수 있게 되므로, 고신뢰성의 소자 구현이 가능하게 된다.Disclosed are a Schottky barrier diode and a method of manufacturing the same for improving forward voltage drop characteristics. In order to achieve this, the present invention provides a silicon substrate having a structure in which a low concentration N-type epi region is grown on a high concentration N-type region; A high concentration P-type guard ring formed so as to be spaced apart from each other at a surface side within the epi area; A high concentration N-type shallow junction formed locally toward the inner surface of the epi region between the guard rings so as not to contact the guard rings; An oxide film formed over the epi area outside the guard ring including a part of the surface of the guard ring so that the portion to be used as the junction portion is exposed; And a Schottky barrier diode formed over a predetermined portion on the oxide film including the junction portion and having a structure for forming an electrode metal film with a barrier metal film interposed therebetween. As a result, even if the physical constraints of the barrier metal film and the limitation situation of limited junction area occur, the forward voltage drop characteristic can be improved by lowering the potential barrier at the junction by using a high concentration N-type shallow junction. As a result, a highly reliable device can be realized.
Description
본 발명은 쇼트키 베리어 다이오드(Schottky Barrier Diode) 및 그 제조방법에 관한 것으로, 보다 상세하게는 정션부에서의 순방향 전압강하(VF) 특성을 개선할 수 있도록 한 쇼트키 베리어 다이오드 및 그 제조방법에 관한 것이다.The present invention is a Schottky barrier diode (Schottky Barrier Diode), and relates to a method of manufacturing the same, and more particularly the short one to improve the forward voltage drop (V F) characteristics in the junction part key barrier diode and a method of manufacturing the same It is about.
쇼트키 베리어 다이오드는 일반적인 PN 다이오드와는 달리 실리콘의 PN 접합을 이용하지 않고 실리콘-금속 간의 쇼트키 접합을 이용하는 반도체 소자로서, 다수 캐리어에 의한 동작 특성을 가지므로 빠른 스위칭 특성을 나타내고, 실리콘-금속 간의 쇼트키 접합을 이용한 터널링 방식으로 소자 구동이 이루어지므로 PN 다이오드에 비해 상당히 낮은 온 상태의 전압강하 특성을 얻을 수 있다는 특징을 갖는다.Unlike conventional PN diodes, Schottky Barrier Diodes are semiconductor devices that use Schottky junctions between silicon and metal rather than PN junctions of silicon, and exhibit fast switching characteristics because they have operating characteristics by multiple carriers. Since the device is driven by the tunneling method using the Schottky junction between the transistors, the voltage drop characteristics of the on-state are significantly lower than those of the PN diode.
따라서, 상기 소자는 저 손실 특성이 요구되는 응용분야 즉, 통신용 및 휴대용 기기 등의 분야에서 핵심 소자로 많이 응용이 되고 있으며, 현재는 시스템의 소형화, 저손실화 추세에 맞추어 순방향 전압 특성을 더욱 더 낮추는 방향으로 소자 개발이 이루어지고 있어, 쇼트키 베리어 다이오드의 순방향 전압강하 특성 개선은 중요 부분으로 부각되고 있다.Therefore, the device has been widely applied as a core device in applications requiring low loss characteristics, that is, communication and portable devices, and at present, the forward voltage characteristic is further lowered in accordance with the trend of miniaturization and low loss of the system. As devices are being developed in this direction, the improvement of the forward drop characteristic of the Schottky barrier diode is emerging as an important part.
도 1에는 이러한 특징을 갖는 종래의 일반적인 쇼트키 베리어 다이오드 구조를 도시한 단면도가 제시되어 있다.1 is a cross-sectional view showing a conventional general Schottky barrier diode structure having this feature.
도 1의 단면도를 참조하면, 종래의 쇼트키 베리어 다이오드는 고농도 N형 영역(10a) 위에 저농도 N형 에피 영역(10b)이 성장되어 있는 구조를 갖는 실리콘 기판(12)의 에피 영역(10b) 내부 표면쪽에는 고농도 P형의 가드링(18)이 형성되고, 상기 결과물 상에는 가드링(18)의 표면 일부를 포함한 그 사이의 에피 영역(10b)전 표면(일명, 정션부라 한다)이 노출되도록 제 1 및 제 2 산화막(14),(16)이 형성되며, 상기 정션부를 포함한 상기 산화막(14),(16) 상의 소정 부분에는 장벽금속막(20)을 사이에 두고 전극용 금속막(22)이 형성되어 있는 구조를 가지도록 구성되어 있음을 알 수 있다.Referring to the cross-sectional view of FIG. 1, a conventional Schottky barrier diode has an internal structure of an epitaxial region 10b of a silicon substrate 12 having a structure in which a low concentration N-type epiregion 10b is grown on a high concentration N-type region 10a. On the surface side, a high concentration P-type guard ring 18 is formed, and on the resultant surface, the entire surface of the epi area 10b, including a portion of the surface of the guard ring 18, is exposed. First and second oxide films 14 and 16 are formed, and a predetermined portion on the oxide films 14 and 16 including the junction portion is provided with an electrode metal film 22 having a barrier metal film 20 therebetween. It turns out that it is comprised so that it may have a structure which is formed.
따라서, 상기 구조의 쇼트키 베리어 다이오드는 도 2a 내지 도 2f에 제시된 공정수순도에서 알 수 있듯이 다음의 제 6 단계 공정을 거쳐 제조된다.Therefore, the Schottky barrier diode of the above structure is manufactured through the following sixth step process, as can be seen from the process flow chart shown in FIGS. 2A to 2F.
제 1 단계로서, 도 2a에 도시된 바와 같이 0.003Ω·cm의 저항율을 갖는 고농도 N형 영역(10a) 위에 1.0Ω·cm의 저항율을 갖는 저농도 N형 에피 영역(10b)이 형성되어 있는 구조의 실리콘 기판(12)을 준비한 다음, 열산화공정을 이용하여 상기 기판(12) 상에 제 1 산화막(14)을 형성한다.As a first step, as shown in FIG. 2A, a low concentration N-type epi region 10b having a resistivity of 1.0 Ω · cm is formed on the high concentration N-type region 10a having a resistivity of 0.003Ω · cm. After the silicon substrate 12 is prepared, a first oxide film 14 is formed on the substrate 12 using a thermal oxidation process.
제 2 단계로서, 도 2b에 도시된 바와 같이 가드링(guard ring)이 형성될 부분의 N형 에피 영역(10b) 표면이 노출되도록 제 1 산화막(14)을 소정 부분 선택식각한다.As a second step, as shown in FIG. 2B, the first oxide film 14 is partially etched to expose the surface of the N-type epi region 10b of the portion where the guard ring is to be formed.
제 3 단계로서, 도 2c에 도시된 바와 같이 에피 영역(10b)의 표면 노출부에 제 1 산화막(14)보다 얇은 두께의 제 2 산화막(16)을 형성하고, 상기 결과물 상으로 고농도 P형 불순물인 보론을 이온주입한다. 이때, 보론은 제 2 산화막(16) 하단의 에피 영역(10b) 표면쪽에만 선택적으로 주입된다.As a third step, as shown in FIG. 2C, a second oxide film 16 having a thickness thinner than the first oxide film 14 is formed on the surface exposed portion of the epi region 10b, and a high concentration P-type impurity is formed on the resultant product. Inject the boron. At this time, the boron is selectively injected only to the surface of the epi region 10b at the bottom of the second oxide film 16.
제 4 단계로서, 도 2d에 도시된 바와 같이 확산 공정을 실시하여 보론이 주입되어진 부분의 에피 영역(10b) 내에 가드링(18)을 형성한다.As a fourth step, as shown in FIG. 2D, a diffusion process is performed to form the guard ring 18 in the epi region 10b of the portion where boron is injected.
제 5 단계로서, 도 2e에 도시된 바와 같이 실리콘과 금속이 접합되어질 정션부를 정의하기 위하여 가드링(18)의 표면 일부와 그 사이의 에피 영역(10b) 표면이 노출되도록 제 1 산화막(14)과 제 2 산화막(16)을 소정 부분 선택식각한다.As a fifth step, the first oxide film 14 is exposed so that a portion of the surface of the guard ring 18 and the surface of the epi area 10b therebetween are exposed to define the junction where silicon and the metal are to be bonded as shown in FIG. 2E. And partial etching of the second oxide film 16 is performed.
제 6 단계로서, 도 2f에 도시된 바와 같이 상기 결과물 전면에 장벽금속막(20)을 형성하고, 그 위에 전극용 금속막(22)을 형성한 다음, 가드링(18) 바깥쪽의 제 1 산화막(14) 표면이 소정 부분 노출되도록 이들을 순차적으로 선택식각하여, 실리콘과 금속막이 정션부에서 접합을 이루도록 만들어 주므로써, 본 공정 진행을 완료한다.As a sixth step, as shown in FIG. 2F, a barrier metal film 20 is formed on the entire surface of the resultant product, an electrode metal film 22 is formed thereon, and then a first outside the guard ring 18. By sequentially etching them so that the surface of the oxide film 14 is exposed to a predetermined portion, the silicon and the metal film are bonded at the junction to complete the process.
그러나, 상기 공정을 적용하여 도 1의 구조를 가지도록 쇼트키 베리어 다이오드를 제조할 경우에는 순방향 전압강하 특성 개선시 다음과 같은 문제가 발생된다.However, when the Schottky barrier diode is manufactured to have the structure of FIG. 1 by applying the above process, the following problem occurs when the forward voltage drop characteristic is improved.
쇼트키 베리어 다이오드에서는 통상, 전위 장벽(barrier height)을 최소화할 수 있는 장벽금속막(20)을 선택하거나 혹은 접합부의 면적을 최대화하여 단위면적당 전류밀도를 높여주는 방식으로 순방향 전압강하 특성을 개선하고 있는데, 전자의 방법은 전위 장벽을 최소화할 수 있는 장벽금속막의 물리적 특성상, 순방향을 고려한 재료를 사용할 경우 역방향 전압강하 특성의 악화가 초래되어 그 적용에 제약이 따르게 되고, 후자의 경우는 소자의 크기 증가에 한계가 있어 그 적용에 제한이 따르게 되므로, 이러한 방법을 사용하여 쇼트키 베리어 다이오드의 순방향 전압강하 특성을 개선하는데에는 한계가 뒤따르게 된다.In Schottky barrier diodes, the forward voltage drop is improved by selecting a barrier metal film 20 that can minimize the potential barrier height or by maximizing the junction area to increase the current density per unit area. In the former method, due to the physical characteristics of the barrier metal film which can minimize the potential barrier, the reverse voltage drop property is deteriorated when the material considering the forward direction is deteriorated, and the application is limited. In the latter case, the device size There is a limit to the increase, which imposes a limit on its application, and therefore there is a limit to using this method to improve the forward drop characteristic of the Schottky barrier diode.
이에 본 발명의 목적은 쇼트키 베리어 다이오드 제조시 순방향 전류의 흐름이 발생되는 정션부의 에피 영역 내의 국부적인 영역에만 선택적으로 고농도 셜로우 정션을 더 형성해 주므로써, 종래 문제시되던 한계 상황이 발생되더라도 순방향 전압강하 특성을 개선할 수 있도록 한 쇼트키 베리어 다이오드를 제공함에 있다.Accordingly, an object of the present invention is to selectively form a high concentration shallow junction selectively only in the local region in the epi region of the junction where a forward current flow occurs when the Schottky barrier diode is manufactured. It is to provide a Schottky barrier diode that can improve the drop characteristics.
본 발명의 다른 목적은 상기 구조의 쇼트키 베리어 다이오드를 효과적으로 제조할 수 있는 제조방법을 제공함에 있다.Another object of the present invention is to provide a manufacturing method capable of effectively manufacturing the Schottky barrier diode of the above structure.
도 1은 종래의 쇼트키 베리어 다이오드 구조를 도시한 단면도,1 is a cross-sectional view showing a conventional Schottky barrier diode structure;
도 2a 내지 도 2f는 도 1의 쇼트키 베리어 다이오드 제조방법을 도시한 공정수순도,2A to 2F are process flowcharts illustrating a method of manufacturing the Schottky barrier diode of FIG. 1,
도 3은 본 발명에 의한 쇼트키 베리어 다이오드 구조를 도시한 단면도,3 is a cross-sectional view showing a Schottky barrier diode structure according to the present invention;
도 4a 내지 도 4e는 도 3의 쇼트키 베리어 다이오드 제조방법을 도시한 공정수순도,4A to 4E are process flowcharts illustrating the method for manufacturing the Schottky barrier diode of FIG. 3;
도 5는 쇼트키 베리어 다이오드를 도 1의 구조로 가져간 경우와 도 3의 구조로 가져간 경우에 있어서의 순방향 전압강하 특성을 비교도시한 시뮬레이션 결과를 나타낸 도면이다.FIG. 5 is a diagram showing a simulation result comparing the forward voltage drop characteristics in the case where the Schottky barrier diode is taken as the structure of FIG. 1 and when it is taken as the structure of FIG.
상기 목적을 달성하기 위하여 본 발명에서는, 고농도 N형 영역 위에 저농도 N형 에피 영역이 성장되어 있는 구조의 실리콘 기판과; 상기 에피 영역 내의 표면쪽에 서로 소정 간격 이격되도록 형성된 고농도 P형 가드링과; 상기 가드링과 접하지 않도록 상기 가드링 사이의 상기 에피 영역 내부 표면쪽에 국부적으로 형성된 고농도 N형 셜로우 정션과; 정션부로 사용되어질 부분이 노출되도록, 상기 가드링의 표면 일부를 포함한 상기 가드링 외곽쪽의 상기 에피 영역 상에 걸쳐 형성된 산화막; 및 상기 정션부를 포함한 상기 산화막 상의 소정 부분에 걸쳐 형성되며, 장벽금속막을 개제하여 형성된 전극용 금속막으로 이루어진 쇼트키 베리어 다이오드가 제공된다.In order to achieve the above object, the present invention provides a silicon substrate having a structure in which a low concentration N-type epi region is grown on a high concentration N-type region; A high concentration P-type guard ring formed so as to be spaced apart from each other at a surface side within the epi area; A high concentration N-type shallow junction formed locally toward the inner surface of the epi region between the guard rings so as not to contact the guard rings; An oxide film formed over the epi area outside the guard ring including a part of the surface of the guard ring so that the portion to be used as the junction portion is exposed; And a schottky barrier diode formed over a predetermined portion on the oxide film including the junction portion and formed of a metal film for electrodes formed through a barrier metal film.
상기 다른 목적을 달성하기 위하여 본 발명에서는, 고농도 N형 영역 상에 저농도 N형 에피 영역이 성장되어 있는 구조의 실리콘 기판을 준비하는 단계와; 상기 기판 상에 제 1 산화막을 형성하는 단계와; 가드링이 형성되어질 부분의 상기 기판표면이 노출되도록 상기 제 1 산화막을 선택식각하는 단계와; 상기 기판의 표면 노출부에 상기 제 1 산화막보다 얇은 두께의 제 2 산화막을 형성하는 단계와; 상기 결과물 상으로 고농도 P형 불순물을 이온주입하여 상기 제 2 산화막 하단의 상기 에피 영역 내에만 선택적으로 불순물을 주입하고, 이를 확산시켜 상기 에피 영역 내의 표면쪽에 가드링을 형성하는 단계와; 상기 가드링 사이의 상기 에피 영역 중, 그 표면 중앙부가 국부적으로 노출되도록 상기 제 1 산화막을 선택식각하는 단계와; 상기 에피 영역의 표면 노출부에만 선택적으로 제 3 산화막을 형성하는 단계와; 상기 결과물 상으로 고농도 N형 불순물을 이온주입하고, 이를 확산시켜 상기 제 3 산화막 하단의 상기 에피 영역 내부 표면쪽에 상기 가드링과 소정 간격 이격된 구조의 셜로우 정션을 형성하는 단계와; 상기 가드링의 표면 일부와 그 사이에 놓여진 상기 셜로우 정션을 포함한 상기 에피 영역의 표면이 한꺼번에 노출되도록 제 1, 제 2, 제 3 산화막을 선택식각하여 정션부로 사용되어질 부분을 정의하는 단계; 및 상기 정션부를 포함한 상기 제 1 산화막 상의 소정 부분에 장벽금속막을 개재하여 전극용 금속막을 형성하는 단계로 이루어진 쇼트키 베리어 다이오드 제조방법이 제공된다.In order to achieve the above object, the present invention includes the steps of preparing a silicon substrate having a structure in which a low concentration N-type epi region is grown on a high concentration N-type region; Forming a first oxide film on the substrate; Selectively etching the first oxide film to expose the substrate surface of a portion where a guard ring is to be formed; Forming a second oxide film having a thickness thinner than that of the first oxide film on a surface exposed portion of the substrate; Ion implanting a high concentration P-type impurity onto the resultant to selectively inject impurities only into the epi region at the bottom of the second oxide film, and diffuse them to form a guard ring on the surface in the epi region; Selectively etching the first oxide film such that a central portion of the surface of the epi region between the guard rings is locally exposed; Selectively forming a third oxide film only on the surface exposed portion of the epi area; Ion implanting a high concentration of N-type impurities onto the resultant and diffusing them to form a shallow junction having a structure spaced apart from the guard ring at an inner surface of the epi region at the bottom of the third oxide film; Defining a portion to be used as a junction by selectively etching first, second and third oxide films such that a portion of the surface of the guard ring and the surface of the epi area including the shallow junction disposed therebetween are exposed at one time; And forming a metal film for an electrode through a barrier metal film on a predetermined portion on the first oxide film including the junction portion.
상기 구조를 가지도록 쇼트키 베리어 다이오드를 제조할 경우, 가드링 사이의 에피 영역 내에 형성된 고농도 N형 셜로우 정션을 이용하여 접합부에서의 전위 장벽을 낮출 수 있게 되므로, 장벽금속막이 가지는 물리적인 제약과 제한된 접합 면적이라는 제약이 뒤따르더라도 쇼트키 베리어 다이오드의 순방향 전압강하 특성을 향상시킬 수 있게 된다.When the Schottky barrier diode is manufactured to have the above structure, the potential barrier at the junction can be lowered by using a high concentration N-type shallow junction formed in the epi area between the guard rings, thereby reducing physical barriers of the barrier metal film. Even with the limited junction area constraints, the forward drop characteristic of Schottky barrier diodes can be improved.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3은 본 발명에서 제안된 쇼트키 베리어 다이오드의 구조를 도시한 단면도를 나타낸다.3 is a cross-sectional view showing the structure of the Schottky barrier diode proposed in the present invention.
도 3의 단면도를 참조하면, 본 발명에서 제안된 쇼트키 베리어 다이오드는 고농도 N형 영역(100a) 위에 저농도 N형 에피 영역(100b)이 성장되어 있는 구조를 갖는 실리콘 기판(102)의 에피 영역(100b) 내부 표면쪽에는 고농도 P형의 가드링(108)이 형성되고, 상기 가드링(108) 사이의 상기 에피 영역(100b) 내부 표면쪽에는 상기 가드링(108)과 소정 간격 이격되도록 고농도 N형의 셜로우 정션(112)이 형성되며, 상기 결과물 상에는 가드링(108)의 표면 일부와 그 사이에 놓여진 셜로우 정션(112)을 포함한 에피 영역(100b)의 표면(일명, 정션부라 한다)이 한꺼번에 노출되도록 그 이외의 영역에 제 1 및 제 2 산화막(104),(106)이 형성되고, 상기 정션부를 포함한 상기 산화막(104),(106) 상의 소정 부분에는 장벽금속막(114)을 사이에 두고 전극용 금속막(116)이 형성되어 있는 구조를 가지도록 구성되어 있음을 알 수 있다. 여기서, 고농도 N형 셜로우 정션(112)은 상기 소자의 전위 장벽을 감소시켜 주는 역할을 담당한다.Referring to the cross-sectional view of FIG. 3, the Schottky barrier diode proposed in the present invention has an epi region of the silicon substrate 102 having a structure in which a low concentration N-type epi region 100b is grown on the high concentration N-type region 100a. 100b) A high concentration P-type guard ring 108 is formed on the inner surface side, and a high concentration N is spaced apart from the guard ring 108 by a predetermined interval on the inner surface side of the epi region 100b between the guard rings 108. A shallow shallow junction 112 is formed, and on the resulting surface of the epi area 100b including a portion of the surface of the guard ring 108 and a shallow junction 112 interposed therebetween (also called a junction portion). The first and second oxide films 104 and 106 are formed in other regions so as to be exposed all at once, and the barrier metal film 114 is formed in predetermined portions on the oxide films 104 and 106 including the junction portion. The structure in which the electrode metal film 116 is formed in between It can be seen that it is configured. Here, the high concentration N-type shallow junction 112 serves to reduce the potential barrier of the device.
따라서, 상기 구조의 쇼트키 베리어 다이오드는 도 4a 내지 도 4e에 제시된 공정수순도에서 알 수 있듯이 다음의 제 5 단계를 거쳐 제조된다.Therefore, the Schottky barrier diode of the above structure is manufactured through the following fifth step as can be seen from the process flow chart shown in Figs. 4A to 4E.
제 1 단계로서, 도 4a에 도시된 바와 같이 0.003Ω·cm의 저항율을 갖는 N형 영역(100a) 위에 1.0Ω·cm의 저항율을 갖는 N형 에피 영역(100b)을 5㎛의 두께로형성하여, 고농도 N형 영역(100a)위에 저농도 N형 에피 영역(100b)이 형성되어 있는 구조의 실리콘 기판(102)을 준비한 후, 열산화 공정을 이용하여 그 위에 7000 ~ 8000Å 두께의 제 1 산화막(104)을 형성한다.As a first step, as shown in FIG. 4A, an N-type epi region 100b having a resistivity of 1.0 Ω · cm is formed on the N-type region 100a having a resistivity of 0.003Ω · cm to a thickness of 5 μm. After preparing a silicon substrate 102 having a structure in which a low concentration N-type epi region 100b is formed on a high concentration N-type region 100a, a first oxide film 104 having a thickness of 7000 to 8000 Å is formed thereon by using a thermal oxidation process. ).
제 2 단계로서, 도 4b에 도시된 바와 같이 가드링이 형성될 부분의 에피 영역(100b) 표면이 노출되도록 제 1 산화막(104)을 소정 부분 선택식각하고, 에피 영역(100b)의 표면 노출부에 500 ~ 1000Å 두께의 제 2 산화막(106)을 형성한 다음, 상기 결과물 상으로 고농도 P형 불순물인 보론을 도즈량이 1x1014ions/cm2이고, 가속전압이 50KeV인 조건으로 이온주입한다. 이때, 보론은 제 2 산화막(106) 하단의 에피 영역(100b) 표면쪽에만 선택적으로 주입된다.As a second step, as shown in FIG. 4B, the first oxide film 104 is partially etched to expose the surface of the epi region 100b of the portion where the guard ring is to be formed, and the surface exposed portion of the epi region 100b is exposed. After forming a second oxide film 106 having a thickness of 500 to 1000 kHz in the above, ion-implanted boron, which is a high concentration P-type impurity, is implanted under the condition that the dose is 1 × 10 14 ions / cm 2 and the acceleration voltage is 50 KeV. In this case, the boron is selectively implanted only into the surface of the epi region 100b at the bottom of the second oxide film 106.
제 3 단계로서, 도 4c에 도시된 바와 같이 확산 공정을 실시하여 보론이 주입되어진 부분의 에피 영역(100b) 내에 접합 깊이가 1.4 ~ 1.5㎛인 가드링(108)을 형성한다.As a third step, as shown in FIG. 4C, a diffusion process is performed to form a guard ring 108 having a bonding depth of 1.4 to 1.5 μm in the epi region 100b of the portion where boron is injected.
제 4 단계로서, 도 4d에 도시된 바와 같이 가드링(108) 사이에 놓여진 에피 영역(100a)중, 그 표면 중앙부만이 국부적으로 노출되도록 제 1 산화막(104)을 선택식각하고, 에피 영역(100b)의 표면 노출부에만 선택적으로 제 3 산화막(110)을 형성한다. 이어, 상기 결과물 상으로 고농도 N형 불순물을 이온주입한다. 이때, 상기 고농도 N형 불순물은 제 3 산화막(110) 하단의 에피 영역(100b) 표면쪽에만 선택적으로 주입된다. 이와 같이, 에피 영역(100b)의 표면 중앙부만이 국부적으로 노출되도록 산화막 식각 공정을 실시한 것은, 이후 형성될 고농도 N형 셜로우 정션이상기 가드링(108)과 직접적으로 접촉되는 것을 막기 위함이다.As a fourth step, among the epi regions 100a placed between the guard rings 108 as shown in FIG. 4D, the first oxide film 104 is selectively etched so that only the central portion thereof is locally exposed, and the epi regions ( The third oxide film 110 is selectively formed only on the surface exposed portion of 100b). Subsequently, a high concentration of N-type impurities are ion implanted onto the resultant product. In this case, the high concentration N-type impurity is selectively implanted only into the surface of the epi region 100b at the bottom of the third oxide film 110. In this way, the oxide film etching process is performed so that only the central portion of the surface of the epi region 100b is locally exposed to prevent the high concentration N-type shallow junction to be formed from coming into direct contact with the guard ring 108.
제 5 단계로서, 도 4e에 도시된 바와 같이 확산 공정을 실시하여 고농도 N형 불순물이 주입되어진 부분의 에피 영역(100b) 내에 가드링(108)과 소정 간격 이격되며, 상기 가드링(108)보다 얕은 접합 깊이를 갖는 고농도 N형 셜로우 정션(112)을 형성한다. 이어, 실리콘과 금속이 접합되어질 정션부를 정의하기 위하여 가드링(108)의 표면 일부를 포함한 그 사이의 에피 영역(100b) 표면과 고농도 N형 셜로우 정션(112) 표면이 한꺼번에 노출되도록 제 1, 제 2, 제 3 산화막(104),(106),(110)을 선택식각한다. 그후, 상기 결과물 전면에 Mo 재질의 장벽금속막(114)과 Al 재질의 전극용 금속막(116)을 순차적으로 형성한 다음, 가드링(108) 바깥쪽의 제 1 산화막(104) 표면이 소정 부분 노출되도록 이들을 순차식각하여 실리콘과 금속막이 정션부에서 접합을 이루도록 만들어 주므로써, 본 공정 진행을 완료한다.As a fifth step, as shown in FIG. 4E, a diffusion process is performed to be spaced apart from the guard ring 108 by a predetermined interval in the epi region 100b of the portion into which the high concentration N-type impurity is implanted. High concentration N-type shallow junction 112 is formed with a shallow junction depth. Subsequently, the surface of the epi area 100b including the surface of the guard ring 108 and the high concentration N-type shallow junction 112 surface are exposed together to define the junction where silicon and the metal are to be bonded. The second and third oxide films 104, 106 and 110 are selectively etched. Thereafter, the barrier metal film 114 made of Mo and the electrode metal film 116 made of Al are sequentially formed on the entire surface of the resultant, and then the surface of the first oxide film 104 outside the guard ring 108 is predetermined. These processes are sequentially etched to partially expose the silicon and the metal film to bond at the junction, thus completing the process.
이와 같이 공정을 진행할 경우, 가드링(108) 사이의 에피 영역(100b) 내에 형성된 고농도 N형 셜로우 정션(112)을 이용하여 실리콘-금속막 접합부에서의 전위 장벽을 낮출 수 있게 되므로, 장벽금속막이 가지는 물리적인 제약 요인과 제한된 접합 면적이라는 한계 상황이 발생되더라도 순방향 전압강하 특성을 기존보다 향상시킬 수 있게 된다.When the process is performed in this way, the potential barrier at the silicon-metal film junction can be lowered by using the high concentration N-type shallow junction 112 formed in the epi region 100b between the guard rings 108, so that the barrier metal Even if there are limitations such as physical constraints and limited junction area of the film, the forward voltage drop can be improved.
도 5에는 이를 확인하기 위한 일 실험예로서, 장벽금속막(114)으로 Mo가 사용되고 소자가 동일 접합면적을 갖는다는 가정하에서, 도 1의 구조를 가지도록 쇼트키 베리어 다이오드를 제조한 경우와 도 3의 구조를 가지도록 쇼트키 다이오드를제조한 경우에 있어서의 순방향 전압강하 특성을 비교도시한 시뮬레이션 결과를 도시해 놓았다.As an experimental example for confirming this in FIG. 5, when a Schottky barrier diode is manufactured to have the structure of FIG. 1 under the assumption that Mo is used as the barrier metal film 114 and the devices have the same junction area, FIG. The simulation results showing the comparison of the forward voltage drop characteristics in the case where the Schottky diode is manufactured to have the structure of 3 are shown.
도 5에서 ⓐ로 표시된 라인은 쇼트키 베리어 다이오드를 도 1의 구조로 가져간 경우에 있어서의 순방향 전압강하 특성을 나타내고, ⓑ로 표시된 라인은 쇼트키 베리어 다이오드를 도 3의 구조로 가져간 경우에 있어서의 순방향 전압강하 특성을 나타낸다.In Fig. 5, the line indicated by ⓐ indicates the forward voltage drop characteristic when the Schottky barrier diode is taken into the structure of Fig. 1, and the line denoted by ⓑ is taken when the Schottky barrier diode is taken into the structure of Fig. Forward voltage drop characteristic.
도 5의 시뮬레이션 결과를 참조하면, 동일 재질의 장벽금속막을 이용하여 동일 접합 면적으로 가지도록 쇼트키 베리어 다이오드를 제조하더라도 도 3의 구조를 가지도록 소자 제조가 이루어진 경우가 그렇지 않은 경우(도 1의 경우를 뜻함)에 비해 순방향 전압강하 특성이 개선됨을 확인할 수 있다.Referring to the simulation result of FIG. 5, even when the Schottky barrier diode is manufactured to have the same junction area using a barrier metal film of the same material, the device is not manufactured to have the structure of FIG. 3 (FIG. 1). It can be seen that the forward voltage drop characteristics are improved.
이상에서 살펴본 바와 같이 본 발명에 의하면, 쇼트키 베리어 다이오드 제조시 쇼트키 접합이 형성되는 에피 영역 내의 국부적인 영역에 셜로우 정션이 더 형성되도록 공정을 변경해 주므로써, 장벽금속막이 가지는 물리적인 제약 요인과 제한된 접합 면적이라는 한계 상황이 발생되더라도 셜로우 정션을 이용하여 접합부에서의 전위 장벽을 낮추어 주는 방식으로 순방향 전압강하 특성을 개선할 수 있게 되므로, 고신뢰성의 소자 구현이 가능하게 된다.As described above, according to the present invention, a physical limitation factor of the barrier metal film is changed by changing the process so that the shallow junction is further formed in the local region in the epi region where the Schottky junction is formed when the Schottky barrier diode is manufactured. Even if a limit situation such as a limited junction area occurs, the forward voltage drop characteristic can be improved by lowering the potential barrier at the junction by using a shallow junction, thereby realizing a high reliability device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990019938A KR100317604B1 (en) | 1999-06-01 | 1999-06-01 | Schottky barrier diode and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990019938A KR100317604B1 (en) | 1999-06-01 | 1999-06-01 | Schottky barrier diode and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010001000A KR20010001000A (en) | 2001-01-05 |
| KR100317604B1 true KR100317604B1 (en) | 2001-12-22 |
Family
ID=19589042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990019938A KR100317604B1 (en) | 1999-06-01 | 1999-06-01 | Schottky barrier diode and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317604B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763915B1 (en) * | 2006-06-01 | 2007-10-05 | 삼성전자주식회사 | Schottky diode having low breakdown voltage and method for fabricating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864845A (en) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | Schottky barrier diode and fabrication thereof |
| JPH10125936A (en) * | 1996-10-22 | 1998-05-15 | Rohm Co Ltd | Schottky barrier semiconductor device and manufacture thereof |
| JPH10335679A (en) * | 1997-06-02 | 1998-12-18 | Fuji Electric Co Ltd | Diode and manufacture thereof |
| US5888891A (en) * | 1996-08-23 | 1999-03-30 | International Rectifier Corporation | Process for manufacturing a schottky diode with enhanced barrier height and high thermal stability |
-
1999
- 1999-06-01 KR KR1019990019938A patent/KR100317604B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864845A (en) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | Schottky barrier diode and fabrication thereof |
| US5888891A (en) * | 1996-08-23 | 1999-03-30 | International Rectifier Corporation | Process for manufacturing a schottky diode with enhanced barrier height and high thermal stability |
| JPH10125936A (en) * | 1996-10-22 | 1998-05-15 | Rohm Co Ltd | Schottky barrier semiconductor device and manufacture thereof |
| JPH10335679A (en) * | 1997-06-02 | 1998-12-18 | Fuji Electric Co Ltd | Diode and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010001000A (en) | 2001-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| US5904544A (en) | Method of making a stable high voltage semiconductor device structure | |
| US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
| KR20000004472A (en) | Power semiconductor device of trench gate structure and method for fabricating same | |
| US6740951B2 (en) | Two-mask trench schottky diode | |
| JPH0671079B2 (en) | Bidirectionally conductive monolithic integrated semiconductor device and manufacturing method thereof | |
| JPH07312372A (en) | Accumulation edge structure for high-voltage semiconductor device and its preparation | |
| KR100432887B1 (en) | Semiconductor device whith multiple isolation structure and method of fabricating the same | |
| KR100263912B1 (en) | Diode of semiconductor device and method for fabricating the same | |
| KR100373219B1 (en) | shottky barrier diode and method for fabricating the same | |
| EP0451286A1 (en) | Integrated circuit device | |
| KR100317604B1 (en) | Schottky barrier diode and method for fabricating the same | |
| US4717679A (en) | Minimal mask process for fabricating a lateral insulated gate semiconductor device | |
| JPH0582986B2 (en) | ||
| US6107127A (en) | Method of making shallow well MOSFET structure | |
| JP4275763B2 (en) | Power semiconductor device employing field plate and method of manufacturing the same | |
| KR100317605B1 (en) | Method for fabricating Schottky barrier diode | |
| JP2859400B2 (en) | Manufacturing method of gate turn-off thyristor | |
| KR100317606B1 (en) | Method for fabricating Schottky barrier diode | |
| JPH06283671A (en) | Electronic part capable of having negative operating resistance, and manufacture thereof | |
| JPH09181335A (en) | Semiconductor device | |
| KR100218263B1 (en) | A semiconductor device and a fabricating method thereof | |
| JPH11204804A (en) | Semiconductor device | |
| KR100264519B1 (en) | Method for fabricating bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131128 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151123 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181112 Year of fee payment: 18 |
|
| EXPY | Expiration of term |