JP2000101064A - ELECTRODE, SiC ELECTRODE, AND SiC DEVICE - Google Patents

ELECTRODE, SiC ELECTRODE, AND SiC DEVICE

Info

Publication number
JP2000101064A
JP2000101064A JP10271947A JP27194798A JP2000101064A JP 2000101064 A JP2000101064 A JP 2000101064A JP 10271947 A JP10271947 A JP 10271947A JP 27194798 A JP27194798 A JP 27194798A JP 2000101064 A JP2000101064 A JP 2000101064A
Authority
JP
Japan
Prior art keywords
sic
electrode
conductive oxide
oxide
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10271947A
Other languages
Japanese (ja)
Inventor
Seiji Suzuki
誠二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10271947A priority Critical patent/JP2000101064A/en
Publication of JP2000101064A publication Critical patent/JP2000101064A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize an ohmic structure, without using a high-temperature alloy treatment and a high carrier ion implantation process by a method, wherein the ohmic contact structure is composed of a specified conductivity-type semiconductor and a conductive oxide electrode, which is of the same conductivity type as with the semiconductor formed on the semiconductor. SOLUTION: An electrode comes into ohmic contact with an SiC semiconductor 1 in a manner in which a conductive oxide 2 is brought into contact with the SiC semiconductor, and a metal electrode 3 is brought into contact with the conductive oxide 2, where the conductive oxide 2 comes into ohmic contact with the SiC semiconductor 1, and the metal electrode 3, coming into contact with the conductive oxide 2. Ti or Al that comes into ohmic contact with a conductive oxide an low in contact resistance, is used as a metal material that comes into contact with the conductive oxide 2. Furthermore, an N-type SiC semiconductor is formed film-like through a CVD method carried out in an N atmosphere, and a P-type SiC semiconductor is formed a film-like through a CVD method in an atmosphere that contains either Al or B.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、SiC(炭化珪
素)の電極及びそれを用いたSiCデバイスに関し、特
に、SiCとオーミック接触を行うことができる電極、
SiCの電極及びSiCデバイスに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a SiC (silicon carbide) electrode and a SiC device using the same, and more particularly, to an electrode capable of making ohmic contact with SiC.
The present invention relates to a SiC electrode and a SiC device.

【0002】[0002]

【従来の技術】SiC半導体は、現在一般的に使用され
ている他の半導体(例えばSi)に比べ、融点、エネル
ギーギャップ、絶縁破壊電界、熱伝導率、飽和速度等の
物性値が大きく、従って、熱的、化学的、機械的に安定
であり、耐放射線特性にも優れている。
2. Description of the Related Art A SiC semiconductor has larger physical properties such as a melting point, an energy gap, a dielectric breakdown electric field, a thermal conductivity, and a saturation velocity than other semiconductors generally used at present (for example, Si). It is thermally, chemically and mechanically stable and has excellent radiation resistance.

【0003】SiCのオーミック性電極の形成について
は、従来より、例えば、p型SiCについては、Al,
Al/Ti積層膜,Al−Ti合金などを炭化珪素表面
に蒸着した後、900℃から1100℃で高温アロイ処
理を行うようにしたものが知られている。またn型Si
Cについては、Ni,Ni/Ti/W積層膜などをSi
C表面に蒸着した後、高温アロイ処理を施すようにした
ものが知られている。
[0003] For the formation of an ohmic electrode of SiC, conventionally, for example, for p-type SiC, Al,
It is known that an Al / Ti laminated film, an Al-Ti alloy, or the like is vapor-deposited on a silicon carbide surface and then subjected to a high-temperature alloy treatment at 900 to 1100 ° C. N-type Si
For C, Ni, Ni / Ti / W laminated film, etc.
It is known that a high-temperature alloying treatment is performed after vapor deposition on the C surface.

【0004】また、他の例としては、前記高温アロイ処
理に加え、電極が接触する領域の炭化珪素に対して、不
純物濃度を高くしておく(1019cm-3程度)ことによっ
てより抵抗の低いオーミック接触を行うなどの方法が知
られている。
As another example, in addition to the high-temperature alloy treatment, the resistance of silicon carbide in a region where an electrode is in contact is increased by increasing the impurity concentration (about 10 19 cm −3 ). Methods such as making low ohmic contact are known.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、高温ア
ロイ処理を必要とする場合は、SiCデバイスの製造に
おいて、耐熱性のある材料しか用いることができず、デ
バイス製造プロセスにおいて、材料に関する大きな制約
を受けることとなる。また、高温アロイ処理中に電極材
料の凝集が生じ、均一なオーミック性の電極を作成する
ことが困難となる。
However, when high-temperature alloying is required, only heat-resistant materials can be used in the manufacture of SiC devices, and there are significant restrictions on materials in the device manufacturing process. It will be. In addition, the electrode material aggregates during the high-temperature alloy treatment, which makes it difficult to form a uniform ohmic electrode.

【0006】一方、炭化珪素に対して不純物濃度の高い
領域を形成するためには、イオン注入法が用いられる
が、イオン注入により炭化珪素の結晶性を劣化させる。
更に、SiCに表面処理を行う場合は、その処理が半導
体デバイスの製造プロセスの効率化を妨げる。
On the other hand, in order to form a region having a high impurity concentration in silicon carbide, an ion implantation method is used, but the ion implantation deteriorates the crystallinity of silicon carbide.
Further, when surface treatment is performed on SiC, the treatment hinders the efficiency of the semiconductor device manufacturing process.

【0007】そこで、本発明は、高温アロイ処理、高キ
ャリアのイオン注入を必要とすることなく、オーミック
接触を得ることができる電極とこれを用いたSiCデバ
イスを提供することを目的としている。
Accordingly, an object of the present invention is to provide an electrode capable of obtaining ohmic contact without requiring high-temperature alloy treatment and high carrier ion implantation, and an SiC device using the same.

【0008】[0008]

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る電極は、所定の導電型を有する半導
体と、該半導体上に形成された、該導電型と同じ導電型
の導電性酸化物からなる電極とからなるものである。ま
た、本発明に係る電極は、請求項1記載の電極におい
て、半導体と、導電性酸化物とのバンドギャップが略等
しいものである。
In order to solve the above-mentioned problems, an electrode according to the present invention comprises a semiconductor having a predetermined conductivity type and a conductive material formed on the semiconductor and having the same conductivity type as the conductivity type. And an electrode made of a conductive oxide. The electrode according to the present invention is the electrode according to claim 1, wherein the semiconductor and the conductive oxide have substantially the same band gap.

【0009】又、本発明に係るSiCの電極は、所定の
導電型のSiCと、該SiCに接触して形成された該導
電型と同じ導電型の導電性酸化物からなる電極を備えた
ものである。
The SiC electrode according to the present invention is provided with an electrode made of SiC of a predetermined conductivity type and a conductive oxide of the same conductivity type formed in contact with the SiC. It is.

【0010】図2に示されるように、例えば、SrTi
3 に所定量のNbをドープしてなるSrTiO3 のよ
うな導電性酸化物のバンド構造は、SiCと同様のワイ
ドギャップ材料であるので、これら材料の接合では、連
続的なバンドのつながりが想定され、金属と半導体との
接触で生じるようなショットキー障壁は生じない。オー
ミック接触となる条件としては、図2中に示したΔEの
大きさで決まる。ΔEは、SiCのフェルミ準位(キャ
リア濃度)Efの位置だけで定まる。
As shown in FIG. 2, for example, SrTi
Since the band structure of a conductive oxide such as SrTiO 3 obtained by doping O 3 with a predetermined amount of Nb is a wide gap material similar to SiC, a continuous band connection is formed by joining these materials. A Schottky barrier, as envisioned and caused by contact between metal and semiconductor, does not occur. The condition for the ohmic contact is determined by the magnitude of ΔE shown in FIG. ΔE is determined only by the position of the Fermi level (carrier concentration) Ef of SiC.

【0011】ここで、例えば、SiCキャリア濃度10
16cm-3に対して、Efは伝導帯の下端からエネルギー
的に130mV下方に位置する。このとき、ΔE=13
0mV(1018cm-3であれば僅かにΔE=20mV)
となり、これはオーミック接触として扱ってよい量であ
る。したがって、SiCが1016cm-3以上のドープ量
であれば、オーミック接触が可能となり、本発明におい
ては、SiCに対して高ドープする必要もなければ、高
温アロイ処理も不要となる。
Here, for example, a SiC carrier concentration of 10
For 16 cm -3 , Ef is 130 mV energetically below the bottom of the conduction band. At this time, ΔE = 13
0 mV (ΔE = 20 mV if 10 18 cm -3 )
Which is an amount that can be treated as an ohmic contact. Therefore, if the doping amount of SiC is 10 16 cm −3 or more, ohmic contact is possible, and in the present invention, high doping of SiC is not required, and high-temperature alloy treatment is not required.

【0012】また、本発明SiCの電極において、導電
性酸化物からなる電極は、該酸化物からなる膜と、該膜
上に形成されてなる金属体とを有するものである。
In the SiC electrode of the present invention, the electrode made of a conductive oxide has a film made of the oxide and a metal body formed on the film.

【0013】ここで、酸化物からなる膜は、SiCとオ
ーミック特性を有し、金属体は酸化物からなる膜とオー
ミック特性を有する。金属体は金属膜又は金属配線であ
ってよい。電子デバイスにおいては、導電性酸化物自体
は金などの配線接続用金属に比べて抵抗が大きい。従っ
て、デバイスの導電性酸化物からなる電極に金などのリ
ードを接続することが考えられる。導電性酸化物は、所
定の金属、例えば、TiやAlなどの金属と低抵抗な接
続状態が得られる。従って、導電性酸化物に所定の金属
を例えば配線接続用金属(或いは、TiやAlなどの所
定金属を介して更にリード用接続金属を設けてなる配線
接続用金属)として設けた電極を構成すれば、他の回路
(デバイス)への接続をそのまま低抵抗で行うことがで
きる。なお、この場合、導電性酸化物は、SiCと低抵
抗なオーミック接触がとれ、且つ金属(例えば配線接続
用金属)と低抵抗なオーミック接触がとれれば良い最小
限の間隔(または膜厚)、例えば500Åに渡って設け
られることが望ましい。
Here, the oxide film has ohmic characteristics with SiC, and the metal body has ohmic characteristics with the oxide film. The metal body may be a metal film or a metal wiring. In an electronic device, the conductive oxide itself has a higher resistance than a metal for wiring connection such as gold. Therefore, it is conceivable to connect a lead such as gold to an electrode made of a conductive oxide of the device. The conductive oxide has a low-resistance connection state with a predetermined metal, for example, a metal such as Ti or Al. Therefore, an electrode in which a predetermined metal is provided on the conductive oxide as, for example, a metal for wiring connection (or a metal for wiring connection obtained by further providing a connection metal for lead via a predetermined metal such as Ti or Al) is configured. If this is the case, connection to other circuits (devices) can be made with low resistance. Note that in this case, the conductive oxide has a minimum distance (or film thickness) that is sufficient as long as a low-resistance ohmic contact can be made with SiC and a low-resistance ohmic contact with a metal (for example, a metal for wiring connection). For example, it is desirable to provide over 500 degrees.

【0014】なお、本発明に係るSiCの電極におい
て、前記導電性酸化物は、正規組成の酸化物であって、
略1Ωcm以下、例えば1〜10-7Ωcmの範囲の比抵
抗を有する酸化物とすることができる。
[0014] In the SiC electrode according to the present invention, the conductive oxide is an oxide having a regular composition.
An oxide having a specific resistance of about 1 Ωcm or less, for example, in the range of 1 to 10 −7 Ωcm can be used.

【0015】導電性酸化物には、正規組成につくったと
きに、最も伝導度が高くなるものがあり、金属的特性を
示す物がある。このような酸化物によれば、不純物を注
入することなく、電極構造として用いることが可能とな
る。なお、このような導電性酸化物には、実施の形態に
説明しているものの他に、酸化チタン(TiO),ラン
タンニッケル酸化物(LaNiO3 ),ランタン銅酸化
物(LaCuO3 ),銅ルチニウム酸化物(CuRuO
3 ),ストロンチウムイリジウム酸化物(SrIr
3 ),ストロンチウムクロム酸化物(SrCr
3 ),リチウムチタン酸化物(LiTi2 4 ),酸
化ルチニウム(RuO2),酸化オスミウム(Os
2 ),酸化イリジウム(IrO2 ),酸化モリブデン
(MoO2 ),酸化タングステン(WO2 ),酸化レニ
ウム(ReO2 ),酸化ロジウム(RhO2 ),β酸化
白金(βPtO2 ),チタン酸ランタン(LaTi
3 ),酸化ルテニウム(ReO3 ),銅アルミ酸化物
(CuAlO2 ),銅ガリウム酸化物(CuGaO2
のいずれかの酸化物としたものである。
Some conductive oxides have the highest conductivity when formed into a regular composition, and some have metallic properties. According to such an oxide, it becomes possible to use it as an electrode structure without implanting impurities. Note that, in addition to those described in the embodiment, such conductive oxides include titanium oxide (TiO), lanthanum nickel oxide (LaNiO 3 ), lanthanum copper oxide (LaCuO 3 ), and copper ruthenium. Oxide (CuRuO
3 ), strontium iridium oxide (SrIr
O 3 ), strontium chromium oxide (SrCr
O 3 ), lithium titanium oxide (LiTi 2 O 4 ), ruthenium oxide (RuO 2 ), osmium oxide (Os)
O 2 ), iridium oxide (IrO 2 ), molybdenum oxide (MoO 2 ), tungsten oxide (WO 2 ), rhenium oxide (ReO 2 ), rhodium oxide (RhO 2 ), β platinum oxide (βPtO 2 ), lanthanum titanate (LaTi
O 3 ), ruthenium oxide (ReO 3 ), copper aluminum oxide (CuAlO 2 ), copper gallium oxide (CuGaO 2 )
Of any one of the above.

【0016】これら、酸化物は実施の形態にも説明され
ているように比抵抗が小さく、SiC半導体と良好なオ
ーミック接触をとることができる。なお、これら導電性
酸化物のうち、SiC半導体がn型の場合は、LaTi
3 若しくはReO3 が用いられる。LaTiO3 の比
抵抗は10-5Ωcmであり、ReO3 の比抵抗は10-7
Ωcmである。一方、SiC半導体がp型の場合は、C
uAlO2 若しくはCuGaO2 が用いられる。CuA
lO2 及びCuGaO2 の比抵抗は共に略1Ωcmであ
る。
These oxides are also described in the embodiments.
As described above, the specific resistance is small, and
Contact can be made. In addition, these conductive
When the SiC semiconductor of the oxide is n-type, LaTi
O ThreeOr ReOThreeIs used. LaTiOThreeRatio
Resistance is 10-FiveΩcm and ReOThreeHas a specific resistance of 10-7
Ωcm. On the other hand, when the SiC semiconductor is p-type, C
uAlOTwoOr CuGaOTwoIs used. CuA
10TwoAnd CuGaOTwoAre approximately 1 Ωcm
You.

【0017】また、本発明に係るSiCの電極におい
て、前記導電性酸化物は、正規組成の酸化物に不純物が
ドープされ、1Ωcm以下、例えば1〜10-7Ωcmの
範囲の比抵抗を有する酸化物とすることができる。
Further, in the SiC electrode according to the present invention, the conductive oxide is an oxide having a normal composition and an impurity doped with impurities, and having a specific resistance of 1 Ωcm or less, for example, 1 to 10 −7 Ωcm. Things.

【0018】導電性酸化物には、正規組成からずれるこ
とによって、酸素欠陥又は格子間イオンが生じて導電性
を示すものがある。従って、導電性酸化物は、正規組成
の絶縁性酸化物に、所定の不純物をドープすることによ
っても得られ、このような導電性酸化物を用いることに
よっても、SiCとのオーミック接触をとることができ
る。なお、このような導電性酸化物には、実施の形態に
説明しているものの他に、酸化スズ(SnO2 ),酸化
インジウム(In2 3 ),酸化タリウム(Tl
23 ),フッ素酸タリウム(TlOF)等がある。
Some conductive oxides exhibit conductivity by deviating from the normal composition to generate oxygen vacancies or interstitial ions. Therefore, a conductive oxide can be obtained by doping a predetermined impurity into an insulating oxide having a regular composition, and by using such a conductive oxide, an ohmic contact with SiC can be obtained. Can be. Note that, in addition to those described in the embodiment, such conductive oxides include tin oxide (SnO 2 ), indium oxide (In 2 O 3 ), and thallium oxide (Tl).
2 O 3 ), thallium fluoride (TlOF) and the like.

【0019】また、本発明に係るSiCの電極におい
て、前記正規組成の酸化物に不純物をドープすることに
より、電極として用いられる酸化物は、SrTiO3
In23 のいずれかの酸化物である。
Further, in the SiC electrode according to the present invention, the oxide used as the electrode is made of SrTiO 3 ,
It is any oxide of In 2 O 3 .

【0020】このような、酸化物は、所定の不純物のド
ープにより顕著な導電性が得られることが見出され、こ
のような導電性酸化物を用いることによっても、SiC
とのオーミック接触をとることができる電極を得ること
ができる。
It has been found that remarkable conductivity can be obtained by doping a given impurity with such an oxide. By using such a conductive oxide, SiC can be obtained.
An electrode capable of making ohmic contact with the electrode.

【0021】また、本発明に係るSiCの電極におい
て、前記SrTiO3 は、不純物として、Nb,Ta,
Laのいずれかを含み、前記In2 3 については、不
純物としてSnを含むものである。
In the SiC electrode according to the present invention, the SrTiO 3 contains Nb, Ta,
And any one of La. In 2 O 3 contains Sn as an impurity.

【0022】実施の形態においても説明しているよう
に、SrTiO3 には、Nb,Ta,Laのいずれかが
ドープされることにより、またIn2 3 には、Snが
ドープされることにより、これら酸化物に導電性が生
じ、SiCとのオーミック接触をとることができる。従
って、このような導電性酸化物を用いることによりオー
ミック接触を有する電極を得ることができる。
As described in the embodiment, SrTiO 3 is doped with any of Nb, Ta, and La, and In 2 O 3 is doped with Sn. Then, conductivity is generated in these oxides, and ohmic contact with SiC can be obtained. Therefore, an electrode having ohmic contact can be obtained by using such a conductive oxide.

【0023】また、本発明に係るSiCデバイスは、例
えば図3乃至図8に示される電子デバイスのように、S
iCの電極に請求項1乃至請求項7のいずれかに記載の
電極を用いたものである。
Further, the SiC device according to the present invention is, for example, an electronic device as shown in FIGS.
An electrode according to any one of claims 1 to 7 is used as an iC electrode.

【0024】このようなSiCデバイスは、高温アロイ
処理やハイドープまたは特殊表面処理を施すことなくそ
の電極を得ることができるので、製造プロセスが簡略化
され、また、耐高温材料等の制約も緩和される。更に、
半導体にSiCを用いているので、高温、放射線等の過
酷な環境下にあっても、安定且つ信頼性ある動作が可能
となる。
In such a SiC device, its electrode can be obtained without performing high-temperature alloying treatment, high-doping or special surface treatment, so that the manufacturing process is simplified and restrictions on high-temperature resistant materials and the like are relaxed. You. Furthermore,
Since SiC is used for the semiconductor, stable and reliable operation is possible even under severe environments such as high temperature and radiation.

【0025】また、本発明に係るSiCデバイスは、例
えば、MOSFETの電極において、高温アロイ処理や
ハイドープまたは特殊表面処理を施すことなくその電極
(ソース、ドレイン電極)を得ることができるので、製
造プロセスが簡略化され、また、耐高温材料等の制約も
緩和される。更に、半導体がSiCにより構成されるの
で、高温、放射線等の過酷な環境下にあっても、安定且
つ信頼性ある動作が可能となる。なお、ソース、ドレイ
ン等が設けられるSiCは、SiC基板でもよく、Si
C基板上にSiC膜が形成されたものでもよい。又、実
施の形態においては、導電性酸化物上に配線接続用金属
を備えている。
In the SiC device according to the present invention, for example, the electrodes (source and drain electrodes) of MOSFET electrodes can be obtained without performing high-temperature alloying, high-doping or special surface treatment. Is simplified, and restrictions such as high-temperature resistant materials are eased. Further, since the semiconductor is made of SiC, stable and reliable operation can be performed even under severe environments such as high temperature and radiation. Note that the SiC on which the source, the drain, and the like are provided may be a SiC substrate.
A structure in which a SiC film is formed on a C substrate may be used. In the embodiment, a metal for wiring connection is provided on the conductive oxide.

【0026】また、本発明に係るSiCデバイスは、例
えば、熱電素子の電極において、高温アロイ処理やハイ
ドープまたは特殊表面処理を施すことなくその電極を得
ることができるので、製造プロセスが簡略化され、ま
た、耐高温材料等の制約も緩和される。更に、半導体が
SiCにより構成されるので、高温、放射線等の過酷な
環境下にあっても、安定且つ信頼性ある動作が可能とな
る。
In the SiC device according to the present invention, for example, an electrode of a thermoelectric element can be obtained without performing high-temperature alloy treatment, high-doping or special surface treatment, so that the manufacturing process is simplified. In addition, restrictions such as high temperature resistant materials are also eased. Further, since the semiconductor is made of SiC, stable and reliable operation can be performed even under severe environments such as high temperature and radiation.

【0027】また、熱電素子の金属電極には熱伝導率の
良さから一般に銅電極が使用される。そこで、このよう
な銅と導電性酸化物との間に所定の金属(例えばTi,
Al)を介在させることにより、SiCと銅電極間の低
抵抗な電気接続を得ることができる。この所定の金属と
して、Al,Ti等が適用されている。
A copper electrode is generally used for the metal electrode of the thermoelectric element because of its good thermal conductivity. Therefore, a predetermined metal (for example, Ti,
By interposing Al), a low-resistance electrical connection between SiC and the copper electrode can be obtained. Al, Ti, or the like is applied as the predetermined metal.

【0028】[0028]

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。 実施の形態1.図1は実施の形態1を示す電極の断面側
面図である。この電極は、SiC半導体1上に、導電性
酸化物2を接触させて、更にその導電性酸化物2の上に
金属電極3を接触させてなり、SiC半導体1と導電性
酸化物2とがオーミック接触し、また導電性酸化物2と
金属電極3とがオーミック接触する。
Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. FIG. 1 is a sectional side view of an electrode according to the first embodiment. This electrode is formed by bringing a conductive oxide 2 into contact with a SiC semiconductor 1 and further bringing a metal electrode 3 into contact with the conductive oxide 2. The conductive oxide 2 and the metal electrode 3 make ohmic contact with each other.

【0029】ここで、SiC半導体1がn型の場合は、
導電性酸化物2には、正規組成の導電性酸化物として、
LaTiO3 若しくはReO3 が用いられる。LaTi
3の比抵抗は10-5Ωcmであり、ReO3 の比抵抗
は10-7Ωcmである。
Here, when the SiC semiconductor 1 is n-type,
In the conductive oxide 2, as a conductive oxide having a regular composition,
LaTiO 3 or ReO 3 is used. LaTi
The specific resistance of O 3 is 10 −5 Ωcm, and the specific resistance of ReO 3 is 10 −7 Ωcm.

【0030】導電性酸化物2は、正規組成の絶縁性酸化
物に、所定の不純物をドープすることによっても得ら
れ、この場合は、例えば、Nb,Ta,Laのいずれか
がドープされたSrTiO3 、或いは、Snがドープさ
れたIn2 3 が用いられる。
The conductive oxide 2 can also be obtained by doping an insulating oxide having a regular composition with a predetermined impurity. In this case, for example, SrTiO doped with any of Nb, Ta, and La is used. 3 or In 2 O 3 doped with Sn is used.

【0031】ここで、SrTiO3 への上記ドーパント
のドープ量は、0.1〜5atm%とされ、このときの
比抵抗は1〜10-4Ωcmである。また、Snへの上記
ドーパントのドープ量は、5〜10wt%とされ、この
ときの比抵抗は10-4〜10 -5Ωcmである。
Here, SrTiOThreeThe above dopant to
Is set at 0.1 to 5 atm%.
Specific resistance is 1-10-FourΩcm. In addition, the above to Sn
The doping amount of the dopant is set to 5 to 10 wt%.
When the specific resistance is 10-Four-10 -FiveΩcm.

【0032】一方、SiC半導体1がp型の場合は、導
電性酸化物2には、正規組成の導電性酸化物として、C
uAlO2 若しくはCuGaO2 が用いられる。CuA
lO 2 及びCuGaO2 の比抵抗は共に略1Ωcmであ
る。
On the other hand, when the SiC semiconductor 1 is p-type,
The conductive oxide 2 has a regular composition of conductive oxide
uAlOTwoOr CuGaOTwoIs used. CuA
10 TwoAnd CuGaOTwoAre approximately 1 Ωcm
You.

【0033】なお、p型のSiC半導体において、正規
組成の絶縁性酸化物にドーパントをドープすることによ
り、導電性となるような酸化物は、現在のところ見出さ
れていないが、このような酸化物が見出された場合も、
ドープされてなるその導電性酸化物は本発明の導電性酸
化物に含まれる。
In the p-type SiC semiconductor, an oxide which becomes conductive by doping an insulating oxide having a regular composition with a dopant has not been found so far. If oxides are found,
The doped conductive oxide is included in the conductive oxide of the present invention.

【0034】絶縁性酸化物にドーパントをドープするこ
とによって得られる導電性酸化物の製法は、スパッタ、
レーザアブレーション、反応性共蒸着がある。例えば、
スパッタによりSrTiO3 にNbをドープしてなるS
rTiO3 (以下、Nb−SrTiO3 と記す)の製法
は、ターゲットをNb−SrTiO3、スパッタガスを
Ar+O2 (10〜50%),全圧0.01〜1tor
rとして、500〜700℃の成膜温度下において行わ
れる。また、レーザアブレーションによるNb−SrT
iO3 の製法は、ターゲットをNb−SrTiO3 、雰
囲気ガスをO2 (0.01〜1torr)として、50
0〜700℃の成膜温度下において行われる。更に、反
応性共蒸着によるNb−SrTiO3 の製法は、蒸発源
をNb−SrTiO3 、雰囲気ガスをO2 (10-6〜1
-5torr)として、500〜700℃の成膜温度下
において行われる。
The method for producing a conductive oxide obtained by doping an insulating oxide with a dopant includes sputtering,
There are laser ablation and reactive co-evaporation. For example,
S formed by doping SrTiO 3 with Nb by sputtering
The method for producing rTiO 3 (hereinafter referred to as Nb-SrTiO 3 ) is such that the target is Nb-SrTiO 3 , the sputtering gas is Ar + O 2 (10 to 50%), and the total pressure is 0.01 to 1 torr.
It is performed at a film formation temperature of 500 to 700 ° C. as r. In addition, Nb-SrT by laser ablation
Preparation of iO 3 is a target Nb-SrTiO 3, the atmospheric gas as O 2 (0.01~1torr), 50
This is performed at a film formation temperature of 0 to 700 ° C. Furthermore, preparation of Nb-SrTiO 3 by reactive co-evaporation is an evaporation source Nb-SrTiO 3, the atmospheric gas O 2 (10 -6 ~1
As 0 -5 torr), it is carried out under a film formation temperature of 500 to 700 ° C..

【0035】図1において、導電性酸化物2に接触する
金属材料としては、導電性酸化物と低抵抗のオーミック
接触が得られる、TiやAlが用いられる。なお、n型
のSiC半導体は、例えばNを含む雰囲気におけるCV
D法により成膜状のものが得られ、また昇華法によりバ
ルク状のものが得られる。またp型のSiC半導体はA
l,Bのいずれかを含む雰囲気におけるCVD法により
膜状のものが得られ、また昇華法によりバルク状のもの
が得られる。SiCのキャリア濃度は1016cm-3〜1
18cm-3とされる。
In FIG. 1, as the metal material which comes into contact with the conductive oxide 2, Ti or Al which can obtain a low-resistance ohmic contact with the conductive oxide is used. The n-type SiC semiconductor is, for example, a CV in an atmosphere containing N.
A film is obtained by the method D, and a bulk is obtained by the sublimation method. The p-type SiC semiconductor is A
A film is obtained by a CVD method in an atmosphere containing either l or B, and a bulk is obtained by a sublimation method. The carrier concentration of SiC is 10 16 cm -3 to 1
0 18 cm -3 .

【0036】図2は、上述した電極により得られる、N
b−SrTiO3 とn型SiC半導体とのバンド構造を
示している。図2に示されるように、導電性酸化物のバ
ンド構造は、縮退半導体(フェルミ準位が伝導帯の中に
ある)構造をとる。縮退幅はキャリア濃度で決まり、ま
た、酸化物の比抵抗値はキャリア濃度で決まるが、電極
抵抗を小さくするためには、できるだけ高キャリア濃度
であることが望まれる。
FIG. 2 shows N, obtained by the electrodes described above.
3 shows a band structure of b-SrTiO 3 and an n-type SiC semiconductor. As shown in FIG. 2, the band structure of the conductive oxide has a degenerate semiconductor (Fermi level is in the conduction band) structure. The degeneracy width is determined by the carrier concentration, and the specific resistance of the oxide is determined by the carrier concentration. In order to reduce the electrode resistance, it is desirable that the carrier concentration be as high as possible.

【0037】導電性酸化物のバンド構造は、SiCと同
様のワイドギャップ材料であるので、これら材料の接合
では、連続的なバンドのつながりが想定され、金属と半
導体との接触で生じるようなショットキー障壁は生じな
い。オーミック接触となる条件としては、図2中に示し
たΔEの大きさで決まる。例えば、ΔE=1eVもある
場合には、オーミック接触とは言えない。また、ΔE
は、SiCのフェルミ準位(キャリア濃度)Efの位置
だけで定まる。
Since the band structure of the conductive oxide is a wide-gap material similar to that of SiC, a continuous band connection is assumed in the bonding of these materials, and a shot such as that generated by contact between the metal and the semiconductor is assumed. There are no key barriers. The condition for the ohmic contact is determined by the magnitude of ΔE shown in FIG. For example, if ΔE = 1 eV, ohmic contact cannot be said. Also, ΔE
Is determined only by the position of the Fermi level (carrier concentration) Ef of SiC.

【0038】ここで、例えば、SiCキャリア濃度10
16cm-3に対して、Efは伝導帯の下端からエネルギー
的に130mV下方に位置する。このとき、ΔE=13
0mV(1018cm-3であれば僅かにΔE=20mV)
となり、これはオーミック接触として扱ってよい量であ
る。したがって、SiCが1016cm-3以上のドープ量
であれば、オーミック接触が可能となり、本発明におい
ては、SiCに対して高ドープする必要もなければ、高
温アロイ処理も不要となる。
Here, for example, an SiC carrier concentration of 10
For 16 cm -3 , Ef is 130 mV energetically below the bottom of the conduction band. At this time, ΔE = 13
0 mV (ΔE = 20 mV if 10 18 cm -3 )
Which is an amount that can be treated as an ohmic contact. Therefore, if the doping amount of SiC is 10 16 cm −3 or more, ohmic contact is possible, and in the present invention, high doping of SiC is not required, and high-temperature alloy treatment is not required.

【0039】なお、上述したn−SiC及びp−SiC
に対する導電性酸化物の種類、不純物、及びそのドープ
量、それにより得られる比抵抗を以下に纏めておく。
The above-mentioned n-SiC and p-SiC
The following summarizes the types of conductive oxides, impurities and their doping amounts, and the specific resistances obtained thereby.

【0040】[0040]

【表1】 n-SiC(ドープ量1016cm-3以上) 導電性酸化物 ドープ量(比抵抗) Nb,Ta,LaのいずれかドープSrTiO3 0.01-1atm %(1−10-4Ωcm) SnドープIn2O3 (ITO) 0.01-1wt%(10-4−10-5Ωcm) LaTiO3 ドープなし (10-5Ωcm) ReO3 ドープなし (10-7Ωcm)[Table 1] n-SiC (doping amount 10 16 cm -3 or more) Conductive oxide Doping amount (resistivity) Any one of Nb, Ta, and La doped SrTiO 3 0.01-1 atm% (1-10 -4 Ωcm) Sn-doped In 2 O 3 (ITO) 0.01-1 wt% (10 -4 -10 -5 Ωcm) LaTiO 3 not doped (10 -5 Ωcm) ReO 3 not doped (10 -7 Ωcm)

【0041】[0041]

【表2】 p-SiC(ドープ量1016cm-3以上) 導電性酸化物 ドープ量(比抵抗) CuAlO2 ドープなし 1Ωcm CuGaO2 ドープなし 1ΩcmTable 2 p-SiC (doping amount 10 16 cm -3 or more) Conductive oxide Doping amount (resistivity) CuAlO 2 without doping 1 Ωcm CuGaO 2 without doping 1 Ωcm

【0042】実施の形態2.実施の形態2は、実施の形
態1の電極を成膜SiCの薄膜電極として用いたSiC
デバイスの一例を示す。図3はnチャネルMOSFET
及びその製造方法を示す図である。このMOSFET
は、図3(h)に示されるように、p型SiC基板1A
上に設けられたソース領域1B、及びドレイン領域1C
と、SiC基板1上のソース、及びドレイン領域1B,
1Cの間に設けられたゲート酸化膜5と、ソース及びド
レイン領域1B、1C上に設けられた導電性酸化物膜2
A,2Bと、導電性酸化物膜2A,2Bの上に設けられ
た配線接続用金属層3A,3Bと、ゲート酸化膜5の上
に設けられたゲート電極6とを備えてなる。
Embodiment 2 In the second embodiment, a SiC using the electrode of the first embodiment as a thin film electrode of a deposited SiC is used.
1 shows an example of a device. Figure 3 shows an n-channel MOSFET
And FIG. This MOSFET
Is a p-type SiC substrate 1A as shown in FIG.
Source region 1B and drain region 1C provided above
And source and drain regions 1B,
1C and a conductive oxide film 2 provided on the source and drain regions 1B and 1C.
A, 2B, wiring connection metal layers 3A, 3B provided on the conductive oxide films 2A, 2B, and a gate electrode 6 provided on the gate oxide film 5.

【0043】ここで、導電性酸化物膜2A,2Bと、こ
れらの上に設けられた配線接続用金属層3A、3Bは、
それぞれソース及びドレイン電極を構成している。
Here, the conductive oxide films 2A and 2B and the wiring connection metal layers 3A and 3B provided thereon are
Each constitutes a source and drain electrode.

【0044】以下、このMOSFETの製造方法を図3
に従って説明する。図3(a)〜(c)はソースドレイ
ン領域の形成工程を示すもので、まず、(a)に示され
るように、p型SiC基板1A上にイオン注入(ドー
プ)用マスク7を形成する。ここで、p型SiC基板1
Aとして、不純物としてAlを1×1015−1×1018
cm-3ドープしたSiC単結晶基板を使用した。マスク
7は、p型SiC基板1A上に1μmの厚みのSiO2
膜をCVD法などで形成した後、フォトリソ工程、エッ
チング工程を経て得られるSiO2 蒸着法により形成さ
れる。
Hereinafter, a method of manufacturing this MOSFET will be described with reference to FIG.
It will be described according to. FIGS. 3A to 3C show a process of forming a source / drain region. First, as shown in FIG. 3A, a mask 7 for ion implantation (doping) is formed on a p-type SiC substrate 1A. . Here, the p-type SiC substrate 1
As A, Al is 1 × 10 15 -1 × 10 18 as an impurity.
A SiC single crystal substrate doped with cm -3 was used. The mask 7 is made of SiO 2 having a thickness of 1 μm on the p-type SiC substrate 1A.
After a film is formed by a CVD method or the like, the film is formed by a SiO 2 evaporation method obtained through a photolithography process and an etching process.

【0045】次に、図3(b)に示されるように、p型
SiC基板1A内にn型不純物領域1B、1Cをイ注入
法により形成する。ここで、注入不純物はNまたはP、
注入温度は500〜1000℃、注入量は1×1018-
1×1021cm-3である。その後、エッチングによりマ
スク7を除去し、さらにn型不純物領域1B、1Cに注
入された不純物がキャリアとして機能するように活性化
させるたそめのアニール処理を、800〜1500℃、
真空または不活性ガス中において行い、図3(c)に示
されるように、ソース領域1Bおよびドレイン領域1C
を得る。
Next, as shown in FIG. 3B, n-type impurity regions 1B and 1C are formed in the p-type SiC substrate 1A by an implantation method. Here, the implanted impurity is N or P,
The injection temperature is 500 to 1000 ° C., and the injection amount is 1 × 10 18
It is 1 × 10 21 cm −3 . After that, the mask 7 is removed by etching, and furthermore, an annealing process for activating the impurities implanted into the n-type impurity regions 1B and 1C so as to function as carriers is performed at 800 to 1500 ° C.
This is performed in a vacuum or inert gas, and as shown in FIG. 3C, the source region 1B and the drain region 1C
Get.

【0046】次に、図3(d)〜(e)に示されるゲー
ト酸化膜の形成を行う。まず、(d)において、p型S
iC基板1Aを酸素雰囲気中、1200℃において酸化
処理をして表面に膜厚500ÅのSiO2 膜5Aを形成
する。そして、(e)のように、フォトリソ及びエッチ
ング工程を経てソース領域1Bおよびドレイン領域1C
上の酸化膜5Aを除去して、ゲート酸化膜5を得る。
Next, a gate oxide film shown in FIGS. 3D to 3E is formed. First, in (d), the p-type S
The iC substrate 1A is oxidized at 1200 ° C. in an oxygen atmosphere to form a 500 ° -thick SiO 2 film 5A on the surface. Then, as shown in (e), the source region 1B and the drain region 1C are subjected to photolithography and etching steps.
The gate oxide film 5 is obtained by removing the upper oxide film 5A.

【0047】次に、図3(f)〜(h)に示されるソー
ス、ドレイン、ゲート電極形成を行う。まず、p型Si
C基板1A上に、厚み500Åの導電性酸化物をスパッ
タ法などで形成し、フォトリソ及びエッチング工程を経
て、図3(f)に示されるように、ソース、ドレイン領
域1B、1C上にコンタクト電極としての導電性酸化物
2A、2Bを形成する。ここで、導電性酸化物として
は、Nbを1atm%ドープしたSrTiO3 を使用し
た。
Next, source, drain and gate electrodes shown in FIGS. 3 (f) to 3 (h) are formed. First, p-type Si
A conductive oxide having a thickness of 500 ° is formed on the C substrate 1A by a sputtering method or the like, and is subjected to a photolithography and etching process. As shown in FIG. 3F, contact electrodes are formed on the source and drain regions 1B and 1C. Of conductive oxides 2A and 2B are formed. Here, SrTiO 3 doped with 1 atm% of Nb was used as the conductive oxide.

【0048】次に、p型SiC基板1A上に、厚み20
00Åの配線層への接触層としてのAlまたはTiを真
空蒸着法などで形成し、フォトリソ及びエッチング工程
を経て図3(g)に示されるように、導電性酸化物膜2
A、2B上に、配線接続用金属層3A、3Bを形成す
る。
Next, on the p-type SiC substrate 1A, a thickness of 20
Al or Ti is formed as a contact layer to the wiring layer with a thickness of 00 ° by a vacuum evaporation method or the like, and is subjected to a photolithography and etching process to form a conductive oxide film 2 as shown in FIG.
The metal layers 3A and 3B for wiring connection are formed on A and 2B.

【0049】最後に、p型SiC基板1A上に、厚み2
000Åの多結晶Siをスパッタ法などで形成し、フォ
トリソ及びエッチング工程を経て、図3(h)に示され
るように前記多結晶Siがゲート酸化膜5上にのみ存在
するように、ゲート電極6を形成する。
Finally, on the p-type SiC substrate 1A, the thickness 2
A polycrystalline Si of 000 ° is formed by a sputtering method or the like, and is subjected to a photolithography and etching process so that the gate electrode 6 is formed so that the polycrystalline Si exists only on the gate oxide film 5 as shown in FIG. To form

【0050】このように、実施の形態2によるSiCデ
バイスは、SiCにオーミック接触する導電性酸化物膜
(コンタクト電極)を介して配線層である金属電極層を
接続するようにしたので、高温アロイ処理が不要とな
り、又、SiCに高キャリア層を設ける必要もなくな
る。
As described above, in the SiC device according to the second embodiment, since the metal electrode layer as the wiring layer is connected via the conductive oxide film (contact electrode) that makes ohmic contact with SiC, the high-temperature alloy is used. No treatment is required, and it is not necessary to provide a high carrier layer on SiC.

【0051】実施の形態3.実施の形態3は、実施の形
態1の電極をSiCバルクの電極として用いた電子デバ
イスの一例を示す。図4はSiCバルクを用いてなる熱
電素子及びその製造方法を示す図である。この熱電素子
は、図4(c)に示すように、n型SiC1Dを挟んで
設けられたn型第1、第2導電性酸化物(2D−1,2
D−2)と、p型SiC1Eを挟んで設けられたp型第
3、第4導電性酸化物(2E−1,2E−2)と、n型
導電性酸化物2D−2とp型導電性酸化物2E−2と金
属膜3Dを介して接続する第1金属電極8と、n型導電
性酸化物2D−1に金属膜3Eを介して接続された第2
金属電極10と、p型導電性酸化物2E−1に金属膜3
Eを介して接続された第3金属電極9とを備えてなる。
Embodiment 3 FIG. Embodiment 3 shows an example of an electronic device using the electrode of Embodiment 1 as a SiC bulk electrode. FIG. 4 is a diagram showing a thermoelectric element using a SiC bulk and a method for manufacturing the same. As shown in FIG. 4C, the thermoelectric element includes n-type first and second conductive oxides (2D-1, 2D-2) provided with n-type SiC1D interposed therebetween.
D-2), the p-type third and fourth conductive oxides (2E-1 and 2E-2) provided with the p-type SiC1E interposed therebetween, the n-type conductive oxide 2D-2, and the p-type conductive oxide. Metal electrode 8 connected to conductive oxide 2E-2 via metal film 3D, and second metal electrode 8 connected to n-type conductive oxide 2D-1 via metal film 3E.
The metal film 10 is formed on the metal electrode 10 and the p-type conductive oxide 2E-1.
And a third metal electrode 9 connected through E.

【0052】以下、この熱電素子の製造方法を図4に従
って説明する。まず、(a)に示されるように、昇華法
によって得られたp型SiC1Eの両側にp型導電性酸
化物であるCuAlO2 (2E−1、2E−2)をスパ
ッタ法などにより成膜する(厚み500Å)。また、n
型SiC1Dの両側にn型導電性酸化物であるNbを1
atm%ドープしたチタン酸ストロンチウム(2D−
1,2D−2)をスパッタ法などにより成膜する(厚み
500Å)。
Hereinafter, a method for manufacturing the thermoelectric element will be described with reference to FIG. First, as shown in (a), CuAlO 2 (2E-1, 2E-2) which is a p-type conductive oxide is formed on both sides of p-type SiC1E obtained by a sublimation method by a sputtering method or the like. (Thickness 500 mm). Also, n
Nb, which is an n-type conductive oxide, is placed on both sides of the type SiC1D by 1
strontium titanate (2D-
1,2D-2) is formed by sputtering or the like (thickness: 500 °).

【0053】次に、(b)に示されるように、それぞれ
成膜された導電性酸化物(2D−1,2D−2,2E−
1、2E−2)の膜上に接触金属膜3D、3Eとして、
Al膜またはTi膜を真空蒸着法などで形成する(厚み
10μm)。そして、(c)に示されるように、真空蒸
着された接触金属膜3D,3D上に第1金属電極(銅電
極)8をハンダ付けして掛け渡すとともに、接触金属膜
3E,3E上に第2,第3金属電極(銅電極)9,10
をそれぞれハンダ付けして取り付ける。
Next, as shown in (b), the conductive oxides (2D-1, 2D-2, 2E-
1, 2E-2) as contact metal films 3D and 3E on the film
An Al film or a Ti film is formed by a vacuum deposition method or the like (thickness: 10 μm). Then, as shown in (c), the first metal electrode (copper electrode) 8 is soldered over the vacuum-deposited contact metal films 3D, 3D, and the first metal electrode (copper electrode) 8 is spread over the contact metal films 3E, 3E. 2. Third metal electrode (copper electrode) 9, 10
And solder them.

【0054】こうして製造された、熱電素子は金属電極
(例えば銅電極)8〜10とSiC半導体とのオーミッ
ク接触が簡単にとれ、又、接触金属層によりその抵抗を
小さくできる。なお、金属電極に銅を用いるのは、銅は
熱伝導性に優れ、熱電素子の電力/熱交換効率を高める
ことができるからである。
In the thermoelectric element thus manufactured, ohmic contact between the metal electrodes (for example, copper electrodes) 8 to 10 and the SiC semiconductor can be easily obtained, and the resistance can be reduced by the contact metal layer. The reason why copper is used for the metal electrode is that copper has excellent thermal conductivity and can increase the power / heat exchange efficiency of the thermoelectric element.

【0055】実施の形態4.図5はSiCを用いた電子
デバイスの他の例としてnチャネル接合型電界効果トラ
ンジスタ(JFET)を示す断面図である。このJFE
Tは、n型SiC1Fに対して対向する二つの面それぞ
れにp型領域1G,1Gを有し、これらの領域それぞれ
にp型導電性酸化物膜2F,2Fを介してゲート用のA
l,Tiからなる配線接続用金属膜3F,3Fが設けら
れている。又、n型SiC1Fの他の対向する面上に
は、それぞれn型導電性酸化物膜2G、2Hを介してソ
ース、及びドレイン用のAl,Tiからなる配線接続用
金属膜3G,3Hが設けられている。
Embodiment 4 FIG. 5 is a sectional view showing an n-channel junction field effect transistor (JFET) as another example of an electronic device using SiC. This JFE
T has p-type regions 1G and 1G on each of two surfaces facing the n-type SiC 1F, and these regions have p-type conductive oxide films 2F and 2F, respectively.
Wiring connection metal films 3F, 3F made of 1 and Ti are provided. On the other opposing surface of the n-type SiC 1F, wiring connection metal films 3G and 3H made of Al and Ti for source and drain are provided via n-type conductive oxide films 2G and 2H, respectively. Have been.

【0056】実施の形態5.図6はSiCを用いた電子
デバイスの他の例としてnチャネル接合型電界効果トラ
ンジスタ(MESFET)を示す断面図である。このM
ESFETは、n型SiC1H上に例えばPt膜からな
るショットキーゲート電極3Iが設けられ、その両側に
n型導電性酸化物膜2I,2Jを介してそれぞれAl,
Tiからなる配線接続用金属膜3J、3Kが設けられ、
それぞれソース、ドレイン電極とされている。
Embodiment 5 FIG. 6 is a sectional view showing an n-channel junction field effect transistor (MESFET) as another example of an electronic device using SiC. This M
In the ESFET, a Schottky gate electrode 3I made of, for example, a Pt film is provided on an n-type SiC1H, and Al and Al are provided on both sides thereof via n-type conductive oxide films 2I and 2J.
Wiring connection metal films 3J and 3K made of Ti are provided;
These are source and drain electrodes, respectively.

【0057】実施の形態6.図7はSiCを用いた電子
デバイスの他の例としてサイリスタを示す断面図であ
る。このサイリスタは、図示左端より、SiCのp層1
I、n層1J、p層1K、n層1Lが交互に設けられ、
左端のp層1Iにp型導電性酸化物膜2Kを介してA
l,Tiからなる配線接続用金属膜3Lが設けられてア
ノード電極が形成されている。また、右端のn層1Lに
n型導電性酸化物膜2Lを介してAl,Tiからなる配
線接続用金属膜3Mが設けられてカソード電極が形成さ
れている。さらに、右端のn層1Lに隣接されるp層1
Kにp型導電性酸化物膜2Mを介してAl,Tiからな
る配線接続用金属膜3Nが設けられてゲート電極が形成
されている。
Embodiment 6 FIG. FIG. 7 is a sectional view showing a thyristor as another example of an electronic device using SiC. The thyristor is a p-layer 1 of SiC from the left end in the figure.
I, n layer 1J, p layer 1K, and n layer 1L are provided alternately,
A is formed on the leftmost p-layer 1I via the p-type conductive oxide film 2K.
A wiring connection metal film 3L made of 1 and Ti is provided to form an anode electrode. Also, a wiring connection metal film 3M made of Al and Ti is provided on the right end n-layer 1L via an n-type conductive oxide film 2L to form a cathode electrode. Furthermore, the p-layer 1 adjacent to the rightmost n-layer 1L
A wiring connection metal film 3N made of Al and Ti is provided on K via a p-type conductive oxide film 2M to form a gate electrode.

【0058】実施の形態7.図8はSiCを用いた絶縁
ゲートバイポーラトランジスタ(IGBT)であり、基
板の上半分にn型SiC1Mが形成され、下半分にp型
SiC1Nが形成されている。p型SiC1Nの下面に
はp型導電性酸化物膜2Nを介してAl,Tiからなる
配線接続用金属膜3Sが設けられてコレクタ電極が形成
されている。n型SiC1Mの上面両側には、p層1
P,1Qが設けられ、それらの上にn型導電性酸化物膜
2Q,2Pを介して、Al,Tiからなる配線接続用金
属膜3P、3Qが設けられた電極が構成されている。こ
れら電極のうち、左側の電極はエミッタ電極として使用
され、右側の電極がゲート電圧制御端子として使用され
る。
Embodiment 7 FIG. FIG. 8 shows an insulated gate bipolar transistor (IGBT) using SiC, in which an n-type SiC1M is formed in an upper half of a substrate and a p-type SiC1N is formed in a lower half. On the lower surface of the p-type SiC 1N, a wiring connection metal film 3S made of Al and Ti is provided via a p-type conductive oxide film 2N to form a collector electrode. On both sides of the upper surface of the n-type SiC1M, a p-layer 1
P, 1Q are provided, and an electrode on which wiring connection metal films 3P, 3Q made of Al and Ti are provided via n-type conductive oxide films 2Q, 2P. Among these electrodes, the left electrode is used as an emitter electrode, and the right electrode is used as a gate voltage control terminal.

【0059】又、n型SiC1Mの上面にはゲート酸化
膜5Bを介してAl,Tiからなる配線接続用金属膜3
Rが設けられている。又、n型導電性酸化物膜2Q、2
Pの基板側周辺部、及びゲート電極とエミッタ電極及び
ゲート電圧制御端子との間には、p層1P,1Qの中に
それぞれ、n層1R,1S及び1T,1Uが設けられて
いる。
The wiring connection metal film 3 made of Al and Ti is formed on the upper surface of the n-type SiC 1M via the gate oxide film 5B.
R is provided. The n-type conductive oxide films 2Q, 2Q
The n-layers 1R, 1S and 1T, 1U are provided in the p-layers 1P, 1Q, respectively, in the peripheral portion of P on the substrate side and between the gate electrode and the emitter electrode and the gate voltage control terminal.

【0060】以上のような電子デバイスでは、SiCを
用いているので、絶縁破壊に優れ、大電力使用が可能で
あると共に、高温、放射線などの過酷な条件下において
も、高い信頼性と安定性を維持し得る。
Since the above electronic devices use SiC, they have excellent dielectric breakdown, can be used with high power, and have high reliability and stability even under severe conditions such as high temperature and radiation. Can be maintained.

【0061】[0061]

【発明の効果】以上に説明したように、本発明は、所定
の導電型を有する半導体と、該半導体上に形成された該
導電型と同じ導電型の導電性酸化物からなる電極とから
なるので、高温アロイ処理、高キャリアのイオン注入を
必要とすることがない電極、SiCの電極及びSiCデ
バイスを得ることができるという効果を奏する。
As described above, the present invention comprises a semiconductor having a predetermined conductivity type and an electrode formed on the semiconductor and made of a conductive oxide having the same conductivity type as the conductivity type. Therefore, there is an effect that an electrode, a SiC electrode, and a SiC device that do not require high-temperature alloy treatment and high carrier ion implantation can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における電極構造を示す
断面図である。
FIG. 1 is a sectional view showing an electrode structure according to a first embodiment of the present invention.

【図2】SiCと導電性酸化物を接触させたときのバン
ド構造を示す図である。
FIG. 2 is a diagram illustrating a band structure when a conductive oxide is brought into contact with SiC.

【図3】実施の形態2を示す断面図である。FIG. 3 is a sectional view showing a second embodiment.

【図4】実施の形態3を示す断面図である。FIG. 4 is a sectional view showing a third embodiment.

【図5】実施の形態4を示す断面図である。FIG. 5 is a sectional view showing a fourth embodiment.

【図6】実施の形態5を示す断面図である。FIG. 6 is a sectional view showing a fifth embodiment.

【図7】実施の形態6を示す断面図である。FIG. 7 is a sectional view showing a sixth embodiment.

【図8】実施の形態7を示す断面図である。FIG. 8 is a sectional view showing a seventh embodiment.

【符号の説明】[Explanation of symbols]

1 SiC(炭化珪素) 1B ソース領域 1C ドレイン領域 1D n型SiC 1E p型SiC 2 導電性酸化物 2A,2B 導電性酸化物膜 2D Nbドープチタン酸ストロンチウム 2E CuAlO2 3 金属電極 3A,3B 配線接続用金属層 3D,3E 接触金属膜 5 ゲート酸化膜 8 第1金属電極(銅電極) 9,10 第2,第3金属電極(銅電極)DESCRIPTION OF SYMBOLS 1 SiC (silicon carbide) 1B Source region 1C Drain region 1D n-type SiC 1Ep-type SiC 2 Conductive oxide 2A, 2B Conductive oxide film 2D Nb-doped strontium titanate 2E CuAlO 2 3 Metal electrode 3A, 3B Wiring connection Metal layer for 3D, 3E Contact metal film 5 Gate oxide film 8 First metal electrode (copper electrode) 9, 10 Second and third metal electrode (copper electrode)

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 所定の導電型を有する半導体と、 該半導体上に形成された、該導電型と同じ導電型の導電
性酸化物からなる電極と、からなる電極。
An electrode comprising: a semiconductor having a predetermined conductivity type; and an electrode formed on the semiconductor and made of a conductive oxide having the same conductivity type as the conductivity type.
【請求項2】 請求項1記載の電極において、 前記半導体と、前記導電性酸化物とのバンドギャップが
略等しい電極。
2. The electrode according to claim 1, wherein the semiconductor and the conductive oxide have substantially the same band gap.
【請求項3】 所定の導電型のSiCと、 該SiCに接触して形成された該導電型と同じ導電型の
導電性酸化物からなる電極を備えるSiCの電極。
3. An SiC electrode comprising: SiC having a predetermined conductivity type; and an electrode formed of a conductive oxide having the same conductivity type as the conductivity type formed in contact with the SiC.
【請求項4】 請求項3記載のSiCの電極において、 前記導電性酸化物からなる電極は、 該酸化物からなる膜と、 該膜上に形成されてなる金属体とを有するSiCの電
極。
4. The SiC electrode according to claim 3, wherein the electrode made of the conductive oxide has a film made of the oxide, and a metal body formed on the film.
【請求項5】 請求項1乃至請求項4のいずれかに記載
のSiCの電極において、 前記導電性酸化物は、チタン酸ランタン,酸化レニウ
ム,銅アルミ酸化物,銅ガリウム酸化物のいずれかであ
るSiCの電極。
5. The SiC electrode according to claim 1, wherein the conductive oxide is selected from the group consisting of lanthanum titanate, rhenium oxide, copper aluminum oxide, and copper gallium oxide. A certain SiC electrode.
【請求項6】 請求項1乃至請求項4のいずれかに記載
のSiCの電極において、 前記導電性酸化物は、チタン酸ストロンチウム,酸化イ
ンジウムのいずれかであるSiCの電極。
6. The SiC electrode according to claim 1, wherein the conductive oxide is one of strontium titanate and indium oxide.
【請求項7】 請求項6記載のSiCの電極において、 前記チタン酸ストロンチウムは、不純物として、Nb,
Ta,Laのいずれかを含み、前記酸化インジウムにつ
いては、不純物としてSnを含むSiCの電極。
7. The SiC electrode according to claim 6, wherein the strontium titanate contains Nb,
An SiC electrode containing either Ta or La, and for the indium oxide, containing Sn as an impurity.
【請求項8】 半導体としてSiCを用いてなるSiC
デバイスにおいて、 請求項1乃至請求項7のいずれかに記載のSiCの電極
を用いたことを特徴とするSiCデバイス。
8. SiC using SiC as a semiconductor
A SiC device using the SiC electrode according to any one of claims 1 to 7.
【請求項9】 SiC上に設けられたソース、及びドレ
インと、前記SiC上の前記ソース、及びドレインの間
に設けられたゲート電極と、前記ソース及びドレイン上
に設けられた導電性酸化物からなる電極を備えてなるS
iCデバイス。
9. A source and a drain provided on SiC, a gate electrode provided between the source and the drain on the SiC, and a conductive oxide provided on the source and the drain. S with electrodes
iC device.
【請求項10】 n型SiCと、p型SiCと、前記n
型SiCを挟んで設けられた第1、第2のn型導電性酸
化物と、前記p型SiCを挟んで設けられた第3、第4
のp型導電性酸化物と、前記第2の導電性酸化物と前記
第4の導電性酸化物を接続する第1金属電極と、前記第
1の導電性酸化物に対して設けられる第2金属電極と、
前記第3の導電性酸化物に対して設けられる第3金属電
極とを備えてなるSiCデバイス。
10. An n-type SiC, a p-type SiC, and the n-type SiC.
First and second n-type conductive oxides sandwiching the p-type SiC and third and fourth n-type conductive oxides sandwiching the p-type SiC
P-type conductive oxide, a first metal electrode connecting the second conductive oxide and the fourth conductive oxide, and a second metal electrode provided for the first conductive oxide. Metal electrodes,
A third metal electrode provided for the third conductive oxide.
【請求項11】 請求項10記載のSiCデバイスにお
いて、 前記第1の導電性酸化物と前記第2金属電極との間、及
び前記第2の導電性酸化物と前記第1金属電極との間、
並びに前記第3の導電性酸化物と前記第3金属電極との
間、及び前記第4の導電性酸化物と前記第1金属電極と
の間に、それぞれ各導電性酸化物とオーミック特性をも
つ所定の金属を介在させてなるSiCデバイス。
11. The SiC device according to claim 10, wherein between the first conductive oxide and the second metal electrode and between the second conductive oxide and the first metal electrode. ,
And ohmic characteristics with each conductive oxide between the third conductive oxide and the third metal electrode and between the fourth conductive oxide and the first metal electrode, respectively. An SiC device having a predetermined metal interposed.
JP10271947A 1998-09-25 1998-09-25 ELECTRODE, SiC ELECTRODE, AND SiC DEVICE Pending JP2000101064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10271947A JP2000101064A (en) 1998-09-25 1998-09-25 ELECTRODE, SiC ELECTRODE, AND SiC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10271947A JP2000101064A (en) 1998-09-25 1998-09-25 ELECTRODE, SiC ELECTRODE, AND SiC DEVICE

Publications (1)

Publication Number Publication Date
JP2000101064A true JP2000101064A (en) 2000-04-07

Family

ID=17507048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10271947A Pending JP2000101064A (en) 1998-09-25 1998-09-25 ELECTRODE, SiC ELECTRODE, AND SiC DEVICE

Country Status (1)

Country Link
JP (1) JP2000101064A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627964B2 (en) 2000-08-10 2003-09-30 Ngk Spark Plug Co., Ltd. Gas sensor
JP2006108119A (en) * 2000-12-01 2006-04-20 Toshiba Corp Electron beam irradiation device
JP2006213943A (en) * 2005-02-01 2006-08-17 Jsr Corp Method for forming aluminum film
JP2010212361A (en) * 2009-03-09 2010-09-24 Toshiba Corp Semiconductor device
US8008180B2 (en) 2007-03-13 2011-08-30 Toyota Jidosha Kabushiki Kaisha Method of forming an OHMIC contact on a P-type 4H-SIC substrate
JP2013048294A (en) * 2006-03-08 2013-03-07 Toshiba Corp Electronic component module
JP5415650B2 (en) * 2011-04-11 2014-02-12 新電元工業株式会社 Silicon carbide semiconductor device and manufacturing method thereof
JP2017055002A (en) * 2015-09-11 2017-03-16 株式会社東芝 Semiconductor device
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627964B2 (en) 2000-08-10 2003-09-30 Ngk Spark Plug Co., Ltd. Gas sensor
JP2006108119A (en) * 2000-12-01 2006-04-20 Toshiba Corp Electron beam irradiation device
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11355613B2 (en) 2002-08-12 2022-06-07 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11056569B2 (en) 2002-08-12 2021-07-06 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel
US11018237B2 (en) 2002-08-12 2021-05-25 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10950707B2 (en) 2002-08-12 2021-03-16 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP2006213943A (en) * 2005-02-01 2006-08-17 Jsr Corp Method for forming aluminum film
JP2013048294A (en) * 2006-03-08 2013-03-07 Toshiba Corp Electronic component module
US9214617B2 (en) 2006-03-08 2015-12-15 Kabushiki Kaisha Toshiba Electronic component module
US8008180B2 (en) 2007-03-13 2011-08-30 Toyota Jidosha Kabushiki Kaisha Method of forming an OHMIC contact on a P-type 4H-SIC substrate
JP2010212361A (en) * 2009-03-09 2010-09-24 Toshiba Corp Semiconductor device
JP5415650B2 (en) * 2011-04-11 2014-02-12 新電元工業株式会社 Silicon carbide semiconductor device and manufacturing method thereof
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11610974B2 (en) 2011-11-23 2023-03-21 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11804533B2 (en) 2011-11-23 2023-10-31 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
JP2017055002A (en) * 2015-09-11 2017-03-16 株式会社東芝 Semiconductor device
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US11843040B2 (en) 2016-06-17 2023-12-12 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US11462643B2 (en) 2016-11-18 2022-10-04 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height

Similar Documents

Publication Publication Date Title
JP6580267B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4858791B2 (en) Semiconductor device and manufacturing method thereof
JP4594113B2 (en) Manufacturing method of semiconductor device
JP3930561B2 (en) Ohmic contact and method for manufacturing a semiconductor device comprising such an ohmic contact
JP2013232564A (en) Semiconductor device and semiconductor device manufacturing method
JP2000101064A (en) ELECTRODE, SiC ELECTRODE, AND SiC DEVICE
JP6194779B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20080098425A (en) Power semiconductor device
CN112544004A (en) Oxide semiconductor device and method for manufacturing the same
CN108292669B (en) Turn-off type power semiconductor and its manufacturing method
JP4379305B2 (en) Semiconductor device
JP3966249B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4501488B2 (en) Silicon carbide semiconductor ohmic electrode and method of manufacturing the same
WO2017208735A1 (en) Semiconductor device
JP2017152732A (en) Semiconductor device and semiconductor device manufacturing method
US20210184054A1 (en) Semiconductor device and its manufacturing method
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
JPH0864800A (en) Silicon carbide semiconductor device
JP6399161B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2687017B2 (en) Schottky barrier semiconductor device
JP4087368B2 (en) Method for manufacturing SiC semiconductor device
JP7086270B2 (en) Semiconductor equipment
KR20210105821A (en) Thin film transistor including crystalline izto oxide semiconductor and fabrication method for the same
JP2004111760A (en) Ohmic electrode structure of silicon carbide and semiconductor device