JP5218499B2 - Manufacturing method of ceramic multilayer electronic component - Google Patents

Manufacturing method of ceramic multilayer electronic component Download PDF

Info

Publication number
JP5218499B2
JP5218499B2 JP2010186255A JP2010186255A JP5218499B2 JP 5218499 B2 JP5218499 B2 JP 5218499B2 JP 2010186255 A JP2010186255 A JP 2010186255A JP 2010186255 A JP2010186255 A JP 2010186255A JP 5218499 B2 JP5218499 B2 JP 5218499B2
Authority
JP
Japan
Prior art keywords
firing
pressure
furnace
layer
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010186255A
Other languages
Japanese (ja)
Other versions
JP2012044101A (en
Inventor
隆 楫野
禎一 田中
篤志 人見
健作 朝倉
和彦 伊藤
尚志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010186255A priority Critical patent/JP5218499B2/en
Publication of JP2012044101A publication Critical patent/JP2012044101A/en
Application granted granted Critical
Publication of JP5218499B2 publication Critical patent/JP5218499B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、セラミックスを主組成(主成分)とした素体を備えるセラミック積層電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a ceramic multilayer electronic component including an element body having ceramic as a main composition (main component).

近年、サーミスタ、コンデンサ、インダクタ、LTCC(Low Temperature Co-fired Ceramics)、バリスタやそれらの複合体からなるセラミック積層電子部品では、セラミックスからなる素体の内部に内部電極が形成されている。通常、素体の端面には内部電極が露出しており、その素体の端面に、内部電極に接続する下地電極を形成した後に、下地電極上に、めっきにより例えばNi層およびSn層からなる端子電極が形成される。セラミック積層電子部品の(焼結後又は焼成後の)素体は、例えば積層セラミックPTC、低誘電率フェライト材料のように多孔質状であることがあり、この場合素体の端面の下地電極に端子電極をめっきにより形成する際に、めっき液がその素体に侵入し、内部電極から給電されて多孔質体である素体の空隙内部にめっきが付着して絶縁抵抗(IR)が低下するという問題がある。   2. Description of the Related Art In recent years, in a ceramic multilayer electronic component made of a thermistor, a capacitor, an inductor, a LTCC (Low Temperature Co-fired Ceramics), a varistor, or a composite thereof, an internal electrode is formed inside a ceramic body. Usually, an internal electrode is exposed on the end face of the element body, and after forming a base electrode connected to the internal electrode on the end face of the element body, for example, a Ni layer and an Sn layer are formed on the base electrode by plating. A terminal electrode is formed. An element body (after sintering or firing) of a ceramic multilayer electronic component may be porous, for example, a multilayer ceramic PTC or a low dielectric constant ferrite material. When the terminal electrode is formed by plating, the plating solution enters the element body, and power is supplied from the internal electrode to adhere to the inside of the void of the element body that is a porous body, resulting in a decrease in insulation resistance (IR). There is a problem.

このような素体が多孔質であることに起因する問題を解消するための技術の1つとして、素体の表面をガラスにより被覆する技術が提案されている(特許文献1参照)。この特許文献1に開示された技術は、ガラス水溶液中にセラミックPTC素子を浸漬して液状のガラス被膜を形成した後、当該ガラス被膜を大気中にて600℃で焼成して、セラミックPTC素子の素体の表層にガラス層を形成せしめるものである。   As one of the techniques for solving such a problem caused by the fact that the element body is porous, a technique for covering the surface of the element body with glass has been proposed (see Patent Document 1). In the technique disclosed in Patent Document 1, a ceramic PTC element is immersed in an aqueous glass solution to form a liquid glass film, and then the glass film is fired at 600 ° C. in the atmosphere to obtain a ceramic PTC element. A glass layer is formed on the surface layer of the element body.

特開2004−128488号公報JP 2004-128488 A

しかしながら、この方法では、焼成時の熱により、ガラス水溶液中の水分が蒸発して多孔質状の素体の空隙にたまり、またこれが膨張して液状のガラス被膜を突き破って外部へ放出されてしまい、焼成後のガラス層にピンホールが発生する可能性があり、こうしてガラス層に生じたピンホールは、めっき液の侵入経路となり得るので、IR不良の原因となる。   However, in this method, the water in the glass aqueous solution evaporates due to the heat during firing and accumulates in the voids of the porous body, which expands and breaks through the liquid glass coating and is released to the outside. There is a possibility that pinholes are generated in the fired glass layer, and the pinholes thus formed in the glass layer can become an intrusion path for the plating solution, causing an IR defect.

そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、ピンホールを生じること無くガラス層を形成することができるセラミック積層電子部品の製造方法を提供することにある。   Accordingly, the present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a ceramic multilayer electronic component capable of forming a glass layer without generating pinholes.

上記の課題を解決するため、本発明のセラミック積層電子部品の製造方法は、主としてセラミックスからなる焼結した素体の表面にガラス粉体層を形成する工程と、焼成炉内において所定の焼成温度でガラス粉体層を焼成する焼成工程とを有し、焼成工程においては、所定の焼成温度における焼成炉内の圧力を、室温における焼成炉内の圧力の2.2倍以上にしてガラス粉体層を焼成する。   In order to solve the above problems, a method for producing a ceramic multilayer electronic component according to the present invention includes a step of forming a glass powder layer on the surface of a sintered body mainly made of ceramics, and a predetermined firing temperature in a firing furnace. A firing step of firing the glass powder layer, and in the firing step, the pressure in the firing furnace at a predetermined firing temperature is set to 2.2 times or more of the pressure in the firing furnace at room temperature. Bake the layer.

本願発明者らは、焼成工程において、焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の2.2倍以上にしてガラス粉体層を焼成することにより、ガラス層へのピンホールの発生を有意に抑制することができることを見出した。これは以下の理由によるものと考えられる。すなわち、多孔質の素体の焼成を行う場合、素体の空隙内部にあるガスの圧力が温度上昇と共に増大する。焼成時のガラス層は高粘度ではあるが溶融しており、素体内部のガス圧力が大きくなるとガラス層を突き破ってガスが噴出し、ピンホールが形成されるものと考えられる。これに対し、本発明では、焼成温度での炉内圧力を一定値以上に高めることにより、空隙内部のガスの噴出が防止され、その結果、ピンホールの生成が抑制されるものと考えられる(但し、作用はこれに限定されない)。   In the firing step, the inventors of the present invention applied the glass powder layer to the glass layer by firing the pressure in the firing furnace at the firing temperature at 2.2 times or more the pressure in the firing furnace at room temperature. It has been found that the occurrence of pinholes can be significantly suppressed. This is thought to be due to the following reasons. That is, when the porous element body is fired, the pressure of the gas inside the voids of the element element increases as the temperature rises. The glass layer at the time of firing is melted although it has a high viscosity, and when the gas pressure inside the element body increases, it is considered that a gas is blown through the glass layer and a pinhole is formed. On the other hand, in the present invention, it is considered that by increasing the pressure in the furnace at the firing temperature to a certain value or more, ejection of gas inside the void is prevented, and as a result, generation of pinholes is suppressed ( However, the action is not limited to this).

例えば、焼成炉内の雰囲気を密封した状態でガラス粉体層を焼成する。これにより、通常ガラスの焼成温度は350℃以上であるので、ボイルシャルルの法則により焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の2.2倍以上にすることができ、ガラス層へのピンホールの生成が有意に抑制され得る。   For example, the glass powder layer is fired in a state where the atmosphere in the firing furnace is sealed. As a result, since the firing temperature of glass is usually 350 ° C. or higher, the pressure in the firing furnace at the firing temperature can be made 2.2 times or more of the pressure in the firing furnace at room temperature according to Boyle Charles' law. The generation of pinholes in the glass layer can be significantly suppressed.

本発明の効果は、素体の焼結密度が低い多孔質体の場合に特に顕著であり、例えば、素体の焼結密度が90%以下である。   The effect of the present invention is particularly remarkable in the case of a porous body having a low sintered density of the element body. For example, the sintered density of the element body is 90% or less.

好ましくは、酸化性ガスの雰囲気下で焼成する。これにより、焼成工程においてセラミック積層電子部品の素体が還元されることが防止され、セラミック積層電子部品の特性の変動が抑制される。酸化性ガスの例として酸素ガス、酸素と窒素の混合ガス、酸素とAr等の不活性ガスの混合ガス、オゾンガス、NOx(x>1)、SOx(x>2)、水蒸気等が挙げられる。   Preferably, the baking is performed in an oxidizing gas atmosphere. As a result, the element body of the ceramic multilayer electronic component is prevented from being reduced in the firing step, and fluctuations in the characteristics of the ceramic multilayer electronic component are suppressed. Examples of the oxidizing gas include oxygen gas, mixed gas of oxygen and nitrogen, mixed gas of inert gas such as oxygen and Ar, ozone gas, NOx (x> 1), SOx (x> 2), water vapor and the like.

本発明のセラミック積層電子部品の製造方法によれば、焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の2.2倍以上にして焼成することにより、素体の空隙内部のガスの噴出を防止して、ガラス層へのピンホールの発生を抑制することができる。   According to the method for manufacturing a ceramic multilayer electronic component of the present invention, the pressure inside the firing furnace at the firing temperature is set to 2.2 times or more of the pressure inside the firing furnace at room temperature, thereby firing the void inside the element body. It is possible to prevent the generation of pinholes in the glass layer by preventing the gas from being ejected.

本実施形態のセラミックPTC素子の概略構造を示す断面図である。It is sectional drawing which shows schematic structure of the ceramic PTC element of this embodiment. 本実施形態のセラミックPTC素子の概略構造を示す断面図である。It is sectional drawing which shows schematic structure of the ceramic PTC element of this embodiment. セラミックPTC素子を製造する手順の一例を示す工程図である。It is process drawing which shows an example of the procedure which manufactures a ceramic PTC element. セラミックPTC素子の素体表面の空隙を示す平面図である。It is a top view which shows the space | gap of the element body surface of a ceramic PTC element. セラミックPTC素子を製造する手順の一例を示す工程図である。It is process drawing which shows an example of the procedure which manufactures a ceramic PTC element. セラミックPTC素子を製造する手順の一例を示す工程図である。It is process drawing which shows an example of the procedure which manufactures a ceramic PTC element. 焼成炉の構成を示す図である。It is a figure which shows the structure of a baking furnace. 焼成温度での炉内圧力とピンホール密度との関係を示す図である。It is a figure which shows the relationship between the furnace pressure and the pinhole density in a calcination temperature. 焼成温度での炉内圧力とピンホール密度との関係を示す図である。It is a figure which shows the relationship between the furnace pressure and the pinhole density in a calcination temperature. 焼成温度での炉内圧力とピンホール密度との関係を示す図である。It is a figure which shows the relationship between the furnace pressure and the pinhole density in a calcination temperature. 焼成温度での炉内圧力とピンホール密度との関係を示す図である。It is a figure which shows the relationship between the furnace pressure and the pinhole density in a calcination temperature. 焼成温度での炉内圧力とピンホール密度との関係を示す図である。It is a figure which shows the relationship between the furnace pressure and the pinhole density in a calcination temperature.

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Furthermore, the present invention can be variously modified without departing from the gist thereof.

図1は、セラミック積層電子部品の概略構造を示す断面図である。セラミック積層電子部品1は、セラミックスからなる素体2と、素体2内に形成された複数の内部電極3とを含む積層体4を有するPTCサーミスタであり、換言すれば、素体2と内部電極3が積層された単位構造を少なくとも1つ備えたものである。より具体的には、積層体4の一方の側面に露出した端部を有する内部電極3と、積層体4の他方の側面に露出した端部を有する内部電極3とが交互に積層されている。   FIG. 1 is a cross-sectional view showing a schematic structure of a ceramic multilayer electronic component. The ceramic multilayer electronic component 1 is a PTC thermistor having a multilayer body 4 including an element body 2 made of ceramics and a plurality of internal electrodes 3 formed in the element body 2. In other words, the ceramic multilayer electronic component 1 At least one unit structure in which the electrodes 3 are stacked is provided. More specifically, the internal electrodes 3 having end portions exposed on one side surface of the multilayer body 4 and the internal electrodes 3 having end portions exposed on the other side surface of the multilayer body 4 are alternately stacked. .

積層体4の両側面を除く表面にはガラス層5が形成されている。図示はしないが、ガラス層5のガラス成分の一部は積層体4の表層に浸透している。   A glass layer 5 is formed on the surface excluding both side surfaces of the laminate 4. Although not shown, a part of the glass component of the glass layer 5 penetrates into the surface layer of the laminate 4.

積層体4の両側面には、それらの側面を覆うように下地電極6が設けられており、各下地電極6は、積層体4の一方の側面から露出した内部電極3の群、あるいは積層体4の他方の面から露出した内部電極3の群に電気的に接続されている。   Base electrodes 6 are provided on both side surfaces of the multilayer body 4 so as to cover those side surfaces, and each ground electrode 6 is a group of internal electrodes 3 exposed from one side surface of the multilayer body 4 or a multilayer body. 4 is electrically connected to the group of internal electrodes 3 exposed from the other surface.

下地電極6の外側には、さらに、めっきにより端子電極7が形成されている。これらの端子電極7と、例えば、配線基板上の電極とがはんだ等により接合される。各端子電極7は、例えば、下地電極6側から積層形成されたNi層7aおよびSn層7bを含む2層構造を有する。Ni層7aは、Sn層7bと下地電極6との接触を防止して、Snによる下地電極6の腐食を防止するバリアメタルとして機能するものであり、その厚さは例えば2μm程度である。また、Sn層7bは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば4μm程度とされる。   A terminal electrode 7 is further formed on the outside of the base electrode 6 by plating. These terminal electrodes 7 are joined to, for example, electrodes on the wiring board with solder or the like. Each terminal electrode 7 has, for example, a two-layer structure including a Ni layer 7a and a Sn layer 7b that are stacked from the base electrode 6 side. The Ni layer 7a functions as a barrier metal that prevents the Sn layer 7b and the base electrode 6 from contacting each other and prevents corrosion of the base electrode 6 due to Sn, and has a thickness of, for example, about 2 μm. Further, the Sn layer 7b has a function of improving the wettability of the solder, and the thickness thereof is, for example, about 4 μm.

素体2はセラミックスからなり、具体的には、半導体セラミックス、誘電体セラミックス及び磁性体セラミックスからなるものである。このようなセラミック材料に限定はなく、例えば、チタン酸バリウム、チタン酸ストロンチウム、窒化ホウ素、フェライト、チタン酸ジルコン酸鉛、炭化ケイ素、窒化ケイ素、ステアタイト、酸化亜鉛、ジルコニア等が挙げられる。   The element body 2 is made of ceramics, and specifically, is made of semiconductor ceramics, dielectric ceramics, and magnetic ceramics. Such a ceramic material is not limited, and examples thereof include barium titanate, strontium titanate, boron nitride, ferrite, lead zirconate titanate, silicon carbide, silicon nitride, steatite, zinc oxide, and zirconia.

素体2を形成するために用いられるセラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。   A method for synthesizing the ceramic powder used for forming the element body 2 is not particularly limited, and for example, a hydrothermal method, a hydrolysis method, a coprecipitation method, a solid phase method, a sol-gel method, or the like is used. And may be calcined as necessary.

一方、内部電極3には、素体2との間での確実なオーミック接触を可能とする点から、Ag、Ni、Cu、またはAl等を主成分とする材料が用いられ、これらの合金または複合材料であってもよい。   On the other hand, a material mainly composed of Ag, Ni, Cu, Al, or the like is used for the internal electrode 3 in terms of enabling reliable ohmic contact with the element body 2, and these alloys or It may be a composite material.

他方、下地電極6は、例えば、積層体4の側面への導電性ペーストの塗布および焼成により得られる。下地電極6を形成するための導電性ペーストとしては、主として、ガラス粉末と、有機ビヒクル(バインダー)と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極6が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。   On the other hand, the base electrode 6 is obtained, for example, by applying and baking a conductive paste on the side surface of the multilayer body 4. Examples of the conductive paste for forming the base electrode 6 mainly include a glass powder, an organic vehicle (binder), and a metal powder. By firing the conductive paste, the organic vehicle is volatilized, Finally, the base electrode 6 containing a glass component and a metal component is formed. In addition, you may add various additives, such as a viscosity modifier, an inorganic binder, and an oxidizing agent, to an electrically conductive paste as needed.

例えば、下地電極6は、金属成分としてAg、および、Znを含むものであり、このZnが、内部電極3の構成成分であるNi、Cu、またはAlと、下地電極6に含まれるAgとの接合部位に介在して双方と合金を形成することにより、接触抵抗が減少し、内部電極3と下地電極6との間の接合面積が増大され、これにより、接続抵抗を十分に低下させることができるとともに、内部電極3と下地電極6との機械的な接合強度をも高めることが可能となる。   For example, the base electrode 6 contains Ag and Zn as metal components, and this Zn is a constituent component of the internal electrode 3 such as Ni, Cu, or Al and Ag contained in the base electrode 6. By forming an alloy with both of them at the joining site, the contact resistance is reduced and the joining area between the internal electrode 3 and the base electrode 6 is increased, thereby sufficiently reducing the connection resistance. In addition, the mechanical bonding strength between the internal electrode 3 and the base electrode 6 can be increased.

また、図2に示すように、下地電極6を2層化することも好ましく行われる。上記のAg及びZnからなる下地電極層6aの上にAg単体からなる緻密な下地電極層6bを形成することが好ましく行われる。Ag及びZn層からなる下地電極層6aは焼成時に合金化するが、この段階でカーケンダル現象により空隙(カーケンダルボイド)が発生する傾向にあり、このまま湿式めっきを行って端子電極7を形成すると空隙よりめっき液が素体内部に浸入し、これが多孔質体内部に残留して信頼性に重大な不具合を発生させる。Ag及びZnからなる下地電極層6aの上にAg単体からなる緻密な下地電極層6bを形成すると、たとえAg及びZnからなる下地電極層6aに開口を持つ空隙部が発生していても端子電極のめっき中に素体内部にめっき液が浸入することを防止することが可能であり、信頼性に優れたセラミック積層電子部品を構成することができる。下地電極層6bのフリット量は緻密性を確保する為にできるだけ少ないほうが好ましく、8%以下、さらに好ましくは5%以下、最も好ましいのは3%以下である。また銀粉の平均粒径は電極の緻密性を向上させる為に1μm以下が好ましい。   Moreover, as shown in FIG. 2, it is also preferable to make the base electrode 6 into two layers. It is preferable to form a dense base electrode layer 6b made of Ag alone on the base electrode layer 6a made of Ag and Zn. The base electrode layer 6a made of Ag and Zn layers is alloyed during firing, but at this stage, there is a tendency for voids (kerkendal voids) to occur due to the Kirkendall phenomenon. Further, the plating solution penetrates into the element body, which remains inside the porous body and causes a serious problem in reliability. When the dense base electrode layer 6b made of Ag alone is formed on the base electrode layer 6a made of Ag and Zn, the terminal electrode is formed even if a void portion having an opening is generated in the base electrode layer 6a made of Ag and Zn. It is possible to prevent the plating solution from entering the element body during plating, and it is possible to constitute a ceramic multilayer electronic component having excellent reliability. The frit amount of the base electrode layer 6b is preferably as small as possible in order to ensure denseness, and is 8% or less, more preferably 5% or less, and most preferably 3% or less. The average particle size of the silver powder is preferably 1 μm or less in order to improve the density of the electrode.

次に、上記の本実施形態に係るセラミック積層電子部品1の製造方法について、図3〜図6を参照して説明する。図3〜図6は、セラミック積層電子部品1を製造する手順の一例を示す工程図である。   Next, a method for manufacturing the ceramic multilayer electronic component 1 according to the present embodiment will be described with reference to FIGS. 3-6 is process drawing which shows an example of the procedure which manufactures the ceramic multilayer electronic component 1. FIG.

まず、図3に示すように、素体2と内部電極3との積層構造からなる積層体4を形成する。積層体4は、例えば以下のようにして製造される。セラミック粉末、有機溶剤、有機バインダおよび可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、シート状の素体、いわゆるセラミックグリーンシートを得る。続いて、セラミックグリーンシート上に、金属粉と、バインダ樹脂と、溶剤とを含有する導電性ペーストを印刷することにより、内部電極3のパターンを形成する。さらに、続いて、内部電極3が形成された複数の素体2と内部電極3が形成されていない複数の素体2とを交互に積層し、それを更に加圧して積層構造体を得る。それから、積層構造体を切断することにより個々の積層体4に分割する。これにより、切断後の積層体4の側面からは、内部電極3の端部が露出した状態となる。次に、積層体4を、大気中で脱バインダ処理した後、焼成を行うことにより、焼結された積層体4が得られる。   First, as shown in FIG. 3, a laminated body 4 having a laminated structure of the element body 2 and the internal electrodes 3 is formed. The laminated body 4 is manufactured as follows, for example. A ceramic powder, an organic solvent, an organic binder, a plasticizer, and the like are mixed to form a ceramic slurry, and then molded by a doctor blade method to obtain a sheet-like body, a so-called ceramic green sheet. Subsequently, a pattern of the internal electrode 3 is formed on the ceramic green sheet by printing a conductive paste containing metal powder, a binder resin, and a solvent. Further, subsequently, a plurality of element bodies 2 in which the internal electrodes 3 are formed and a plurality of element bodies 2 in which the internal electrodes 3 are not formed are alternately laminated, and further pressed to obtain a laminated structure. Then, the laminated structure is divided into individual laminated bodies 4 by cutting. Thereby, the edge part of the internal electrode 3 will be in the state exposed from the side surface of the laminated body 4 after a cutting | disconnection. Next, the laminate 4 is subjected to a binder removal treatment in the air and then fired to obtain a sintered laminate 4.

図4は、素体2の表面を示す平面図である。焼結体となった素体2は、積層セラミックPTC、低誘電率フェライト素体のように多孔質状である場合があり、その表面および内部には、多数の空隙2aが形成されている。   FIG. 4 is a plan view showing the surface of the element body 2. The element body 2 that is a sintered body may be porous like a multilayer ceramic PTC or a low dielectric constant ferrite element body, and a large number of voids 2a are formed on the surface and inside thereof.

次に、図5に示すように、素体2の全面に、ガラス粉末、バインダ樹脂及び溶剤を含むガラススラリーを塗布して積層体4の表層にガラス粉末層5aを形成する。   Next, as shown in FIG. 5, a glass slurry containing glass powder, a binder resin and a solvent is applied to the entire surface of the base body 2 to form a glass powder layer 5 a on the surface layer of the laminate 4.

続いて、図6に示すように、ガラス粉末層5aを焼成する。この焼成により、素体2上には、緻密で高密度のガラス層5が形成される。ガラス粉末層5aの焼成工程において、ガラス粉体層5aが形成された素体2を焼成炉に搬入し、焼成炉内の温度を上昇させて所定の焼成温度でガラス粉体層を焼成する。本実施形態では、この焼成工程において、焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の2.2倍以上にして焼成する。   Subsequently, as shown in FIG. 6, the glass powder layer 5a is fired. By this firing, a dense and high-density glass layer 5 is formed on the element body 2. In the firing step of the glass powder layer 5a, the element body 2 on which the glass powder layer 5a is formed is carried into a firing furnace, the temperature in the firing furnace is increased, and the glass powder layer is fired at a predetermined firing temperature. In this embodiment, in this firing step, firing is performed by setting the pressure in the firing furnace at the firing temperature to 2.2 times or more than the pressure in the firing furnace at room temperature.

図7は、焼成炉の概略構成を示す図である。
図7に示すように、焼成炉101には、流量調整バルブ102を介してガス供給源103が接続されている。また、圧力調整バルブ104を介して排気ポンプ105が接続されている。さらに、焼成炉101には、焼成炉内の圧力を計測する圧力計106が設けられている。
FIG. 7 is a diagram showing a schematic configuration of a firing furnace.
As shown in FIG. 7, a gas supply source 103 is connected to the firing furnace 101 via a flow rate adjustment valve 102. Further, an exhaust pump 105 is connected through a pressure adjustment valve 104. Further, the firing furnace 101 is provided with a pressure gauge 106 for measuring the pressure in the firing furnace.

ガス供給源103は、所望の圧力のガスを供給するものであり、ガス供給源103により供給されるガスの流量は流量調整バルブ102により調整される。ガス供給源103は、好ましくは、酸化性ガスを供給する。酸化性ガスの例として酸素ガス、酸素と窒素の混合ガス、酸素とAr等の不活性ガスの混合ガス、オゾンガス、NOx(x>1)、SOx(x>2)、水蒸気等が挙げられる。   The gas supply source 103 supplies a gas having a desired pressure, and the flow rate of the gas supplied from the gas supply source 103 is adjusted by the flow rate adjusting valve 102. The gas supply source 103 preferably supplies an oxidizing gas. Examples of the oxidizing gas include oxygen gas, mixed gas of oxygen and nitrogen, mixed gas of inert gas such as oxygen and Ar, ozone gas, NOx (x> 1), SOx (x> 2), water vapor and the like.

排気ポンプ105は、例えば、メカニカルブースターポンプからなる。排気ポンプ105による排気量は、圧力調整バルブ104の開度を調整することにより調整される。   The exhaust pump 105 is composed of, for example, a mechanical booster pump. The amount of exhaust by the exhaust pump 105 is adjusted by adjusting the opening of the pressure adjustment valve 104.

上記構成の焼成炉101では、流量調整バルブ102及び圧力調整バルブ104を調整することにより、焼成炉101内に酸化性ガスを供給しつつ、焼成炉101内の圧力が所望の圧力に調整される。   In the firing furnace 101 configured as described above, the pressure in the firing furnace 101 is adjusted to a desired pressure while supplying the oxidizing gas into the firing furnace 101 by adjusting the flow rate adjustment valve 102 and the pressure adjustment valve 104. .

本実施形態では、上述した焼成炉101を用いて、焼成温度での焼成炉内の圧力が室温での焼成炉内の圧力に対して一定値以上になるように調整して、ガラス粉末層5aを焼成し、ガラス層5を形成する。   In the present embodiment, the glass powder layer 5a is adjusted by using the firing furnace 101 described above so that the pressure in the firing furnace at the firing temperature is equal to or higher than a certain value with respect to the pressure in the firing furnace at room temperature. Is fired to form the glass layer 5.

以降の工程としては、素体2の側面に形成されたガラス層5を除去した後に、素体2の側面に下地電極6を形成する(図1参照)。下地電極6の形成では、素体2の側面に、金属粉と、有機バインダと、ガラスフリットと、溶剤とを含む導電性ペーストを塗布し乾燥した後に焼成する。このときの焼成により、下地電極に含まれる有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極6が形成される。   As a subsequent process, after removing the glass layer 5 formed on the side surface of the element body 2, the base electrode 6 is formed on the side surface of the element body 2 (see FIG. 1). In forming the base electrode 6, a conductive paste containing metal powder, an organic binder, glass frit, and a solvent is applied to the side surface of the element body 2, dried, and then fired. By firing at this time, the organic vehicle contained in the base electrode is volatilized, and finally the base electrode 6 containing a glass component and a metal component is formed.

続いて、下地電極6の表面に、電気めっきによりNi層7aおよびSn層7bを順次堆積させて端子電極7を形成する。例えば、Ni層7aの形成では、バレルめっき方式を採用し、ワット系の浴を用いてNiを2μm析出させる。また、Sn層7bの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Snを4μm析出させる。以上により、セラミック積層電子部品1が製造される(図1参照)。   Subsequently, the Ni layer 7 a and the Sn layer 7 b are sequentially deposited on the surface of the base electrode 6 by electroplating to form the terminal electrode 7. For example, in the formation of the Ni layer 7a, a barrel plating method is adopted, and Ni of 2 μm is deposited using a Watt-based bath. Further, in forming the Sn layer 7b, a barrel plating method is adopted, and Sn is deposited by 4 μm using a neutral tin plating bath. Thus, the ceramic multilayer electronic component 1 is manufactured (see FIG. 1).

以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。下記の実施例では、セラミック積層電子部品1として積層PTCを形成した。   Examples of the present invention will be described below, but the present invention is not limited to these examples. In the following examples, a laminated PTC was formed as the ceramic laminated electronic component 1.

(実施例1)
Φ200のバレルスプレー装置で、外形が1.6×0.8×0.8mmであり、素体の焼結密度が80,85,90,95%の積層PTCのガラスコーティングを行った。まず、ガラス転移温度:450℃、軟化温度:520℃であり平均粒径が1.2μmのガラス粉末を作製し、当該ガラス粉末とポリビニルアルコール樹脂とを95:5の重量比で混合した。さらに、得られた固形成分(ガラス粉末及びポリビニルアルコールの混合物)と溶剤とを2.5:97.5の重量比で混合し、16時間ボールミルでかき混ぜた。溶剤としては、水とエタノールを8:2で混合したものを用いた。次に、バレルスプレー装置にチップを900g投入し、チップ表面にガラス塗膜(ガラス粉末層)を形成した。温風温度70℃、バレルの回転スピードは5rpm(周速0.05m/s)でスラリー吐出量、コーティング時間は適宜調整した。コーティング後にチップの固着及びコーナー部の露出は発生しなかった。このときチップ表面の平坦部のガラス粉末層の厚さは平均で7μmであった。
Example 1
Glass coating of laminated PTC with an outer diameter of 1.6 × 0.8 × 0.8 mm and sintered body density of 80, 85, 90, and 95% was performed with a barrel spray device of Φ200. First, a glass powder having a glass transition temperature of 450 ° C. and a softening temperature of 520 ° C. and an average particle diameter of 1.2 μm was prepared, and the glass powder and polyvinyl alcohol resin were mixed at a weight ratio of 95: 5. Further, the obtained solid component (a mixture of glass powder and polyvinyl alcohol) and a solvent were mixed at a weight ratio of 2.5: 97.5, and stirred for 16 hours by a ball mill. As the solvent, a mixture of water and ethanol at 8: 2 was used. Next, 900 g of the chip was put into a barrel spray apparatus, and a glass coating film (glass powder layer) was formed on the chip surface. The hot air temperature was 70 ° C., the barrel rotation speed was 5 rpm (circumferential speed 0.05 m / s), and the slurry discharge amount and coating time were appropriately adjusted. No chip sticking or corner exposure occurred after coating. At this time, the thickness of the glass powder layer on the flat portion of the chip surface was 7 μm on average.

次に得られたチップを100個づつ550℃で焼成した。温度上昇及び降下の速さは5deg/minであり、550℃で10分間、この温度を保持している。ここで室温での炉内の圧力は1気圧にして、焼成温度(550℃)での炉内の圧力を1〜3気圧まで0.2気圧きざみに変化させた。炉内の圧力は温度上昇に比例して直線的に上昇させ、焼成温度で規定の圧力になるように調整した。炉内の圧力調整は排気側を排気ポンプ105で排気した状態で、ガス供給源103の圧力を550℃での炉内留部圧力より高くして、流量調整バルブ102を調整することによりエアーを100ml/minの割合で供給し、排気側の圧力調整バルブ104の開度を自動調節することで行った(図7参照)。焼成後のガラス層の厚さは5μmであった。焼成後のチップを各5個ランダムに選び各チップの平坦面で1mm2の面積を500倍のSEMで観察し、ピンホール数を調査した。結果を表1及び図8に示す。 Next, 100 pieces of the obtained chips were baked at 550 ° C. The rate of temperature increase and decrease is 5 deg / min, and this temperature is maintained at 550 ° C. for 10 minutes. Here, the pressure in the furnace at room temperature was set to 1 atm, and the pressure in the furnace at the firing temperature (550 ° C.) was changed from 1 to 3 atm in steps of 0.2 atm. The pressure in the furnace was linearly increased in proportion to the temperature increase, and adjusted to a specified pressure at the firing temperature. The pressure inside the furnace is adjusted by adjusting the flow rate adjusting valve 102 by adjusting the flow rate adjusting valve 102 with the pressure of the gas supply source 103 higher than the pressure inside the furnace at 550 ° C. while the exhaust pump 105 exhausts the exhaust side. This was carried out by supplying at a rate of 100 ml / min and automatically adjusting the opening of the pressure adjustment valve 104 on the exhaust side (see FIG. 7). The thickness of the glass layer after firing was 5 μm. Five chips after firing were randomly selected, and a 1 mm 2 area was observed with a 500 times SEM on the flat surface of each chip, and the number of pinholes was investigated. The results are shown in Table 1 and FIG.

Figure 0005218499
Figure 0005218499

表1及び図8に示すように、焼成温度での炉内圧力/室温での炉内圧力が2.2を下回るとピンホールが発生し、焼成温度での炉内圧力が小さくなるにつれて急速に増大することが判明した。また素体の焼結密度が90%を下回るとピンホールの発生が急増することが判明した。また焼成温度での炉内圧力が1気圧の場合が焼成炉の一部を開放して焼成を行う最もよく知られた場合であるがこの場合はピンホールの発生が最も激しいことが判明した。   As shown in Table 1 and FIG. 8, when the furnace pressure at the firing temperature / the furnace pressure at room temperature falls below 2.2, pinholes are generated, and rapidly as the furnace pressure at the firing temperature decreases. It turned out to increase. It has also been found that the occurrence of pinholes rapidly increases when the sintered density of the element body is less than 90%. The case where the pressure in the furnace at the firing temperature is 1 atm is the most well-known case where firing is performed with a part of the firing furnace open, but in this case, it has been found that pinholes are most severely generated.

次に内部電極が露出している面にブラスト処理を施してこの面のガラス層を除去し、次にこの面にAg60wt%、Zn30wt%、残部ガラスの導電性ペーストを塗布して500℃で焼成して下地電極を形成した。そののちにこのチップの下地電極上に湿式バレルめっき法にて2μmのNi層、4μmのSn層を形成した。めっき後のチップの外観を調査するとガラス層にピンホールの発生する焼成条件でガラス層を形成したサンプルには素体上にめっき付着が見られたが、ピンホールの発生しない条件で焼成したサンプルには見られなかった。   Next, the surface where the internal electrodes are exposed is subjected to blasting to remove the glass layer on this surface, and then the surface is coated with a conductive paste of Ag 60 wt%, Zn 30 wt%, and the remaining glass and baked at 500 ° C. Thus, a base electrode was formed. After that, a 2 μm Ni layer and a 4 μm Sn layer were formed on the base electrode of this chip by wet barrel plating. When the appearance of the chip after plating was examined, the sample in which the glass layer was formed under the firing conditions where pinholes occurred in the glass layer showed plating adhesion on the element body, but the sample was fired under conditions where no pinholes occurred Was not seen.

(実施例2)
実施例1で室温での炉内の圧力を0.5気圧にして同様の検討を行った。結果を表2及び図9に示す。
(Example 2)
In Example 1, the same examination was performed by setting the pressure in the furnace at room temperature to 0.5 atm. The results are shown in Table 2 and FIG.

Figure 0005218499
Figure 0005218499

表2及び図9に示すように、実施例1と同様に焼成温度での炉内圧力/室温での炉内圧力が2.2を下回るとピンホールが発生し、焼成温度の炉内圧力が小さくなるにつれて急速に増大することが判明した。また素体の焼結密度が90%を下回るとピンホールの発生が急増することが判明した。   As shown in Table 2 and FIG. 9, when the furnace pressure at the firing temperature / furnace pressure at room temperature falls below 2.2 as in Example 1, a pinhole is generated, and the furnace pressure at the firing temperature is It turned out to increase rapidly as it gets smaller. It has also been found that the occurrence of pinholes rapidly increases when the sintered density of the element body is less than 90%.

(実施例3)
焼成炉を密封して状態で焼成した以外は実施例1と同様にして積層PTCを製造した。この場合焼成温度での炉内の圧力は2.8気圧であった。この場合、素体の焼結密度が80,85,90,95%の積層PTC全てにおいてピンホールの発生は見られなかった。
(Example 3)
A laminated PTC was produced in the same manner as in Example 1 except that the firing furnace was sealed and fired in the state. In this case, the pressure in the furnace at the firing temperature was 2.8 atm. In this case, no pinholes were observed in all the laminated PTCs having a sintered density of 80, 85, 90, and 95%.

(比較例1)
ガラス層の厚さが焼成後に2μmになるように調整した以外は、実施例1と同様にして積層PTCを製造した。この場合全てのサンプルでピンホールが発生した。これは多孔質体の場合、焼成時にガラスが一部素体内部に吸収される為に、膜厚が2μm以下であると、ガラス層の連続性が保証されないことによると考えられる。
(Comparative Example 1)
A laminated PTC was produced in the same manner as in Example 1 except that the thickness of the glass layer was adjusted to 2 μm after firing. In this case, pinholes occurred in all samples. This is considered to be because, in the case of a porous body, glass is partially absorbed into the body during firing, so that the continuity of the glass layer is not guaranteed when the film thickness is 2 μm or less.

(比較例2)
積層PTCのチップをNa−Si−O2系のガラス水溶液中に60分間浸漬した後、大気中で600℃で焼成した。この場合素体表面を観察すると1μm以下の微細なピンホールが多数発生しており、チップを湿式めっきすると素体の全面にめっきが付着した。これは加熱時に素体内部に浸透したガラス成分から水分が蒸発するがこのときの水蒸気のガス抜けの経路がピンホールになっていること、また表層のガラス層の厚さが1μm以下であり、連続性に乏しいことによると考えられる。
(Comparative Example 2)
The laminated PTC chip was immersed in a Na—Si—O 2 -based glass aqueous solution for 60 minutes and then fired at 600 ° C. in the air. In this case, when the surface of the element body was observed, many fine pinholes of 1 μm or less were generated, and when the chip was wet-plated, the plating adhered to the entire surface of the element body. This is because moisture evaporates from the glass component that has penetrated into the element body during heating, but the water vapor degassing path at this time is a pinhole, and the thickness of the surface glass layer is 1 μm or less, This is thought to be due to the lack of continuity.

(比較例3)
真空中で焼成した以外は、実施例1と同様にして積層PTCを製造した。この場合どのサンプルにもピンホールの発生は見られなかったが、焼成後の全てのサンプルで抵抗ジャンプが1.5桁以下になっていた。これは真空中で加熱したので多孔質体である素体の表面が還元されたことによると考えられる。
(Comparative Example 3)
A laminated PTC was produced in the same manner as in Example 1 except that firing was performed in vacuum. In this case, no pinhole was observed in any sample, but the resistance jump was 1.5 digits or less in all the samples after firing. This is presumably because the surface of the porous body was reduced because it was heated in vacuum.

(実施例4)
実施例1でガラスをA:ビスマス系の軟化温度が470℃のもの、B:亜鉛系の軟化温度が570℃のもの、C:シリカ系で軟化温度が670℃のものの3種類を用意し、それぞれ500℃、600℃、700℃で焼成した。Aの結果を表3及び図10に示し、Bの結果を表4及び図11に示し、Cの結果を表5及び図12に示す。
Example 4
In Example 1, three types of glass are prepared: A: a bismuth-based softening temperature of 470 ° C., B: a zinc-based softening temperature of 570 ° C., and C: a silica-based softening temperature of 670 ° C. Firing was performed at 500 ° C., 600 ° C., and 700 ° C., respectively. The results of A are shown in Table 3 and FIG. 10, the results of B are shown in Tables 4 and 11, and the results of C are shown in Tables 5 and 12.

Figure 0005218499
Figure 0005218499

Figure 0005218499
Figure 0005218499

Figure 0005218499
Figure 0005218499

表3〜表5及び図10〜図12に示すように、ガラスの焼成温度が変わっても同様の結果が得られた。   As shown in Tables 3 to 5 and FIGS. 10 to 12, similar results were obtained even when the firing temperature of the glass was changed.

以上のように、本実施例により、以下の知見が得られる。   As described above, the following knowledge is obtained by this example.

焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の2.2倍以上にして焼成することにより、ガラス層へのピンホールの発生を有意に抑制することができる。これは以下の理由によるものと考えられる。多孔質の素体の焼成を行う場合、素体の空隙内部にあるガスの圧力が温度上昇と共に増大する。焼成時のガラス層は高粘度ではあるが溶融しており、素体内部のガス圧力が大きくなるとガラス層を突き破ってガスが噴出し、ピンホールが形成されるものと考えられる。焼成温度での炉内圧力を一定値以上に高めることにより、空隙内部のガスの噴出を防止して、ピンホールの生成を抑制していると考えられる。   By firing the pressure in the firing furnace at the firing temperature at 2.2 times or more than the pressure in the firing furnace at room temperature, the occurrence of pinholes in the glass layer can be significantly suppressed. This is thought to be due to the following reasons. When firing the porous element body, the pressure of the gas inside the voids of the element element increases as the temperature rises. The glass layer at the time of firing is melted although it has a high viscosity, and when the gas pressure inside the element body increases, it is considered that a gas is blown through the glass layer and a pinhole is formed. It is considered that by increasing the pressure in the furnace at the firing temperature to a certain value or more, the gas inside the void is prevented from being ejected and the generation of pinholes is suppressed.

そして、上記の本実施例の効果は素体の焼結密度が低く多孔質体の場合に特に顕著であることが判明した。   And it turned out that the effect of said Example is especially remarkable in the case of a porous body with a low sintered density of the element body.

さらに、焼成温度での炉内圧力は室温での炉内圧力の10倍以下にすることが好ましいことが判明した。焼成温度での焼成炉内の圧力が室温での焼成炉内の圧力の10倍を超えると、焼成時にガラスが素体内部に深く浸透しすぎて、表面のガラス厚が2μmを切り、ピンホールが発生してしまうからである。   Furthermore, it has been found that the furnace pressure at the firing temperature is preferably 10 times or less of the furnace pressure at room temperature. When the pressure in the firing furnace at the firing temperature exceeds 10 times the pressure in the firing furnace at room temperature, the glass penetrates too deeply into the body during firing, and the glass thickness on the surface cuts down to 2 μm. This is because it will occur.

また、ガラス層の膜厚は2より大きく10μm以下が好ましいことが判明した。膜厚が2μm以下になるとピンホールが増加する。またガラス層の膜厚が10μmを越えるとガラスと素体の熱応力が大きくなり、ガラス層もしくは素体にクラックが発生することがある。またガラス層の膜厚が10μmを超えると生産性が低下するという不利益がある。   Moreover, it turned out that the film thickness of a glass layer is larger than 2 and 10 micrometers or less are preferable. When the film thickness is 2 μm or less, pinholes increase. On the other hand, when the film thickness of the glass layer exceeds 10 μm, the thermal stress between the glass and the element body increases, and cracks may occur in the glass layer or element body. Moreover, when the film thickness of a glass layer exceeds 10 micrometers, there exists a disadvantage that productivity falls.

本発明のセラミック積層電子部品の製造方法は、サーミスタ、コンデンサ、インダクタ、LTCC(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなるセラミック積層電子部品の製造に広く利用することができる。   The method for manufacturing a ceramic multilayer electronic component of the present invention can be widely used for manufacturing a ceramic multilayer electronic component comprising a thermistor, a capacitor, an inductor, LTCC (Low Temperature Co-fired Ceramics), a varistor, and a composite component thereof.

1…セラミック積層電子部品、2…素体、2a…空隙、3…内部電極、4…積層体(焼結体)、5a…ガラス粉末層、5…ガラス層、6…下地電極、6a…下地電極層、6b…下地電極層、7…端子電極、7a…Ni層、7b…Sn層、101…焼成炉、102…流量調整バルブ、103…ガス供給源、104…圧力調整バルブ、105…排気ポンプ、106…圧力計。   DESCRIPTION OF SYMBOLS 1 ... Ceramic laminated electronic component, 2 ... Element body, 2a ... Air gap, 3 ... Internal electrode, 4 ... Laminated body (sintered body), 5a ... Glass powder layer, 5 ... Glass layer, 6 ... Base electrode, 6a ... Base Electrode layer, 6b: Base electrode layer, 7 ... Terminal electrode, 7a ... Ni layer, 7b ... Sn layer, 101 ... Firing furnace, 102 ... Flow control valve, 103 ... Gas supply source, 104 ... Pressure adjustment valve, 105 ... Exhaust Pump, 106 ... pressure gauge.

Claims (5)

主としてセラミックスからなる焼結した素体の表面にガラス粉体層を形成する工程と、
焼成炉内において所定の焼成温度で前記ガラス粉体層を焼成する焼成工程と、
を有し、
前記焼成工程においては、前記所定の焼成温度における焼成炉内の圧力を、室温における焼成炉内の圧力の2.2倍以上3倍以下にして、前記ガラス粉体層を焼成する、
セラミック積層電子部品の製造方法。
Forming a glass powder layer on the surface of a sintered body mainly composed of ceramics;
A firing step of firing the glass powder layer at a predetermined firing temperature in a firing furnace;
Have
In the firing step, the pressure in the firing furnace at the predetermined firing temperature is set to 2.2 to 3 times the pressure in the firing furnace at room temperature, and the glass powder layer is fired.
Manufacturing method of ceramic multilayer electronic components.
焼成炉内の雰囲気を密封した状態で前記ガラス粉体層を焼成する、
請求項1に記載のセラミック積層電子部品の製造方法。
Firing the glass powder layer in a state where the atmosphere in the firing furnace is sealed,
The method for producing a ceramic multilayer electronic component according to claim 1.
前記素体の焼結密度が90%以下である、
請求項1又は2に記載のセラミック積層電子部品の製造方法。
The sintered density of the element body is 90% or less.
The manufacturing method of the ceramic multilayer electronic component of Claim 1 or 2.
酸化性ガスの雰囲気下で前記ガラス粉体層を焼成する、
請求項1〜3のいずれかに記載のセラミック積層電子部品の製造方法。
Firing the glass powder layer in an oxidizing gas atmosphere;
The manufacturing method of the ceramic multilayer electronic component in any one of Claims 1-3.
前記焼成工程においては、前記焼成炉内の圧力を温度上昇に比例して直線的に上昇させる、In the firing step, the pressure in the firing furnace is increased linearly in proportion to the temperature rise.
請求項1〜4のいずれかに記載のセラミック積層電子部品の製造方法。The manufacturing method of the ceramic multilayer electronic component in any one of Claims 1-4.
JP2010186255A 2010-08-23 2010-08-23 Manufacturing method of ceramic multilayer electronic component Expired - Fee Related JP5218499B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010186255A JP5218499B2 (en) 2010-08-23 2010-08-23 Manufacturing method of ceramic multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010186255A JP5218499B2 (en) 2010-08-23 2010-08-23 Manufacturing method of ceramic multilayer electronic component

Publications (2)

Publication Number Publication Date
JP2012044101A JP2012044101A (en) 2012-03-01
JP5218499B2 true JP5218499B2 (en) 2013-06-26

Family

ID=45900042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010186255A Expired - Fee Related JP5218499B2 (en) 2010-08-23 2010-08-23 Manufacturing method of ceramic multilayer electronic component

Country Status (1)

Country Link
JP (1) JP5218499B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5915567B2 (en) * 2013-02-21 2016-05-11 株式会社村田製作所 Chip-type positive temperature coefficient thermistor element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990637B2 (en) * 1993-02-16 1999-12-13 株式会社村田製作所 Method of forming thick film electrode for electronic parts
JP4506066B2 (en) * 2002-06-11 2010-07-21 株式会社村田製作所 Chip-type electronic component and method for manufacturing chip-type electronic component
JP3622851B2 (en) * 2002-08-02 2005-02-23 三菱マテリアル株式会社 Manufacturing method of chip type thermistor
JP4311124B2 (en) * 2002-09-10 2009-08-12 株式会社村田製作所 Chip-type electronic components
JP4624754B2 (en) * 2003-09-29 2011-02-02 日本特殊陶業株式会社 Ceramic substrate for thin film electronic component, manufacturing method thereof, and thin film electronic component using the same

Also Published As

Publication number Publication date
JP2012044101A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5142090B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
US8339237B2 (en) Multilayer PTC thermistor
TWI395234B (en) Stacked electronic part and method of manufacturing the same
JP5180753B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
JP5099609B2 (en) Multilayer electronic components
JP5131067B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
KR20070015445A (en) Electronic part, layered ceramic capacitor, and manufacturing method thereof
JP2010045209A (en) Method of manufacturing laminated ceramic electronic component
JP2002305127A (en) Monolithic ceramic electronic component and method of manufacturing the same
JP4182009B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP2023013238A (en) Ceramic electronic component
JP4682214B2 (en) Ceramic element and manufacturing method thereof
JP7388088B2 (en) Multilayer ceramic electronic components and their manufacturing method
JP5218499B2 (en) Manufacturing method of ceramic multilayer electronic component
JP4858233B2 (en) Green sheet lamination unit, method for manufacturing electronic component, and electronic component
JP4867948B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP2022136816A (en) Ceramic electronic component
JP5169314B2 (en) Laminated electronic components
JP5212660B2 (en) Manufacturing method of multilayer ceramic PTC element
JP5998785B2 (en) Laminated electronic components
JP2009206430A (en) Multilayer electronic component and manufacturing method thereof
JP2007142118A (en) Laminated electronic part and its manufacturing method
JP3965953B2 (en) Method for firing multilayer ceramic electronic components
JP5023744B2 (en) Green sheet paint and method for producing multilayer ceramic electronic component
JP2002298643A (en) Conductive paste for outer electrode and laminated ceramic capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees