JP4682214B2 - Ceramic element and manufacturing method thereof - Google Patents
Ceramic element and manufacturing method thereof Download PDFInfo
- Publication number
- JP4682214B2 JP4682214B2 JP2008032069A JP2008032069A JP4682214B2 JP 4682214 B2 JP4682214 B2 JP 4682214B2 JP 2008032069 A JP2008032069 A JP 2008032069A JP 2008032069 A JP2008032069 A JP 2008032069A JP 4682214 B2 JP4682214 B2 JP 4682214B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- ceramic body
- electrode
- ceramic
- ceramic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
本発明は、ZnO積層型バリスタ等のセラミック素子及びその製造方法に関する。 The present invention relates to a ceramic element such as a ZnO multilayer varistor and a manufacturing method thereof.
ZnO積層バリスタは、ZnOを主成分とする素体と、素体に埋設され且つ素体の一方の側面に導出された一方の内部電極と、素体に埋設され且つ素体の他方の側面に導出された他方の内部電極と、素体の一方の側面に配置された一方の外部電極と、素体の他方の側面に配置された他方の外部電極とから成る。外部電極は導電性ペ−ストの塗布及び焼付けで形成した導電体層と半田付性を改善するために導電体層の上にメッキで形成された金属層とから成る。 The ZnO multilayer varistor includes an element body mainly composed of ZnO, one internal electrode embedded in the element body and led out to one side surface of the element body, and embedded in the element body and formed on the other side surface of the element body. The other internal electrode is formed, one external electrode disposed on one side surface of the element body, and the other external electrode disposed on the other side surface of the element body. The external electrode includes a conductive layer formed by applying and baking a conductive paste and a metal layer formed by plating on the conductive layer in order to improve solderability.
ところで、ZnO積層バリスタのZnO粒子は半導体化されているので、酸に溶解し易く且つ酸素欠陥を生じ易い。このため、外部電極のメッキ層の形成時、及び回路基板にバリスタ素子を実装する時の半田フラックスの還元作用等によってバリスタの絶縁抵抗即ちIRの劣化が生じる。
この種の劣化はセラミック素体の露出表面に耐酸性、絶縁性及び緻密性を有する保護膜を形成することによってある程度防止できる。しかし、従来のセラミック素子では、セラミック素体の露出面のみに保護膜を形成していたので、保護膜と外部電極との境界からメッキ液及び半田フラックスが侵入し、これによる劣化が生じる恐れがあった。
以上、従来のZnO積層バリスタについて述べたが、セラミック積層コンデンサ、セラミック積層サ−ミスタ等の別のセラミック素子においても同様な問題がある。
また、良質な保護膜を容易に形成することができないという問題があった。
By the way, since the ZnO particles of the ZnO laminated varistor are made into semiconductors, they are easily dissolved in acid and easily cause oxygen defects. For this reason, the insulation resistance of the varistor, that is, the deterioration of the IR occurs due to the reducing action of the solder flux when the plating layer of the external electrode is formed and when the varistor element is mounted on the circuit board.
This kind of deterioration can be prevented to some extent by forming a protective film having acid resistance, insulation and denseness on the exposed surface of the ceramic body. However, in the conventional ceramic element, since the protective film is formed only on the exposed surface of the ceramic body, the plating solution and the solder flux may enter from the boundary between the protective film and the external electrode, which may cause deterioration. there were.
As mentioned above, the conventional ZnO multilayer varistor has been described, but there is a similar problem in other ceramic elements such as a ceramic multilayer capacitor and a ceramic multilayer thermistor.
There is also a problem that a good quality protective film cannot be easily formed.
そこで、本発明の目的は、劣化の防止を良好に達成することができるセラミック素子及びその製造方法を提供することにある。本発明の別の目的は良質な保護膜を容易に形成することができるセラミック素子及びその製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a ceramic element that can satisfactorily prevent deterioration and a method for manufacturing the same. Another object of the present invention is to provide a ceramic element capable of easily forming a high-quality protective film and a method for manufacturing the same.
上記課題を解決し、上記目的を達成するための本発明は、
ZnOを主成分とするセラミック素体と、
前記セラミック素体外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱による酸化によって体積膨張する性質を有する金属を含む材料で形成されている内部電極と、
前記セラミック素体の全外周面を覆っており且つ0.05〜2μmの厚みを有しており且つ前記内部電極の体積膨張による突き出しによって破られた部分を有しており且つAlxOy、ここで、x及びyは任意の数値、で示すことができるアルミニウムの酸化物で形成されている保護膜と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように配置され且つ前記保護膜の前記破られた部分から突出した前記内部電極に対して電気的に接続されている外部電極と
から成るセラミック素子に係るものである。
In order to solve the above problems and achieve the above object, the present invention provides:
A ceramic body mainly composed of ZnO;
An inner electrode formed of a material containing a metal having a property of thus volume expansion to the by heating the ceramic body to be embedded and oxidation so as to have an end face which is exposed to a portion of the ceramic body outer peripheral surface,
AlxOy, which covers the entire outer peripheral surface of the ceramic body and has a thickness of 0.05 to 2 μm and has a portion broken by a protrusion due to volume expansion of the internal electrode, and AlxOy, x and y are arbitrary numerical values, and a protective film formed of an oxide of aluminum;
An external electrode disposed so as to cover a part of the outer peripheral surface of the ceramic body through the protective film and electrically connected to the internal electrode protruding from the broken portion of the protective film This relates to a ceramic element comprising:
なお、請求項2に示すように、前記内部電極は、Pd電極又はPd−Ag電極であることが望ましい。
また、請求項3に示すように、更に、前記保護膜の前記外部電極によって覆われていない部分を被覆しているシリコ−ン樹脂層を有することが望ましい。
また、請求項4に示すように、本発明のセラミック素子を、ZnOを主成分とするセラミック素体と前記セラミック素体の外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱による酸化によって体積膨張する性質を有する金属を含む材料で形成されている内部電極とを備えたセラミック素子チップを用意する工程と、前記セラミック素体の全外周面を覆い且つ0.05〜2μmの厚みを有し且つAlxOy、ここで、x及びyは任意の数値、で示すことができるアルミニウムの酸化物から成る保護膜を形成する工程と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように外部電極ペ−ストを塗布する工程と、前記外部電極ペ−ストの焼付けによって外部電極を形成すると同時に前記内部電極を酸化によって体積膨張させて、前記内部電極の体積膨張によって前記保護膜の一部を破り、前記内部電極と前記外部電極との間を電気的に接続する工程とを有して製造することが望ましい。
また、請求項5に示すように、更に、メッキ法によって前記外部電極の表面上に金属層を形成する工程を有していることが望ましい。
また、請求項6に示すように、更に、前記保護膜の前記外部電極によって覆われていない部分を被覆するようにシリコーン樹脂層を形成する工程と、メッキ法によって前記外部電極の表面上に金属層を形成する工程とを有していることが望ましい。
また、請求項7に示すように、前記保護膜を高周波スパッタ方法で形成することが望ましい。
また、請求項8に示すように、前記保護膜を化学気相成長法で形成することが望ましい。
In addition, as shown in
Further, as shown in
According to a fourth aspect of the present invention, the ceramic element of the present invention is formed on the ceramic element body so as to have a ceramic element body mainly composed of ZnO and an end face exposed on a part of the outer peripheral surface of the ceramic element body. preparing a ceramic element chip having an internal electrode formed of a material containing a metal having a buried and property of thus volume oxidation expansion by heating, and covers the entire outer peripheral surface of the ceramic body Forming a protective film made of an oxide of aluminum having a thickness of 0.05 to 2 μm and Al x O y, where x and y are arbitrary numerical values;
A step of applying an external electrode paste so as to cover a part of the outer peripheral surface of the ceramic body through the protective film; and forming the external electrode by baking the external electrode paste, and simultaneously forming the internal electrode by volume expansion by oxidation, breaking a portion of the protective layer by the volume expansion of the internal electrode, it is desirable to produce and a step of electrically connecting between said inner electrode and said outer electrode .
Further, it is preferable that the method further includes a step of forming a metal layer on the surface of the external electrode by a plating method.
According to a sixth aspect of the present invention, there is further provided a step of forming a silicone resin layer so as to cover a portion of the protective film that is not covered by the external electrode, and a metal on the surface of the external electrode by plating. And a step of forming a layer.
Moreover, it is desirable to form the protective film by a high frequency sputtering method.
Moreover, it is desirable to form the protective film by a chemical vapor deposition method.
本発明に従うセラミック素体は、周知の種々のバリスタ用セラミック素体、コンデンサ用セラミック素体、サ−ミスタ用セラミック素体等である。
本発明に従う内部電極は、好ましくはPd即ちパラジウム電極であるが、これ以外の電極材料例えばPd−Ag電極等とすることもできる。
本発明に従う保護膜は、好ましくはAlxOyで示すことができるアルミニウムの酸化物であるが、保護機能を有し且つ内部電極の突き出しが可能であり且つ外部電極の下に残存するものであれば、別の材料でもよい。
本発明に従う外部電極は、保護膜と反応して保護膜を吸収しない材料で形成される。
本発明に従う樹脂層は、好ましくはシリコ−ン樹脂層であるが、同様な機能を有する高分子樹脂とすることもできる。
The ceramic body according to the present invention includes various known ceramic bodies for varistors, ceramic bodies for capacitors, ceramic bodies for thermistors, and the like.
The internal electrode according to the present invention is preferably a Pd or palladium electrode, but other electrode materials such as a Pd-Ag electrode may also be used.
The protective film according to the present invention is preferably an oxide of aluminum that can be represented by AlxOy, provided that it has a protective function and can protrude the internal electrode and remains under the external electrode, Another material may be used.
The external electrode according to the present invention is formed of a material that does not absorb the protective film by reacting with the protective film.
The resin layer according to the present invention is preferably a silicone resin layer, but may be a polymer resin having a similar function.
本願請求項の発明によれば、次の効果が得られる。
(1) 内部電極の突き出しによって破られた部分を除いてZnOから成るセラミック素体の全外周面が0.05〜2μmの厚みを有し且つAlxOy、ここで、x及びyは任意の数値、で示すことができるアルミニウムの酸化物から成る保護膜で被覆され、外部電極とセラミック素体との間にも保護膜が介在している。このため、従来のセラミック素子で生じる可能性があった外部電極とセラミック素体との境界におけるメッキ液、半田フラックス等の侵入を良好に防ぐことができる。
(2) 0.05〜2μmの厚みの保護膜は内部電極の膨張による突き出しによって破られるので、保護膜が内部電極と外部電極との電気的接続を妨害しない。
また、請求項3及び6の発明によればAlxOyからなる保護膜とシリコ−ン樹脂との組み合せによって劣化を生じさせる物質の浸入を良好に防止できる。
According to the present invention, the following effects can be obtained.
(1) The entire outer peripheral surface of the ceramic body made of ZnO except for the portion broken by the protrusion of the internal electrode has a thickness of 0.05 to 2 μm and AlxOy, where x and y are arbitrary numerical values, It is covered with a protective film made of an oxide of aluminum, and a protective film is also interposed between the external electrode and the ceramic body. For this reason, it is possible to satisfactorily prevent the intrusion of the plating solution, the solder flux and the like at the boundary between the external electrode and the ceramic body, which may occur in the conventional ceramic element.
(2) Since the protective film having a thickness of 0.05 to 2 μm is broken by the protrusion due to expansion of the internal electrode, the protective film does not disturb the electrical connection between the internal electrode and the external electrode.
In addition, according to the inventions of
次に、図面を参照して本発明の実施形態を説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
本発明の実施例1に従うセラミック素子としてのZnO積層バリスタ、図1及び図2に示すように、バリスタ特性を得ることができ磁器素体即ちセラミック素体1と、第1及び第2の内部電極2、3と、第1及び第2の外部電極4、5と、保護膜6と、シリコーン樹脂層7とから成る。
A ZnO multilayer varistor as a ceramic element according to the first embodiment of the present invention, as shown in FIGS. 1 and 2, a varistor characteristic can be obtained, a ceramic element body, that is, a
セラミック素体1は、例えばZnO即ち酸化亜鉛から成る主成分に対して例えばPr6O11、CoO、CaCO3、SrCO3、SiO2、Al2O3から成る副成分を添加したものから成るグリ−ンシ−ト即ち未焼結磁器シ−トを積層して焼成したものから成り、バリスタ特性を有する。このセラミック素体1は、互いに対向する第1及び第2の主面8、9と、第1、第2、第3及び第4の側面10、11、12、13とを有する6面体即ち長方体である。
The
2枚の第1の内部電極2及び2枚の第2の内部電極3はセラミック素体1の一部を介して対向するようにセラミック素体1に埋設されている。第1の内部電極2はセラミック素体1の第1の側面10から露出した端面を有する。第2の内部電極3はセラミック素体1の第2の側面11から露出した端面を有する。第1及び第2の内部電極2、3は、Pd即ちパラジゥムから成る。
The two first
第1及び第2の外部電極4、5はセラミック素体1の互いに対向する第1及び第2の側面8、9を保護膜6を介して覆い且つ第1及び第2の主面8、9の一部及び第3及び第4の側面12、13の一部も覆うように形成されている。第1及び第2の内部電極2、3は保護膜6の一部を破って外方向に突出し、第1及び第2の外部電極4、5に電気的に接続されている。第1及び第2の外部電極4、5は、焼付導体層14、15と、第1のメッキ層16、17と、第2のメッキ層18、19とから成る。焼付導体層14、15はAgペ−ストを塗布して焼付けたものから成る。第1のメッキ層16、17はNi(ニッケル)層であり、第2のメッキ層18、19はSn(スズ)層である。
The first and second
保護膜6は、セラミック素体1をメッキ液及び半田フラックスから守るものであって、セラミック素体1の全外周面即ち第1及び第2の主面8、9と第1〜第4の側面10〜13を覆うように形成されている。この保護膜6は、AlxOy、ここで、x及びyは任意の数値、で示すことができるアルミニウムの酸化物から成る。この保護膜6のAlxOyは、Al2O3をタ−ゲットとしてRF(高周数)スパッタリング、又はCVD即ち化学気相成長法によって形成することができ、xが2又は2よりも小さい値、yが3又は3よりも小さい値を有するものである。
本発明に従う保護膜6は、比較的良好な絶縁性、耐酸性及び緻密性を有し、且つ外部電極4、5に対して容易に溶融しない特性を有する。また、保護膜6は、焼付導体層14、15の形成時の第1及び第2の内部電極2、3の膨張による突出によって破ることができる厚み、好ましくは0.05〜2μm、より好ましくは0.1〜1.0μmを有する。
The
The
シリコ−ン樹脂層7は、保護膜6の外部電極4、5で覆われていない部分を覆うように配置され、図6に説明的に拡大図示するように保護膜6の表面上のみならず保護膜6の内部及び保護膜6の欠陥部20にも充填されている。AlxOyから成る保護膜6とシリコ−ン樹脂層7との複合層部分は、耐酸性、絶縁性,緻密性においてAlxOy膜のみの場合よりも優れている。
The
(第1の製造方法)
図1及び図2に示すZnOを主成分とする積層バリスタを作製する時には、まず、ZnOを主成分とするグリ−ンシ−トを用意する。即ち、主成分としてのZnOに対して副成分としてのPr6O11、CoO、CaCO3、SrCO3、SiO2、Al2O3を所望量添加したものを湿式ボ−ルミルで16時間混合し、乾燥してセラミック原料粉末を得た。
(First manufacturing method)
When producing the laminated varistor mainly composed of ZnO shown in FIGS. 1 and 2, first, a green sheet mainly composed of ZnO is prepared. Namely, ZnO as a main component and Pr 6 O 11 , CoO, CaCO 3 , SrCO 3 , SiO 2 , and Al 2 O 3 as desired components added in a desired amount are mixed in a wet ball mill for 16 hours. And dried to obtain a ceramic raw material powder.
次に、上記セラミック原料粉末に有機バインダ、有機溶剤、有機可塑剤を加えたものをボ−ルミルで20時間混合してスラリ−を作成した。 Next, a slurry was prepared by mixing an organic binder, an organic solvent, and an organic plasticizer with the ceramic raw material powder for 20 hours using a ball mill.
次に、上記のスラリ−を使用して周知のシ−ト作成ドクタ−ブレ−ド法によりPETフイルム上に厚さ30μmのグリ−ンシ−トを作成し、所定寸法にカットした。 Next, using the above slurry, a green sheet having a thickness of 30 μm was prepared on a PET film by a known sheet preparation doctor blade method and cut into a predetermined size.
内部電極2、3を形成するために、Pd粉末と溶剤と有機バインダ−とから成るPdペ−ストを用意し、カットしたグリ−ンシ−ト上にPdペ−ストを所定パタ−ンに印刷し、図2及び図3に示すセラミック素体1と内部電極2、3との積層体が得られるようにPdペ−ストを印刷したグリ−ンシ−トと印刷しないグリ−ンシ−トとを積層し、加熱圧着した後に所定の形状にカットしてグリ−ンチップを作成した。
In order to form the
次に、グリ−ンチップに対して300℃、2時間の脱バインダ−処理を施し、しかる後、1200℃で2時間空気中即ち酸化性雰囲気中で焼成して燒結体磁器から成るセラミック素体1を得た。なお、セラミック素体1の第1及び第2の側面10、11には図3に示すように内部電極2、3が露出している。
Next, the green chip is subjected to a binder removal treatment at 300 ° C. for 2 hours, and then fired in air, that is, in an oxidizing atmosphere at 1200 ° C. for 2 hours, to form a
次に、内部電極2、3を含むセラミック素体1の表面を周知のバレル研磨法によって平滑にする。
Next, the surface of the
次に、セラミック素体1を周知のドラム回転式RFスパッタ装置に入れ、Al2O3をタ−ゲットとしてスパッタを行い、図3に示すようにセラミック素体1の全外周面にアルミニウムの酸化物から成る保護膜6を形成する。保護膜6は、AlxOy、ここで、x及びyは任意の数値、で示すアルミニウム化合物から成る。なお、x及びyはx≦2、y≦3から選択された任意の数値であることが望ましい。保護膜6は、セラミック素体1を保護するために耐酸性、絶縁性、及び緻密性を有し、且つ内部電極2、3の突き出しを許すものである。上記の条件を満足させるために保護膜6の厚みを好ましくは0、05〜2μmの範囲、より好ましくは0.1〜1.0μmの範囲にする。スパッタ工程の前にセラミック素体1をバレル研磨して凹凸の少ない表面を得ているので、保護膜6がセラミック素体1上に良好に形成される。
Next, the
次に、外部電極4、5の焼付導体層14、15を形成するために、Ag(銀)粉末と溶剤と有機バインダ−とガラスフリットとから成る周知のAgペ−ストを用意し、Agペ−ストを保護膜6を介してセラミック素体1の第1及び第2の側面10、11の全部と、第1及び第2の主面8、9と第3及び第4の側面12、13の一部に塗布し、空気中において好ましくは500〜800℃から選択された720℃の温度で約8分間焼付け処理を施し、図4に示す焼付導体層14、15を得る。ところで、内部電極2、3を構成しているPdは加熱によって酸化し、しかる後還元するという性質を有する。このため、Agペ−ストの焼付処理を空気中又は酸化性雰囲気中で行うと、Pdの酸化によって内部電圧2、3の体積膨張が生じ、内部電極2、3が第1及び第2の側面10、11から突き出して保護膜6を破り、Ag導体層14、15に接触し、合金化層を形成し、内部電極2、3とAg導体層14、15との電気的接続が成立する。この焼付処理においてAlxOyから成る保護膜6は、導体層14、15に溶融せずに残存する。保護膜6がAg導体層14、15とセラミック素体1との間に残存していることはEPMA分析法即ち電子プロ−ブ微小分析法によって確認されている。
Next, in order to form the baked conductor layers 14 and 15 of the
次に、保護膜6の緻密性を高めるために、樹脂、例えばシリコ−ン樹脂をトルエン等の溶剤で希釈した溶液の中に保護膜6を有するセラミック素体1を入れ、保護膜6の空隙に樹脂を充填し、また、保護膜6に図6に示すような欠陥部19がある場合にはここに樹脂を充填し、しかる後、風乾及び熱硬化処理を行うことによってシリコ−ン樹脂層7を形成する。
Next, in order to improve the denseness of the
次に、外部電極導体層14、15の上に形成されたシリコ−ン樹脂層を除去する。外部電極層14、15の上に樹脂層が形成されない時にはこの工程を省くことができる。 Next, the silicon resin layer formed on the external electrode conductor layers 14 and 15 is removed. This step can be omitted when the resin layer is not formed on the external electrode layers 14 and 15.
次に、周知のバレルメッキ法によってNiから成る第1のメッキ層16、17とSnから成る第2のメッキ層18、19とを順次に形成し、図2のセラミック素子を完成させる。 Next, first plating layers 16 and 17 made of Ni and second plating layers 18 and 19 made of Sn are sequentially formed by a well-known barrel plating method to complete the ceramic element of FIG.
(第2の製造方法)
前述の第1の製造方法では、保護膜6をRFスパッタで形成したが、CVD即ち化学気層成長法によって形成することができる。CVDで保護膜6を形成する時には、周知のCVD成膜装置のプレ−ト上に内部電極2、3を伴ったセラミック素体1を配置し且つ好ましくは400〜600℃、より好ましくは500℃程度に加熱し、トリ−ポロポキシアルミニウム+N2から成る原料ガスを吹き付けてAlxOyから成る保護膜6を形成する。保護膜6の厚さは好ましくは0.05〜2μm、より好ましくは0.1〜1μm、最も好ましくは0.2〜0.5μmとする。保護膜6の形成以外は第1の製造方法と同一である。
(Second manufacturing method)
In the first manufacturing method described above, the
保護膜6の好ましい厚みの範囲を求めるために保護膜6の厚みを0〜2.5μmの範囲で変化させて、保護膜6の欠陥の発生率(%)と半田リフロ−後のIR(絶縁抵抗)の変化率(%)、外部回路に対する接続の不良率(%)を求めた。以下詳しく説明する。
In order to obtain the preferable thickness range of the
保護膜6の欠陥発生は、第1及び第2のAg導体層14、15の相互間の保護膜6の欠陥部に対してメッキ液が浸入してセラミック素体1に至るか否かで判定した。従って保護膜欠陥発生率はメッキ伸び発生率と呼ぶこともできる。この保護膜欠陥発生率を保護膜6の厚みを変えて測定したところ、次の表1に示す結果が得られた。
The occurrence of a defect in the
表1
保護膜厚み(μm) 欠陥発生率(樹脂層有り)(%)
0 --------------------------- 100
0.03 ------------------------- 40
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
Table 1
Protective film thickness (μm) Defect occurrence rate (with resin layer) (%)
0 --------------------------- 100
0.03 ------------------------- 40
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
樹脂層7を設けない場合における保護膜欠陥発生率を保護膜6の厚みを変えて測定したところ、次の表2に示す結果が得られた。
When the protective film defect occurrence rate in the case where the
表2
保護膜厚み(μm) 欠陥発生率(樹脂層無し)(%)
0 --------------------------- 100
0.03 ------------------------- 90
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
Table 2
Protective film thickness (μm) Defect occurrence rate (no resin layer) (%)
0 --------------------------- 100
0.03 ------------------------- 90
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
保護膜6と樹脂層7との両方を有する積層バリスタを回路基板に半田リフロ−で固着した時の第1及び第2の外部電極4、5間のIR(絶縁抵抗)の変化率(%)を保護膜6の厚みを変えて測定したところ、次の表3の結果が得られた。なお、IRの変化率とはリフロ−前のIRとリフロ−後のIRとの割合を示す。
Change rate (%) of IR (insulation resistance) between the first and second
表3
保護膜厚み(μm) IR変化率(樹脂層有り)(%)
0 --------------------------- −
0.03 -------------------------- −60
0.05 --------------------------- −6
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
Table 3
Protective film thickness (μm) IR change rate (with resin layer) (%)
0 --------------------------- −
0.03 -------------------------- −60
0.05 --------------------------- −6
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
樹脂層7を設けないで保護膜6のみを設けた積層バリスタを回路基板に半田リフロ−で固着した時の第1及び第2の外部電極4、5間のIRの変化率(%)を保護膜6の厚みを変えて測定したところ、次の表4の結果が得られた。
Protection of IR change rate (%) between the first and second
表4
保護膜厚み(μm) IR変化率(樹脂層無し)(%)
0 --------------------------- −
0.03 -------------------------- −98
0.05 ----------------------------- −10
0.1 ---------------------------- −0.5
0.3 ---------------------------- −0.5
0.5 ---------------------------- −0.5
0.7 ---------------------------- −0.5
1 ----------------------------- −0.5
1.5 ---------------------------- −0.5
2 ---------------------------- −0.5
2.5 ---------------------------- −0.5
Table 4
Protective film thickness (μm) IR change rate (no resin layer) (%)
0 --------------------------- −
0.03 -------------------------- −98
0.05 ----------------------------- −10
0.1 ---------------------------- −0.5
0.3 ---------------------------- −0.5
0.5 ---------------------------- −0.5
0.7 ---------------------------- −0.5
1 ----------------------------- -0.5
1.5 ---------------------------- −0.5
2 ---------------------------- −0.5
2.5 ---------------------------- −0.5
保護膜6と樹脂層7とを有する積層バリスタの回路基板に対する半田リフロ−による接続のコンタクト不良率(%)を保護膜6の厚みを変えて測定したところ、次の表5の結果が得られた。
When the contact failure rate (%) of the connection of the multilayer varistor having the
表5
保護膜厚み(μm) コンタクト不良率(樹脂層有り)(%)
0 ---------------------------- 0
0.03 --------------------------- 0
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 5
Table 5
Protective film thickness (μm) Contact failure rate (with resin layer) (%)
0 ---------------------------- 0
0.03 --------------------------- 0
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 5
樹脂層7を設けないで保護膜6のみを設けた積層バリスタの回路基板に半田リフロ−による接続のコンタクト不良率(%)を保護膜6の厚みを変えて測定したところ、次の表6の結果が得られた。
When the contact failure rate (%) of the connection by the solder reflow to the circuit board of the laminated varistor provided with only the
表6
保護膜厚み(μm) コンタクト不良率(樹脂層無し)(%)
0 ------------------------------ 0
0.03 ----------------------------- 0
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 5
Table 6
Protective film thickness (μm) Contact failure rate (no resin layer) (%)
0 ------------------------------ 0
0.03 ----------------------------- 0
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
1 ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 5
上記表1〜表6から、保護膜6の厚みは0.05〜2μmであることが好ましく、0.1〜1μmがより好ましいことが判る。なお、上記表1〜表6には、保護膜6をRFスパッタで形成した場合が示されているが、保護膜6をCVDで形成した場合も表1〜表6と同様な結果が得られた。
From Table 1 to Table 6, it can be seen that the thickness of the
本実施形態は次の効果を有する。
(1) AlxOyから成る保護膜6が、セラミック素体1の外部電極4、5が形成されていない部分のみでなく、外部電極4、5の下にも設けられている。従って、外部電極4、5の形成部分と形成されていない部分との境界における保護が良好に達成される。即ち、第1及び第2のメッキ層16、17、18、19を形成する時の処理液のセラミック素体1への浸入、及びバリスタの回路基板への実装時における半田フラックスのセラミック素体1への侵入を良好に防ぎ、セラミック素体1のIR特性等の劣化を防ぐことができる。
(2) 内部電極2、3と外部電極4、5との電気的接続が、Ag導体層14、15の焼付時の内部電極2、3の突き出しによって達成されているので、この電気的接続を容易に達成することができる。
(3) AlxOyの保護膜6の上にシリコ−ン樹脂層7を形成し、保護膜6の空隙に樹脂を充填しているので、保護機能を大幅に向上させることができる。
(4) 保護膜6をRFスパッタ法又はCVD法で作るので、目的とする保護膜6を比較的容易に作ることができる。
This embodiment has the following effects.
(1) The
(2) The electrical connection between the
(3) Since the
(4) Since the
本発明は、上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
(1) 内部電極2、3の材料は、Pdと同様な作用を得ることができるものであれば別のものでもよい。また、内部電極2、3はPdを主成分とし、別の金属を副成分として含むものでもよい。
(2) 保護膜6は、本発明の要求を満たすことができるものであれば、AlxOy以外の物質でもよい。
(3) 外部電極4、5の導体層14、15はAg以外の例えばAg−Pdペ−スト等であってもよい。
(4) AlxOy保護膜6とシリコ−ン樹脂層7との複合構成は、外部電極4、5の下に保護膜6を設けない構成のセラミック素子の保護層としても適用できる。
(5) ZnOバリスタ以外のセラミック積層コンデンサ、セラミック積層サ−ミスタ等のセラミック素子にも本発明を適用できる。
(6) 樹脂層7をシリコ−ン以外の同様な機能を有する高分子樹脂とすることができる。
The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible.
(1) The material of the
(2) The
(3) The conductor layers 14 and 15 of the
(4) The composite structure of the AlxOy
(5) The present invention can also be applied to ceramic elements such as ceramic multilayer capacitors and ceramic multilayer thermistors other than ZnO varistors.
(6) The
1 セラミック素体
2、3 内部電極
4、5 外部電極
6 保護膜
7 シリコ−ン樹脂層
8、9 主面
10、11、12、 13 側面
14、15 Ag導体層
16、17 第1のメッキ層
18、19 第2のメッキ層
DESCRIPTION OF
Claims (8)
前記セラミック素体外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱による酸化によって体積膨張する性質を有する金属を含む材料で形成されている内部電極と、
前記セラミック素体の全外周面を覆っており且つ0.05〜2μmの厚みを有しており且つ前記内部電極の体積膨張による突き出しによって破られた部分を有しており且つAlxOy、ここで、x及びyは任意の数値、で示すことができるアルミニウムの酸化物で形成されている保護膜と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように配置され且つ前記保護膜の前記破られた部分から突出した前記内部電極に対して電気的に接続されている外部電極と
から成るセラミック素子。 A ceramic body mainly composed of ZnO;
An inner electrode formed of a material containing a metal having a property of thus volume expansion to the by heating the ceramic body to be embedded and oxidation so as to have an end face which is exposed to a portion of the ceramic body outer peripheral surface,
AlxOy, which covers the entire outer peripheral surface of the ceramic body and has a thickness of 0.05 to 2 μm and has a portion broken by a protrusion due to volume expansion of the internal electrode, and AlxOy, x and y are arbitrary numerical values, and a protective film formed of an oxide of aluminum;
An external electrode disposed so as to cover a part of the outer peripheral surface of the ceramic body through the protective film and electrically connected to the internal electrode protruding from the broken portion of the protective film A ceramic element consisting of
前記セラミック素体の全外周面を覆い且つ0.05〜2μmの厚みを有し且つAlxOy、ここで、x及びyは任意の数値、で示すことができるアルミニウムの酸化物から成る保護膜を形成する工程と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように外部電極ペ−ストを塗布する工程と、
前記外部電極ペ−ストの焼付けによって外部電極を形成すると同時に前記内部電極を酸化によって体積膨張させて、前記内部電極の体積膨張によって前記保護膜の一部を破り、前記内部電極と前記外部電極との間を電気的に接続する工程と
を有していることを特徴とするセラミック素子の製造方法。 The metal having the property of thus volume expansion oxide by heating the ceramic body to be embedded and to have an end face exposed on a part of the outer peripheral surface of the ceramic body the ceramic body mainly composed of ZnO Preparing a ceramic element chip having an internal electrode formed of a material containing ,
A protective film made of an oxide of aluminum that covers the entire outer peripheral surface of the ceramic body and has a thickness of 0.05 to 2 μm and that can be expressed by AlxOy, where x and y are arbitrary numerical values. And a process of
Applying an external electrode paste so as to cover a part of the outer peripheral surface of the ceramic body through the protective film;
The external electrode pair - with the internal electrode at the same time to form the external electrodes is volume expanded by oxidation by baking strike, breaking a portion of the protective layer by the volume expansion of the inner electrode, and the inner electrode and the outer electrode And a step of electrically connecting the two to each other.
メッキ法によって前記外部電極の表面上に金属層を形成する工程と
を有していることを特徴とする請求項4記載のセラミック素子の製造方法。 And a step of forming a silicone resin layer so as to cover a portion of the protective film not covered by the external electrode;
The method of manufacturing a ceramic element according to claim 4, further comprising: forming a metal layer on the surface of the external electrode by a plating method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008032069A JP4682214B2 (en) | 2008-02-13 | 2008-02-13 | Ceramic element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008032069A JP4682214B2 (en) | 2008-02-13 | 2008-02-13 | Ceramic element and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002073764A Division JP4637440B2 (en) | 2002-03-18 | 2002-03-18 | Manufacturing method of ceramic element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124514A JP2008124514A (en) | 2008-05-29 |
JP4682214B2 true JP4682214B2 (en) | 2011-05-11 |
Family
ID=39508861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008032069A Expired - Fee Related JP4682214B2 (en) | 2008-02-13 | 2008-02-13 | Ceramic element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4682214B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012109704A1 (en) * | 2012-10-11 | 2014-04-17 | Epcos Ag | Ceramic component with protective layer and method for its production |
JP6156345B2 (en) | 2014-12-10 | 2017-07-05 | 株式会社村田製作所 | Electronic component and manufacturing method thereof |
TWI628678B (en) * | 2016-04-21 | 2018-07-01 | Tdk 股份有限公司 | Electronic component |
JP7544627B2 (en) * | 2021-03-08 | 2024-09-03 | Tdk株式会社 | Ceramic Electronic Components |
KR20230031615A (en) * | 2021-08-27 | 2023-03-07 | 삼성전기주식회사 | Capacitor component and manufacturing method of capacitor component |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696907A (en) * | 1992-09-11 | 1994-04-08 | Murata Mfg Co Ltd | Manufacture of chip varistor |
JPH11214205A (en) * | 1998-01-21 | 1999-08-06 | Toshiba Corp | Nonlinear resistor and its manufacture |
-
2008
- 2008-02-13 JP JP2008032069A patent/JP4682214B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696907A (en) * | 1992-09-11 | 1994-04-08 | Murata Mfg Co Ltd | Manufacture of chip varistor |
JPH11214205A (en) * | 1998-01-21 | 1999-08-06 | Toshiba Corp | Nonlinear resistor and its manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP2008124514A (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7131897B2 (en) | Ceramic electronic component and manufacturing method thereof | |
JP4683052B2 (en) | Ceramic element | |
TWI486981B (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
KR101532114B1 (en) | Multi-layered ceramic electronic parts | |
JP5142090B2 (en) | Ceramic multilayer electronic component and manufacturing method thereof | |
TWI665691B (en) | Multilayer ceramic capacitor and its manufacturing method | |
CN115036135B (en) | Ceramic electronic component | |
JP2022136821A (en) | Ceramic electronic component | |
JP4682214B2 (en) | Ceramic element and manufacturing method thereof | |
US20230386748A1 (en) | Multilayer ceramic electronic device | |
JP5960816B2 (en) | Multilayer ceramic capacitor | |
US9443654B2 (en) | Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component | |
JP6911754B2 (en) | Electronic components and multilayer ceramic capacitors | |
JP5498973B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
JP4637440B2 (en) | Manufacturing method of ceramic element | |
JP7388088B2 (en) | Multilayer ceramic electronic components and their manufacturing method | |
JP7534987B2 (en) | Ceramic Electronic Components | |
JP6168721B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP2007096205A (en) | Chip-type negative temperature coefficient (ntc) element | |
JP2023055001A (en) | Ceramic electronic component | |
KR20130027784A (en) | Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof | |
JP2021015925A (en) | Multilayer ceramic capacitor | |
JP3981270B2 (en) | Conductor pattern incorporated in multilayer substrate, multilayer substrate incorporating conductor pattern, and method of manufacturing multilayer substrate | |
JP5169314B2 (en) | Laminated electronic components | |
JP2009206430A (en) | Multilayer electronic component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |