JP6168721B2 - Multilayer ceramic electronic component and manufacturing method thereof - Google Patents

Multilayer ceramic electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP6168721B2
JP6168721B2 JP2012009507A JP2012009507A JP6168721B2 JP 6168721 B2 JP6168721 B2 JP 6168721B2 JP 2012009507 A JP2012009507 A JP 2012009507A JP 2012009507 A JP2012009507 A JP 2012009507A JP 6168721 B2 JP6168721 B2 JP 6168721B2
Authority
JP
Japan
Prior art keywords
internal electrode
temperature
component
ceramic
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012009507A
Other languages
Japanese (ja)
Other versions
JP2013149806A (en
Inventor
貴史 大森
貴史 大森
正浩 内藤
正浩 内藤
康平 島田
康平 島田
誠史 古賀
誠史 古賀
義人 齊藤
義人 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012009507A priority Critical patent/JP6168721B2/en
Publication of JP2013149806A publication Critical patent/JP2013149806A/en
Application granted granted Critical
Publication of JP6168721B2 publication Critical patent/JP6168721B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、積層セラミック電子部品の耐湿信頼性を向上させるための改良に関するものである。   The present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same, and more particularly to an improvement for improving the moisture resistance reliability of the multilayer ceramic electronic component.

積層セラミックコンデンサに代表される積層セラミック電子部品は、積層された複数のセラミック層およびセラミック層間の複数の界面に沿ってそれぞれ配置された複数の内部電極を含み、内部電極の各端部が端面に露出している、部品本体を備えている。部品本体の端面上には、外部電極が形成される。外部電極は、部品本体の端面に露出した内部電極の各露出端部と接続される。   A multilayer ceramic electronic component typified by a multilayer ceramic capacitor includes a plurality of laminated ceramic layers and a plurality of internal electrodes respectively disposed along a plurality of interfaces between the ceramic layers, and each end of the internal electrodes is on the end surface. It has a component body that is exposed. An external electrode is formed on the end surface of the component body. The external electrode is connected to each exposed end of the internal electrode exposed at the end face of the component body.

このような積層セラミック電子部品を、機械的、電気的、あるいは熱的な衝撃に対する耐性に優れた信頼性の高いものとするため、特許第3716746号公報(特許文献1)には、内部電極の露出端部を与える引出し部の両主面とセラミック層との界面に、内部電極を構成する卑金属の酸化物層を設け、それによって、少なくとも内部電極の引出し部とセラミック層との間に強い接合力を持たせるようにすることが記載されている。   In order to make such a multilayer ceramic electronic component highly reliable with respect to mechanical, electrical or thermal shock, Japanese Patent No. 3716746 (Patent Document 1) discloses an internal electrode. An oxide layer of a base metal constituting the internal electrode is provided at the interface between both main surfaces of the lead portion that provides the exposed end and the ceramic layer, so that strong bonding is provided at least between the lead portion of the internal electrode and the ceramic layer. It is described to make it powerful.

しかしながら、上述のような対策を講じた積層セラミック電子部品であっても、耐湿信頼性の点では、十分な効果を発揮し得ない場合があることがわかった。耐湿信頼性の劣化は、たとえば耐湿信頼性試験時において、絶縁抵抗(IR)といった電気的特性の劣化として現れるものであるが、その原因を追究すると、内部電極の引出し部ではなく、部品本体の内部に位置する端部、すなわち内蔵端部での内部電極とセラミック層との間での剥離が起点となって生じ得ることが確認された。このような内蔵端部での内部電極とセラミック層との間での剥離は、特に、内蔵端部において残留応力や電圧印加時の電界が集中しやすく、これが原因で内部電極とセラミック層との界面でクラックが生じやすいためにもたらされるものと推測される。   However, it has been found that even a multilayer ceramic electronic component that has taken the above-described measures may not be able to exhibit a sufficient effect in terms of moisture resistance reliability. Deterioration of moisture resistance reliability, for example, appears as deterioration of electrical characteristics such as insulation resistance (IR) in a moisture resistance reliability test. By pursuing the cause, not the lead part of the internal electrode but the component body. It has been confirmed that peeling between the internal electrode and the ceramic layer at the end located inside, that is, the built-in end can occur as a starting point. Such peeling between the internal electrode and the ceramic layer at the built-in end portion tends to concentrate residual stress and electric field at the time of voltage application, particularly at the built-in end portion, which causes the internal electrode and the ceramic layer to be separated. It is presumed that this is because cracks are likely to occur at the interface.

そこで、内蔵端部での内部電極とセラミック層との界面部分での強度を高め得ることが望まれる。   Therefore, it is desired that the strength at the interface portion between the internal electrode and the ceramic layer at the built-in end can be increased.

特許第3716746号公報Japanese Patent No. 3716746

この発明の目的は、上述したような要望を満たし得る、積層セラミック電子部品およびその製造方法を提供しようとすることである。   An object of the present invention is to provide a multilayer ceramic electronic component and a method for manufacturing the same, which can satisfy the above-described demand.

この発明は、積層された複数のセラミック層およびセラミック層間の界面に沿って配置された内部電極を含む、部品本体と、部品本体上に形成された、外部電極とを備え、内部電極は、卑金属を主成分として含み、かつ外部電極と接続されるように部品本体の表面に露出する露出端部と部品本体の内部に位置する内蔵端部とを有する、積層セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、内部電極の少なくとも内蔵端部には、セラミック層との界面に沿って、卑金属を含む酸化物層が形成され、内蔵端部の先端から20μmまでの領域において、内部電極の両面に沿う酸化物層の合計厚みは、内部電極の厚みの13〜50%の範囲内にあることを特徴としている。 The present invention includes a component body including a plurality of laminated ceramic layers and an internal electrode disposed along an interface between the ceramic layers, and an external electrode formed on the component body. The internal electrode is a base metal. Is first directed to a multilayer ceramic electronic component having an exposed end exposed on the surface of the component main body and a built-in end positioned inside the component main body so as to be connected to the external electrode. In order to solve the technical problem described above, an oxide layer containing a base metal is formed along the interface with the ceramic layer at least at the built-in end portion of the internal electrode, from the tip of the built-in end portion to 20 μm. In this region, the total thickness of the oxide layers along both surfaces of the internal electrode is characterized by being in the range of 13 to 50% of the thickness of the internal electrode.

この発明において、部品本体は、相対向する第1および第2の主面と相対向する第1および第2の側面と相対向する第1および第2の端面とを有する直方体形状をなし、セラミック層は主面と平行に延び、内部電極は、露出端部を第1の端面側に位置させる複数の第1の内部電極と、セラミック層を介して第1の内部電極と対向するように第1の内部電極と交互に配置され、かつ露出端部を第2の端面側に位置させる第2の内部電極とを含むことをさらなる特徴としている。特に、このような構成の積層セラミック電子部品では、内蔵端部において残留応力や電圧印加時の電界が集中しやすいため、この発明が有利に適用され得る。 In the present invention , the component main body has a rectangular parallelepiped shape having first and second main surfaces facing each other, first and second side surfaces facing each other, and first and second end surfaces facing each other. The layer extends in parallel with the main surface, and the internal electrode includes a plurality of first internal electrodes whose exposed end portions are located on the first end surface side, and a first internal electrode facing the first internal electrode through the ceramic layer. It is further characterized in that it comprises are arranged alternately with the internal electrodes of 1, and a second internal electrodes to position the exposed end portion on the second end face side. In particular, in the multilayer ceramic electronic component having such a configuration, the residual stress and the electric field at the time of voltage application are likely to be concentrated at the built-in end portion, so that the present invention can be advantageously applied.

この発明に係る積層セラミック電子部品において、セラミック層、ABOで表わされるペロブスカイト構造を有する誘電体セラミックを主成分とし、かつ、酸化物層は、ABOにおけるBサイト元素をさらに含むことさらなる特徴としている。これにより、内部電極とセラミック層との界面での共有結合力が増し、内部電極とセラミック層との界面部分での強度のさらなる向上が期待される。 In the laminated ceramic electronic component according to the present invention, the ceramic layer is mainly composed of the dielectric ceramic having a perovskite structure represented by ABO 3, and the oxide layer, further characterized by further comprising a B-site element in the ABO 3 It is said . Thereby, the covalent bond strength at the interface between the internal electrode and the ceramic layer is increased, and further improvement in strength at the interface portion between the internal electrode and the ceramic layer is expected.

内部電極の主成分となる卑金属は、コストの点で、ニッケルであることが好ましい。   The base metal which is the main component of the internal electrode is preferably nickel from the viewpoint of cost.

この発明は、上述した積層セラミック電子部品を製造する方法にも向けられる。この発明に係る積層セラミック電子部品の製造方法は、上述した部品本体の生の状態のものを用意する工程と、生の状態の部品本体を焼成する工程と、焼成後の部品本体上に、内部電極の露出端部と接続されるように外部電極を形成する工程とを備える。そして、特徴とするところは、焼成工程にある。すなわち、焼成工程は、焼成温度を常温からトップ温度まで上昇させる昇温過程と、次いで、トップ温度に達した時点で当該トップ温度をキープするトップ温度キープ過程と、次いで、トップ温度から常温まで降下させる降温過程とを含むとともに、降温過程の途中で、焼成雰囲気の酸素分圧を制御しながら、内部電極の内蔵端部にまで酸化が及ぶようにトップ温度より低い温度でキープする途中キープ過程を含むことを特徴としている。   The present invention is also directed to a method for manufacturing the above-described multilayer ceramic electronic component. The manufacturing method of the multilayer ceramic electronic component according to the present invention includes a step of preparing a raw component body as described above, a step of firing the raw component body, Forming an external electrode so as to be connected to the exposed end of the electrode. And what is characterized is the firing step. That is, the firing process includes a temperature raising process for raising the firing temperature from room temperature to the top temperature, a top temperature keeping process for keeping the top temperature when the top temperature is reached, and then a drop from the top temperature to the room temperature. During the temperature lowering process, while maintaining the temperature at a temperature lower than the top temperature so that oxidation reaches the built-in end of the internal electrode while controlling the oxygen partial pressure of the firing atmosphere. It is characterized by including.

この発明によれば、内蔵端部での内部電極とセラミック層との界面部分での強度を高めることができ、よって、積層セラミック電子部品の耐湿信頼性を向上させることができる。   According to the present invention, the strength at the interface portion between the internal electrode and the ceramic layer at the built-in end can be increased, and therefore the moisture resistance reliability of the multilayer ceramic electronic component can be improved.

前述したように、内部電極の内蔵端部は、ここに残留応力や電圧印加時の電界が集中しやすい傾向にある。そのため、たとえば耐湿信頼性試験時には、内蔵端部において内部電極とセラミック層との界面を起点に剥がれが生じ、その結果、IR劣化が生じていると推測される。そこで、本件発明者は、上記耐湿信頼性試験時に発生する、内蔵端部での内部電極とセラミック層との剥がれを抑制する手段として、内蔵端部の先端から少なくとも20μmまでの領域にあるセラミック層と接する内部電極に対して、酸化物層を形成することが有効であることを見出した。このように、上記酸化物層を形成することにより、内蔵端部での内部電極とセラミック層との界面部分の強度が向上し、その結果、内部電極とセラミック層との間での剥がれを抑制し、ひいては、IR劣化を抑制することができ、積層セラミック電子部品の耐湿信頼性の向上につながったものと推測される。   As described above, the built-in end portion of the internal electrode tends to concentrate residual stress and an electric field at the time of voltage application. For this reason, for example, during a moisture resistance reliability test, peeling occurs at the built-in end portion starting from the interface between the internal electrode and the ceramic layer, and as a result, it is presumed that IR deterioration has occurred. Therefore, the present inventor, as a means for suppressing peeling between the internal electrode and the ceramic layer at the built-in end, which occurs during the moisture resistance reliability test, the ceramic layer in the region from the tip of the built-in end to at least 20 μm It was found that it is effective to form an oxide layer for the internal electrode in contact with the electrode. As described above, by forming the oxide layer, the strength of the interface portion between the internal electrode and the ceramic layer at the built-in end portion is improved, and as a result, peeling between the internal electrode and the ceramic layer is suppressed. As a result, it is presumed that the IR deterioration can be suppressed and the moisture resistance reliability of the multilayer ceramic electronic component is improved.

この発明が適用される積層セラミック電子部品の一例としての積層セラミックコンデンサ1を示す断面図である。1 is a cross-sectional view showing a multilayer ceramic capacitor 1 as an example of a multilayer ceramic electronic component to which the present invention is applied. 図1に示した積層セラミックコンデンサ1の部分Aに相当する部分を拡大して示す断面図である。FIG. 2 is an enlarged cross-sectional view showing a portion corresponding to a portion A of the multilayer ceramic capacitor 1 shown in FIG. 1. この発明に係る積層セラミック電子部品の製造方法において採用される焼成プロファイルを説明するための図である。It is a figure for demonstrating the firing profile employ | adopted in the manufacturing method of the multilayer ceramic electronic component which concerns on this invention.

図1を参照して、この発明が適用される積層セラミック電子部品の一例としての積層セラミックコンデンサ1について説明する。   A multilayer ceramic capacitor 1 as an example of a multilayer ceramic electronic component to which the present invention is applied will be described with reference to FIG.

積層セラミックコンデンサ1は、積層構造の部品本体2を備えている。部品本体2は、相対向する第1および第2の主面3および4と相対向する第1および第2の側面(図示されない。)と相対向する第1および第2の端面5および6とを有する直方体形状をなしている。   The multilayer ceramic capacitor 1 includes a component body 2 having a multilayer structure. The component main body 2 includes first and second end faces 5 and 6 facing the first and second side faces (not shown) facing the first and second main faces 3 and 4 facing each other. It has a rectangular parallelepiped shape having

部品本体2は、主面3および4と平行に延びる積層された複数のセラミック層7と、セラミック層7間の界面に沿って配置された各々複数の第1および第2の内部電極8および9とを備えている。第1の内部電極8と第2の内部電極9とは、セラミック層7を介して各々の一部において互いに対向し、積層方向に見て交互に配置される。内部電極8および9は、たとえば、ニッケル、ニッケル合金、銅、銅合金のような卑金属を主成分としている。好ましくは、内部電極8および9の主成分として、ニッケルが用いられる。   The component body 2 includes a plurality of laminated ceramic layers 7 extending in parallel with the main surfaces 3 and 4, and a plurality of first and second internal electrodes 8 and 9 disposed along an interface between the ceramic layers 7. And. The first internal electrode 8 and the second internal electrode 9 are opposed to each other in part through the ceramic layer 7 and are alternately arranged as viewed in the stacking direction. The internal electrodes 8 and 9 are mainly composed of a base metal such as nickel, nickel alloy, copper, or copper alloy. Preferably, nickel is used as the main component of the internal electrodes 8 and 9.

部品本体2の第1および第2の端面5および6上には、それぞれ、第1および第2の外部電極10および11が形成されている。外部電極10および11は、たとえば、銅を含む導電性ペーストを焼き付けて形成される厚膜と、その上に形成されるニッケルめっき膜と、その上に形成される錫めっき膜とから構成される。   On the first and second end faces 5 and 6 of the component body 2, first and second external electrodes 10 and 11 are formed, respectively. External electrodes 10 and 11 are composed of, for example, a thick film formed by baking a conductive paste containing copper, a nickel plating film formed thereon, and a tin plating film formed thereon. .

内部電極8および9は、外部電極10または11と接続されるように部品本体2の表面に露出する露出端部12と部品本体2の内部に位置する内蔵端部13とを有する。第1の内部電極8は、露出端部12を第1の端面5側に位置させている。他方、第2の内部電極9は、露出端部12を第2の端面6側に位置させている。   The internal electrodes 8 and 9 have an exposed end portion 12 exposed on the surface of the component main body 2 so as to be connected to the external electrode 10 or 11 and a built-in end portion 13 positioned inside the component main body 2. The first inner electrode 8 has the exposed end 12 positioned on the first end face 5 side. On the other hand, the second inner electrode 9 has the exposed end 12 positioned on the second end face 6 side.

このような積層セラミックコンデンサ1において、その特徴とするところは、図2に、第1の内部電極8について図示されているように、内部電極8および9の少なくとも内蔵端部13には、セラミック層7との界面に沿って、酸化物層14が形成されていることである。酸化物層14は、内部電極8および9に含まれている卑金属を含み、内蔵端部13の先端から20μmまでの領域15において、内部電極8および9の各々の両面に沿う酸化物層14の合計厚みt1+t2は、内部電極8および9の各々の厚みTの13〜50%の範囲内にあるようにされる。 Such a multilayer ceramic capacitor 1 is characterized in that at least the built-in end 13 of the internal electrodes 8 and 9 has a ceramic layer as shown in FIG. 2 for the first internal electrode 8. That is, the oxide layer 14 is formed along the interface with. The oxide layer 14 includes the base metal contained in the internal electrodes 8 and 9, and in the region 15 from the tip of the built-in end portion 13 to 20 μm, the oxide layer 14 along both surfaces of each of the internal electrodes 8 and 9. The total thickness t1 + t2 is set to be within a range of 13 to 50% of the thickness T of each of the internal electrodes 8 and 9.

上記のように、酸化物層14を備えることにより、内蔵端部13での内部電極8および9とセラミック層7との界面部分での強度を高めることができ、よって、積層セラミックコンデンサ1の耐湿信頼性を向上させることができる。   As described above, by providing the oxide layer 14, it is possible to increase the strength at the interface between the internal electrodes 8 and 9 and the ceramic layer 7 at the built-in end 13, and thus the moisture resistance of the multilayer ceramic capacitor 1. Reliability can be improved.

この積層セラミックコンデンサ1において、セラミック層7、ABOで表わされるペロブスカイト構造を有する誘電体セラミックを主成分としている。したがって、酸化物層14は、ABOにおけるBサイト元素、たとえばTiまたはZrをさらに含む。これにより、内部電極8および9とセラミック層7との界面での共有結合力が増し、内部電極8および9とセラミック層7との界面部分での強度をさらに向上させることができる。 In this multilayer ceramic capacitor 1, the ceramic layer 7 is mainly composed of a dielectric ceramic having a perovskite structure represented by ABO 3 . Accordingly, the oxide layer 14, B-site elements in the ABO 3, for example, further including Ti or Zr. Thereby, the covalent bond force at the interface between the internal electrodes 8 and 9 and the ceramic layer 7 is increased, and the strength at the interface portion between the internal electrodes 8 and 9 and the ceramic layer 7 can be further improved.

図1に示した積層セラミックコンデンサ1を製造するにあたっては、まず、部品本体2の生の状態のものが用意される。生の状態の部品本体は、誘電体セラミック材料を含むセラミックグリーンシートを用意し、次いで、セラミックグリーンシート上に、所定のパターンをもって内部電極8および9となるべき卑金属を含む導電性ペースト膜を形成し、次いで、導電性ペースト膜が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって、生の状態のマザーブロックを得、次いで、マザーブロックを切断することによって得られる。   In manufacturing the multilayer ceramic capacitor 1 shown in FIG. 1, first, a raw component body 2 is prepared. For the raw component body, a ceramic green sheet containing a dielectric ceramic material is prepared, and then a conductive paste film containing a base metal to be the internal electrodes 8 and 9 with a predetermined pattern is formed on the ceramic green sheet. Next, a plurality of ceramic green sheets including a ceramic green sheet on which a conductive paste film is formed is laminated to obtain a mother block in a raw state, and then obtained by cutting the mother block.

次に、生の部品本体が焼成される。この焼成工程では、図3に示すように、焼成温度を常温からトップ温度まで上昇させる昇温過程21と、次いで、トップ温度に達した時点で当該トップ温度をキープするトップ温度キープ過程22と、次いで、トップ温度から常温まで降下させる降温過程23とが実施される。そして、通常の焼成工程と異なるのは、上記降温過程23の途中で、焼成雰囲気の酸素分圧を制御しながら、内部電極8および9の内蔵端部13にまで酸化が及ぶようにトップ温度より低い温度でキープする途中キープ過程24が実施され、この途中キープ過程24において、内部電極8および9の主成分となる卑金属の酸化物からなる酸化物層14が形成されることである。   Next, the raw component body is fired. In this firing step, as shown in FIG. 3, a temperature raising process 21 for raising the firing temperature from room temperature to the top temperature, and then a top temperature keeping process 22 for keeping the top temperature when the top temperature is reached, Next, a temperature lowering process 23 for lowering the temperature from the top temperature to room temperature is performed. The difference from the normal firing step is that the temperature is lowered from the top temperature so that the oxidation reaches the built-in end portions 13 of the internal electrodes 8 and 9 while controlling the oxygen partial pressure of the firing atmosphere in the middle of the temperature lowering step 23. An intermediate keep process 24 for keeping at a low temperature is performed, and in this intermediate keep process 24, an oxide layer 14 made of a base metal oxide as a main component of the internal electrodes 8 and 9 is formed.

たとえば、トップ温度キープ過程22において、1200℃のトップ温度で、10-9〜10-10MPaの酸素分圧にキープされるとき、降温過程23の途中の途中キープ過程24では、1000℃の温度で、10 -5 〜10 -7 MPaの酸素分圧に制御されながら、内部電極8および9の内蔵端部13にまで酸化が及ぶように、2〜3時間キープされる。ここで、酸素分圧が制御されるのは、酸化が進みすぎることによって、内部電極8および9において電極切れ等が生じないようにするためである。 For example, when the top temperature keep process 22 is kept at a top temperature of 1200 ° C. and an oxygen partial pressure of 10 −9 to 10 −10 MPa, the keep process 24 during the temperature lowering process 23 has a temperature of 1000 ° C. Then, while being controlled to an oxygen partial pressure of 10 −5 to 10 −7 MPa, the internal electrodes 8 and 9 are kept for 2 to 3 hours so that the oxidation reaches the built-in end portions 13. Here, the reason why the oxygen partial pressure is controlled is to prevent the internal electrodes 8 and 9 from being broken due to excessive oxidation.

上述した途中キープ過程24では、図2に示した酸化物層14の形成のための酸素は、部品本体2の外表面を通して部品本体2の内部に供給される。この酸素の多くは、部品本体2の端面5および6に露出する内部電極8および9の露出端部12とセラミック層7との隙間から部品本体2の内部に進入することになる。したがって、酸化物層14は、内部電極8および9の内蔵端部13だけでなく、露出端部12にも形成され、その結果、図2に示すように、内部電極8および9の、セラミック層7との界面部分の全域にわたって酸化物層14が形成されることになる。   In the intermediate keeping process 24 described above, oxygen for forming the oxide layer 14 shown in FIG. 2 is supplied to the inside of the component body 2 through the outer surface of the component body 2. Most of this oxygen enters the interior of the component body 2 through the gap between the exposed end portions 12 of the internal electrodes 8 and 9 exposed on the end faces 5 and 6 of the component body 2 and the ceramic layer 7. Therefore, the oxide layer 14 is formed not only at the built-in end 13 of the internal electrodes 8 and 9 but also at the exposed end 12, and as a result, as shown in FIG. 2, the ceramic layers of the internal electrodes 8 and 9 are formed. As a result, the oxide layer 14 is formed over the entire area of the interface with the semiconductor layer 7.

この場合、第1の内部電極8の内蔵端部13における、露出端部12とは逆側に位置する部分にある酸化物層14の形成のための酸素は、主として、これに対向する第2の内部電極9の露出端部12側からセラミック層7を通して供給されるものと推測される。他方、第2の内部電極9の内蔵端部13における、露出端部12とは逆側に位置する部分にある酸化物層14の形成のための酸素は、主として、これに対向する第1の内部電極8の露出端部12側からセラミック層7を通して供給されるものと推測される。   In this case, oxygen for forming the oxide layer 14 in the portion located on the side opposite to the exposed end 12 in the built-in end 13 of the first internal electrode 8 is mainly the second opposite to this. The internal electrode 9 is assumed to be supplied from the exposed end 12 side through the ceramic layer 7. On the other hand, the oxygen for forming the oxide layer 14 in the portion located on the side opposite to the exposed end 12 in the built-in end 13 of the second internal electrode 9 is mainly the first opposite to this. It is assumed that the internal electrode 8 is supplied through the ceramic layer 7 from the exposed end 12 side.

なお、セラミック層7が、ABOで表わされるペロブスカイト構造を有する誘電体セラミックを主成分としているとき、上述した焼成工程の結果、酸化物層14は、ABOにおけるBサイト元素、たとえばTiまたはZrをさらに含む組成となる。 When the ceramic layer 7 is mainly composed of a dielectric ceramic having a perovskite structure represented by ABO 3 , as a result of the above-described firing step, the oxide layer 14 becomes a B site element in ABO 3 , for example, Ti or Zr. It becomes the composition which further contains.

次に、焼成後の部品本体2の端面5および6上に、それぞれ、内部電極8および9の露出端部12と接続されるように外部電極10および11が形成される。このとき、内部電極8および9の露出端部12での酸化物層14が、外部電極10および11との電気的導通を阻害しないようにするため、前もって、部品本体2の端面5および6に対して研磨工程を実施し、内部電極8および9の露出端部12側での酸化物を除去しておくことが好ましい。外部電極10および11の形成にあたっては、たとえば、銅を含む導電性ペーストを焼き付けて厚膜を形成した後、ニッケルめっきおよび錫めっきを順次施し、銅からなる厚膜上にニッケルめっき膜および錫めっき膜が形成される。   Next, external electrodes 10 and 11 are formed on end surfaces 5 and 6 of component body 2 after firing so as to be connected to exposed end portions 12 of internal electrodes 8 and 9, respectively. At this time, in order to prevent the oxide layer 14 at the exposed end portion 12 of the internal electrodes 8 and 9 from hindering electrical continuity with the external electrodes 10 and 11, the end surfaces 5 and 6 of the component body 2 are previously formed. On the other hand, it is preferable to remove the oxide on the exposed end 12 side of the internal electrodes 8 and 9 by performing a polishing process. In forming the external electrodes 10 and 11, for example, a conductive paste containing copper is baked to form a thick film, and then nickel plating and tin plating are sequentially performed, and the nickel plating film and the tin plating are formed on the thick film made of copper. A film is formed.

以上のようにして、積層セラミックコンデンサ1が完成される。   The multilayer ceramic capacitor 1 is completed as described above.

積層セラミック電子部品が、図1に示したような積層セラミックコンデンサ1である場合、セラミック層7は、誘電体セラミックから構成される。この発明が適用される積層セラミック電子部品は、その他、インダクタ、サーミスタ、圧電部品などであってもよい。したがって、積層セラミック電子部品の機能に応じて、セラミック層は、誘電体セラミックの他、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成されてもよい。   When the multilayer ceramic electronic component is the multilayer ceramic capacitor 1 as shown in FIG. 1, the ceramic layer 7 is made of a dielectric ceramic. The multilayer ceramic electronic component to which the present invention is applied may be an inductor, a thermistor, a piezoelectric component, or the like. Therefore, according to the function of the multilayer ceramic electronic component, the ceramic layer may be composed of a dielectric ceramic, a magnetic ceramic, a semiconductor ceramic, a piezoelectric ceramic, or the like.

また、図示した積層セラミックコンデンサ1は、2個の外部電極10および11を備える2端子型のものであるが、この発明は多端子型の積層セラミック電子部品にも適用することができる。   The illustrated multilayer ceramic capacitor 1 is a two-terminal type including two external electrodes 10 and 11, but the present invention can also be applied to a multi-terminal type multilayer ceramic electronic component.

[実験例]
次に、この発明による効果を確認するために実施した実験例について説明する。
[Experimental example]
Next, experimental examples carried out to confirm the effects of the present invention will be described.

まず、ABOで表わされるペロブスカイト構造を有する誘電体セラミック粉末として、表1の「誘電体セラミック主成分」および「A/B比」に示すように、チタン酸バリウムのA/B比を0.9〜1.1の範囲で変えたもの、およびジルコン酸カルシウム(A/B=1)の各粉末を用意した。 First, as shown in the “dielectric ceramic main component” and “A / B ratio” in Table 1 as the dielectric ceramic powder having a perovskite structure represented by ABO 3 , the A / B ratio of barium titanate is set to 0. Various powders of 9 to 1.1 and calcium zirconate (A / B = 1) were prepared.

次に、上記誘電体セラミック粉末に対し、有機バインダ、有機溶剤、可塑剤、および分散剤を所定の割合で混合することによって、セラミックスラリーを作製した。   Next, a ceramic slurry was prepared by mixing the dielectric ceramic powder with an organic binder, an organic solvent, a plasticizer, and a dispersant in a predetermined ratio.

次に、上記セラミックスラリーを樹脂フィルム上で、乾燥後の厚みが4.0μmになるようにシート状に成形し、セラミックグリーンシートを得た。   Next, the ceramic slurry was formed into a sheet shape on the resin film so that the thickness after drying was 4.0 μm, and a ceramic green sheet was obtained.

次に、このセラミックグリーンシート上に、乾燥後の厚みが2μmになるように、内部電極となるべき導電性ペースト膜をスクリーン印刷により形成した。ここで、導電性ペーストとして、平均粒径0.3μmのニッケル粉末50重量部と、ブチルカルビトール100重量部にエチルセルロース10重量部を溶解した樹脂溶液45重量部と、分散剤および増粘剤の合計5重量部とを配合したものを用いた。   Next, a conductive paste film to be an internal electrode was formed on the ceramic green sheet by screen printing so that the thickness after drying was 2 μm. Here, as the conductive paste, 50 parts by weight of nickel powder having an average particle size of 0.3 μm, 45 parts by weight of a resin solution in which 10 parts by weight of ethyl cellulose is dissolved in 100 parts by weight of butyl carbitol, and a dispersant and a thickener What mix | blended a total of 5 weight part was used.

次に、上記のように、導電性ペースト膜を形成したセラミックグリーンシートを樹脂フィルムから剥離した後、これらセラミックグリーンシートを350枚重ねて、圧着することにより、積層体を形成し、この積層体を所定の大きさにカットすることによって、個々の積層セラミックコンデンサのための生の状態の複数の部品本体を得た。   Next, as described above, after peeling the ceramic green sheet on which the conductive paste film is formed from the resin film, 350 layers of these ceramic green sheets are stacked and pressure-bonded to form a stacked body. Was cut into a predetermined size to obtain a plurality of raw component bodies for individual multilayer ceramic capacitors.

次に、生の部品本体を、窒素雰囲気中、400℃、10時間の条件で脱脂処理した後、窒素‐水素‐水蒸気混合雰囲気中、トップ温度1200℃、酸素分圧10-9〜10-10MPaの条件で焼成した。その後、焼成温度を1200℃のトップ温度から常温に降下させる過程で、1000℃に達したとき、酸素分圧を表1の「途中キープ過程での酸素分圧」の欄に示すような範囲で変えて、3時間キープした。 Next, the raw component body is degreased in a nitrogen atmosphere at 400 ° C. for 10 hours, and then in a nitrogen-hydrogen-steam mixed atmosphere, the top temperature is 1200 ° C., and the oxygen partial pressure is 10 −9 to 10 −10. Firing was performed under the condition of MPa. Thereafter, when the firing temperature reaches 1000 ° C. in the process of lowering the firing temperature from the top temperature of 1200 ° C. to the room temperature, the oxygen partial pressure is within the range shown in the column of “Oxygen partial pressure in the midway keep process” in Table 1. Changed and kept for 3 hours.

次に、上述のように焼成工程を終えて得られた部品本体に、銅粉末70重量部と、ホウケイ酸亜鉛系ガラスフリット3重量部と、ブチルカルビトール100重量部にエチルセルロース20重量部を溶かした樹脂溶液27重量部とを含有する導電性ペーストを、乾燥後の厚みで50μmになるようにディップ法により塗布し、乾燥した後、800℃の温度で焼き付けて、外部電極の下地となる銅焼付厚膜を形成した。次いで、銅焼付厚膜の上に、ニッケルめっきおよび錫めっきを順次施すことにより、銅焼付厚膜、ニッケルめっき膜および錫めっき膜からなる3層構造の外部電極を形成し、試料となる積層セラミックコンデンサを得た。   Next, 20 parts by weight of ethyl cellulose is dissolved in 70 parts by weight of copper powder, 3 parts by weight of zinc borosilicate glass frit, and 100 parts by weight of butyl carbitol in the component main body obtained by finishing the firing process as described above. The conductive paste containing 27 parts by weight of the resin solution is applied by dipping so that the thickness after drying is 50 μm, dried, and baked at a temperature of 800 ° C. A baked thick film was formed. Next, by sequentially performing nickel plating and tin plating on the copper-baked thick film, a three-layered external electrode composed of the copper-baked thick film, nickel-plated film, and tin-plated film is formed, and a multilayer ceramic as a sample A capacitor was obtained.

次に、得られた積層セラミックコンデンサについて、以下のような評価を行なった。   Next, the following evaluation was performed on the obtained multilayer ceramic capacitor.

(酸化物層の形成状態)
内部電極の内蔵端部の先端から20μmまでの領域において、内部電極とセラミック層との界面での酸化物層の形成状態を調べるために、FIB(Focuced Ion Beam)を用いて該当部分を研磨処理した後、SIM(Secondary Ion Microscopy)を用いて観察した。
(Formation state of oxide layer)
In order to investigate the formation state of the oxide layer at the interface between the internal electrode and the ceramic layer in the region from the tip of the built-in end of the internal electrode to 20 μm, the corresponding part is polished using FIB (Focuced Ion Beam) Then, it observed using SIM (Secondary Ion Microscopy).

観察したSIM像から、内部電極の厚みと酸化物層の厚みを読み取り、内部電極の厚みに対する、内部電極の両面に沿う酸化物層の合計厚みの比を算出した。その結果が、表1の「厚み比」の欄に示されている。   From the observed SIM image, the thickness of the internal electrode and the thickness of the oxide layer were read, and the ratio of the total thickness of the oxide layer along both sides of the internal electrode to the thickness of the internal electrode was calculated. The result is shown in the column of “thickness ratio” in Table 1.

(酸化物層の元素特性)
内部電極の内蔵端部の先端から20μmまでの領域において、内部電極とセラミック層との界面での酸化物層の組成を調べるために、FIBを用いて該当部分を加工処理した後、TEM(Transmission Electron Microscope)を用いて観察した。
(Element characteristics of oxide layer)
In order to investigate the composition of the oxide layer at the interface between the internal electrode and the ceramic layer in the region from the tip of the built-in end of the internal electrode to 20 μm, the corresponding part is processed using FIB, and then the TEM (Transmission Observation was performed using an Electron Microscope.

TEM測定から、酸化物層において内部電極ペーストの卑金属成分(Ni)の検出と、誘電体セラミック材料の主成分となるチタン酸バリウムまたはジルコン酸カルシウムのBサイト元素成分(TiまたはZr)の検出とを行なった。表1において、卑金属成分の検出結果が「卑金属の有無」の欄に、Bサイト元素成分の検出結果が「B元素の有無」の欄にそれぞれ示されている。   From the TEM measurement, detection of the base metal component (Ni) of the internal electrode paste in the oxide layer, detection of the B site element component (Ti or Zr) of barium titanate or calcium zirconate, which is the main component of the dielectric ceramic material, Was done. In Table 1, the detection result of the base metal component is shown in the “presence / absence of base metal” column, and the detection result of the B site element component is shown in the “presence / absence of B element” column.

(耐湿信頼性試験)
耐湿信頼性試験には、PCBT(Pressure Cooker Bias Test)装置を使用した。条件は、温度125℃、湿度95%、圧力0.2MPa、電圧10V、直流、試験時間200時間とした。絶縁抵抗(IR値)を測定し、IR値が初期から4桁劣化したものを、IR劣化品と判定した。表1の「IR劣化数」の欄に、試料数1000個中において、IR劣化品と判定された試料数が示されている。
(Moisture resistance reliability test)
A PCB (Pressure Cooker Bias Test) apparatus was used for the moisture resistance reliability test. The conditions were a temperature of 125 ° C., a humidity of 95%, a pressure of 0.2 MPa, a voltage of 10 V, a direct current, and a test time of 200 hours. The insulation resistance (IR value) was measured, and an IR value that was deteriorated by 4 digits from the initial stage was determined as an IR deteriorated product. In the “IR deterioration number” column of Table 1, the number of samples determined to be IR deteriorated products among 1000 samples is shown.

(クラック観察)
上記耐湿信頼性試験後の試料を、金属顕微鏡により外観観察し、クラック発生の有無を調べた。表1の「クラック発生数」の欄に、試料数1000個中でのクラック発生試料数が示されている。
(Crack observation)
The appearance of the sample after the moisture resistance reliability test was observed with a metal microscope to check for cracks. In the column “Number of occurrence of cracks” in Table 1, the number of cracking samples in 1000 samples is shown.

Figure 0006168721
Figure 0006168721

表1において、試料1については、「厚み比」を求めるための酸化物層が確認できるレベルではなかったため、「卑金属の有無」および「B元素の有無」を求めるためのTEM測定を行なわなかった。   In Table 1, since the oxide layer for obtaining the “thickness ratio” was not at a level at which the sample 1 could be confirmed, the TEM measurement for obtaining “presence of base metal” and “presence of B element” was not performed. .

試料6〜8については、内部電極と外部電極とが電気的に接続されず、初期的な電気的特性が得られなかったため、不良品と判定され、「卑金属の有無」および「B元素の有無」の評価のためのTEM測定、ならびに「IR劣化数」および「クラック発生数」の評価のための耐湿信頼性試験を行なわなかった。   For Samples 6 to 8, the internal electrode and the external electrode were not electrically connected and the initial electrical characteristics were not obtained, so it was determined as a defective product, and “presence / absence of base metal” and “presence / absence of B element” The TEM measurement for the evaluation of “and the moisture resistance reliability test for the evaluation of the“ number of IR deterioration ”and the“ number of occurrence of cracks ”were not performed.

「厚み比」が13〜50%の範囲内にある試料〜5によれば、耐湿信頼性に関連する「IR劣化数」および「クラック発生数」がいずれも「0」であり、耐湿信頼性が高いことが確認された。また、これら試料〜5では、「卑金属の有無」および「B元素の有無」がいずれも「有」であり、酸化物層は内部電極の卑金属成分とABOで表わされるセラミックのBサイト元素とを含有していることが確認された。なお、試料2については、良好な耐湿信頼性が得られたが、「厚み比」が13〜50%の範囲から外れているため、この発明の範囲外とした。 According to the samples 3 to 5 in which the “thickness ratio” is in the range of 13 to 50%, the “IR degradation number” and the “crack occurrence number” related to the moisture resistance reliability are both “0”, and the moisture resistance reliability It was confirmed that the property is high. In these samples 3 to 5, “presence / absence of base metal” and “presence / absence of B element” are both “present”, and the oxide layer is a B metal element of the ceramic represented by the base metal component of the internal electrode and ABO 3. It was confirmed that it contains. For sample 2, good moisture resistance reliability was obtained, but since the “thickness ratio” was out of the range of 13 to 50%, it was out of the scope of the present invention.

1 積層セラミックコンデンサ
2 部品本体
3,4 主面
5,6 端面
7 セラミック層
8,9 内部電極
10,11 外部電極
12 露出端部
13 内蔵端部
14 酸化物層
15 先端から20μmまでの領域
21 昇温過程
22 トップ温度キープ過程
23 降温過程
24 途中キープ過程
t1,t2 酸化物層の厚み
T 内部電極の厚み
DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 2 Component main body 3, 4 Main surface 5, 6 End surface 7 Ceramic layer 8, 9 Internal electrode 10, 11 External electrode 12 Exposed end part 13 Built-in end part 14 Oxide layer 15 Area | region 21 to 20 micrometers from the front Temperature process 22 Top temperature keep process 23 Cooling process 24 Midway keep process t1, t2 Oxide layer thickness T Internal electrode thickness

Claims (3)

相対向する第1および第2の主面と相対向する第1および第2の側面と相対向する第1および第2の端面とを有する直方体形状をなすもので、前記主面と平行に延びる積層された複数のセラミック層および前記セラミック層間の界面に沿って配置された内部電極を含む、部品本体と、
前記部品本体上に形成された、外部電極と
を備え、
前記セラミック層は、ABO で表わされるペロブスカイト構造を有する誘電体セラミックを主成分としており、
前記内部電極は、卑金属を主成分として含み、かつ前記外部電極と接続されるように前記部品本体の表面に露出する露出端部と前記部品本体の内部に位置する内蔵端部とを有し、
前記内部電極は、前記露出端部を前記第1の端面側に位置させる複数の第1の内部電極と、前記セラミック層を介して前記第1の内部電極と対向するように前記第1の内部電極と交互に配置され、かつ前記露出端部を前記第2の端面側に位置させる第2の内部電極とを含み、
前記内部電極の少なくとも前記内蔵端部には、前記セラミック層との界面に沿って、前記卑金属および前記ABO におけるBサイト元素を含む酸化物層が形成され、前記内蔵端部の先端から20μmまでの領域において、前記内部電極の両面に沿う前記酸化物層の合計厚みは、前記内部電極の厚みの13〜50%の範囲内にある、
積層セラミック電子部品。
A rectangular parallelepiped shape having first and second side surfaces facing each other and first and second side surfaces facing each other and extending parallel to the main surface. A component body comprising a plurality of laminated ceramic layers and internal electrodes disposed along an interface between the ceramic layers;
An external electrode formed on the component body,
The ceramic layer is mainly composed of a dielectric ceramic having a perovskite structure represented by ABO 3 ;
The internal electrode includes a base metal as a main component, and has an exposed end exposed on the surface of the component main body and a built-in end positioned inside the component main body so as to be connected to the external electrode,
The internal electrode includes a plurality of first internal electrodes that position the exposed end portion on the first end surface side, and the first internal electrode so as to face the first internal electrode through the ceramic layer. Second internal electrodes that are alternately arranged with electrodes and that position the exposed end portion on the second end face side,
An oxide layer containing the base metal and the B site element in the ABO 3 is formed at least at the built-in end portion of the internal electrode along the interface with the ceramic layer, from the tip of the built-in end portion to 20 μm. In this region, the total thickness of the oxide layers along both surfaces of the internal electrode is in the range of 13 to 50% of the thickness of the internal electrode.
Multilayer ceramic electronic components.
前記内部電極の主成分となる卑金属はニッケルである、請求項1に記載の積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 1, wherein the base metal that is a main component of the internal electrode is nickel. 請求項1または2に記載の積層セラミック電子部品を製造する方法であって、
前記部品本体の生の状態のものを用意する工程と、
生の状態の前記部品本体を焼成する工程と、
焼成後の前記部品本体上に、前記内部電極の前記露出端部と接続されるように前記外部電極を形成する工程と
を備え、
前記焼成工程は、焼成温度を常温からトップ温度まで上昇させる昇温過程と、次いで、トップ温度に達した時点で当該トップ温度をキープするトップ温度キープ過程と、次いで、トップ温度から常温まで降下させる降温過程とを含むとともに、前記降温過程の途中で、焼成雰囲気の酸素分圧を制御しながら、前記内部電極の前記内蔵端部にまで酸化が及ぶように前記トップ温度より低い温度でキープする途中キープ過程を含む、
積層セラミック電子部品の製造方法。
A method of manufacturing a multilayer ceramic electronic component according to claim 1 or 2,
Preparing a raw state of the component body;
Firing the component body in a raw state;
Forming the external electrode on the component body after firing so as to be connected to the exposed end of the internal electrode;
The firing step includes a temperature raising process for raising the firing temperature from room temperature to the top temperature, a top temperature keeping process for keeping the top temperature when the top temperature is reached, and then a temperature drop from the top temperature to the room temperature. A temperature lowering process, and during the temperature lowering process, while maintaining the oxygen partial pressure of the firing atmosphere, while maintaining at a temperature lower than the top temperature so that oxidation reaches the built-in end of the internal electrode Including the keep process,
Manufacturing method of multilayer ceramic electronic component.
JP2012009507A 2012-01-20 2012-01-20 Multilayer ceramic electronic component and manufacturing method thereof Active JP6168721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012009507A JP6168721B2 (en) 2012-01-20 2012-01-20 Multilayer ceramic electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012009507A JP6168721B2 (en) 2012-01-20 2012-01-20 Multilayer ceramic electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013149806A JP2013149806A (en) 2013-08-01
JP6168721B2 true JP6168721B2 (en) 2017-07-26

Family

ID=49047019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012009507A Active JP6168721B2 (en) 2012-01-20 2012-01-20 Multilayer ceramic electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6168721B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462761B1 (en) * 2013-02-13 2014-11-20 삼성전기주식회사 Multilayer ceramic device and method for manufacturing the same
KR102551219B1 (en) 2018-08-29 2023-07-03 삼성전기주식회사 Multi-layered ceramic capacitor and method of manufacturing the same
KR102662851B1 (en) 2018-08-29 2024-05-03 삼성전기주식회사 Multi-layered ceramic capacitor and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113834A (en) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd Multilayer ceramic capacitor and its manufacture
JP3419713B2 (en) * 1999-09-06 2003-06-23 ティーディーケイ株式会社 Manufacturing method of multilayer ceramic chip capacitor
JP3520075B2 (en) * 2001-04-12 2004-04-19 Tdk株式会社 Manufacturing method of multilayer ceramic electronic component
JP4295179B2 (en) * 2004-08-31 2009-07-15 Tdk株式会社 Electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013149806A (en) 2013-08-01

Similar Documents

Publication Publication Date Title
US9099244B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
US9042082B2 (en) Multilayer ceramic capacitor
JP7131897B2 (en) Ceramic electronic component and manufacturing method thereof
US9460857B2 (en) Laminated ceramic capacitor
US9136058B2 (en) Laminated ceramic electronic component and manufacturing method therefor
US9978519B2 (en) Multilayer ceramic electronic component
JP5655036B2 (en) Dielectric ceramics, dielectric ceramic manufacturing method and multilayer ceramic capacitor
JP2014204113A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2018006501A (en) Electronic component
JP2013106035A (en) Multilayer ceramic electronic component
US11114246B2 (en) Multilayer ceramic electronic component
JP2012059742A (en) Multilayer ceramic capacitor
KR20170105414A (en) Electronic component and manufacturing method for the same
TW201323572A (en) Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
US20230386748A1 (en) Multilayer ceramic electronic device
JP2014146752A (en) Laminated ceramic capacitor
JP2015053526A (en) Multilayer ceramic capacitor
CN115403370B (en) Dielectric composition and laminated ceramic electronic component
JP6168721B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5498973B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2008124514A (en) Ceramic element and manufacturing method of same
JP2011165935A (en) Laminated electronic component
JP2010212503A (en) Laminated ceramic capacitor
JP2014036218A (en) Multilayer ceramic electronic component and manufacturing method therefor
JP2015141982A (en) Laminated electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R150 Certificate of patent or registration of utility model

Ref document number: 6168721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150