JP2011165935A - Laminated electronic component - Google Patents

Laminated electronic component Download PDF

Info

Publication number
JP2011165935A
JP2011165935A JP2010027569A JP2010027569A JP2011165935A JP 2011165935 A JP2011165935 A JP 2011165935A JP 2010027569 A JP2010027569 A JP 2010027569A JP 2010027569 A JP2010027569 A JP 2010027569A JP 2011165935 A JP2011165935 A JP 2011165935A
Authority
JP
Japan
Prior art keywords
element body
electrode
internal electrode
layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010027569A
Other languages
Japanese (ja)
Inventor
Masatsugu Yamamoto
正継 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010027569A priority Critical patent/JP2011165935A/en
Publication of JP2011165935A publication Critical patent/JP2011165935A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated electronic component in which poor connection between an internal electrode and a baked electrode layer is prevented and the occurrence of stress corrosion cracking of an element body is prevented. <P>SOLUTION: The laminated electronic component includes the element body 2, the internal electrode 3 arranged in the element body 2, and terminal electrodes 5 arranged on end faces 13, 14 of the element body 2 and connected to the internal electrode 3. The terminal electrodes 5 have baked electrode layers 5a formed on the end faces 13, 14 and plating layers 5b formed on the baked electrode layers 5a respectively. The internal electrode 3 has a lead-out portion 3b exposed in center regions of the end faces 13, 14 and connected to the baked electrode layers 5a. The lead-out portion 3b has its width set to 100 to 180 μm. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、積層コンデンサ等の積層電子部品に関する。   The present invention relates to a multilayer electronic component such as a multilayer capacitor.

積層電子部品として、素体と、素体内に配置された内部電極と、素体の端面に配置されると共に内部電極に接続された端子電極と、を備え、内部電極が、焼付電極層と接続される引き出し部を有しているものが知られている(例えば、特許文献1参照)。特許文献1に記載された積層電子部品(積層コンデンサ)では、耐熱衝撃性を向上させるために、引き出し部の幅が、0.19〜0.45mmに設定されている。   A multilayer electronic component includes an element body, an internal electrode disposed in the element body, and a terminal electrode disposed on an end surface of the element body and connected to the internal electrode, and the internal electrode is connected to the baking electrode layer. One having a drawn-out portion is known (see, for example, Patent Document 1). In the multilayer electronic component (multilayer capacitor) described in Patent Document 1, the width of the lead portion is set to 0.19 to 0.45 mm in order to improve the thermal shock resistance.

特開平8−97071号公報JP-A-8-97071

積層電子部品の端子電極は、一般に、素体の端面上に形成された焼付電極層と、焼付電極層上に形成されためっき層と、を有している。めっき層は、焼付電極層が形成された素体をめっき液中に浸漬してめっきを行う湿式めっき法により形成される。そして、積層電子部品は、様々な工程(例えば、特性検査工程後の電荷放出工程やはんだ付けのためのリフロー工程等)で、所望の条件下での熱処理が施される。   The terminal electrode of the multilayer electronic component generally has a baked electrode layer formed on the end face of the element body and a plating layer formed on the baked electrode layer. The plating layer is formed by a wet plating method in which an element body on which a baked electrode layer is formed is immersed in a plating solution for plating. The multilayer electronic component is subjected to heat treatment under desired conditions in various processes (for example, a charge discharge process after the characteristic inspection process, a reflow process for soldering, and the like).

本発明者等の調査研究の結果、熱処理後の素体に応力腐食割れが生じる懼れがあることが判明した。積層電子部品では、素体は、セラミック(例えば、誘電体セラミック等)を含むグリーン層と、金属(例えば、Ni等)を含む導電性ペーストからなる電極層とを積層して、得られた積層体を焼成することにより、素体を形成する。積層体を焼成することにより、グリーン層から素体が得られ、電極層から内部電極が得られることとなるが、セラミックと金属との収縮率が異なることから、素体には応力が溜まってしまう。また、素体の表面等には、セラミックの焼結により、微小な凹部が生じてしまう。   As a result of investigations by the present inventors, it has been found that there is a possibility of stress corrosion cracking occurring in the element body after the heat treatment. In the multilayer electronic component, the element body is obtained by laminating a green layer containing a ceramic (for example, dielectric ceramic) and an electrode layer made of a conductive paste containing a metal (for example, Ni). The body is formed by firing the body. By firing the laminated body, an element body is obtained from the green layer, and an internal electrode is obtained from the electrode layer. However, since the shrinkage rate of ceramic and metal is different, stress accumulates in the element body. End up. In addition, fine concave portions are formed on the surface of the element body due to the sintering of the ceramic.

焼付電極層は、素体の端面と当該端面に隣り合う側面にわたって導電性ペーストを付与し、付与した導電性ペーストに所望の条件にて熱処理を施し、素体に焼き付けることにより形成される。このため、端面と当該端面に隣り合う側面とで形成される稜線部には導電性ペーストが付与し難く、焼付電極層における稜線部に対応する部分の厚みが薄くなる。このような状況下で湿式めっき法によりめっき層を形成すると、厚みが薄い部分、すなわち焼付電極層における稜線部に対応する部分からめっき液が浸入し、浸入しためっき液により素体が腐食していくこととなる。そして、素体に熱処理を施すと、素体の腐食との相互作用により、上記微小な凹部等を起点として、溜まっている応力を解放していくようにクラックが発生し、発生したクラックが時間と共に成長して、応力腐食割れが生じてしまう。素体にクラックは、外観不良となるだけでなく、クラックから湿気やフラックス残渣等が浸入することにより、電気的特性を劣化させる要因ともなる。   The baked electrode layer is formed by applying a conductive paste over the end face of the element body and the side surface adjacent to the end face, subjecting the applied conductive paste to heat treatment under desired conditions, and baking the element body. For this reason, it is difficult to apply the conductive paste to the ridge line portion formed by the end surface and the side surface adjacent to the end surface, and the thickness of the portion corresponding to the ridge line portion in the baking electrode layer becomes thin. When the plating layer is formed by the wet plating method under such circumstances, the plating solution enters from a portion having a small thickness, that is, a portion corresponding to the ridge line portion in the baked electrode layer, and the element body is corroded by the invading plating solution. Will go. When heat treatment is performed on the element body, a crack is generated by the interaction with the corrosion of the element body so as to release the accumulated stress starting from the minute recesses and the like. It grows together with stress corrosion cracking. Cracks in the element body not only cause poor appearance, but also cause deterioration of electrical characteristics due to moisture, flux residues, and the like entering from the cracks.

本発明の目的は、内部電極と焼付電極層との間の接続不良を防ぐと共に、素体に応力腐食割れが生じるのを防ぐことが可能な積層電子部品を提供することである。   An object of the present invention is to provide a laminated electronic component capable of preventing poor connection between an internal electrode and a baked electrode layer and preventing stress corrosion cracking from occurring in an element body.

本発明者等は、素体に応力腐食割れが生じるのを防ぎ得る積層電子部品について鋭意研究を行った。その結果、本発明者等は、素体の端面における引き出し部が露出する位置を当該端面の中央領域とし且つ引き出し部の幅を小さく、特に、180μm以下に設定することにより、素体に応力腐食割れが生じるのを防ぐことができるという新たな事実を見出すに至った。これは、引き出し部が稜線部から比較的離れて位置することとなり、めっき液が浸入した場合でも、引き出し部が露出した位置にめっき液が至り難くなることに起因していると考えられる。   The inventors of the present invention have conducted extensive research on multilayer electronic components that can prevent stress corrosion cracking from occurring in the element body. As a result, the present inventors made stress corrosion on the element body by setting the position where the lead part on the end face of the element body is exposed as the central region of the end face and setting the width of the lead part to be small, particularly 180 μm or less. It came to discover the new fact that it can prevent a crack from occurring. This is considered to be due to the fact that the lead portion is positioned relatively far from the ridge line portion, and even when the plating solution enters, the plating solution is difficult to reach the position where the lead portion is exposed.

本発明者等は、引き出し部の幅を小さくした場合、引き出し部と焼付電極層との接続長さが短くなることから、引き出し部(内部電極)と焼付電極層との間で接続不良が発生するという新たな問題点が生じる懼れがあるという事実も見出すに至った。そこで、本発明者等は、引き出し部(内部電極)と焼付電極層との間の接続不良を防ぎ得る構成について鋭意研究を行った結果、引き出し部の幅を100μm以上に設定することにより、引き出し部と焼付電極層との接続不良を防ことができるという新たな事実を見出すに至った。   When the inventors reduce the width of the lead-out part, the connection length between the lead-out part and the baked electrode layer is shortened, resulting in poor connection between the lead-out part (internal electrode) and the baked electrode layer. I have also found the fact that there is a fear that a new problem will occur. Therefore, as a result of intensive research on a configuration that can prevent a connection failure between the lead portion (internal electrode) and the baked electrode layer, the present inventors set the width of the lead portion to 100 μm or more. It came to discover the new fact that the connection failure of a part and a baking electrode layer can be prevented.

かかる研究結果を踏まえ、本発明に係る積層電子部品は、素体と、素体内に配置された内部電極と、素体の端面に配置されると共に内部電極に接続された端子電極と、を備え、端子電極は、端面上に形成された焼付電極層と、該焼付電極層上に形成されためっき層と、を有し、内部電極は、端面の中央領域に露出して焼付電極層と接続される引き出し部を有しており、引き出し部の幅が、100〜180μmに設定されていることを特徴とする。   Based on such research results, the multilayer electronic component according to the present invention includes an element body, an internal electrode disposed in the element body, and a terminal electrode disposed on an end surface of the element body and connected to the internal electrode. The terminal electrode has a baked electrode layer formed on the end surface and a plating layer formed on the baked electrode layer, and the internal electrode is exposed to the central region of the end surface and connected to the baked electrode layer. And a width of the drawer portion is set to 100 to 180 μm.

好ましくは、素体は、内部電極が配置されている内層部と、該内層部を挟むように配置された外層部と、を有し、端面と該端面に隣り合う側面とで形成される稜線部の曲率半径が、外層部の厚みの1.2倍以下に設定されている。この場合、引き出し部が稜線部からより一層離れた位置に露出することとなる。したがって、めっき液が浸入した場合でも、引き出し部が露出した位置まで至るのを確実に抑制することができる。   Preferably, the element body has an inner layer portion in which the internal electrode is disposed and an outer layer portion disposed so as to sandwich the inner layer portion, and is formed by an end surface and a side surface adjacent to the end surface. The curvature radius of the portion is set to 1.2 times or less of the thickness of the outer layer portion. In this case, the lead portion is exposed at a position further away from the ridge line portion. Therefore, even when the plating solution enters, it is possible to reliably suppress the lead portion from being exposed.

好ましくは、端面と該端面に隣り合う側面とで形成される稜線部の曲率半径が、90μm以上に設定されている。この場合、素体にチッピングが生じるのを抑制することができる。   Preferably, the curvature radius of the ridge line portion formed by the end surface and the side surface adjacent to the end surface is set to 90 μm or more. In this case, occurrence of chipping in the element body can be suppressed.

本発明によれば、内部電極と焼付電極層との間の接続不良を防ぐと共に、素体に応力腐食割れが生じるのを防ぐことが可能な積層電子部品を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, while preventing the connection failure between an internal electrode and a baking electrode layer, the laminated electronic component which can prevent that a stress corrosion crack arises in an element | base_body can be provided.

本実施形態に係る積層コンデンサの概略斜視図である。1 is a schematic perspective view of a multilayer capacitor according to an embodiment. 本実施形態に係る積層コンデンサの概略斜視図である。1 is a schematic perspective view of a multilayer capacitor according to an embodiment. 本実施形態に係る積層コンデンサの素体を層毎に分解して示す概略斜視図である。It is a schematic perspective view which decomposes | disassembles and shows the element body of the multilayer capacitor concerning this embodiment for every layer. 本実施形態に係る積層コンデンサの断面構成を示す模式図である。It is a mimetic diagram showing the section composition of the multilayer capacitor concerning this embodiment. 第1の実験の結果を示す図表である。It is a chart which shows the result of the 1st experiment. 第1の実験の結果を示す図表である。It is a chart which shows the result of the 1st experiment. 第1の実験の結果を示す図表である。It is a chart which shows the result of the 1st experiment. 第2の実験の結果を示す図表である。It is a chart which shows the result of the 2nd experiment. 第2の実験の結果を示す図表である。It is a chart which shows the result of the 2nd experiment. 第2の実験の結果を示す図表である。It is a chart which shows the result of the 2nd experiment. 第3の実験の結果を示す図表である。It is a chart which shows the result of the 3rd experiment.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

本実施形態に係る積層電子部品の一例である積層コンデンサ1について、図1〜図4を参照して説明する。図1及び図2は、積層コンデンサの概略斜視図である。図3は、積層コンデンサの素体層毎に分解して示す概略斜視図である。図4は、積層コンデンサの断面構成を示す模式図である。   A multilayer capacitor 1 which is an example of a multilayer electronic component according to the present embodiment will be described with reference to FIGS. 1 and 2 are schematic perspective views of the multilayer capacitor. FIG. 3 is an exploded perspective view schematically showing each element layer of the multilayer capacitor. FIG. 4 is a schematic diagram showing a cross-sectional configuration of the multilayer capacitor.

積層コンデンサ1は、図1に示されるように、略直方体形状をした素体2と、素体2内に配置された複数の内部電極3と、素体2の外表面に配置された一対の端子電極5と、を備えている。積層コンデンサ1は、例えば、2012タイプ(長さ2.0mm、幅1.2mm、及び高さ1.2mm)、3216タイプ(長さ3.2mm、幅1.6mm、及び高さ1.6mm)、又は3225タイプ(長さ3.2mm、幅2.5mm、及び高さ2.5mm)等の積層セラミックコンデンサである。   As shown in FIG. 1, the multilayer capacitor 1 includes an element body 2 having a substantially rectangular parallelepiped shape, a plurality of internal electrodes 3 disposed in the element body 2, and a pair of elements disposed on the outer surface of the element body 2. And a terminal electrode 5. The multilayer capacitor 1 is, for example, a 2012 type (length 2.0 mm, width 1.2 mm, and height 1.2 mm), 3216 type (length 3.2 mm, width 1.6 mm, and height 1.6 mm). Or 3225 type (length: 3.2 mm, width: 2.5 mm, and height: 2.5 mm).

素体2は、相対向する長方形状の第1側面11及び第2側面12と、相対向する第1端面13及び第2端面14と、相対向する第3側面15及び第4側面16と、を含んでいる。第1端面13及び第2端面14は、第1側面11と第2側面12との間を連結するように第1側面11及び第2側面12の短辺方向に伸びている。第3側面15及び第4側面16は、第1側面11と第2側面12との間を連結するように第1側面11及び第2側面12の長辺方向に伸びている。   The element body 2 includes a rectangular first side surface 11 and a second side surface 12 facing each other, a first end surface 13 and a second end surface 14 facing each other, a third side surface 15 and a fourth side surface 16 facing each other, Is included. The first end surface 13 and the second end surface 14 extend in the short side direction of the first side surface 11 and the second side surface 12 so as to connect the first side surface 11 and the second side surface 12. The third side surface 15 and the fourth side surface 16 extend in the long side direction of the first side surface 11 and the second side surface 12 so as to connect the first side surface 11 and the second side surface 12.

素体2は、図3及び図4に示されるように、複数の誘電体層21を有している。各誘電体層21は、第1側面11及び第2側面12に平行な方向に伸びており、第1側面11及び第2側面12の対向方向に積層されている。すなわち、第1側面11及び第2側面12の対向方向と、素体2における積層方向とは、一致している。素体2は、内部電極3が誘電体層21を挟んで対向するように積層されてなる構造を有している。素体2は、内部電極3を含む容量形成部(内層部)2aと、容量形成部2aを第1側面11及び第2側面12の対向方向で挟む外層部2bと、を含んでいる。   As shown in FIGS. 3 and 4, the element body 2 has a plurality of dielectric layers 21. Each dielectric layer 21 extends in a direction parallel to the first side surface 11 and the second side surface 12, and is laminated in a direction opposite to the first side surface 11 and the second side surface 12. That is, the facing direction of the first side surface 11 and the second side surface 12 and the stacking direction of the element body 2 coincide with each other. The element body 2 has a structure in which the internal electrodes 3 are stacked so as to face each other with the dielectric layer 21 in between. The element body 2 includes a capacitance forming portion (inner layer portion) 2 a including the internal electrode 3 and an outer layer portion 2 b sandwiching the capacitance forming portion 2 a in the opposing direction of the first side surface 11 and the second side surface 12.

本実施形態では、端面13,14と側面11,12,15,16とで形成される稜線部の曲率半径(r)は、外層部2bの厚み(t)の1.2倍以下に設定されている。上記稜線部の曲率半径(r)は、90μm以上に設定され、外層部2bの厚み(t)は100〜150μmに設定されている。例えば、外層部2bの厚み(t)が100μmであり、上記稜線部の曲率半径(r)が120μmである。上記稜線部は、素体2をバレル研磨といった手法により研磨するにより形成される。稜線部の曲率半径(r)の大きさは、例えば、研磨時間等により制御できる。   In the present embodiment, the radius of curvature (r) of the ridge formed by the end faces 13, 14 and the side faces 11, 12, 15, 16 is set to 1.2 times or less the thickness (t) of the outer layer part 2b. ing. The radius of curvature (r) of the ridge line portion is set to 90 μm or more, and the thickness (t) of the outer layer portion 2b is set to 100 to 150 μm. For example, the thickness (t) of the outer layer portion 2b is 100 μm, and the radius of curvature (r) of the ridge line portion is 120 μm. The ridge portion is formed by polishing the element body 2 by a technique such as barrel polishing. The magnitude of the radius of curvature (r) of the ridge line portion can be controlled by, for example, the polishing time.

各誘電体層21は、BaTiOを主成分として含むセラミックグリーンシートの焼結体から構成される。実際の積層コンデンサ1では、各誘電体層21は、誘電体層21の間の境界が視認できない程度に一体化されている。 Each dielectric layer 21 is composed of a sintered body of a ceramic green sheet containing BaTiO 3 as a main component. In the actual multilayer capacitor 1, each dielectric layer 21 is integrated to such an extent that the boundary between the dielectric layers 21 is not visible.

各内部電極3は、図3に示されるように、矩形状を呈している主電極部3aと、引き出し部3bと、を有している。引き出し部3bは、その端が端面13,14に露出するように主電極部3aから端面13,14に向けて伸びている。詳細には、引き出し部3bは、主電極部3aにおける第3側面15及び第4側面16の対向方向での中央領域から伸びている。したがって、引き出し部3bは、図2及び図4に示されるように、端面13,14における第3側面15及び第4側面16の対向方向での中央領域に露出することとなる。引き出し部3bの幅(w)(第3側面15及び第4側面16の対向方向での長さ)は、主電極部3aの幅よりも短い。本実施形態においては、引き出し部3bの幅(w)は、100〜180μmに設定されている。   As shown in FIG. 3, each internal electrode 3 has a main electrode portion 3a having a rectangular shape and a lead portion 3b. The lead portion 3 b extends from the main electrode portion 3 a toward the end surfaces 13 and 14 so that the ends thereof are exposed at the end surfaces 13 and 14. Specifically, the lead portion 3b extends from a central region in the opposing direction of the third side surface 15 and the fourth side surface 16 in the main electrode portion 3a. Accordingly, as shown in FIGS. 2 and 4, the lead-out portion 3 b is exposed in a central region in the opposing direction of the third side surface 15 and the fourth side surface 16 on the end surfaces 13 and 14. The width (w) of the lead portion 3b (the length in the opposing direction of the third side surface 15 and the fourth side surface 16) is shorter than the width of the main electrode portion 3a. In the present embodiment, the width (w) of the lead portion 3b is set to 100 to 180 μm.

第1端面13に露出する引き出し部3bを有する内部電極3と、第2端面14に露出する引き出し部3bを有する内部電極3とは、素体2において、誘電体層21の積層方向、すなわち第1側面11及び第2側面12の対向方向に交互に配置されている。誘電体層21の積層方向に隣り合う主電極部3aは、互いに対向している。内部電極3は、積層型の電気素子の内部電極として通常用いられる導電性材料(例えば、卑金属であるNi等)からなる。内部電極3は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   The internal electrode 3 having the lead portion 3b exposed on the first end face 13 and the internal electrode 3 having the lead portion 3b exposed on the second end face 14 are formed in the element body 2 in the stacking direction of the dielectric layers 21, that is, the first The first side surface 11 and the second side surface 12 are alternately arranged in the facing direction. The main electrode portions 3a adjacent to each other in the stacking direction of the dielectric layer 21 face each other. The internal electrode 3 is made of a conductive material (for example, Ni that is a base metal) that is normally used as an internal electrode of a multilayer electric element. The internal electrode 3 is configured as a sintered body of a conductive paste containing the conductive material.

各端子電極5は、端面13,14に配置されている。端子電極5は、焼付電極層5aと、めっき層5bと、を有している。焼付電極層5aは、端面13,14の全体と、端面13,14に隣り合う4つの側面11,12,15,16の一部を覆うように形成されている。したがって、焼付電極層5aは、端面13,14と側面11,12,15,16とで形成される稜線部を覆うこととなる。焼付電極層5aは、導電性金属粉末(例えば、Cu粉末等)を含む導電性ペーストを素体2の外表面の対応する箇所に付与し、焼き付けることによって形成される。めっき層5bは、湿式めっき法(例えば、電解めっき法等)により、焼付電極層5a上に形成される。電解めっきには、例えばNi/Snめっき等を用いることができる。   Each terminal electrode 5 is disposed on the end faces 13 and 14. The terminal electrode 5 has a baked electrode layer 5a and a plating layer 5b. The baked electrode layer 5 a is formed so as to cover the entire end surfaces 13 and 14 and a part of the four side surfaces 11, 12, 15 and 16 adjacent to the end surfaces 13 and 14. Therefore, the baked electrode layer 5 a covers the ridge line portion formed by the end faces 13 and 14 and the side faces 11, 12, 15 and 16. The baked electrode layer 5a is formed by applying a conductive paste containing a conductive metal powder (for example, Cu powder or the like) to a corresponding location on the outer surface of the element body 2 and baking it. The plating layer 5b is formed on the baking electrode layer 5a by a wet plating method (for example, an electrolytic plating method or the like). For electrolytic plating, for example, Ni / Sn plating or the like can be used.

焼付電極層5aは、引き出し部3bにおける端面13,14に露出した部分をすべて覆っており、引き出し部3bと焼付電極層5aとは直接接続される。これにより、内部電極3は、対応する端子電極5に物理的且つ電気的に接続されることとなる。   The baked electrode layer 5a covers all the exposed portions of the end faces 13 and 14 in the lead portion 3b, and the lead portion 3b and the baked electrode layer 5a are directly connected. Thereby, the internal electrode 3 is physically and electrically connected to the corresponding terminal electrode 5.

ここで、引き出し部3bの幅(w)と、内部電極3と焼付電極層5aとの間の接続不良及び素体2に発生する応力腐食割れとの関係について、詳細に説明する。   Here, the relationship between the width (w) of the lead portion 3b, the poor connection between the internal electrode 3 and the baked electrode layer 5a, and the stress corrosion cracking generated in the element body 2 will be described in detail.

本発明者等は、引き出し部3bの幅(w)と、内部電極3と焼付電極層5aとの間の接続不良及び素体2に発生する応力腐食割れとの関係を明らかにするために、以下のような第1の実験を行なった。応力腐食割れに関しては、引き出し部3bの幅(w)が異なる積層コンデンサ(2012タイプ、3216タイプ、及び3225タイプの積層コンデンサ)をサンプルA−1〜A−5,B−1〜B−7,C−1〜C−5毎に所定個数の検体を作製し、各検体におけるクラック(応力腐食割れ)の発生の有無を外観検査により確認した。内部電極3と焼付電極層5aとの間の接続不良に関しては、各検体の静電容量を測定し、測定値が設計値−20%を下回る場合に接続不良が生じていると判断した。また、耐熱衝撃性を評価するために、検体を320℃のはんだ槽に所定時間(3秒程度)浸漬した後、クラックの発生の有無を外観検査により確認した。   In order to clarify the relationship between the width (w) of the lead-out portion 3b, the connection failure between the internal electrode 3 and the baked electrode layer 5a, and the stress corrosion cracking generated in the element body 2, The following first experiment was conducted. Regarding stress corrosion cracking, multilayer capacitors (2012-type, 3216-type, and 3225-type multilayer capacitors) with different width (w) of the lead-out portion 3b are used as samples A-1 to A-5, B-1 to B-7, A predetermined number of specimens were prepared for each of C-1 to C-5, and the presence or absence of occurrence of cracks (stress corrosion cracks) in each specimen was confirmed by appearance inspection. Regarding the connection failure between the internal electrode 3 and the baked electrode layer 5a, the capacitance of each specimen was measured, and it was determined that a connection failure occurred when the measured value was lower than the design value −20%. Further, in order to evaluate the thermal shock resistance, the specimen was immersed in a 320 ° C. solder bath for a predetermined time (about 3 seconds), and then the presence or absence of cracks was confirmed by appearance inspection.

本第1の実験の結果を、図5〜図7に示す。図5に示された実験結果は、2012タイプの積層コンデンサに関するものである。図6に示された実験結果は、3216タイプの積層コンデンサに関するものである。図7に示された実験結果は、3225タイプの積層コンデンサに関するものである。いずれのタイプの積層コンデンサにおける各サンプルA−1〜A−5,B−1〜B−7,C−1〜C−5とも、引き出し部3bの幅(w)が異なる点を除いては、上述した実施形態の積層コンデンサ1と同じ構成であり、各タイプの積層コンデンサにおいて各サンプル同士が同じ電気的特性(例えば、B特性等)を有している。いずれのタイプの積層コンデンサとも、外層部2bの厚み(t)が100μmに設定され、稜線部の曲率半径(r)が120μmに設定されている。   The results of the first experiment are shown in FIGS. The experimental results shown in FIG. 5 relate to a 2012 type multilayer capacitor. The experimental results shown in FIG. 6 relate to a 3216 type multilayer capacitor. The experimental results shown in FIG. 7 relate to a 3225 type multilayer capacitor. Each sample A-1 to A-5, B-1 to B-7, C-1 to C-5 in any type of multilayer capacitor is different except that the width (w) of the lead portion 3b is different. The configuration is the same as that of the multilayer capacitor 1 of the above-described embodiment, and in each type of multilayer capacitor, the samples have the same electrical characteristics (for example, B characteristics). In any type of multilayer capacitor, the thickness (t) of the outer layer portion 2b is set to 100 μm, and the curvature radius (r) of the ridge line portion is set to 120 μm.

図5〜図7に示される実験結果から、引き出し部3bの幅(w)が180μm以下に設定されている場合、クラック(応力腐食割れ)の発生が防止されていることがわかる。また、引き出し部3bの幅(w)が100μm以上に設定されている場合、接続不良の発生が防止されていることがわかる。したがって、引き出し部3bの幅(w)が100〜180μmに設定されていることにより、内部電極3と焼付電極層5aとの間の接続不良を防ぐと共に、素体2に応力腐食割れが生じるのを防ぐことができる。引き出し部3bの幅(w)が100〜180μmに設定されている場合、耐熱衝撃性も良好であったことがわかる。   From the experimental results shown in FIGS. 5 to 7, it can be seen that when the width (w) of the lead-out portion 3 b is set to 180 μm or less, the occurrence of cracks (stress corrosion cracking) is prevented. In addition, it can be seen that when the width (w) of the lead-out portion 3b is set to 100 μm or more, the occurrence of connection failure is prevented. Therefore, when the width (w) of the lead portion 3b is set to 100 to 180 μm, the connection failure between the internal electrode 3 and the baked electrode layer 5a is prevented, and stress corrosion cracking occurs in the element body 2. Can be prevented. It can be seen that when the width (w) of the lead portion 3b is set to 100 to 180 μm, the thermal shock resistance was also good.

続いて、本発明者等は、外層部2bの厚み(t)及び稜線部の曲率半径(r)と、素体2に発生する応力腐食割れ等との関係を明らかにするために、以下のような第2の実験を行なった。応力腐食割れに関しては、外層部2bの厚み(t)及び稜線部の曲率半径(r)が異なる積層コンデンサ(2012タイプ、3216タイプ、及び3225タイプの積層コンデンサ)をサンプルD−1〜D−13,E−1〜E−13,F−1〜F−13毎に所定個数の検体を作製し、各検体におけるチッピング及び応力腐食割れの発生の有無を外観検査により確認した。耐熱衝撃性に関しては、第1の実験と同じ評価を行なった。   Subsequently, in order to clarify the relationship between the thickness (t) of the outer layer portion 2b and the radius of curvature (r) of the ridge line portion, and the stress corrosion cracking generated in the element body 2, A second experiment was conducted. Regarding stress corrosion cracking, multilayer capacitors (2012-type, 3216-type, and 3225-type multilayer capacitors) having different thicknesses (t) of the outer layer portion 2b and curvature radii (r) of the ridge line portions are used as samples D-1 to D-13. , E-1 to E-13, F-1 to F-13, a predetermined number of specimens were prepared, and the presence or absence of chipping and stress corrosion cracking in each specimen was confirmed by visual inspection. Regarding the thermal shock resistance, the same evaluation as in the first experiment was performed.

本第2の実験の結果を、図8〜図10に示す。図8に示された実験結果は、2012タイプの積層コンデンサに関するものである。図9に示された実験結果は、3216タイプの積層コンデンサに関するものである。図10に示された実験結果は、3225タイプの積層コンデンサに関するものである。いずれのタイプの積層コンデンサにおける各サンプルD−1〜D−13,E−1〜E−13,F−1〜F−13とも、外層部2bの厚み(t)、稜線部の曲率半径(r)、及び引き出し部3bの幅(w)が異なる点を除いては、上述した実施形態の積層コンデンサ1と同じ構成であり、各タイプの積層コンデンサにおいて各サンプル同士が同じ電気的特性(例えば、B特性等)を有している。   The results of the second experiment are shown in FIGS. The experimental results shown in FIG. 8 relate to a 2012 type multilayer capacitor. The experimental results shown in FIG. 9 relate to a 3216 type multilayer capacitor. The experimental results shown in FIG. 10 relate to a 3225 type multilayer capacitor. The samples D-1 to D-13, E-1 to E-13, and F-1 to F-13 in any type of multilayer capacitor have a thickness (t) of the outer layer portion 2b and a radius of curvature (r ) And the width (w) of the lead portion 3b are the same as those of the multilayer capacitor 1 of the embodiment described above, and in each type of multilayer capacitor, each sample has the same electrical characteristics (for example, B characteristics, etc.).

図8〜図10に示される実験結果から、稜線部の曲率半径(r)が90μmよりも小さいと、チッピングの発生が顕著となり、稜線部の曲率半径(r)が90μm以上に設定されている場合、チッピングの発生が抑制されていることがわかる。稜線部の曲率半径(r)が外層部2bの厚み(t)の1.2倍以下に設定されている場合、クラック(応力腐食割れ)の発生が防止されていることがわかる。なお、稜線部の曲率半径(r)が外層部2bの厚み(t)の1.2倍以下に設定されている場合であっても、外層部2bの厚み(t)が100μmよりも小さい場合には、稜線部と引き出し部3bとの間隔が比較的小さいことから、クラック(応力腐食割れ)が発生してしまう。また、いずれの検体にあっても、耐熱衝撃性が良好であったことがわかる。   From the experimental results shown in FIGS. 8 to 10, when the curvature radius (r) of the ridge line portion is smaller than 90 μm, the occurrence of chipping becomes remarkable, and the curvature radius (r) of the ridge line portion is set to 90 μm or more. In this case, it can be seen that the occurrence of chipping is suppressed. When the curvature radius (r) of the ridge line portion is set to 1.2 times or less of the thickness (t) of the outer layer portion 2b, it can be seen that the occurrence of cracks (stress corrosion cracking) is prevented. Even when the curvature radius (r) of the ridge line portion is set to 1.2 times or less of the thickness (t) of the outer layer portion 2b, the thickness (t) of the outer layer portion 2b is smaller than 100 μm. Since the distance between the ridge line portion and the lead portion 3b is relatively small, a crack (stress corrosion cracking) occurs. It can also be seen that the thermal shock resistance was good in any specimen.

以上のように、本実施形態において、引き出し部3bは、端面13,14の中央領域に露出して焼付電極層5aと接続されると共に、その幅(w)が100〜180μmに設定されているので、内部電極3(引き出し部3b)と焼付電極層5aとの間の接続不良を防ぐと共に、素体2に応力腐食割れが生じるのを防ぐことができる。   As described above, in the present embodiment, the lead portion 3b is exposed to the central region of the end faces 13 and 14 and connected to the baked electrode layer 5a, and its width (w) is set to 100 to 180 μm. Therefore, it is possible to prevent poor connection between the internal electrode 3 (leading portion 3b) and the baked electrode layer 5a and to prevent stress corrosion cracking from occurring in the element body 2.

本実施形態にあっては、端面13,14と該端面13,14に隣り合う側面11,12,15,16とで形成される稜線部の曲率半径(r)が、外層部2bの厚み(t)の1.2倍以下に設定されているので、引き出し部3bが稜線部からより一層離れた位置に露出することとなる。この結果、めっき液が浸入した場合でも、引き出し部3bが露出した位置まで至るのを確実に抑制することができる。   In the present embodiment, the radius of curvature (r) of the ridge line formed by the end faces 13, 14 and the side faces 11, 12, 15, 16 adjacent to the end faces 13, 14 is the thickness of the outer layer 2b ( Since it is set to 1.2 times or less of t), the lead-out portion 3b is exposed at a position further away from the ridge line portion. As a result, even when the plating solution enters, it is possible to reliably suppress the lead portion 3b from reaching the exposed position.

本実施形態にあっては、上記稜線部の曲率半径(r)が、90μm以上に設定されている。これにより、素体2にチッピングが生じるのを抑制することができる。   In the present embodiment, the radius of curvature (r) of the ridge line portion is set to 90 μm or more. Thereby, it is possible to suppress chipping from occurring in the element body 2.

ここで、本発明者等は、外層部2bの厚み(t)と、ショート不良との関係を明らかにするために、第3の実験を行なった。外層部2bの厚み(t)が異なる積層コンデンサ(2012タイプ、3216タイプ、及び3225タイプの積層コンデンサ)をサンプルG−1〜G−12毎に所定個数の検体を作製し、各検体の直流抵抗を測定し、測定値が基準値(10kΩ)以下の場合にショート不良が生じていると判断した。   Here, the present inventors conducted a third experiment in order to clarify the relationship between the thickness (t) of the outer layer portion 2b and the short-circuit failure. A multilayer capacitor (2012 type, 3216 type, and 3225 type multilayer capacitors) having different thicknesses (t) of the outer layer portion 2b is prepared for each sample G-1 to G-12, and a predetermined number of specimens are produced. Was measured, and it was determined that a short circuit defect occurred when the measured value was equal to or less than the reference value (10 kΩ).

本第3の実験の結果を、図11に示す。いずれのタイプの積層コンデンサにおける各サンプルG−1〜G−12では、特に、静電容量を同じと設定するために、外層部2bの厚み(t)に応じて、誘電体層21の厚みを変更している。すなわち、同じサイズの素体2を得るためには、外層部2bの厚み(t)が大きい分だけ、容量形成部2aの厚みを小さくせざるを得ない。この状態で、同等の静電容量を確保するためには、誘電体層21の厚みを小さくして、積層数を増やす必要がある。   The result of the third experiment is shown in FIG. In each sample G-1 to G-12 in any type of multilayer capacitor, in particular, in order to set the same capacitance, the thickness of the dielectric layer 21 is set according to the thickness (t) of the outer layer portion 2b. It has changed. That is, in order to obtain the element body 2 having the same size, the thickness of the capacitance forming portion 2a must be reduced by an amount corresponding to the increase in the thickness (t) of the outer layer portion 2b. In this state, in order to ensure an equivalent capacitance, it is necessary to reduce the thickness of the dielectric layer 21 and increase the number of stacked layers.

図11に示される実験結果から、外層部2bの厚み(t)が150μmより大きくなると、ショート不良の発生が顕著となってしまう。これは、上述したように、誘電体層21の厚みを小さくすることにより、内部電極3の間での短絡や、電圧破壊が生じやすくなるためと考えられる。したがって、ショート不良の発生を抑制するためには、外層部2bの厚み(t)が150μm以下に設定されていることが好ましい。   From the experimental results shown in FIG. 11, when the thickness (t) of the outer layer portion 2 b is larger than 150 μm, the occurrence of short-circuit defects becomes significant. This is presumably because, as described above, by reducing the thickness of the dielectric layer 21, a short circuit or voltage breakdown is likely to occur between the internal electrodes 3. Therefore, in order to suppress the occurrence of short circuit defects, it is preferable that the thickness (t) of the outer layer portion 2b is set to 150 μm or less.

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

本発明は、積層コンデンサに限られることなく、積層バリスタや積層圧電アクチュエータ等の積層電子部品にも適用できる。   The present invention is not limited to a multilayer capacitor, and can also be applied to multilayer electronic components such as multilayer varistors and multilayer piezoelectric actuators.

1…積層コンデンサ、2…素体、2a…容量形成部、2b…外層部、3…内部電極、3a…主電極部、3b…引き出し部、5…端子電極、5a…焼付電極層、5b…めっき層、11…第1側面、12…第2側面、13…第1端面、14…第2端面、15…第3側面、16…第4側面、21…誘電体層。   DESCRIPTION OF SYMBOLS 1 ... Multilayer capacitor, 2 ... Element body, 2a ... Capacitance formation part, 2b ... Outer layer part, 3 ... Internal electrode, 3a ... Main electrode part, 3b ... Lead-out part, 5 ... Terminal electrode, 5a ... Baking electrode layer, 5b ... Plating layer, 11 ... first side surface, 12 ... second side surface, 13 ... first end surface, 14 ... second end surface, 15 ... third side surface, 16 ... fourth side surface, 21 ... dielectric layer.

Claims (3)

素体と、
前記素体内に配置された内部電極と、
前記素体の端面に配置されると共に前記内部電極に接続された端子電極と、を備え、
前記端子電極は、前記端面上に形成された焼付電極層と、該焼付電極層上に形成されためっき層と、を有し、
前記内部電極は、前記端面の中央領域に露出して前記焼付電極層と接続される引き出し部を有しており、
前記引き出し部の幅が、100〜180μmに設定されていることを特徴とする積層電子部品。
With the body,
An internal electrode disposed in the element body;
A terminal electrode disposed on an end face of the element body and connected to the internal electrode,
The terminal electrode has a baked electrode layer formed on the end surface, and a plating layer formed on the baked electrode layer,
The internal electrode has a lead portion that is exposed to the central region of the end face and connected to the baking electrode layer;
A multilayer electronic component, wherein a width of the lead portion is set to 100 to 180 μm.
前記素体は、前記内部電極が配置されている内層部と、該内層部を挟むように配置された外層部と、を有し、
前記端面と該端面に隣り合う側面とで形成される稜線部の曲率半径が、前記外層部の厚みの1.2倍以下に設定されていることを特徴とする請求項1に記載の積層電子部品。
The element body includes an inner layer portion in which the internal electrode is disposed, and an outer layer portion disposed so as to sandwich the inner layer portion,
2. The stacked electron according to claim 1, wherein a radius of curvature of a ridge line portion formed by the end surface and a side surface adjacent to the end surface is set to 1.2 times or less of a thickness of the outer layer portion. parts.
前記端面と該端面に隣り合う側面とで形成される稜線部の曲率半径が、90μm以上に設定されていることを特徴とする請求項1又は2に記載の積層電子部品。
3. The multilayer electronic component according to claim 1, wherein a radius of curvature of a ridge line portion formed by the end surface and a side surface adjacent to the end surface is set to 90 μm or more.
JP2010027569A 2010-02-10 2010-02-10 Laminated electronic component Pending JP2011165935A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010027569A JP2011165935A (en) 2010-02-10 2010-02-10 Laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010027569A JP2011165935A (en) 2010-02-10 2010-02-10 Laminated electronic component

Publications (1)

Publication Number Publication Date
JP2011165935A true JP2011165935A (en) 2011-08-25

Family

ID=44596255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010027569A Pending JP2011165935A (en) 2010-02-10 2010-02-10 Laminated electronic component

Country Status (1)

Country Link
JP (1) JP2011165935A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136561A (en) * 2015-01-23 2016-07-28 Tdk株式会社 Multilayer capacitor
JP2021129008A (en) * 2020-02-13 2021-09-02 Tdk株式会社 Electronic component
JP2022101999A (en) * 2020-12-25 2022-07-07 Tdk株式会社 Piezoelectric element
CN115985602A (en) * 2022-10-28 2023-04-18 深圳顺络电子股份有限公司 Laminated piezoresistor and electronic equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183154A (en) * 1993-12-22 1995-07-21 Murata Mfg Co Ltd Electronic component
JPH11233374A (en) * 1998-02-12 1999-08-27 Murata Mfg Co Ltd Laminated electronic component
JP2008091400A (en) * 2006-09-29 2008-04-17 Tdk Corp Laminated ceramic capacitor and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183154A (en) * 1993-12-22 1995-07-21 Murata Mfg Co Ltd Electronic component
JPH11233374A (en) * 1998-02-12 1999-08-27 Murata Mfg Co Ltd Laminated electronic component
JP2008091400A (en) * 2006-09-29 2008-04-17 Tdk Corp Laminated ceramic capacitor and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136561A (en) * 2015-01-23 2016-07-28 Tdk株式会社 Multilayer capacitor
JP2021129008A (en) * 2020-02-13 2021-09-02 Tdk株式会社 Electronic component
JP7359019B2 (en) 2020-02-13 2023-10-11 Tdk株式会社 electronic components
JP2022101999A (en) * 2020-12-25 2022-07-07 Tdk株式会社 Piezoelectric element
JP7420063B2 (en) 2020-12-25 2024-01-23 Tdk株式会社 Piezoelectric element
CN115985602A (en) * 2022-10-28 2023-04-18 深圳顺络电子股份有限公司 Laminated piezoresistor and electronic equipment

Similar Documents

Publication Publication Date Title
US10068710B2 (en) Laminated ceramic electronic component and method for manufacturing same
US9972438B2 (en) Laminated ceramic electronic component
JP5711696B2 (en) Multilayer ceramic electronic components
JP5271377B2 (en) Multilayer ceramic capacitor
KR101596261B1 (en) Monolithic ceramic electronic component
JP6939762B2 (en) Multilayer ceramic electronic components and their mounting structure
JP6020503B2 (en) Multilayer ceramic electronic components
KR102015809B1 (en) Electronic component and manufacturing method for the same
CN104282438A (en) Ceramic electronic component and method for manufacturing the same
JP5897247B2 (en) Electronic component and method for manufacturing electronic component
JP6866678B2 (en) Electronic components
JP2016012689A (en) Ceramic electronic component
JP2015026815A (en) Ceramic electronic component and method of manufacturing the same
JP2017022365A (en) Multilayer ceramic capacitor
JP5024421B2 (en) Laminated electronic components
JP2008112759A (en) Ceramic electronic component and its manufacturing process
CN116130243A (en) Electronic component
JP2012151175A (en) Ceramic electronic component, ceramic electronic component mounting structure, and ceramic electronic component manufacturing method
JP2011165935A (en) Laminated electronic component
JP2015043448A (en) Multilayer ceramic capacitor
JP6911754B2 (en) Electronic components and multilayer ceramic capacitors
US20180137976A1 (en) Electronic component and method for manufacturing same
JP6168721B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2015043424A (en) Multilayer ceramic capacitor
JP2016072487A (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529