JP5024421B2 - Laminated electronic components - Google Patents
Laminated electronic components Download PDFInfo
- Publication number
- JP5024421B2 JP5024421B2 JP2010102221A JP2010102221A JP5024421B2 JP 5024421 B2 JP5024421 B2 JP 5024421B2 JP 2010102221 A JP2010102221 A JP 2010102221A JP 2010102221 A JP2010102221 A JP 2010102221A JP 5024421 B2 JP5024421 B2 JP 5024421B2
- Authority
- JP
- Japan
- Prior art keywords
- distance
- ridge line
- line portion
- cut
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、積層セラミックコンデンサ等の積層電子部品に関する。 The present invention relates to a multilayer electronic component such as a multilayer ceramic capacitor.
積層電子部品として、複数の絶縁層が積層されており、互いに対向する一対の主面と、一対の前記主面間を連結するように伸び且つ互いに対向する一対の側面と、一対の前記主面を連結するように伸び且つ互いに対向する一対の端面とを有する素体と、素体内において複数の絶縁層の積層方向に配置され、端面に引き出されている複数の内部電極と、一対の端面にそれぞれ形成され、各端面に引き出された内部電極に接続される一対の端子電極と、を備えているものが知られている(例えば、特許文献1及び2参照)。特許文献1及び2に記載された積層電子部品では、主面と端面との間に位置する稜線部分及び主面と側面との間に位置する稜線部分が湾曲するように丸められている。
As a multilayer electronic component, a plurality of insulating layers are laminated, a pair of main surfaces facing each other, a pair of side surfaces extending so as to connect between the pair of main surfaces and facing each other, and a pair of the main surfaces An element body having a pair of end faces extending to connect each other and facing each other, a plurality of internal electrodes arranged in the stacking direction of the plurality of insulating layers in the element body, and drawn to the end faces, and a pair of end faces There are known ones each including a pair of terminal electrodes that are formed and connected to internal electrodes that are led out to respective end faces (see, for example,
本発明は、端子電極の形成異常の発生、ショート不良の発生、素体の欠けの発生、及び絶縁層の剥がれの発生を抑制することが可能な積層電子部品を提供することを目的とする。 An object of the present invention is to provide a laminated electronic component capable of suppressing occurrence of abnormal formation of terminal electrodes, occurrence of short-circuit defects, occurrence of chipping of an element body, and occurrence of peeling of an insulating layer.
本発明者等は、端子電極の形成異常の発生、ショート不良の発生、素体の欠けの発生、及び絶縁層の剥がれの発生を抑制し得る積層電子部品について鋭意研究を行った。まず、本発明者等は、端子電極の形成異常の発生及びショート不良の発生と、素体の欠けの発生とが、相反する事象であることを見出した。主面と端面との間に位置する稜線部分及び主面と側面との間に位置する稜線部分は、当該稜線部分等での欠けの発生を抑制するために、湾曲するように丸められている。湾曲した稜線部分の曲率半径に関し、曲率半径が大きいほど、上記欠けの発生を抑制することが可能となる。これに対し、端子電極の形成異常の発生及びショート不良の発生については、曲率半径が小さいほど、その発生を抑制することが可能となる。 The present inventors have conducted intensive research on multilayer electronic components that can suppress the occurrence of abnormal formation of terminal electrodes, the occurrence of short-circuit defects, the occurrence of chipping of the element body, and the occurrence of peeling of the insulating layer. First, the present inventors have found that the occurrence of abnormal formation of terminal electrodes, the occurrence of short-circuit failure, and the occurrence of chipping of the element body are contradictory events. The ridge line portion located between the main surface and the end surface and the ridge line portion located between the main surface and the side surface are rounded so as to be curved in order to suppress the occurrence of chipping in the ridge line portion or the like. . Regarding the radius of curvature of the curved ridge line portion, the occurrence of the chipping can be suppressed as the radius of curvature increases. On the other hand, the occurrence of abnormal terminal electrode formation and the occurrence of short-circuit failure can be suppressed as the radius of curvature is smaller.
端子電極は、一般に、導電性ペーストを素体の端面に付与し、付与した導電性ペーストを焼き付けることにより形成される。このとき、稜線部分が端面の周囲に位置することもあって、稜線部分には導電性ペーストが付着し難いことが、本発明者等の調査研究の結果、判明した。曲率半径が大きくなると、複数の内部電極のうち複数の絶縁層の積層方向に見て外側に位置する内部電極は、稜線部分に露出することがある。内部電極が稜線部分に露出している場合、内部電極における稜線部分に露出している部分を覆うように、導電性ペーストを塗布することが難しく、導電性ペーストの塗布に異常が生じる懼れがある。導電性ペーストの塗布に異常が生じると、導電性ペーストにより形成される端子電極にも異常が生じることとなる。 The terminal electrode is generally formed by applying a conductive paste to the end face of the element body and baking the applied conductive paste. At this time, as a result of investigations by the present inventors, the ridge line portion is located around the end surface, and it is difficult for the conductive paste to adhere to the ridge line portion. When the radius of curvature is increased, the internal electrode located outside as viewed in the stacking direction of the plurality of insulating layers among the plurality of internal electrodes may be exposed at the ridge line portion. When the internal electrode is exposed at the ridge line part, it is difficult to apply the conductive paste so as to cover the part of the internal electrode exposed at the ridge line part, and the application of the conductive paste may be abnormal. is there. When an abnormality occurs in the application of the conductive paste, an abnormality also occurs in the terminal electrode formed from the conductive paste.
また、素体の稜線部分では、導電性ペーストが付着したとしても、導電性ペーストの付着厚みを十分に確保することは難しい。したがって、導電性ペーストが稜線部分に露出している内部電極の端部を覆ったとしても、形成された端子電極の厚みが薄く、水分等の浸入によりショート不良が発生する懼れがある。 Moreover, even if the conductive paste adheres to the ridge line portion of the element body, it is difficult to ensure a sufficient adhesion thickness of the conductive paste. Therefore, even if the conductive paste covers the end portion of the internal electrode exposed at the ridge line portion, the formed terminal electrode is thin, and short circuit failure may occur due to the ingress of moisture or the like.
そこで、本発明者等は、主面と端面とに直交する方向に切断した切断面において、端面側での稜線部分の湾曲開始点から仮想の角までの距離を複数の内部電極のうち複数の絶縁層の積層方向での最外に位置する内部電極と主面との間隔よりも大きく設定することにより、稜線部分に内部電極が露出するのを防ぎ、端子電極の形成異常の発生及びショート不良の発生を抑制することができるという新たな事実を見出すに至った。そして、本発明者等は、主面と端面とに直交する方向に切断した切断面において、主面側での稜線部分の湾曲開始点から稜線部分が直角であると仮定した仮想の角までの距離を、端面側での稜線部分の湾曲開始点から仮想の角までの距離よりも大きく設定し、主面と側面とに直交する方向に切断した切断面において、主面側での稜線部分の湾曲開始点から仮想の角までの距離を、側面側での稜線部分の湾曲開始点から仮想の角までの距離よりも大きく設定することにより、端子電極の形成異常の発生、ショート不良の発生、及び素体の欠けの発生を抑制することができるという新たな事実も見出すに至った。 Therefore, the present inventors, in the cut surface cut in the direction orthogonal to the main surface and the end surface, the distance from the bending start point of the ridge line portion on the end surface side to the virtual corner is a plurality of the plurality of internal electrodes By setting it larger than the distance between the inner electrode located on the outermost side in the laminating direction of the insulating layer and the main surface, the internal electrode is prevented from being exposed at the ridgeline, and abnormal formation of terminal electrodes and short circuit failure It came to discover the new fact that it can control outbreak of. And, the present inventors, in the cut surface cut in the direction perpendicular to the main surface and the end surface, from the bending start point of the ridge line portion on the main surface side to the virtual corner assumed that the ridge line portion is a right angle The distance is set to be larger than the distance from the bending start point of the ridge line portion on the end surface side to the imaginary corner, and in the cut surface cut in the direction orthogonal to the main surface and the side surface, By setting the distance from the bending start point to the virtual corner to be larger than the distance from the bending start point to the virtual corner of the ridge line part on the side surface side, occurrence of terminal electrode formation abnormality, occurrence of short circuit failure, In addition, a new fact that the occurrence of chipping of the element body can be suppressed has been found.
本発明者等が、距離R2を距離R1よりも大きく設定した積層電子部品について、更なる調査研究を進めた結果、距離R1が大きくなり過ぎると、素体の主面側において、絶縁層が剥がれやすくなるという新たな問題点が生じる懼れがあることが判明した。 As a result of further investigation and research on the multilayer electronic component in which the inventors set the distance R2 to be greater than the distance R1, the inventors have peeled off the insulating layer on the main surface side of the element body when the distance R1 becomes too large. It turns out that there is a fear that a new problem of becoming easier.
かかる研究結果を踏まえ、本発明に係る積層電子部品は、複数の絶縁層が積層されており、互いに対向する一対の主面と、一対の主面間を連結するように伸び且つ互いに対向する一対の側面と、一対の主面を連結するように伸び且つ互いに対向する一対の端面と、を有する素体と、素体内において複数の絶縁層の積層方向に配置され、端面に引き出されている複数の内部電極と、一対の端面にそれぞれ形成され、各端面に引き出された内部電極に接続される一対の端子電極と、を備え、主面と端面との間に位置する稜線部分及び主面と側面との間に位置する稜線部分が湾曲するように丸められており、主面と端面とに直交する方向に切断した切断面において、主面側での稜線部分の湾曲開始点から稜線部分が直角であると仮定した仮想の角までの距離R1と、端面側での稜線部分の湾曲開始点から仮想の角までの距離R2とが、
1.05≦R1/R2≦1.47
なる関係を満たし、主面と側面とに直交する方向に切断した切断面において、主面側での稜線部分の湾曲開始点から仮想の角までの距離R3と、側面側での稜線部分の湾曲開始点から仮想の角までの距離R4とが、
1.05≦R3/R4≦1.47
なる関係を満たし、距離R2と、複数の内部電極のうち複数の絶縁層の積層方向での最外に位置する内部電極と主面との間隔Tとが、
T>R2
なる関係を満たしていることを特徴とする。
Based on such research results, the multilayer electronic component according to the present invention has a plurality of insulating layers stacked, a pair of main surfaces facing each other, and a pair extending to connect between the pair of main surfaces and facing each other. And a plurality of elements disposed in the stacking direction of the plurality of insulating layers in the element body and led out to the end surfaces. And a pair of terminal electrodes formed on a pair of end surfaces and connected to the internal electrodes drawn out to the end surfaces, and a ridge line portion and a main surface located between the main surface and the end surface, The ridge line part located between the side surface is rounded so as to be curved, and the ridge line part is cut from the bending start point of the ridge line part on the main surface side in the cut surface cut in the direction orthogonal to the main surface and the end surface. A virtual corner assumed to be a right angle And the distance R1, and the distance R2 to the corner of the virtual from the curved starting point of the ridge line portion at the end face side,
1.05 ≦ R1 / R2 ≦ 1.47
The distance R3 from the bending start point of the ridge line portion on the main surface side to the imaginary corner on the cut surface cut in the direction orthogonal to the main surface and the side surface and the curvature of the ridge line portion on the side surface side The distance R4 from the starting point to the virtual corner is
1.05 ≦ R3 / R4 ≦ 1.47
The distance R2 and the interval T between the inner electrode located on the outermost side in the stacking direction of the plurality of insulating layers and the main surface among the plurality of inner electrodes,
T> R2
It is characterized by satisfying the following relationship.
好ましくは、側面と端面との間に位置する稜線部分が湾曲するように丸められており、側面と端面とに直交する方向に切断した切断面において、端面側での稜線部分の湾曲開始点から仮想の角までの距離R5と、内部電極と側面との距離Wgとが、
Wg>R5
なる関係を満たし、側面と端面とに直交する方向に切断した切断面において、側面側での稜線部分の湾曲開始点から仮想の角までの距離R6と、内部電極と端面との距離Lgとが、
Lg>R6
なる関係を満たし、距離R4と、間隔Tとが、
T>R4
なる関係を満たしている。より好ましくは、距離R5が、距離R2及び距離R4のいずれよりも短く、距離R6が、距離R2及び距離R4のいずれよりも短い。これらの場合、端面と当該端面に露出しない内部電極との間隔、及び、側面と内部電極との間隔が確保されることとなる。この結果、高温高湿環境下における絶縁抵抗劣化の発生を抑制することができる。
Preferably, the ridge line portion located between the side surface and the end surface is rounded so as to be curved, and the cut surface cut in a direction perpendicular to the side surface and the end surface is from the bending start point of the ridge line portion on the end surface side. The distance R5 to the imaginary corner and the distance Wg between the internal electrode and the side surface are:
Wg> R5
The distance R6 from the bending start point of the ridge line portion on the side surface side to the imaginary corner and the distance Lg between the internal electrode and the end surface in the cut surface cut in the direction orthogonal to the side surface and the end surface are satisfied. ,
Lg> R6
And the distance R4 and the interval T are
T> R4
Satisfies the relationship. More preferably, the distance R5 is shorter than both the distance R2 and the distance R4, and the distance R6 is shorter than both the distance R2 and the distance R4. In these cases, the distance between the end face and the internal electrode not exposed at the end face and the distance between the side face and the internal electrode are secured. As a result, it is possible to suppress the deterioration of insulation resistance in a high temperature and high humidity environment.
本発明によれば、端子電極の形成異常の発生、ショート不良の発生、素体の欠けの発生、及び絶縁層の剥がれの発生を抑制することが可能な積層電子部品を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer electronic component which can suppress generation | occurrence | production of the formation abnormality of a terminal electrode, generation | occurrence | production of a short circuit defect, generation | occurrence | production of a chip | tip of an element | base_body, and peeling of an insulating layer can be provided.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
図1〜図4を参照して、本実施形態に係る積層電子部品Cについて説明する。図1は、本実施形態に係る積層電子部品の斜視図である。図2〜図4は、本実施形態に係る積層電子部品に含まれる素体の断面構成を説明するための図である。本実施形態に係る積層電子部品Cは、チップ状の積層コンデンサである。積層電子部品Cは、略直方体形状を呈しており、例えば、長手方向の長さが3.2mm程度であり、幅方向の長さが1.6mm程度であり、高さ方向の長さが1.6mm程度である。すなわち、積層電子部品Cは、3216サイズのチップ部品である。 With reference to FIGS. 1-4, the laminated electronic component C which concerns on this embodiment is demonstrated. FIG. 1 is a perspective view of the multilayer electronic component according to the present embodiment. 2-4 is a figure for demonstrating the cross-sectional structure of the element | base_body contained in the multilayer electronic component which concerns on this embodiment. The multilayer electronic component C according to the present embodiment is a chip-shaped multilayer capacitor. The multilayer electronic component C has a substantially rectangular parallelepiped shape. For example, the length in the longitudinal direction is about 3.2 mm, the length in the width direction is about 1.6 mm, and the length in the height direction is 1. About 6 mm. That is, the multilayer electronic component C is a 3216 size chip component.
積層電子部品Cは、素体1と、素体1の両端部にそれぞれ配置された端子電極3,5と、複数の内部電極7と、を備えている。
The multilayer electronic component C includes an
素体1は、一対の主面11,12と、一対の側面13,14と、一対の端面15,16と、を有している。一対の主面11,12は、互いに対向している。一対の側面13,14は、一対の主面11,12間を連結するように伸び且つ互いに対向している。一対の端面15,16は、一対の主面11,12を連結するように伸び且つ互いに対向している。
The
素体1は、稜線部分17a〜17dと、稜線部分18a〜18dと、稜線部分19a〜19dと、を含んでいる。稜線部分17a〜17dは、主面11,12と端面15,16との間に位置している。稜線部分18a〜18dは、主面11,12と側面13,14との間に位置している。稜線部分19a〜19dは、側面13,14と端面15,16との間に位置している。稜線部分17a〜17d、稜線部分18a〜18d、及び稜線部分19a〜19dは、湾曲するように丸められており、いわゆるR面取り加工が施されている。
The
素体1は、図2〜図4に示されるように、複数の絶縁層21を有している。各絶縁層21は、一対の主面11,12に平行な方向に伸びており、一対の主面11,12の対向方向に積層されている。すなわち、一対の主面11,12の対向方向と、素体1における積層方向とは、一致している。素体1は、内部電極7が絶縁層21を挟んで対向するように積層されてなる構造を有している。素体1は、内部電極7を含む容量形成部(内層部)1aと、容量形成部1aを一対の主面11,12の対向方向で挟む外層部1bと、を含んでいる。外層部1bは、複数の絶縁層21が積層され、これらの絶縁層21が一体化した層であり、内部電極7を含んでいない。
The
各絶縁層21は、誘電体材料(例えば、BaTiO3等)を主成分として含むセラミックグリーンシートの焼結体から構成される。実際の積層電子部品Cでは、各絶縁層21は、絶縁層21の間の境界が視認できない程度に一体化されている。
Each insulating
各内部電極7は、略矩形状を呈しており、その端が端面15,16に露出している。端面15に露出する内部電極7と、端面16に露出する内部電極7とは、素体1において、絶縁層21の積層方向、すなわち一対の主面11,12の対向方向に交互に配置されている。絶縁層21の積層方向に隣り合う内部電極7は、絶縁層21を挟んだ状態で、互いに対向している。内部電極7は、積層型の電気素子の内部電極として通常用いられる導電性材料(例えば、卑金属であるNi等)からなる。内部電極7は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
Each
端子電極3は、端面15側に配置されている。端子電極5は、端面16側に配置されている。各端子電極3,5は、焼付電極層と、めっき層と、を有している。焼付電極層は、端面15,16の全体と、端面15,16に隣り合う一対の主面11及び一対の側面13,14の一部を覆うように形成されている。したがって、焼付電極層は、稜線部分17a〜17dと稜線部分19a〜19dとを覆うこととなる。焼付電極層は、導電性金属粉末(例えば、Cu粉末等)を含む導電性ペーストを素体1の外表面の対応する箇所に付与し、焼き付けることによって形成される。めっき層は、湿式めっき法(例えば、電解めっき法等)により、焼付電極層上に形成される。電解めっきには、例えばNi/Snめっき等を用いることができる。
The
各端子電極3,5(焼付電極層)は、内部電極7における端面15,16に露出した部分をすべて覆っている。したがって、内部電極7は、対応する端子電極3,5に物理的且つ電気的に接続されることとなる。
Each
続いて、各稜線部分17a〜17d,18a〜18d, 19a〜19dにおける湾曲開始点の位置について説明する。
Then, the position of the curve start point in each
稜線部分17a〜17dは、図2に示されるように、主面11,12と端面15,16とに直交する方向に切断した切断面において、主面11,12側と端面15,16側とにそれぞれ湾曲開始点を有している。主面11,12と端面15,16とに直交する方向に切断した上記切断面において、稜線部分17a〜17dが直角であると仮定した仮想の角を「A1」と規定し、主面11,12側での稜線部分17a〜17dの湾曲開始点から仮想の角A1までの距離を「R1」と規定し、端面15,16側での稜線部分17a〜17dの湾曲開始点から仮想の角A1までの距離を「R2」と規定する。距離R1と距離R2とは、
1.05≦R1/R2≦1.47
なる関係を満たしている。稜線部分17a〜17dは、主面11,12と端面15,16とに直交する方向に切断した切断面において、例えば、距離R1を長軸とし且つ距離R2を端軸とする楕円の円弧に沿っている。
As shown in FIG. 2, the
1.05 ≦ R1 / R2 ≦ 1.47
Satisfies the relationship. The
主面11,12と端面15,16とに直交する方向に切断した切断面において、複数の内部電極7のうち複数の絶縁層21の積層方向での最外に位置する内部電極7と主面11,12との間隔を「T」と規定する。間隔Tは、外層部1bの厚みに相当する。距離R2と間隔Tとは、
T>R2
なる関係を満たしている。
T> R2
Satisfies the relationship.
稜線部分18a〜18dは、図3に示されるように、主面11,12と側面13,14とに直交する方向に切断した切断面において、主面11,12側と側面13,14側とにそれぞれ湾曲開始点を有している。主面11,12と側面13,14とに直交する方向に切断した上記切断面において、稜線部分18a〜18dが直角であると仮定した仮想の角を「A2」と規定し、主面11,12側での稜線部分18a〜18dの湾曲開始点から仮想の角A2までの距離を「R3」と規定し、側面13,14側での稜線部分18a〜18dの湾曲開始点から仮想の角A2までの距離を「R4」と規定する。距離R3と距離R4とは、
1.05≦R3/R4≦1.47
なる関係を満たしている。距離R4と間隔Tとは、
T>R4
なる関係を満たしている。稜線部分18a〜18dは、主面11,12と側面13,14とに直交する方向に切断した切断面において、例えば、距離R3を長軸とし且つ距離R4を端軸とする楕円の円弧に沿っている。
As shown in FIG. 3, the
1.05 ≦ R3 / R4 ≦ 1.47
Satisfies the relationship. The distance R4 and the interval T are
T> R4
Satisfies the relationship. The
稜線部分19a〜19dは、図4に示されるように、側面13,14と端面15,16とに直交する方向に切断した切断面において、側面13,14側と端面15,16側とにそれぞれ湾曲開始点を有している。側面13,14と端面15,16とに直交する方向に切断した上記切断面において、稜線部分19a〜19dが直角であると仮定した仮想の角を「A3」と規定し、端面15,16側での稜線部分19a〜19dの湾曲開始点から仮想の角A3までの距離を「R5」と規定し、内部電極7と側面13,14との距離を「Wg」と規定する。距離R5と距離Wgとは、
Wg>R5
なる関係を満たしている。距離R5は、距離R2及び距離R4よりも短い。
As shown in FIG. 4, the
Wg> R5
Satisfies the relationship. The distance R5 is shorter than the distance R2 and the distance R4.
側面13,14と端面15,16とに直交する方向に切断した上記切断面において、側面13,14側での稜線部分19a〜19dの湾曲開始点から仮想の角A3までの距離を「R6」と規定し、内部電極7と端面15,16との距離を「Lg」と規定する。距離R6と距離Lgとは、
Lg>R6
なる関係を満たしている。距離R6は、距離R2及び距離R4よりも短い。稜線部分19a〜19dは、側面13,14と端面15,16とに直交する方向に切断した切断面において、例えば、距離R5(距離R6)を半径とする円弧に沿っている。
In the cut surface cut in the direction perpendicular to the side surfaces 13 and 14 and the end surfaces 15 and 16, the distance from the bending start point of the
Lg> R6
Satisfies the relationship. The distance R6 is shorter than the distance R2 and the distance R4. The
ここで、距離R1〜R6と、端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生との関係について、詳細に説明する。
Here, the relationship between the distances R1 to R6 and the occurrence of abnormal formation of the
本発明者等は、距離R1〜R6と、端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生との関係を明らかにするために、以下のような第1の実験を行なった。距離R1と距離R2とが異なる積層コンデンサ(3216タイプの積層コンデンサ)をサンプル1〜11毎に所定個数(1000個)の検体を作製し、各検体における端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生を確認した。端子電極3,5の形成異常の発生に関しては、各検体の外観を検査し、内部電極が外部電極に覆われていない場合に、「不良」と判断した。ショート不良の発生に関しては、各検体に所定の電圧(1V)を印加した際の抵抗値を測定し、測定値が10kΩ以下である場合に、「不良」と判定した。素体1の欠けの発生に関しては、各検体の外観を検査し、所定の面積(10μm2)以上の破断面が稜線部分に確認された場合に、「不良」と判断した。絶縁層21の剥がれの発生に関しては、各検体の外観を検査し、積層方向に平行な空隙がある場合に、「不良」と判断した。
The present inventors clarified the relationship between the distances R1 to R6, the occurrence of abnormal formation of the
本第1の実験の結果を、図5に示す。各サンプル1〜11とも、距離R1と距離R2がと異なる点を除いては、上述した実施形態の積層電子部品C(積層コンデンサ)と同じ構成であり、すべてのサンプル1〜11において検体同士が同じ電気的特性(例えば、B特性等)を有している。第1の実験では、各検体において、距離R3を230μmに設定し、距離R4を180μmに設定した。したがって、各検体における距離R3と距離R4との比(R3/R4)は、1.28となる。また、第1の実験では、各検体において、間隔Tを200μmに設定し、距離Wg及び距離Lgを200μmに設定した。
The result of the first experiment is shown in FIG. Each of the
図5に示される実験結果から、距離R1と距離R2とが
1.05≦R1/R2≦1.47
なる関係を満たしている場合、端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生が抑制されていることがわかる。特に、距離R1と距離R2とが
1.14≦R1/R2≦1.22
なる関係を満たしている場合、端子電極3,5の形成異常、ショート不良、素体1の欠け、及び絶縁層21の剥がれのいずれの不具合も発生していない。最終的な良否の判定は、端子電極3,5の形成異常、ショート不良、素体1の欠け、及び絶縁層21の剥がれのそれぞれの不良発生率を合計した合計不良発生率で判断し、合計不良発生率が0.5%以下となるサンプルを「良(◎又は○)」と判定した。
From the experimental results shown in FIG. 5, the distance R1 and the distance R2 are 1.05 ≦ R1 / R2 ≦ 1.47.
When the above relationship is satisfied, it can be seen that the occurrence of abnormal formation of the
When the above relationship is satisfied, none of the defects such as abnormal formation of the
続いて、本発明者等は、以下のような第2の実験を行なった。距離R3と距離R4とが異なる積層コンデンサ(3216タイプの積層コンデンサ)をサンプル12〜18毎に所定個数(1000個)の検体を作製し、各検体における端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生を確認した。これらの不具合の発生に関しては、第1の実験と同じ評価を行なった。
Subsequently, the present inventors conducted the following second experiment. A predetermined number (1000) of specimens are produced for each
本第2の実験の結果を、図6に示す。各サンプル12〜18とも、距離R3と距離R4とが異なる点を除いては、上述した実施形態の積層電子部品Cと同じ構成であり、すべてのサンプル12〜18において検体同士が同じ電気的特性(例えば、B特性等)を有している。第2の実験では、各検体において、距離R1を230μmに設定し、距離R2を200μmに設定した。したがって、各検体における距離R1と距離R2との比(R1/R2)は、1.15となる。また、第1の実験では、各検体において、間隔Tを200μmに設定し、距離Wg及び距離Lgを200μmに設定した。
The result of the second experiment is shown in FIG. Each of the
図6に示される実験結果から、距離R3と距離R4とが
1.05≦R3/R4≦1.47
なる関係を満たしている場合、端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生が抑制されていることがわかる。特に、距離R3と距離R4とが
1.15≦R3/R4≦1.24
なる関係を満たしている場合、端子電極3,5の形成異常、ショート不良、素体1の欠け、及び絶縁層21の剥がれのいずれの不具合も発生していない。ここでも、最終的な良否の判定は、端子電極3,5の形成異常、ショート不良、素体1の欠け、及び絶縁層21の剥がれのそれぞれの不良発生率を合計した合計不良発生率で判断し、合計不良発生率が0.5%以下となるサンプルを「良(◎又は○)」として判定した。
From the experimental results shown in FIG. 6, the distance R3 and the distance R4 are 1.05 ≦ R3 / R4 ≦ 1.47.
When the above relationship is satisfied, it can be seen that the occurrence of abnormal formation of the
When the above relationship is satisfied, none of the defects such as abnormal formation of the
次に、本発明者等は、距離R4及び間隔Tと、高温高湿環境下における絶縁抵抗劣化の発生との関係を明らかにするために、以下のような第3の実験を行なった。距離R4と間隔Tとの関係が異なる積層コンデンサ(3216タイプの積層コンデンサ)をサンプル19〜21毎に所定個数(1000個)の検体を作製し、各検体における高温高湿環境下における絶縁抵抗劣化の発生を確認した。ここでは、各検体をはんだ付け(リフロー)により基板に実装した状態で加速試験を行い、各検体の加速試験前後における絶縁抵抗IRをそれぞれ測定した。そして、加速試験後に絶縁抵抗IRが一桁以上低下した検体を「不良」と判断した。加速試験では、恒温恒湿環境(温度:121℃、相対湿度:95%、圧力:2気圧)中で、各検体に50VのDC電圧を24時間連続して印加した。加速試験後の絶縁抵抗は、加速試験から所定時間(2時間以上)経過した後に測定した値とした。
Next, the present inventors conducted the following third experiment in order to clarify the relationship between the distance R4 and the interval T and the occurrence of insulation resistance deterioration under a high temperature and high humidity environment. A predetermined number (1000) of specimens are prepared for each
本第3の実験の結果を、図7に示す。各サンプル19〜21とも、距離R4と間隔Tとの関係が異なる点を除いては、上述した実施形態の積層電子部品Cと同じ構成であり、すべてのサンプル19〜21において検体同士が同じ電気的特性(例えば、B特性等)を有している。第3の実験では、各検体において、距離R1を205μmに設定し、距離R2を180μmに設定し、距離R3を230μmに設定した。したがって、各検体における距離R1と距離R2との比(R1/R2)は、1.14となる。また、第3の実験では、各検体において、間隔Tを200μmに設定し、距離Wg及び距離Lgを200μmに設定した。
The result of the third experiment is shown in FIG. Each
図7に示される実験結果から、距離R4と間隔Tとが、 From the experimental results shown in FIG. 7, the distance R4 and the interval T are
T>R4
なる関係を満たしている場合、絶縁抵抗劣化の発生が抑制されていることがわかる。
T> R4
It can be seen that the deterioration of insulation resistance is suppressed when the above relationship is satisfied.
続いて、本発明者等は、距離R5と距離Wgとの関係及び距離R6と距離Lgとの関係と、高温高湿環境下における絶縁抵抗劣化の発生との関係を明らかにするために、以下のような第4の実験を行なった。距離R5と距離Wgとの関係及び距離R6と距離Lgとの関係が異なる積層コンデンサ(3216タイプの積層コンデンサ)をサンプル22〜26毎に所定個数(1000個)の検体を作製し、各検体における高温高湿環境下における絶縁抵抗劣化の発生を確認した。絶縁抵抗劣化の発生に関しては、第3の実験と同じ評価を行なった。
Subsequently, in order to clarify the relationship between the relationship between the distance R5 and the distance Wg, the relationship between the distance R6 and the distance Lg, and the occurrence of insulation resistance deterioration under a high-temperature and high-humidity environment, A fourth experiment was performed. A multilayer capacitor (3216 type multilayer capacitor) having a different relationship between the distance R5 and the distance Wg and the relationship between the distance R6 and the distance Lg is prepared for a predetermined number (1000) of samples for each of the
本第4の実験の結果を、図8に示す。各サンプル22〜26とも、距離R5と距離Wgとの関係及び距離R6と距離Lgとの関係が異なる点を除いては、上述した実施形態の積層電子部品Cと同じ構成であり、すべてのサンプル22〜26において検体同士が同じ電気的特性(例えば、B特性等)を有している。第4の実験では、各検体において、距離R1を205μmに設定し、距離R2を180μmに設定し、距離R3を230μmに設定し、距離R4を180μmに設定した。したがって、各検体における距離R1と距離R2との比(R1/R2)は1.14となり、各検体における距離R3と距離R4との比(R3/R4)は1.10となる。また、第3の実験では、各検体において、間隔Tを200μmに設定し、距離Wg及び距離Lgを200μmに設定した。
The result of the fourth experiment is shown in FIG. Each of the
図8に示される実験結果から、距離R5と距離Wgとが、 From the experimental results shown in FIG. 8, the distance R5 and the distance Wg are
Wg>R5
なる関係を満たすと共に、距離R6と距離Lgとが、
Wg> R5
And the distance R6 and the distance Lg are
Lg>R6
なる関係を満たしている場合、絶縁抵抗劣化の発生が抑制されていることがわかる。
Lg> R6
It can be seen that the deterioration of insulation resistance is suppressed when the above relationship is satisfied.
以上のように、本実施形態においては、距離R1と距離R2とが、
1.05≦R1/R2≦1.47
なる関係を満たし、距離R3と距離R4とが、
1.05≦R3/R4≦1.47
なる関係を満たし、距離R2と間隔Tとが、
T>R2
なる関係を満たしているので、端子電極3,5の形成異常の発生、ショート不良の発生、素体1の欠けの発生、及び絶縁層21の剥がれの発生を抑制することができる。
As described above, in the present embodiment, the distance R1 and the distance R2 are
1.05 ≦ R1 / R2 ≦ 1.47
And the distance R3 and the distance R4 are
1.05 ≦ R3 / R4 ≦ 1.47
And the distance R2 and the interval T are
T> R2
Therefore, the occurrence of abnormal formation of the
本実施形態においては、距離R5と距離Wgとが、
Wg>R5
なる関係を満たし、距離R6と距離Lgとが、
Lg>R6
なる関係を満たし、距離R4と間隔Tとが、
T>R4
なる関係を満たしているので、高温高湿環境下における絶縁抵抗劣化の発生を抑制することができる。
In the present embodiment, the distance R5 and the distance Wg are
Wg> R5
And the distance R6 and the distance Lg are
Lg> R6
And the distance R4 and the interval T are
T> R4
Therefore, it is possible to suppress the occurrence of insulation resistance deterioration in a high temperature and high humidity environment.
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
本発明は、積層コンデンサに限られることなく、積層バリスタや積層圧電アクチュエータ等の積層電子部品にも適用できる。 The present invention is not limited to a multilayer capacitor, and can also be applied to multilayer electronic components such as multilayer varistors and multilayer piezoelectric actuators.
本発明は、積層セラミックコンデンサ等の積層電子部品に利用できる。 The present invention can be used for multilayer electronic components such as multilayer ceramic capacitors.
1…素体、1a…容量形成部、1b…外層部、3,5…端子電極、7…内部電極、11,12…主面、13,14…側面、15,16…端面、17a〜17d、18a〜18d、19a〜19d…稜線部分、21…絶縁層、C…積層電子部品。
DESCRIPTION OF
Claims (3)
前記素体内において前記複数の絶縁層の積層方向に配置され、前記端面に引き出されている複数の内部電極と、
前記一対の端面にそれぞれ形成され、各前記端面に引き出された前記内部電極に接続される一対の端子電極と、を備え、
前記主面と前記端面との間に位置する稜線部分及び前記主面と前記側面との間に位置する稜線部分が湾曲するように丸められており、
前記主面と前記端面とに直交する方向に切断した切断面において、前記主面側での前記稜線部分の湾曲開始点から前記稜線部分が直角であると仮定した仮想の角までの距離R1と、前記端面側での前記稜線部分の湾曲開始点から前記仮想の角までの距離R2とが、
1.05≦R1/R2≦1.47
なる関係を満たし、
前記主面と前記側面とに直交する方向に切断した切断面において、前記主面側での前記稜線部分の湾曲開始点から前記仮想の角までの距離R3と、前記側面側での前記稜線部分の湾曲開始点から前記仮想の角までの距離R4とが、
1.05≦R3/R4≦1.47
なる関係を満たし、
前記距離R2と、前記複数の内部電極のうち前記複数の絶縁層の積層方向での最外に位置する内部電極と前記主面との間隔Tとが、
T>R2
なる関係を満たしていることを特徴とする積層電子部品。 A plurality of insulating layers are stacked, a pair of main surfaces facing each other, a pair of side surfaces extending so as to connect between the pair of main surfaces and facing each other, and a pair of the main surfaces are connected An element body having a pair of end faces extending and facing each other;
A plurality of internal electrodes arranged in the stacking direction of the plurality of insulating layers in the element body and led out to the end face;
A pair of terminal electrodes respectively formed on the pair of end faces and connected to the internal electrodes drawn out to the end faces;
The ridge line portion positioned between the main surface and the end surface and the ridge line portion positioned between the main surface and the side surface are rounded so as to be curved,
In a cut surface cut in a direction orthogonal to the main surface and the end surface, a distance R1 from a bending start point of the ridge line portion on the main surface side to a virtual corner assumed to be a right angle from the ridge line portion; , A distance R2 from the starting point of curvature of the ridge line part on the end face side to the virtual corner,
1.05 ≦ R1 / R2 ≦ 1.47
Satisfy the relationship
In a cut surface cut in a direction orthogonal to the main surface and the side surface, a distance R3 from the bending start point of the ridge line portion on the main surface side to the virtual corner, and the ridge line portion on the side surface side The distance R4 from the curve start point to the virtual corner is
1.05 ≦ R3 / R4 ≦ 1.47
Satisfy the relationship
The distance R2 and the interval T between the inner electrode located on the outermost side in the stacking direction of the plurality of insulating layers and the main surface among the plurality of inner electrodes,
T> R2
A laminated electronic component characterized by satisfying the following relationship:
前記側面と前記端面とに直交する方向に切断した切断面において、前記端面側での前記稜線部分の湾曲開始点から前記仮想の角までの距離R5と、前記内部電極と前記側面との距離Wgとが、
Wg>R5
なる関係を満たし、
前記側面と前記端面とに直交する方向に切断した切断面において、前記側面側での前記稜線部分の湾曲開始点から前記仮想の角までの距離R6と、前記内部電極と前記端面との距離Lgとが、
Lg>R6
なる関係を満たし、
前記距離R4と、前記間隔Tとが、
T>R4
なる関係を満たしていることを特徴とする請求項1に記載の積層電子部品。 The ridge line portion located between the side surface and the end surface is rounded so as to be curved,
In a cut surface cut in a direction perpendicular to the side surface and the end surface, a distance R5 from the bending start point of the ridge line portion to the imaginary corner on the end surface side, and a distance Wg between the internal electrode and the side surface And
Wg> R5
Satisfy the relationship
In a cut surface cut in a direction perpendicular to the side surface and the end surface, a distance R6 from the bending start point of the ridge line portion to the imaginary corner on the side surface side, and a distance Lg between the internal electrode and the end surface And
Lg> R6
Satisfy the relationship
The distance R4 and the interval T are
T> R4
The multilayer electronic component according to claim 1, wherein the following relationship is satisfied.
前記距離R6が、前記距離R2及び前記距離R4のいずれよりも短いことを特徴とする請求項2に記載の積層電子部品。 The distance R5 is shorter than both the distance R2 and the distance R4,
The multilayer electronic component according to claim 2, wherein the distance R6 is shorter than both the distance R2 and the distance R4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010102221A JP5024421B2 (en) | 2010-04-27 | 2010-04-27 | Laminated electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010102221A JP5024421B2 (en) | 2010-04-27 | 2010-04-27 | Laminated electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233696A JP2011233696A (en) | 2011-11-17 |
JP5024421B2 true JP5024421B2 (en) | 2012-09-12 |
Family
ID=45322735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010102221A Active JP5024421B2 (en) | 2010-04-27 | 2010-04-27 | Laminated electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024421B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102319596B1 (en) * | 2017-04-11 | 2021-11-02 | 삼성전기주식회사 | Multilayered capacitor and board having the same mounted thereon |
JP7435947B2 (en) * | 2018-08-29 | 2024-02-21 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | stacked capacitor |
US11145463B2 (en) | 2018-09-05 | 2021-10-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
JP7178886B2 (en) * | 2018-11-27 | 2022-11-28 | 太陽誘電株式会社 | Laminated ceramic electronic components and mounting substrates |
JP7234951B2 (en) * | 2020-01-17 | 2023-03-08 | 株式会社村田製作所 | Multilayer ceramic capacitor |
JP7380291B2 (en) * | 2020-02-13 | 2023-11-15 | Tdk株式会社 | electronic components |
JP7359019B2 (en) * | 2020-02-13 | 2023-10-11 | Tdk株式会社 | electronic components |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183154A (en) * | 1993-12-22 | 1995-07-21 | Murata Mfg Co Ltd | Electronic component |
JP2000114097A (en) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | Multilayer ceramic capacitor |
JP3463610B2 (en) * | 1999-06-21 | 2003-11-05 | 株式会社村田製作所 | Manufacturing method of multilayer ceramic electronic component |
JP4501969B2 (en) * | 2007-08-22 | 2010-07-14 | Tdk株式会社 | Manufacturing method of electronic parts |
-
2010
- 2010-04-27 JP JP2010102221A patent/JP5024421B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011233696A (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5024421B2 (en) | Laminated electronic components | |
JP5206440B2 (en) | Ceramic electronic components | |
TWI686825B (en) | Multilayer ceramic electronic component and printed circuit board having the same | |
KR101832490B1 (en) | Multilayer ceramic capacitor | |
KR101648392B1 (en) | Ceramic electronic component and glass paste | |
US9607763B2 (en) | Monolithic ceramic electronic component | |
JP5532581B2 (en) | Ceramic electronic components | |
JP4962536B2 (en) | Electronic components | |
JP6020503B2 (en) | Multilayer ceramic electronic components | |
JP6020502B2 (en) | Multilayer ceramic electronic components | |
JP6937176B2 (en) | Electronic components, electronic devices, and methods for manufacturing electronic components | |
JP2017022365A (en) | Multilayer ceramic capacitor | |
JP4492158B2 (en) | Multilayer ceramic capacitor | |
JP2016012689A (en) | Ceramic electronic component | |
JP6373247B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
CN114388263A (en) | Electronic component | |
JP4650475B2 (en) | Multilayer ceramic capacitor array | |
JP5786751B2 (en) | Laminated electronic components | |
JP6209966B2 (en) | ESD protection parts | |
JP3918095B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP7453888B2 (en) | Ceramic electronic components and their manufacturing method | |
JP2011165935A (en) | Laminated electronic component | |
JP2007273728A (en) | Laminated ceramic electronic component and method of manufacturing same | |
JP4757695B2 (en) | Chip-type electronic component for inspection and mounting state inspection method | |
JP6424460B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5024421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |