JP6373247B2 - Multilayer ceramic electronic component and manufacturing method thereof - Google Patents
Multilayer ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP6373247B2 JP6373247B2 JP2015245923A JP2015245923A JP6373247B2 JP 6373247 B2 JP6373247 B2 JP 6373247B2 JP 2015245923 A JP2015245923 A JP 2015245923A JP 2015245923 A JP2015245923 A JP 2015245923A JP 6373247 B2 JP6373247 B2 JP 6373247B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- external electrode
- multilayer ceramic
- electrodes
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 132
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 239000003985 ceramic capacitor Substances 0.000 description 105
- 238000012986 modification Methods 0.000 description 32
- 230000004048 modification Effects 0.000 description 32
- 239000010410 layer Substances 0.000 description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層セラミック電子部品及びその製造方法に関する。 The present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same.
積層セラミック電子部品の一つである貫通型積層セラミックコンデンサは、インダクタンス成分が低減される構成の積層セラミックコンデンサとして知られている。一般的な貫通型積層セラミックコンデンサは、端面に引き出された内部電極を接続する端面外部電極と、側面に引き出された内部電極を接続する側面外部電極と、を有する。 A through-type multilayer ceramic capacitor, which is one of multilayer ceramic electronic components, is known as a multilayer ceramic capacitor having a configuration in which an inductance component is reduced. A general through-type multilayer ceramic capacitor has an end face external electrode that connects an internal electrode drawn to the end face, and a side face external electrode that connects the internal electrode drawn to the side face.
貫通型積層セラミックコンデンサは、一般的に部品実装基板や部品内蔵基板に搭載されるが、例えばビア(貫通電極)が設けられた部品内蔵基板に搭載される場合には、側面外部電極をビアに容易に接続可能な構成であることが好ましい。このような構成は、側面外部電極を、内部電極が引き出された2つの側面のみならず、4つの側面の全周にわたって設けることで実現可能である。 A feedthrough multilayer ceramic capacitor is generally mounted on a component mounting board or a component built-in board. For example, when mounted on a component built-in board provided with a via (through electrode), the side surface external electrode is used as a via. A configuration that can be easily connected is preferable. Such a configuration can be realized by providing the side external electrodes not only on the two side surfaces from which the internal electrodes are drawn but also on the entire circumference of the four side surfaces.
特許文献1には、貫通型積層セラミックコンデンサの4つの側面に側面外部電極を設ける技術が開示されている。当該技術では、4つの側面にそれぞれ導電性ペーストを塗布し、焼き付けることにより、側面外部電極が設けられる。また、当該技術では、信頼性を確保するために、導電性ペーストが各側面に隣接する側面に回り込むように塗布される。
上記文献に係る技術では、導電性ペーストが、各側面を接続する稜部を互いに超えて2層に重なる。これにより、稜部近傍において導電性ペーストが過剰となり、導電性ペーストが稜部方向の端面に向けて広がる。このため、当該技術で得られる貫通型積層セラミックコンデンサでは、稜部近傍において側面外部電極の幅が広くなりやすい。 In the technique according to the above-mentioned document, the conductive paste overlaps the two layers beyond the ridges connecting the side surfaces. Thereby, the conductive paste becomes excessive in the vicinity of the ridge portion, and the conductive paste spreads toward the end surface in the ridge portion direction. For this reason, in the through-type multilayer ceramic capacitor obtained by the technique, the width of the side external electrode tends to be wide in the vicinity of the ridge.
側面外部電極の幅が広い部分が存在すると、端面外部電極と側面外部電極との距離が近くなる。これにより、貫通型積層セラミックコンデンサでは、例えば耐湿試験などの際に、絶縁不良が発生しやすくなる。 If there is a portion where the width of the side external electrode is wide, the distance between the end surface external electrode and the side external electrode becomes short. Thereby, in the feedthrough multilayer ceramic capacitor, for example, in a moisture resistance test, an insulation failure is likely to occur.
以上のような事情に鑑み、本発明の目的は、絶縁不良が発生しにくい積層セラミック電子部品及びその製造方法を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a multilayer ceramic electronic component in which insulation failure is unlikely to occur and a method for manufacturing the same.
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、端部外部電極部と、側面外部電極部と、を具備する。
上記セラミック素体は、互いに対向する、一対の端面、一対の第1側面、及び一対の第2側面を含む。上記セラミック素体は、複数のセラミック層と、内部電極部と、を有する。上記複数のセラミック層は、上記一対の第1側面に沿って延び、上記一対の第2側面に沿って積層される。上記内部電極部は、上記複数のセラミック層の間に交互に配置された第1及び第2内部電極を含み、上記第1内部電極が上記一対の端面側の両端部に引き出され、上記第2内部電極が上記一対の第2側面の上記両端部の間の領域に引き出される。
上記端部外部電極部は、上記第1内部電極に接続される。
上記側面外部電極部は、上記一対の第1及び第2側面のうちの一方から他方に回り込み、上記他方において直接的又は間接的に互いに接続される第1及び第2側面外部電極を有し、上記第2内部電極に接続される。
In order to achieve the above object, a multilayer ceramic electronic component according to an aspect of the present invention includes a ceramic body, an end external electrode portion, and a side external electrode portion.
The ceramic body includes a pair of end surfaces, a pair of first side surfaces, and a pair of second side surfaces that face each other. The ceramic body includes a plurality of ceramic layers and internal electrode portions. The plurality of ceramic layers extend along the pair of first side surfaces and are stacked along the pair of second side surfaces. The internal electrode portion includes first and second internal electrodes arranged alternately between the plurality of ceramic layers, and the first internal electrode is drawn to both end portions on the pair of end surfaces, and the second The internal electrode is drawn out to a region between the both end portions of the pair of second side surfaces.
The end external electrode portion is connected to the first internal electrode.
The side external electrode section includes first and second side external electrodes that wrap around from one of the pair of first and second side surfaces to the other and are directly or indirectly connected to each other on the other side, Connected to the second internal electrode.
この構成では、セラミック素体の第1及び第2側面を接続する稜部近傍に第1及び第2側面外部電極のいずれか一方のみが配置される。つまり、側面外部電極部が、第1及び第2側面外部電極の両方が稜部を超えて重なる構成とはならない。このため、稜部近傍において側面外部電極部の幅が広がることを防止することができる。したがって、この構成によれば、絶縁不良が発生しにくい積層セラミック電子部品が得られる。 In this configuration, only one of the first and second side surface external electrodes is disposed in the vicinity of the ridge portion connecting the first and second side surfaces of the ceramic body. That is, the side external electrode portion does not have a configuration in which both the first and second side external electrodes overlap beyond the ridge. For this reason, it is possible to prevent the width of the side external electrode portion from increasing in the vicinity of the ridge. Therefore, according to this configuration, it is possible to obtain a multilayer ceramic electronic component in which insulation failure is unlikely to occur.
上記第1及び第2側面外部電極が、上記一対の第1側面から上記一対の第2側面に回り込み、上記一対の第2側面において互いに接続されてもよい。
この構成では、内部電極部が引き出されていない第1側面に第1及び第2側面外部電極のいずれか一方のみが配置される。このため、側面外部電極部は、第1側面において平坦性が損なわれない。これにより、積層セラミック電子部品は、第1側面を基板の実装面に対向させて実装される場合に、適正な姿勢を保つことが可能である。
The first and second side surface external electrodes may wrap around the pair of second side surfaces from the pair of first side surfaces and be connected to each other on the pair of second side surfaces.
In this configuration, only one of the first and second side surface external electrodes is disposed on the first side surface from which the internal electrode portion is not drawn. For this reason, the flatness of the side surface external electrode portion is not impaired on the first side surface. Thereby, the multilayer ceramic electronic component can maintain an appropriate posture when mounted with the first side surface facing the mounting surface of the substrate.
上記第1及び第2側面外部電極のいずれか一方が、上記一対の第1側面のいずれか一方において部品内蔵基板に設けられたビアに接続されてもよい。
この構成により、部品内蔵基板に搭載された積層セラミック電子部品が適正な姿勢を保つことができるとともに、側面外部電極部を容易に部品内蔵基板のビアに接続することが可能となる。
Any one of the first and second side surface external electrodes may be connected to a via provided in the component-embedded substrate in any one of the pair of first side surfaces.
With this configuration, the multilayer ceramic electronic component mounted on the component built-in substrate can maintain an appropriate posture, and the side surface external electrode portion can be easily connected to the via of the component built-in substrate.
上記一対の第2側面のそれぞれにおいて、上記第1及び第2側面外部電極のいずれか一方が他方を介することなくすべての上記第2内部電極に接続されてもよい。
この構成では、一対の第2側面にそれぞれ引き出された第2内部電極が一括して第1及び第2側面外部電極のいずれか一方によって接続される。これにより、第2内部電極と側面外部電極部とをより確実に接続することができる。
In each of the pair of second side surfaces, either one of the first and second side surface external electrodes may be connected to all the second internal electrodes without passing through the other.
In this configuration, the second internal electrodes respectively drawn out to the pair of second side surfaces are collectively connected by one of the first and second side external electrodes. Thereby, a 2nd internal electrode and a side surface external electrode part can be connected more reliably.
上記側面外部電極部が、上記第1側面外部電極と上記第2側面外部電極とを接続する第3側面外部電極を更に有していてもよい。
この構成では、第3側面外部電極を用いることにより、第1及び第2側面外部電極の第2側面への回り込み量を小さくすることができる。これにより、第1及び第2側面外部電極をより容易に形成可能となる。
The side surface external electrode part may further include a third side surface external electrode that connects the first side surface external electrode and the second side surface external electrode.
In this configuration, by using the third side surface external electrode, the amount of wraparound of the first and second side surface external electrodes to the second side surface can be reduced. Thereby, the first and second side surface external electrodes can be formed more easily.
上記第1及び第2側面外部電極が、上記一対の第1側面から上記一対の第2側面に回り込み、上記一対の第2側面において互いに接続されてもよい。
上記第3側面外部電極が、上記第2内部電極に接続されてもよい。
この構成では、一対の第2側面にそれぞれ引き出された第2内部電極が一括して第3側面外部電極によって接続される。これにより、第2内部電極と側面外部電極部とをより確実に接続することができる。
The first and second side surface external electrodes may wrap around the pair of second side surfaces from the pair of first side surfaces and be connected to each other on the pair of second side surfaces.
The third side surface external electrode may be connected to the second internal electrode.
In this configuration, the second internal electrodes drawn out to the pair of second side surfaces are collectively connected by the third side external electrodes. Thereby, a 2nd internal electrode and a side surface external electrode part can be connected more reliably.
上記一対の端面に垂直な方向において、上記第1、第2、及び第3側面外部電極のうち少なくとも1つの幅が相対的に狭くてもよい。
上記一対の端面に垂直な方向において、上記第3側面外部電極の幅が上記第1及び第2側面外部電極の幅よりも狭くてもよい。
この構成では、側面外部電極部に相対的に幅が狭い部分を設けることにより、当該部分において側面外部電極部と端部外部電極との間隔を広げることができる。これにより、側面外部電極部と端部外部電極部とのショートを防止することができる。
また、側面外部電極部における基板の実装面に接続される部分の幅を相対的に広くすることにより、側面外部電極部と基板の実装面との良好な接続を容易に得ることが可能となる。
In the direction perpendicular to the pair of end surfaces, at least one of the first, second, and third side surface external electrodes may be relatively narrow.
In the direction perpendicular to the pair of end surfaces, the third side surface external electrode may be narrower than the first and second side surface external electrodes.
In this configuration, by providing a portion having a relatively narrow width in the side surface external electrode portion, the interval between the side surface external electrode portion and the end portion external electrode can be widened in the portion. Thereby, a short circuit between the side external electrode portion and the end external electrode portion can be prevented.
In addition, by relatively widening the width of the portion connected to the mounting surface of the substrate in the side surface external electrode portion, it is possible to easily obtain a good connection between the side surface external electrode portion and the mounting surface of the substrate. .
上記セラミック素体では、上記一対の第1側面に垂直な方向の厚さが、上記一対の第2側面に垂直な方向の幅の50%以下であってもよい。
上記一対の第1側面に垂直な方向における上記セラミック素体の厚さが、上記一対の端面に垂直な方向における上記側面外部電極部の幅の80%以下であってもよい。
これらの構成では、第1及び第2側面外部電極の回り込み量が小さくて済むため、側面外部電極部を容易に形成可能となる。
In the ceramic body, a thickness in a direction perpendicular to the pair of first side surfaces may be 50% or less of a width in a direction perpendicular to the pair of second side surfaces.
The thickness of the ceramic body in the direction perpendicular to the pair of first side surfaces may be 80% or less of the width of the side external electrode portion in the direction perpendicular to the pair of end surfaces.
In these configurations, since the amount of wraparound of the first and second side surface external electrodes can be small, the side surface external electrode portion can be easily formed.
本発明の一形態に係る積層セラミック電子部品の製造方法では、互いに対向する、互いに対向する、一対の端面、一対の第1側面及び一対の第2側面を含むセラミック素体が用意される。上記セラミック素体は、複数のセラミック層と、内部電極部と、を有する。上記複数のセラミック層は、上記一対の第1側面に沿って延び、上記一対の第2側面に沿って積層される。上記内部電極部は、上記複数のセラミック層の間に交互に配置された第1及び第2内部電極を含み、上記第1内部電極が上記一対の端面側の両端部に引き出され、上記第2内部電極が上記一対の第2側面の上記両端部の間の領域に引き出される。
上記第1内部電極に接続された端部外部電極部が、上記両端部にそれぞれ設けられる。
上記一対の第1及び第2側面のうちの一方から他方に回り込み、上記他方において直接的又は間接的に互いに接続される第1及び第2側面外部電極を有し、上記第2内部電極に接続された側面外部電極部が設けられる。
In the method for manufacturing a multilayer ceramic electronic component according to an aspect of the present invention, a ceramic body including a pair of end faces, a pair of first side faces, and a pair of second side faces that face each other and face each other is prepared. The ceramic body includes a plurality of ceramic layers and internal electrode portions. The plurality of ceramic layers extend along the pair of first side surfaces and are stacked along the pair of second side surfaces. The internal electrode portion includes first and second internal electrodes arranged alternately between the plurality of ceramic layers, and the first internal electrode is drawn to both end portions on the pair of end surfaces, and the second The internal electrode is drawn out to a region between the both end portions of the pair of second side surfaces.
End external electrode portions connected to the first internal electrode are respectively provided at the both end portions.
One of the pair of first and second side surfaces wraps around from one side to the other, and has the first and second side surface external electrodes connected to each other directly or indirectly on the other side, and is connected to the second internal electrode A side external electrode portion is provided.
上記一対の第1及び第2側面のうちの上記他方に、上記第1及び第2側面外部電極を接続する第3側面外部電極が設けられてもよい。 A third side external electrode for connecting the first and second side external electrodes may be provided on the other of the pair of first and second side surfaces.
絶縁不良が発生しにくい積層セラミック電子部品及びその製造方法を提供することができる。 It is possible to provide a multilayer ceramic electronic component in which insulation failure is unlikely to occur and a method for manufacturing the same.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸及びZ軸が示されている。X軸、Y軸及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawing, an X axis, a Y axis, and a Z axis that are orthogonal to each other are shown as appropriate. The X axis, the Y axis, and the Z axis are common in all drawings.
<第1の実施形態>
[積層セラミックコンデンサ10の全体構成]
図1は、本発明の第1の実施形態に係る積層セラミックコンデンサ10の斜視図である。図2は積層セラミックコンデンサ10の平面図であり、図3は積層セラミックコンデンサ10の側面図である。
<First Embodiment>
[Overall Configuration of Multilayer Ceramic Capacitor 10]
FIG. 1 is a perspective view of a multilayer
積層セラミックコンデンサ10は、セラミック素体11と、第1及び第2端部外部電極14a,14bと、第1及び第2側面外部電極15a,15bと、を具備する貫通型(3端子型)積層セラミックコンデンサである。積層セラミックコンデンサ10では、第1及び第2端部外部電極14a,14bが端部外部電極部を構成し、第1及び第2側面外部電極15a,15bが端部外部電極部と対を成す側面外部電極部を構成している。
The multilayer
積層セラミックコンデンサ10では、例えば、第1及び第2端部外部電極14a,14bがスルー電極として構成され、第1及び第2側面外部電極15a,15bがグランド電極として構成される。なお、図1では、端部外部電極14a,14b及び側面外部電極15a,15bを破線で示すとともに透過させてセラミック素体11を示している。
In the multilayer
セラミック素体11は、実質的にX軸、Y軸及びZ軸方向に延びる稜部を有する略直方体状に形成されている。セラミック素体11の稜部は面取りされて丸み帯びた曲面として構成される。セラミック素体11は、X軸に垂直な一対の端面T1,T2と、Z軸に垂直な一対の第1側面S1,S2と、Y軸に垂直な一対の第2側面S3,S4と、を有する。なお、セラミック素体11の各面T1,T2,S1,S2,S3,S4は、平面であっても曲面であってもよい。
The
積層セラミックコンデンサ10は、例えば、第1側面S1又は第1側面S2を基板の実装面に対向させて実装される。積層セラミックコンデンサ10は、例えば、ビア(貫通電極)が設けられた部品内蔵基板に搭載可能である。この場合、第1端部外部電極14a及び第2端部外部電極14b、並びに第1側面外部電極15a又は第2側面外部電極15bが、部品内蔵基板の実装面に対向する第1側面S1又は第1側面S2において、基板に設けられたビアに接続される。
The multilayer
セラミック素体11は、XY平面に沿って延び、Z軸方向に交互に配置された第1及び第2内部電極12,13を有する。第1内部電極12は端面T1,T2にそれぞれ引き出され、第2内部電極13は第2側面S3,S4にそれぞれ引き出されている。相互に対を成す第1及び第2内部電極12,13は、積層セラミックコンデンサ10の内部電極部を構成している。
The
なお、本発明における「交互に配置」とは、全ての第1及び第2内部電極12,13が完全に交互に配置される場合に限定されず、積層構造の一部において複数の第1内部電極12又は第2内部電極13が連続して配置される場合も含むものである。
Note that “alternately arranged” in the present invention is not limited to the case where all the first and second
端部外部電極14a,14bは、セラミック素体11の端面T1,T2を含めた両端部を覆っており、端面T1,T2に引き出された第1内部電極12を接続している。端部外部電極14a,14bは、端面T1,T2から側面S1,S2,S3,S4に延出しており、X軸方向に開口したカップ状を呈している。
The end
側面外部電極15a,15bは、セラミック素体11のX軸方向の中央領域に、端部外部電極14a,14bから間隔をあけて設けられ、第2側面S3,S4に引き出された第2内部電極13を接続している。
The side
側面外部電極15a,15bは、それぞれセラミック素体11の第1側面S1,S2を覆い、第1側面S1,S2から第2側面S3,S4に回り込んでいる。そして、側面外部電極15a,15bは、第2側面S3,S4のZ軸方向中央領域の接続部15jにおいて互いに接続されている。このような構成により、側面外部電極15a,15bは、側面S1,S2,S3,S4の全周にわたって連続した構成となっている。
The side surface
図4は、セラミック素体11の分解斜視図である。図5は積層セラミックコンデンサ10の図1のA−A'線に沿った断面図であり、図6は積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。なお、実際には焼成後のセラミック素体11を分解することはできないが、図4では説明の便宜上セラミック素体11を分解して示している。
FIG. 4 is an exploded perspective view of the
セラミック素体11は、Z軸方向中央領域の内部電極12,13が配置された容量形成部17と、容量形成部17をZ軸方向に挟むカバー部18,19と、によって構成されている。容量形成部17は、静電容量を形成する機能を有する。カバー部18,19は、静電容量を形成せず、主に容量形成部17を保護する機能などを有する。
The
また、図4に示すように、セラミック素体11は、XY平面に沿って延びる複数のセラミック層16がZ軸方向に積層された積層構造を有する。容量形成部17では、第1内部電極12が形成されたセラミック層16と、第2内部電極13が形成されたセラミック層16と、が交互に積層されている。カバー部18,19では、内部電極12,13が形成されていないセラミック層16が複数枚積層されている。
As shown in FIG. 4, the
第1内部電極12は、帯状であり、第2内部電極13に対向する対向面と等しい幅で端面T1,T2に引き出されている。第2内部電極13は、第1内部電極12に対向する対向面よりも狭い幅でX軸方向中央領域において第2側面S3,S4に引き出されている。なお、容量形成部17及びカバー部18,19におけるセラミック層16の積層数は、積層セラミックコンデンサ10に求められる性能や形状などに応じて任意に決定可能である。
The first
容量形成部17では、第1内部電極12が端部外部電極14a,14bによって互いに接続され、第2内部電極13が側面外部電極15a,15bによって互いに接続されている。このため、端部外部電極14a,14bと側面外部電極15a,15bとの間に電圧が印加されると、内部電極12,13間のセラミック層16に電圧が加わる。これにより、容量形成部17には、電圧に応じた電荷が蓄えられる。
In the
各セラミック層16は、誘電体セラミックスによって形成されている。
各セラミック層16を形成する誘電体セラミックスとしては、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタンなどを主成分とする材料を利用可能である。
Each
Examples of the dielectric ceramic forming each
なお、カバー部18,19は静電容量を形成しないため、カバー部18,19を構成するセラミック層16を形成する誘電体セラミックスには高誘電率が要求されない。したがって、カバー部18,19を構成するセラミック層16と容量形成部17を構成するセラミック層16とで異なる誘電体セラミックスを用いてもよい。しかし、構造安定性などの観点から、カバー部18,19を構成するセラミック層16と容量形成部17を構成するセラミック層16とで同様の誘電体セラミックスを用いることが好ましい。
In addition, since the
内部電極12,13は、良導体により形成される。内部電極12,13を形成する良導体としては、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金を利用可能である。
The
端部外部電極14a,14b及び側面外部電極15a,15bも、良導体により形成される。端部外部電極14a,14b及び側面外部電極15a,15bを形成する良導体としては、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金を利用可能である。
The end
端部外部電極14a,14b及び側面外部電極15a,15bは、単層構造であっても複層構造であってもよい。複層構造は、例えば、下地膜と表面膜との2層構造や、下地膜と中間膜と表面膜との3層構造として構成されていてもよい。
The end
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
The base film can be, for example, a baking film of a metal or alloy whose main component is nickel, copper, palladium, platinum, silver, gold or the like.
The intermediate film can be, for example, a plating film of a metal or alloy mainly composed of platinum, palladium, gold, copper, nickel, or the like.
The surface film can be, for example, a plating film of a metal or alloy containing copper, tin, palladium, gold, zinc, or the like as a main component.
本実施形態に係る積層セラミックコンデンサ10では、側面外部電極15a,15bが接続される接続部15jを第2側面S3,S4に設けることにより、第1側面外部電極15aと第2側面外部電極15bとが、第1側面S1,S2と第2側面S3,S4とを接続する稜部を互いに超えて重なる構成とはならない。このため、製造過程で稜部近傍において側面外部電極15a,15bの幅が広がることを防止することができる。
In the multilayer
このように、積層セラミックコンデンサ10では、稜部近傍において側面外部電極15a,15bの幅が広くならないため、端部外部電極14a,14bと側面外部電極15a,15bとの間隔を充分に広く確保することができる。したがって、積層セラミックコンデンサ10では、例えば耐湿試験などの際にも、絶縁不良が発生しにくい。
As described above, in the multilayer
また、側面外部電極15a,15bは、接続部15jにおいて厚さが不均一になりやすい。つまり、接続部15jは、図6に示すように側面外部電極15a,15bの端部であるため薄くなることがあり、反対に図7に示すように側面外部電極15a,15b同士の重なりによって厚くなることもある。このため、接続部15jが設けられた面では平坦性が損なわれやすい。
Further, the side
この点、積層セラミックコンデンサ10では、接続部15jが、基板への実装面である第1側面S1,S2ではなく、第2側面S3,S4に設けられる。つまり、第1側面S1,S2には、均一な厚さの一連の側面外部電極15a,15bが配置される。このため、側面外部電極15a,15bは、第1側面S1,S2において平坦性が良好に保たれる。
In this regard, in the multilayer
このように、積層セラミックコンデンサ10では、第1側面S1,S2において側面外部電極15a,15bの平坦性が保たれるため、第1側面S1,S2を基板の実装面に対向させて実装される場合にも、傾くことなく、適正な姿勢を保つことが可能となる。また、第1側面S1又は第1側面S2において第1側面外部電極15a又は第2側面外部電極15bを基板のビアに接続する場合、接続が容易になる。
Thus, in the multilayer
更に、セラミック素体11のX軸、Y軸及びZ軸方向の寸法のアスペクト比は、積層セラミックコンデンサ10に求められる性能や形状などに応じて任意に決定可能である。
Furthermore, the aspect ratio of the dimensions of the
しかし、本発明は、セラミック素体11のZ軸方向の厚さがY軸方向の幅の100%以下である薄型のセラミックコンデンサ10に特に有用である。つまり、薄型のセラミックコンデンサ10では、側面外部電極15a,15bの回り込み量が小さくて済むため、側面外部電極15a,15bを容易に接続可能となる。特に、セラミック素体11のZ軸方向の厚さがY軸方向の幅の50%以下である場合に特に高い製造効率が得られることが確認されている。
However, the present invention is particularly useful for the thin
また、同様に、本発明は、セラミック素体11のZ軸方向の厚さが側面外部電極15a,15bのX軸方向の幅の100%以下である薄型のセラミックコンデンサにおいても特に有用である。特に、セラミック素体11のZ軸方向の厚さが側面外部電極15a,15bのX軸方向の幅の80%以下である場合に特に高い製造効率が得られることが確認されている。
Similarly, the present invention is particularly useful in a thin ceramic capacitor in which the thickness of the
[積層セラミックコンデンサ10の製造方法]
図8は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図9〜11は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図8に沿って、図9〜11を適宜参照しながら説明する。
[Method of Manufacturing Multilayer Ceramic Capacitor 10]
FIG. 8 is a flowchart showing a method for manufacturing the multilayer
(ステップST1:セラミックシート用意工程)
ステップST1では、未焼成のセラミックシート16Uを用意する。
図9は、ステップST1で用意されるセラミックシート16Uの平面図である。具体的には、図9(a)に示す未焼成の第1内部電極12Uが形成されたセラミックシート16Uと、図9(b)に示す未焼成の第2内部電極13Uが形成されたセラミックシート16Uと、図9(c)に示す内部電極12U,13Uが形成されていないセラミックシート16Uと、が用意される。
(Step ST1: Ceramic sheet preparation process)
In step ST1, an unfired
FIG. 9 is a plan view of the
セラミックシート16Uを作製するために、まずセラミックスラリーを用意する。セラミックスラリーは、例えば、誘電体セラミックス粉末(チタン酸バリウム粉末など)と、溶剤(エタノールなど)と、バインダ(ポリビニルブチラールなど)と、添加剤(分散剤など)と、を混合することにより得られる。
In order to produce the
そして、上記のセラミックスラリーをシート状に成形することによりセラミックシート16Uが得られる。セラミックスラリーの成形には、例えば、ダイコータやグラビアコータなどの成形装置を用いることができる。
And the ceramic sheet |
セラミックシート16Uに内部電極12U,13Uを形成するために、まず金属ペーストを用意する。金属ペーストは、例えば、金属粉末(ニッケル粉末など)と、溶剤(ターピネオールなど)と、バインダ(エチルセルロースなど)と、添加剤(分散剤など)と、を混合することにより得られる。
In order to form the
そして、上記の金属ペーストをセラミックシート16Uに印刷することにより内部電極12U,13Uを形成することができる。金属ペーストの印刷には、例えば、スクリーン印刷機やグラビア印刷機などの印刷装置を用いることができる。
The
(ステップST2:積層工程)
ステップST2では、ステップST1で準備されたセラミックシート16UをZ軸方向に積層する。つまり、図4に示す構成となるように、図9に示す各セラミックシート16Uを積層し、熱圧着することにより未焼成のセラミック素体11Uが得られる。セラミックシート16Uの積層には、例えば、可動式吸着ヘッドなどの積層装置を用いることができる。
(Step ST2: Lamination process)
In step ST2, the
(ステップST3:焼成工程)
ステップST3では、ステップST2で得られた未焼成のセラミック素体11Uを焼成する。つまり、未焼成のセラミック素体11Uを加熱して焼結させる。そして、バレル研磨などにより面取りすることにより、図10に示すセラミック素体11が得られる。セラミック素体11Uの焼成は、例えば、トンネル型焼成炉や箱型焼成炉などの焼成装置を用いて、還元性雰囲気や低酸素分圧雰囲気で行うことができる。
(Step ST3: Firing step)
In step ST3, the unfired ceramic body 11U obtained in step ST2 is fired. That is, the unfired ceramic body 11U is heated and sintered. Then, the
(ステップST4:外部電極形成工程)
ステップST4では、ステップST3で得られたセラミック素体11に、端部外部電極14a,14b及び側面外部電極15a,15bを形成する。端部外部電極14a,14b及び側面外部電極15a,15bは、セラミック素体11に導電性ペーストを塗布し、焼き付けることにより形成される。
(Step ST4: External electrode forming step)
In step ST4, end
図11は、ステップST4の過程を示すセラミック素体11の斜視図である。
まず、図11(a)に示すように、セラミック素体11に導電性ペーストを塗布することにより、未焼成の第1及び第2端部外部電極14aU,14bUを形成する。
次に、図11(b)に示すように、セラミック素体11に導電性ペーストを塗布することにより、未焼成の第1側面外部電極15aUを形成する。
更に、図11(c)に示すように、セラミック素体11に導電性ペーストを塗布することにより、未焼成の第2側面外部電極15bUを形成する。
FIG. 11 is a perspective view of the
First, as shown in FIG. 11A, unfired first and second end external electrodes 14aU and 14bU are formed by applying a conductive paste to the
Next, as shown in FIG. 11B, an unfired first side surface
Further, as shown in FIG. 11C, the
セラミック素体11への導電性ペーストの塗布には、例えば、ローラ塗布機やディップ塗布機などの塗布装置を用いることができる。なお、端部外部電極14aU,14bU及び側面外部電極15aU,15bUの形成の順序は任意に決定可能である。
For the application of the conductive paste to the
そして、図11(c)に示す端部外部電極14aU,14bU及び側面外部電極15aU,15bUをセラミック素体11に焼き付けることにより、端部外部電極14a,14b及び側面外部電極15a,15bが形成され、図1等に示す積層セラミックコンデンサ10が得られる。
Then, the end
セラミック素体11への端部外部電極14aU,14bU及び側面外部電極15aU,15bUの焼き付けは、例えば、還元性雰囲気や低酸素分圧雰囲気で行うことができる。なお、端部外部電極14a,14b及び側面外部電極15a,15bは、上記の導電性ペーストの焼き付け膜を下地膜とし、下地膜と表面膜との2層構造や、下地膜と中間膜と表面膜との3層構造としても構わない。
The end external electrodes 14aU and 14bU and the side external electrodes 15aU and 15bU can be baked on the
本実施形態に係る製造方法では、側面外部電極15a,15bを形成するために導電性ペーストをセラミック素体11の第1側面S1及び第1側面S2から塗布する。つまり、2回の導電性ペーストの塗布により側面外部電極15a,15bを形成することができる。このように、本実施形態に係る製造方法では、導電性ペーストの塗布回数が少なくて済むため、製造プロセスが簡単になるとともに、導電性ペーストの位置ずれが生じにくい。
In the manufacturing method according to the present embodiment, a conductive paste is applied from the first side surface S1 and the first side surface S2 of the
なお、製造効率などの観点から、ステップST1(セラミックシート用意工程)において複数の積層セラミックコンデンサ10ごとに個片化されていない大径のセラミックシート16Uが用意され、ステップST2(積層工程)の後に個片化されることが好ましい。本実施形態では、説明の便宜上、ステップST1において個片化されたセラミックシート16Uが用意されるものとしたが、個片化のタイミングは任意に決定可能である。
From the standpoint of manufacturing efficiency and the like, a large-
また、上記では、セラミック素体11を焼成した後に、端部外部電極14a,14b及び側面外部電極15a,15bを焼き付ける例について説明した。しかし、セラミック素体11と端部外部電極14a,14bと側面外部電極15a,15bとを同時に焼成しても構わない。
In the above description, the example in which the end
[変形例1,2に係る積層セラミックコンデンサ10]
図12は、上記第1の実施形態の変形例1,2に係る積層セラミックコンデンサ10の断面図である。
[
FIG. 12 is a cross-sectional view of the multilayer
図12(a)に示す変形例1に係る積層セラミックコンデンサ10では、第1側面外部電極15aの第2側面S3,S4への回り込み量が、第2側面外部電極15bの第2側面S3,S4への回り込み量よりも大きい。これにより、第2側面S3,S4のいずれにおいても、第1側面外部電極15aが第2側面外部電極15bを介することなくすべての第2内部電極13に接続されている。
In the multilayer
ここで、第2側面S3,S4のそれぞれにおいて、第1側面外部電極15aのみに接続された第2内部電極13と、第2側面外部電極15bのみに接続された第2内部電極13と、が存在する場合を想定する。この場合、第1側面外部電極15aと第2側面外部電極15bとの境界部において、第2内部電極13と側面外部電極15a,15bとの接続が不安定になることが有り得る。
Here, in each of the second side surfaces S3 and S4, the second
この点、変形例1に係る積層セラミックコンデンサ10では、第2側面S3,S4に引き出された第2内部電極13が一括して第1側面外部電極15aによって接続されている。これにより、第2内部電極13と側面外部電極15a,15bとをより確実に接続することができる。
In this regard, in the multilayer
なお、第1側面外部電極15aは、第2側面S3,S4と第1側面S2とを接続する稜部まで達していてもよい。しかし、第2側面外部電極15bの平坦性の確保の観点から、第1側面外部電極15aが第1側面S2に達していることは好ましくない。
In addition, the 1st side surface
図12(b)に示す変形例2に係る積層セラミックコンデンサ10も、変形例1と同様に、第2内部電極13と側面外部電極15a,15bとをより確実に接続することができる構成を有する。
Similarly to the first modification, the multilayer
つまり、変形例2に係る積層セラミックコンデンサ10では、変形例1とは異なり、第2側面外部電極15bの第2側面S3への回り込み量が、第1側面外部電極15aの第2側面S3への回り込み量よりも大きい。これにより、第2側面S3において、第2側面外部電極15bが第1側面外部電極15aを介することなくすべての第2内部電極13に接続されている。
That is, in the multilayer
このように、第2側面S3,S4のそれぞれにおいて、側面外部電極15a,15bのいずれか一方が他方を介することなくすべての第2内部電極13に接続されていれば、変形例1と同様の効果が得られる。
As described above, in each of the second side surfaces S3 and S4, if any one of the side surface
なお、第2側面S3,S4のそれぞれにおいて、第2内部電極13が引き出された全領域が側面外部電極15a,15bのいずれか一方によって覆われている構成は必須ではない。
例えば、図13に示すように、第1側面外部電極15aが、Z軸方向最下部にある第2内部電極13のX軸方向中央部のみを覆い、X軸方向両端部を覆っていなくてもよい。この場合にも、第1側面外部電極15aがすべての第2内部電極13を一括して接続しているため、第2内部電極13と側面外部電極15a,15bとをより確実に接続することができる。
In addition, in each of 2nd side surface S3, S4, the structure by which the whole area | region where the 2nd
For example, as shown in FIG. 13, even if the first side surface
[変形例3に係る積層セラミックコンデンサ10]
図14は、上記第1の実施形態の変形例3に係る積層セラミックコンデンサ10の斜視図である。図15は積層セラミックコンデンサ10の側面図であり、図16は積層セラミックコンデンサ10の分解斜視図である。
[
FIG. 14 is a perspective view of the multilayer
変形例3に係る積層セラミックコンデンサ10では、上記第1の実施形態とは異なり、第1内部電極12が、端面T1,T2ではなく、第2側面S3,S4の端面T1,T2側の両端部に引き出されている。つまり、第1内部電極は、端部外部電極14a,14bの第2側面S3,S4への延出部に覆われている。このため、変形例3に係る積層セラミックコンデンサ10でも第1内部電極12が端部外部電極14a,14bによって接続されている。
In the multilayer
変形例3に係る積層セラミックコンデンサ10でも、上記第1の実施形態に係る積層セラミックコンデンサ10と同様の効果が得られる。
Even in the multilayer
このように、積層セラミックコンデンサ10の第1内部電極12は、端部外部電極14a,14bに覆われるセラミック素体11の端面T1,T2側の端部に引き出されていればよく、第2側面S3,S4に引き出されていてもよい。
As described above, the first
この場合、端部外部電極14a,14bは、端面T1,T2を覆わず、側面S1,S2,S3,S4のX軸方向両端部のみを覆っていてもよい。更に、端部外部電極14は、第2側面S3,S4の第1内部電極12が引き出された領域のみを覆っていてもよい。
In this case, the end
加えて、図17に示すように、第1内部電極12は、端面T1,T2及び第2側面S3,S4の双方にまたがって引き出されていてもよい。
In addition, as shown in FIG. 17, the first
<第2の実施形態>
本発明の第2の実施形態に係る積層セラミックコンデンサ10について説明する。本実施形態では、第1の実施形態と共通の構成について、その説明を適宜省略する。また、本実施形態の構成のうち、第1の実施形態に対応する構成には、第1の実施形態と同様の符号を用いる。
<Second Embodiment>
A multilayer
[積層セラミックコンデンサ10の構成]
図18は本実施形態に係る積層セラミックコンデンサ10の斜視図であり、図19は積層セラミックコンデンサ10の図18のC−C'線に沿った断面図である。
[Configuration of Multilayer Ceramic Capacitor 10]
18 is a perspective view of the multilayer
本実施形態に係る積層セラミックコンデンサ10は、第1及び第2側面外部電極15a,15bと同様の方法で第2側面S3,S4に設けられた第3側面外部電極15cを有する。第3側面外部電極15cは、X軸方向の寸法が第1及び第2側面外部電極15a,15bと同様であり、第2側面S3,S4のZ軸方向の中央領域を覆っている。
The multilayer
第1及び第2側面外部電極15a,15bは、第3側面外部電極15cを介して接続されている。つまり、第2側面S3,S4にはそれぞれ、第1側面外部電極15aと第3側面外部電極15cとの接続部15jと、第2側面外部電極15bと第3側面外部電極15cとの接続部15jと、が設けられている。
The first and second side surface
本実施形態に係る積層セラミックコンデンサ10では、第1及び第2側面外部電極15a,15bの第2側面S3,S4への回り込み量が小さいため、第1及び第2側面外部電極15a,15bを容易に形成可能となる。
In the multilayer
また、第3側面外部電極15cは、セラミック素体11の容量形成部17を覆っていることが好ましい。つまり、第2側面S3,S4に設けられた接続部15jがいずれもカバー部18,19に配置されていることが好ましい。この場合に、第2内部電極13が一括して第3側面外部電極15cのみによって接続されるため、第2内部電極13と側面外部電極15a,15b,15cとをより確実に接続することができる。
The third side surface
[積層セラミックコンデンサ10の製造方法]
本実施形態に係る積層セラミックコンデンサ10の製造方法は、図8に示すステップST1〜ST3について第1の実施形態と共通であり、ステップST4のみが第1の実施形態とは異なる。
[Method of Manufacturing Multilayer Ceramic Capacitor 10]
The manufacturing method of the multilayer
図20は、ステップST4の過程を示すセラミック素体11の斜視図である。
まず、図20(a)に示すように、未焼成の第1及び第2端部外部電極14aU,14bUが形成されたセラミック素体11に導電性ペーストを塗布することにより、未焼成の第3側面外部電極15cUを形成する。
次に、図20(b)に示すように、セラミック素体11に導電性ペーストを塗布することにより、未焼成の第1側面外部電極15aUを形成する。更に、セラミック素体11に導電性ペーストを塗布することにより、未焼成の第2側面外部電極15bUを形成する。
FIG. 20 is a perspective view of the
First, as shown in FIG. 20A, by applying a conductive paste to the
Next, as shown in FIG. 20B, an unfired first side surface
そして、端部外部電極14aU,14bU及び側面外部電極15aU,15bU,15cUをセラミック素体11に焼き付けることにより、端部外部電極14a,14b及び側面外部電極15a,15b,15cが形成され、図18等に示す積層セラミックコンデンサ10が得られる。
Then, the end external electrodes 14aU, 14bU and the side surface external electrodes 15aU, 15bU, 15cU are baked on the
なお、第3側面外部電極15cは、第2側面S3,S4にのみ設けられればよく、第1側面S1,S2に回り込む必要がないため、導電性ペーストを焼き付ける方法に限らず、多種多様な方法で形成可能である。このような方法としては、例えば、蒸着法、スパッタ法、メッキ法、印刷法などが挙げられる。
The third side surface
[変形例1に係る積層セラミックコンデンサ10]
図21は、上記第2の実施形態の変形例1に係る積層セラミックコンデンサ10を示す図である。図21(a)は積層セラミックコンデンサ10の側面図であり、図21(b)は積層セラミックコンデンサ10の平面図である。
[
FIG. 21 is a diagram illustrating a multilayer
変形例1に係る積層セラミックコンデンサ10では、第2側面S3,S4に引き出された第2内部電極13の全体を覆うように第3側面外部電極15cが設けられている。第3側面外部電極15cは、第2内部電極13の引き出し幅に合わせて、X軸方向における幅d1がなるべく狭くなるように形成されている。
In the multilayer
これにより、第3側面外部電極15cと第2内部電極13との良好な接続を担保しつつ、第2内部電極13と接続される第3側面外部電極15cを端部外部電極14a,14bから充分離して配置することが可能となる。このため、第3側面外部電極15cと端部外部電極14a,14bとの間において、例えば沿面放電などによるショートを防止することができる。
Thereby, the third side surface
しかし、上記第2の実施形態(図18等)のように側面外部電極15a,15b,15cのX軸方向の幅がいずれも等しいと、第1側面外部電極15a又は第2側面外部電極15bにおいて基板の実装面に接続される領域の面積を充分に広く確保できない場合がある。これにより、積層セラミックコンデンサ10では、基板の実装面に対する良好な接続が得られなくなる。
However, if the widths in the X-axis direction of the side surface
そこで、変形例1に係る積層セラミックコンデンサ10では、図21に示すように、第1側面外部電極15a及び第2側面外部電極15bのX軸方向における幅d2を、第3側面外部電極15cのX軸方向の幅d1よりも広くする。
なお、第1側面外部電極15a及び第2側面外部電極15bの幅d2は、第1側面S1,S2のY軸方向の中央部で測定される値とすることができる。また、第3側面外部電極15cの幅d1は、第2側面S3,S4のZ軸方向の中央部で測定される値とすることができる。
Therefore, in the multilayer
The width d2 of the first side surface
これにより、変形例1に係る積層セラミックコンデンサ10では、第1側面S1,S2上において第1及び第2側面外部電極15a,15bの面積を広く確保することができる。このため、変形例1の構成では、積層セラミックコンデンサ10と基板の実装面との良好な接続を容易に得ることができる。
Thereby, in the multilayer
なお、第1側面外部電極15aと第2側面外部電極15bとで、幅d2が相互に異なっていてもよい。特に、第1側面外部電極15a及び第2側面外部電極15bのいずれか一方の幅d2のみが第3側面外部電極15cの幅d1よりも広くてもよい。
例えば、基板への実装面が予め第1側面S1に決まっている場合には、第1側面外部電極15aの幅d2のみを広くしてもよい。反対に、基板への実装面が予め第1側面S2に決まっている場合には、第2側面外部電極15bの幅d2のみを広くしてもよい。
Note that the width d2 may be different between the first side surface
For example, when the mounting surface on the substrate is determined in advance as the first side surface S1, only the width d2 of the first side surface
また、変形例1に係る積層セラミックコンデンサ10では、第1及び第2側面外部電極15a,15bがX軸方向の広範囲にわたって設けられるため、第3側面外部電極15cがX軸方向に多少ずれる場合であっても、第1及び第2側面外部電極15a,15bと第3側面外部電極15cとの良好な接続が担保される。これにより、変形例1に係る積層セラミックコンデンサ10では、高い信頼性を確保することができる。
Further, in the multilayer
[変形例2に係る積層セラミックコンデンサ10]
図22は、上記第2の実施形態の変形例2に係る積層セラミックコンデンサ10を示す図である。図22(a)は積層セラミックコンデンサ10の側面図であり、図22(b)は積層セラミックコンデンサ10の平面図である。
[
FIG. 22 is a view showing a multilayer
変形例2に係る積層セラミックコンデンサ10でも、第2側面S3,S4に引き出された第2内部電極13の全体を覆うように第3側面外部電極15cが設けられている。第3側面外部電極15cは、第2内部電極13の引き出し幅に合わせて、X軸方向における幅d1がなるべく狭くなるように形成されている。
Also in the multilayer
しかし、上記第2の実施形態のように側面外部電極15a,15b,15cのX軸方向の幅がいずれも等しいと、第2内部電極13の引き出し幅が広い場合に、側面外部電極15a,15b,15cの全周にわたって端部外部電極14a,14bとの間隔が狭くなってしまう。これにより、側面外部電極15a,15b,15cと端部外部電極14a,14bとの間においてショートが発生しやすくなる。
However, if the widths in the X-axis direction of the side surface
そこで、変形例2に係る積層セラミックコンデンサ10では、第1側面外部電極15a及び第2側面外部電極15bのX軸方向における幅d2を、第3側面外部電極15cのX軸方向の幅d1よりも狭くする。
Therefore, in the multilayer
これにより、変形例2に係る積層セラミックコンデンサ10では、第1及び第2側面外部電極15a,15bを端部外部電極14a,14bから充分に離して配置することが可能となる。これにより、第1及び第2側面外部電極15a,15bと端部外部電極14a,14bとの間においてショートが発生することを防止することができる。
Thereby, in the multilayer
特に、変形例2に係る積層セラミックコンデンサ10では、第1側面外部電極15a又は第2側面外部電極15bが基板の実装面上のはんだを介して端部外部電極14a,14bと導通されるショートを効果的に防止することができる。これにより、積層セラミックコンデンサ10では、高い信頼性を確保することができる。
In particular, in the multilayer
なお、第1側面外部電極15aと第2側面外部電極15bとで、幅d2が相互に異なっていてもよい。特に、第1側面外部電極15a及び第2側面外部電極15bのいずれか一方の幅d2のみが第3側面外部電極15cの幅d1よりも狭くてもよい。
例えば、基板への実装面が予め第1側面S1に決まっている場合には、第1側面外部電極15aの幅d2のみを狭くしてもよい。反対に、基板への実装面が予め第1側面S2に決まっている場合には、第2側面外部電極15bの幅d2のみを狭くしてもよい。
Note that the width d2 may be different between the first side surface
For example, when the mounting surface on the substrate is determined in advance as the first side surface S1, only the width d2 of the first side surface
<その他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
<Other embodiments>
The embodiment of the present invention has been described above, but the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.
例えば、側面外部電極15a,15bの接続部15jは、上記実施形態ではいずれもセラミック素体11の第2内部電極13が引き出された第2側面S3,S4に設けられているが、この構成は必須ではない。
For example, the
より具体的には、側面外部電極15a,15bの接続部15jは、必要に応じて第2内部電極13が引き出されていない第1側面S1,S2に設けられていてもよい。つまり、側面外部電極15a,15bは、第2側面S3,S4から第1側面S1,S2に回り込むように形成されていてもよい。
More specifically, the
この場合にも、セラミック素体11の稜部近傍において側面外部電極15a,15bの幅が広くなることを防止することができ、絶縁不良が発生しにくい積層セラミックコンデンサ10が得られる。
Also in this case, it is possible to prevent the width of the side
更に、この場合、第2側面S3,S4に引き出された第2内部電極13が一括して第1側面外部電極15a又は第2側面外部電極15bによって接続される。このため、側面外部電極15a,15bの接続態様によらずに、第2内部電極13と側面外部電極15a,15bとをより確実に接続することができる。
Further, in this case, the second
また、本発明は、積層セラミックコンデンサ以外にも、4つの側面の全周にわたって側面外部電極が設けられる任意の積層セラミック電子部品に適用可能である。本発明を適用可能な、積層セラミックコンデンサ以外の積層セラミック電子部品としては、例えば、誘電体フィルタなどが挙げられる。 In addition to the multilayer ceramic capacitor, the present invention is applicable to any multilayer ceramic electronic component in which side external electrodes are provided over the entire circumference of the four side surfaces. Examples of the multilayer ceramic electronic component other than the multilayer ceramic capacitor to which the present invention can be applied include a dielectric filter.
なお、積層セラミックコンデンサの各構成(側面外部電極など)の寸法は、例えば、ロットを代表するように任意に抜き取った25個のサンプルを測定した寸法の平均値とすることができる。また、各サンプルの寸法は、工場顕微鏡によって測定してもよく、又は光学顕微鏡や走査型電子顕微鏡などによって得られた画像からスケールを参考に数値を読み取ってもよい。この際、必要であれば対象サンプルを研磨した断面で測定しても良い 。 In addition, the dimension of each structure (side external electrode etc.) of a multilayer ceramic capacitor can be made into the average value of the dimension which measured 25 samples arbitrarily extracted so that a lot might be represented, for example. Moreover, the dimension of each sample may be measured with a factory microscope, or a numerical value may be read with reference to a scale from an image obtained by an optical microscope, a scanning electron microscope, or the like. At this time, if necessary, the measurement may be performed with a cross section of the target sample polished.
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14a,14b…端部外部電極
15a,15b,15c…側面外部電極
15j…接続部
16…セラミック層
17…容量形成部
18,19…カバー部
T1,T2…端面
S1,S2…第1側面
S3,S4…第2側面
DESCRIPTION OF
Claims (6)
前記一対の第1側面に沿って延び、前記一対の第2側面に沿って積層された複数のセラミック層と、
前記複数のセラミック層の間に交互に配置された第1及び第2内部電極を含み、前記第1内部電極が前記一対の端面側の両端部に引き出され、前記第2内部電極が前記一対の第2側面の前記両端部の間の領域に引き出された内部電極部と、
を有するセラミック素体と、
前記第1内部電極に接続された端部外部電極部と、
前記一対の第1側面から前記一対の第2側面に回り込み、前記一対の第2側面において互いに接続される第1及び第2側面外部電極を有し、前記第1側面外部電極の前記一対の第2側面の一方への回り込み量が当該面の前記第2側面外部電極よりも大きく、前記第2側面外部電極の前記一対の第2側面の他方への回り込み量が当該面の前記第1側面外部電極よりも大きく、前記第2内部電極に接続された側面外部電極部と、
を具備する積層セラミック電子部品。 Including a pair of end faces, a pair of first side faces, and a pair of second side faces facing each other,
A plurality of ceramic layers extending along the pair of first side surfaces and stacked along the pair of second side surfaces;
Including first and second internal electrodes arranged alternately between the plurality of ceramic layers, wherein the first internal electrodes are drawn to both ends of the pair of end faces, and the second internal electrodes are An internal electrode portion drawn into a region between the both end portions of the second side surface;
A ceramic body having
An end external electrode portion connected to the first internal electrode;
Wherein a pair of first side wraparound to the second side surface of the pair has first and second side external electrodes connected to each other physician Te said pair of second side smell, of the first side surface external electrode The amount of wraparound to one of the pair of second side surfaces is larger than the second side surface external electrode of the surface, and the amount of wraparound of the second side surface external electrode to the other of the pair of second side surfaces is the surface of the surface. A side external electrode portion that is larger than the first side external electrode and connected to the second internal electrode;
A multilayer ceramic electronic component comprising:
前記第1及び第2側面外部電極のいずれか一方が、前記一対の第1側面のいずれか一方において部品内蔵基板に設けられたビアに接続される
積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 1 ,
Any one of the first and second side surface external electrodes is connected to a via provided in a component-embedded substrate in any one of the pair of first side surfaces. Multilayer ceramic electronic component.
前記第1側面外部電極が前記一対の第2側面の一方においてすべての前記第2内部電極を接続し、前記第2側面外部電極が前記一対の第2側面の他方においてすべての前記第2内部電極を接続する
積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 1 or 2 ,
The first side external electrode connects all the second internal electrodes on one of the pair of second side surfaces, and the second side external electrode connects all the second internal electrodes on the other of the pair of second side surfaces. Connecting multilayer ceramic electronic components.
前記セラミック素体では、前記一対の第1側面に垂直な方向の厚さが、前記一対の第2側面に垂直な方向の幅の50%以下である
積層セラミック電子部品。 The multilayer ceramic electronic component according to any one of claims 1 to 3 ,
In the ceramic body, a thickness in a direction perpendicular to the pair of first side surfaces is 50% or less of a width in a direction perpendicular to the pair of second side surfaces.
前記一対の第1側面に垂直な方向における前記セラミック素体の厚さが、前記一対の端面に垂直な方向における前記側面外部電極部の幅の80%以下である
積層セラミック電子部品。 The multilayer ceramic electronic component according to any one of claims 1 to 4 ,
The multilayer ceramic electronic component, wherein a thickness of the ceramic body in a direction perpendicular to the pair of first side surfaces is 80% or less of a width of the side external electrode portion in a direction perpendicular to the pair of end surfaces.
前記一対の第1側面に沿って延び、前記一対の第2側面に沿って積層された複数のセラミック層と、
前記複数のセラミック層の間に交互に配置された第1及び第2内部電極を有し、前記第1内部電極が前記一対の端面側の両端部に引き出され、前記第2内部電極が前記一対の第2側面の前記両端部の間の領域に引き出された内部電極部と、
を有するセラミック素体を用意し、
前記第1内部電極に接続された端部外部電極部を、前記両端部にそれぞれ設け、
前記一対の第1側面から前記一対の第2側面に回り込み、前記一対の第2側面において互いに接続される第1及び第2側面外部電極を有し、前記第1側面外部電極の前記一対の第2側面の一方への回り込み量が当該面の前記第2側面外部電極よりも大きく、前記第2側面外部電極の前記一対の第2側面の他方への回り込み量が当該面の前記第1側面外部電極よりも大きく、前記第2内部電極に接続された側面外部電極部を設ける
積層セラミック電子部品の製造方法。 Including a pair of end faces, a pair of first side faces, and a pair of second side faces facing each other,
A plurality of ceramic layers extending along the pair of first side surfaces and stacked along the pair of second side surfaces;
The first and second internal electrodes are alternately arranged between the plurality of ceramic layers, the first internal electrodes are drawn to both ends on the pair of end faces, and the second internal electrodes are An internal electrode portion drawn into a region between the both end portions of the second side surface of
Prepare a ceramic body with
End external electrode portions connected to the first internal electrodes are provided at both end portions,
Wherein a pair of first side wraparound to the second side surface of the pair has first and second side external electrodes connected to each other physician Te said pair of second side smell, of the first side surface external electrode The amount of wraparound to one of the pair of second side surfaces is larger than the second side surface external electrode of the surface, and the amount of wraparound of the second side surface external electrode to the other of the pair of second side surfaces is the surface of the surface. A method for manufacturing a multilayer ceramic electronic component , comprising a side external electrode portion that is larger than the first side external electrode and connected to the second internal electrode.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160093550A KR101843272B1 (en) | 2015-07-27 | 2016-07-22 | Multi-layered ceramic electronic components and method for manufacturing the same |
CN201610592049.XA CN106409503B (en) | 2015-07-27 | 2016-07-25 | Monolithic ceramic electronic component and its manufacturing method |
US15/221,111 US10074482B2 (en) | 2015-07-27 | 2016-07-27 | Multi-layer ceramic electronic component having side face external electrode and method of producing the same |
US16/059,712 US10535467B2 (en) | 2015-07-27 | 2018-08-09 | Multi-layer ceramic electronic component having side face external electrode and method of producing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015148128 | 2015-07-27 | ||
JP2015148128 | 2015-07-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028240A JP2017028240A (en) | 2017-02-02 |
JP6373247B2 true JP6373247B2 (en) | 2018-08-15 |
Family
ID=57946027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015245923A Active JP6373247B2 (en) | 2015-07-27 | 2015-12-17 | Multilayer ceramic electronic component and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6373247B2 (en) |
KR (1) | KR101843272B1 (en) |
CN (1) | CN106409503B (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6910773B2 (en) | 2016-09-16 | 2021-07-28 | Tdk株式会社 | Electronic components |
US11430940B2 (en) * | 2017-07-18 | 2022-08-30 | Taiyo Yuden Co., Ltd. | Multilayer piezoelectric element, piezoelectric vibration apparatus, and electronic device |
JP7231703B2 (en) * | 2018-09-13 | 2023-03-01 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
JP7006879B2 (en) * | 2018-09-13 | 2022-02-10 | 太陽誘電株式会社 | Multilayer ceramic capacitors and circuit boards |
JP7156914B2 (en) * | 2018-11-13 | 2022-10-19 | 株式会社村田製作所 | Laminated ceramic capacitor and method for manufacturing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058376A (en) * | 1998-08-04 | 2000-02-25 | Tdk Corp | Ceramic capacitor |
JP3301415B2 (en) * | 1999-08-19 | 2002-07-15 | 株式会社村田製作所 | Chip electronic components |
JP2001298273A (en) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | Mounting substrate incorporating electronic parts, and semiconductor package using the same |
JP3882537B2 (en) * | 2001-06-20 | 2007-02-21 | 株式会社村田製作所 | Electrode electrode forming method |
JP5718594B2 (en) * | 2010-07-22 | 2015-05-13 | 日本特殊陶業株式会社 | Multilayer capacitor and wiring board |
JP2012156315A (en) * | 2011-01-26 | 2012-08-16 | Murata Mfg Co Ltd | Multilayer ceramic electronic component |
KR101594055B1 (en) * | 2012-02-03 | 2016-02-15 | 가부시키가이샤 무라타 세이사쿠쇼 | Ceramic electronic component and manufacturing method therefor |
JP5708586B2 (en) * | 2012-07-26 | 2015-04-30 | 株式会社村田製作所 | Multilayer ceramic electronic component and manufacturing method thereof |
JP5811152B2 (en) * | 2012-11-05 | 2015-11-11 | 株式会社村田製作所 | MULTILAYER CERAMIC ELECTRONIC COMPONENT, METHOD FOR MANUFACTURING THE SAME, TAPING ELECTRONIC COMPONENT RANGE, METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR DIRECTION IDENTIFICATION |
KR102061504B1 (en) * | 2013-04-22 | 2020-02-17 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
KR101659146B1 (en) * | 2013-10-22 | 2016-09-22 | 삼성전기주식회사 | Embedded multilayer capacitor and print circuit board having embedded multilayer capacitor |
-
2015
- 2015-12-17 JP JP2015245923A patent/JP6373247B2/en active Active
-
2016
- 2016-07-22 KR KR1020160093550A patent/KR101843272B1/en active IP Right Grant
- 2016-07-25 CN CN201610592049.XA patent/CN106409503B/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20170013168A (en) | 2017-02-06 |
KR101843272B1 (en) | 2018-03-28 |
JP2017028240A (en) | 2017-02-02 |
CN106409503A (en) | 2017-02-15 |
CN106409503B (en) | 2019-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10535467B2 (en) | Multi-layer ceramic electronic component having side face external electrode and method of producing the same | |
US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
KR101983129B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
JP6373247B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
KR101217820B1 (en) | Embedded printed circuit board using flexible multi layer type thin film capacitor | |
US11626248B2 (en) | Multilayer ceramic capacitor | |
US11735366B2 (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
JP2020057738A (en) | Electronic component, circuit board, and mounting method of electronic component onto circuit board | |
US11342118B2 (en) | Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor | |
JP7533833B2 (en) | Multilayer ceramic electronic components | |
JP2021022720A (en) | Multilayer ceramic capacitor | |
US11776746B2 (en) | Multilayer capacitor | |
JP7248363B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2014078674A (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
JP2019106443A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR20190058239A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2018022833A (en) | Electronic component | |
US11404211B2 (en) | Mounting structure of multilayer ceramic capacitor | |
JP7359595B2 (en) | Multilayer ceramic capacitor, circuit board, and method for manufacturing multilayer ceramic capacitor | |
US10388459B2 (en) | Multilayer electronic component | |
JP2017103375A (en) | Multilayer ceramic electronic component | |
US11955287B2 (en) | Multilayer electronic component | |
US20240249885A1 (en) | Multilayer ceramic electronic component | |
WO2023176594A1 (en) | Ceramic electronic component | |
JP2017085026A (en) | Multilayer ceramic electronic component with metal terminals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |